FR2475319A1

FR2475319A1 - Recepteur fm avec caracterisation d'emetteur

Info

Publication number: FR2475319A1
Application number: FR8101382A
Authority: FR
Inventors: Theodoor Antonius Care Claasen; Gerardus Christiaan Mar Gielis; Johan Machiel Schmidt
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1980-01-31
Filing date: 1981-01-26
Publication date: 1981-08-07
Also published as: GB2068686B; SE8100528L; BE887297A; DK38081A; DE3102421C2; IT1143321B; NL8000607A; GB2068686A; IT8167110A0; FR2475319B1; JPS56122547A; DE3102421A1; US4393273A

Abstract

CE RECEPTEUR COMPORTE UNE UNITE D'ACCORD 2, UN AMPLIFICATEUR MF 3, UN CIRCUIT DEMODULATEUR 8 POUR DEMODULER UN SIGNAL DE CARACTERISATION D'EMETTEUR DISCRET, UN CIRCUIT REGENERATEUR D'HORLOGE 9, UN DISPOSITIF DECODEUR 10 POUR DECODER LE SIGNAL DE CARACTERISATION D'EMETTEUR DISCRET ET UNE UNITE DE TRAITEMENT DE SIGNAUX 11. LE CIRCUIT REGENERATEUR D'HORLOGE REGENERE UN SIGNAL D'HORLOGE DONT LA PERIODE EST OBTENUE PAR DIVISION DE LA FREQUENCE DU SIGNAL PILOTE STEREOPHONIQUE. UNE SYNCHRONISATION DE LA PHASE DU SIGNAL D'HORLOGE AVEC CELLE DU SIGNAL D'HORLOGE UTILISE DANS L'EMETTEUR S'EFFECTUE, PAR EXEMPLE, PAR DETECTION, AU MOYEN D'UN SIGNAL DE FENETRE PERIODIQUE, DE LA PHASE MOYENNE DES FLANCS DE CODE DANS LE SIGNAL DE CARACTERISATION D'EMETTEUR DISCRET ET PAR SELECTION D'UNE VALEUR EGALE A CETTE PHASE MOYENNE POUR LA PHASE DU SIGNAL D'HORLOGE REGENERE. APPLICATION: RECEPTEUR FM AVEC IDENTIFICATION DE L'EMETTEUR.

Description

"Récepteur FM avec caractérisation d'émetteur."

La présente invention concerne un récepteur FM avec ca-

ractérisation d'émetteur, comportant une unité d'accord con-

nectée à une entrée d'antenne, à laquelle sont connectés suc-

cessivement un amplificateur MF, un détecteur F14, un circuit démodulateur pour démoduler un signal de caractérisation d'émetteur discret, un circuit régénérateur d'horloge, un

dispositif décodeur pour décoder le signal de caractérisa-

tion d'émetteur discret et une unité de traitement de si-

gnaux,et comportant aussi un circuit régénérateur pilote connecté au détecteur FM pour régénérer un signal pilote stéréophonique. Un tel récepteur FM avec caractérisation d'émetteur est décrit dans la publication "The SPI-system for FM-tuning" éditée en 1978 par la division Electronic Components and

Materials de la Société N.V. PHILIPS GLOEILAMPENFABRIEKEN.

Le récepteur FM connu a la possibilité de restituer des signaux de caractérisation d'émetteur. Les signaux de caractérisation d'émetteur peuvent, par exemple, contenir de l'information concernant l'emplacement de l'émetteur sur

lequel le récepteur est accordé, le responsable de l'émis-

sion et la nature du programme émis. Cette information est émise sous la forme de messages numériques répétés sans interruption. Chaque message est précédé d'un mot de code de démarrage qui sert à la synchronisation des mots dans le

récepteur. Pour la transmission, on utilise une sous-porteu-

se dans la bande de base du signal FM qui est modulée en

phase par les messages numériques.

Dans le récepteur FM connu, les signEux de caractéri-

sation d'émetteur sont disponibles sous une forme numérique à la sortie dudit démodulateur. Pour un décodage correct de

ces signaux de caractérisation d'émetteur numériques, quali-

fiés aussi de signaux de code, un signal d'horloge est né-

cessaire et est synchronisé avec le signal d'horloge au moyen duquel le codage a été réalisé dans l'émetteur. Une régénération de ce signal d'horloge s'effectue dans le circuit régénérateur d'horloge. Dans ce circuit du récepteur

connu, les signaux de code sont eux-mêmes utilisés pour pro-

duire le signal d'horloge. La fréquence des signaux de code est, à cet effet, doublée et est fournie, en tant que signal

de commande, à une boucle à asservissement en phase. La fré-

quence d'un oscillateur contrôlé par tension, contenue dans la boucle à asservissement en phase, est ici égale à la fréquence d'horloge souhaitée. Une inégalité de phase

éventuelle est corrigée dans un régulateur de phase.

Lors d'une absence ou d'une perturbation temporaire des signaux de code, le contrôle dudit oscillateur contr8lé par tension est interrompu ou est perturbé, ce qui peut entraîner la perte de la synchronisation codehorloge. Un traitement ultérieur de signaux de code déjà stockés n'est

! alors pas possible par suite de l'absence d'un signal d'hor-

ji15 loge correct. La mise en oeuvre de la boucle à asservisse-

ment en phase à la fréquence déterminée par les signaux

de code, après une telle interruption ou une telle pertur-

bation peut, en fonction de la largeur de bande de la bou-

cle et de son amplification, prendre tant de temps qu'une

perturbation d'une durée relativement courte dans la récep-

tion des signaux de code peut entraîner deseffets parasites

assez prolongés dans la restitution des signaux de carac-

térisation d'émetteur.

L'invention a pour but de procurer un récepteur FM du

type mentionné dans le préambule, dans lequel une synchro-

nisation correcte et rapide du signal d'horloge régénéré

avec le signal d'horloge présent dans l'émetteur est possi-

ble, même pour des signaux FM très fortement perturbés, et

dans lequel un signal d'horloge une fois correctement syn-

chronisé ne puisse plus être perturbé par des interruptions

et des perturbations du signal FM reçu.

Un récepteur FM conforme à l'invention est caractérisé, à cet effet, en ce que le circuit régénérateur d'horloge comporte un circuit chercheur de phase qui est pourvu d'un

dispositif de comptage cyclique couplé au circuit régénéra-

teur pilote pour rendre discrète au moins une partie du signal de caractérisation d'émetteur dans des degrés de phase déterminés par les périodes du signal pilote, ainsi que d'un circuit à coïncidence connecté au dispositif de comptage cyclique et au démodulateur, pour l'attribution de degrés de phase à au moins une partie des flancs d'impul-

sions dans le signal de caractérisation d'émetteur, un cir-

cuit de mémoire pour le stockage de l'information concer-

nant lesdits degrés de phase et un circuit sélecteur de phase connecté au circuit de mémoire pour la sélection du

degré de phase dans lequel les flancs d'impulsions se pré-

sentent statistiquement en le plus grand nombre dans le

signal de caractérisation d'émetteur, le circuit régénéra-

teur d'horloge canpoetant également un diviseur dont une entrée de positionnement est couplée au circuit sélecteur de phase, dont une entrée de signal est couplée au circuit régénérateur pilote et dont une sortie de signal est couplée

à une sortie du circuit régénérateur d'horloge.

L'invention utilise la donnée selon laquelle, dans l'émetteur, la fréquence d'horloge est dérivée par division

de la fréquence pilote et une modification de l'état du si-

gnal de code binaire se produit toujours dans la même phase d'horloge. L'invention est basée sur le principe que la fréquence

d'horloge peut ainsi être obtenue à nouveau dans le récep-

teur d'une manière univoque par division de la fréquence pilote et que la phase d'horloge correcte peut être dérivée de la phase dans laquelle les signaux de code reçus changent d'état.

Conformément à la présente invention, le moment de l'ap-

parition d'un flanc d'impulsion dans le signal de caracté-

risation d'émetteur reçu est mis en relation, au moyen du circuit à coïncidence, avec une certaine position de

comptage ou degré de phase du dispositif de comptage cycli-

que. Les flancs d'impulsions semblent, dans la pratique, apparaître en moyenne dans le même degré de phase, avec une répartition statistique qui est déterminée par le bruit et l'interférence entre symboles. Après un temps de recherche de phase suffisamment long, la phase d'horloge correcte peut être identifiée par le degré de phase dans lequel le plus grande nombre de flancs d'impulsions est apparu. Même pour des signaux de code très perturbés, il est possible de cette façon, éventuellement après une adaptation du temps de recherche de phase, de détecter la phase d'horloge exacte et ainsi de réaliser une synchronisation de phase correcte. En dérivant pendant ou après cette synchronisation de phase le signal d'horloge directement du signal pilote,

on utilise, en outre, avantageusement, la donnée selon la-

quelle, dans le signal d'émission, l'amplitude du signal pilote est plusieurs fois supérieure à l'amplitude de la sous-porteuse sur laquelle les signaux de caractérisation d'émetteur sont modulés. La sensibilité aux perturbations

du signal d'horloge régénéré est, de ce fait, minimale.

Une forme d'exécution préférée d'un récepteur FM avec

caractéristation d'émetteur conforme à l'invention est ca-

ractérisée en ce que le circuit à coïncidence comporte un

circuit-porte avec un circuit détecteur de flancs d'impul-

sions, ce circuit-porte étant pourvu d'une entrée de données connectée au démodulateur et d'une entrée de porte couplée à un circuit produisant un signal de fenêtre, ce circuit produisant un signal de fenêtre étant connecté au dispositif de comptage cyclique et produisant un signal de fenêtre qui, pour au moins une position de comptage du dispositif de comptage cyclique, ouvre le circuit-porte pendant un temps de fenêtre en vue d'attribuer un degré de phase à au moins un des flancs d'impulsions apparaissant dans le temps

de fenêtre dans le signal de caractérisation d'émetteur.

L'utilisation de cette mesure permet d'imposer une fenê-

tre de temps itérative sur le signal de code reçu, au moyen du circuitporte. Les fenêtres de temps peuvent ici être formées d'un degré de phase ou d'un certain nombre de degrés de phase reliés les uns aux autres. La grandeur maximale

d'une fenêtre de temps est déterminée par le facteur de divi-

sion qui est appliqué lors de la division de la fréquence pilote. La fenêtre de temps itérative ouvre la possibilité d'attribuer des degrés de phase d'une manière simple à des

flancs d'impulsions correspondants dans le signal de caracté-

risation d'émetteur.

Une autre forme d'exécution d'un récepteur FM conforme à l'invention est caractérisée en ce que le circuit-porte comporte un nombre "n" de portes et le circuit produisant

le signal de fenêtre est pourvu d'un nombre "n" de généra-

teurs de signaux de fenêtre connectés entre le dispositif de

comptage cyclique et les portes en vue de l'ouverture séquen-

tielle des portes pour un nombre "n" de positions de comp-

tage du dispositif de comptage cyclique par période d'horlo-

ge, ledit circuit de mémoire étant pourvu d'un nombre "n" de dispositifs de comptage qui sont couplés aux sorties des portes correspondantes pour le comptagedu nombre de flancs d'impulsions du signal de caractérisation d'émetteur que les portes ont laissé passer et le circuit de sélection de phase comporte un circuit détecteur de position maximum pour déterminer le dispositif de comptage dont la position est la

plus élevée après au moins une période d'horloge.

Une sélection i phase parallèle a lieu ainsi.Les 'n" signaux de fenêtre divisent le signal de code, par période d'horloge, en "n" intervalles de phase, tandis que les "n" dispositifs de comptage enregistrent le nombre de flancs d'impulsions par intervalle de phase. Au moyen du circuit

détecteur de valeur maximum est détecté le dispositif de comp-

tage dont la valeur comptée est la plus élevée et ainsi

l'intervalle de phase dans lequel la phase d'horloge correc-

te se trouve.

Si nécessaire, on peut affiner cette sélection de phase

en divisant en outre ledit intervalle de phase en "m" inter-

valles partiels et en comptant les flancs d'impulsions qui y apparaissent. En utilisant à nouveau la mesure que l'on vient de décrire ci-dessus, il est possible, à l'aide du

circuit détecteur de position maximum, de déterminer l'in-

tervalle partiel de phase avec lequel la phase d'horloge

doit être synchronisée.

Une autre forme d'exécution préférée encore d'un tel

récepteur FM est caractérisée en ce que "n" est égal au nom-

bre de périodes du signal pilote cffs une période du signal d'horloge. Grâce à cette mesure, lesdits intervalles de phase cor-

respondent à une période du signal pilote et, après une opé-

ration de sélection de phase, la phase d'horloge exacte est

trouvée avec précision.

Une autre forme d'exécution préférée d'un tel récep-

teur FM est caractérisée en ce que le circuit détecteur de position maximum comporte un circuit de seuil pour fournir

un signal de positionnement au diviseur lorsqu'un des dispo-

sitifs de comptage atteint la position de seuil.

Cela étant, le temps de recherche de phase dépend de la fréquence à laquelle les flancs d'impulsions apparaissent et une réalisation simple du circuit détecteur de position

maximum devient possible.

Une autre forme d'exécution préférée d'un récepteur FM conforme à l'invention est caractérisée en ce que le circuit

produisant le signal de fenêtre comporte un régulateur de lar-

geur de fenêtre pour la régulation monotone, pendant un temps de recherche de phase, de la durée des temps de fenêtre du signal de fenêtre à partir d'au maximum une période d'horloge jusqu'à au moins à peu près zéro, ainsi qu'un régulateur de phase de fenêtre qui comporte le circuit de mémoire et le circuit sélecteur de phase pour la régulation de la phase de fenêtre, les fenêtres du signal de fenêtre étant au moins à peu près symétriques par rapport à une phase qui est éloignée d'un nombre entier de fois la période d'horloge de la phase

d'un flanc d'impulsion du signal de caractérisation d'émet-

teur apparaissant en premier lieu dans une fenêtre précédente.

En variante aux réalisations qui précèdent selon les-

quelles le processus de sélection de phase se déroule en parallèle, une sélection de phase séquentielle est utilisée

dans cette forme d'exécution préférée. Dans ce cas, confor-

mément à l'invention, d'unepart le temps de fenêtre ou la largeur de fenêtre diminue de façon monotone pendant le

processus de recherche de phase et d'autre part une régula-

tion de phase est appliquée, selon laquelle un premier flanc d'impulsion apparaissant dans une fenêtre ouvre une fenêtre

suivante d'une manière telle que la phase de fenêtre cen-

trale, c'est-à-dire le degré de phase se trouvant au milieu d'une fenêtre, se trouve à une distance correspondant à une période d'horloge de ce flanc d'impulsion. Etant donné que pour des signaux FM normaux et même pour des signaux FM encore juste acceptables, le nombre de flancs d'impulsions apparaissant dans la phase de flanc d'impulsion moyenne est nettement supérieure au nombre de flancs d'impulsions dans

des phases de fenêtre adjacentes, il y a un risque relati-

vement grand que la phase centrale d'une fenêtre coïncide avec un flanc d'impulsion. Ce risque augmente encore pendant l'opération de recherche de phase par suite de la largeur de fenêtre convergente. Dans l'état final, la fenêtre est fermée sur la phase moyenne des flancs d'impulsions. Cette phase de flanc d'impulsion moyenne correspond à la phase du signal d'horloge au moyen duquel, dans l'émetteur, le codage

binaire du signal de caractérisation d'émetteur a eu lieu.

Ce processus de sélection de phase séquentielle ouvre la possibilité qu'un signal d'horloge puisse être présent à

partir du premier flanc de code entrant. La phase de ce si-

gnal d'horloge est corrigée de manière itérative par la fe-

nêtre convergente jusqu'à ce que la phase d'horloge exacte soit atteinte. Etant donné en outre que seule la phase d'un

premier flanc d'impulsion apparaissant dans un temps de fe-

nêtre doit être stockée, une réalisation simple du circuit de rémoire devient possible. Une autre forme d'exécution préférée d'un tel récepteur FM est caractérisée en ce que le régulateur de largeur de fenêtre comporte un compteur de positions, dont la position pendant le temps de recherche de phase varie de manière monotone d'un état initial vers un état final et le

circuit de mémoire comporte le dispositif de comptage cy-

clique dont une entrée de positionnement est couplée à une sortie du circuit-porte pour le démarrage d'un cycle de comptage lors d'un flanc d'impulsion apparaissant en premier lieu dans un temps de fenêtre, ce circuit sélecteur de phase

2475319-

comportant un circuit comparateur connecté au compteur de

positions et au dispositif de comptage cyclique pour modi-

fier la valeur du signal de fenêtre pourdes positions du dis-

positif de comptage cyclique indiquées par le compteur de positions. Cela étant, le dispsitif de comptage cyclique,

d'une part, subdivise le signal de caractérisation d'émet-

teur en des degrés de phase discrets, comme pour les formes d'exécution précédentes, et fonctionne, d'autre part, comme circuit de mémoire par le fait que le cycle de comptage,

lors de l'apparition d'un premier flanc d'impulsion apparais-

sant dans un temps de fenêtre, est continuellement remis en route. La position de comptage donne ainsi directement la

distance de la phase jusqu'à ce flanc d'impulsion. Le comp-

teur de positions indique la largeur de fenêtre dans sa po-

sition de comptage, tandis qu'à l'aide du circuit compara-

teur, on détermine à quelle position de comptage du dispo-

sitif de comptage cyclique, les fenêtres débutent ou se ter-

minent. Une autre forme d'exécution préférée de ce récepteur FM conforme à l'invention est caractérisée en ce qu'une entrée

du compteur de positions est couplée à une sortie du cir-

cuit démodulateur afin de régler la diminution des-temps

de fenêtre en fonction de l'apparition de fenêtres dans les-

quelles.apparaît au moins un flanc d'impulsion. Cela étant, le temps de recherche de phase dépend ainsi de la fréquence des fenêtres dans lesquelles apparaît au moins un flanc

d'impulsion et une réalisation simple du compteur de posi-

tior est possible.

Une autre forme d'exécution préférée encore d'un tel

récepteur FM est caractérisée en ce que le circuit régénéra-

teur d'horloge comporte deux compteurs modulo N fonctionnant comme diviseur, qui sont tous deux couplés, par des entrées de signaux, à une sortie du circuit régénérateur pilote et par l'intermédiaire d'entrées de repositionnement, à une sortie du circuit-porte, afin d'être actifs tour à tour pour des flancs d'impulsions successifs dans le signal de sortie

du circuit-porte.

Grâce à cette mesure, un signal d'horloge est déjà pré-

sent pendant le processus de recherche de phase, ce qui rend

possible un décodage rapide et exact des signaux de caracté-

risation d'émetteur, surtout pour des perturbations faibles.

Une autre forme d'exécution préférée de ce récepteur FM est caractérisée en ce qu'entre le circuit démodulateur et le

circuit régénérateur d'horloge est connecté un circuit sup-

presseur d'impulsions servant à supprimer des impulsions dont

la largeur de bande est en substance inférieure à une demi-

période d'horloge environ.

Cela étant, on part de la donnée selon laquelle des im-

pulsions présentant lesdites largeurs d'impulsions résultent de perturbations. En supprimant les flancs de ces impulsions perturbatrices, on diminue le nombre de flancs perturbateurs

dans le signal de code amené au circuit régénérateur d'hor-

loge et on rend possible une synchronisation de phase rapide.

L'invention sera décrite ci-après, plus en détail et à titre d'exemple, avec référence aux dessins annexés, dans lesquels - les figures la et lb illustrent un récepteur FM avec caractérisation d'émetteur conforme à l'invention équipé d'une première forme d'exécution du circuit régénérateur d'horloge; - - la figure 2 illustre une deuxième forme d'exécution du circuit régénérateur d'horloge d'un récepteur FM conforme à l'invention; - la figure 3 représente des diagrammes de temps Ca à Cf inclus illustrant l'allure du signal en quelques points du circuit régénérateur d'horloge de la figure 2; - la figure 4 est une table de codage telle qu'utilisée, par exemple, pour le codage des degrés de phase du signal pilote de 19 kHz; - les figures 5a et 5b représentent des diagrammes de

temps Cg à Ck inclus illustrant le fonctionnement du cir-

cuit chercheur de phase tel qu'utilisé dans le circuit régé-

nérateur d'horloge de la figure 2; - la figure 6 illustre de manière plus détaillée une

forme de réalisation pratique du circuit régénérateur d'hor-

loge de la figure 2.

Les figures la et lb illustrent un récepteur FM avec ca-

ractérisation d'émetteur suivant l'invention, pourvu d'une unité d'accord 2 qui, d'une part, est connectée, par l'in-

termédiaire d'une entrée d'antenne 1, à un dispositif d'an-

tenne et, d'autre part, est reliée successivement à un am-

plificateur MF 3, un détecteur FM 4 et un décodeur stéréo 5 comportant des sorties audio 6 et 7. A l'aide de oes circuits,

un signal FM stéréo souhaité est sélectionné parmi des si-

gnaux d'antenne reçus par le dispositif d'antenne et est transformé en signaux stéréo d'audiofréquence. Le détecteur

FM 4 est également connecté à un circuit-démodulateur 8 ser-

vant à démoduler le signal de caractérisation d'émetteur, à un circuit régénérateur d'horloge 9, à un dispositif décodeur servant à décoder le signal de caractérisation d'émetteur discret et à une unité de traitement de signaux 8. Le circuit démodulateur 8 est pourvu d'un circuit régénérateur pilote 8'. Le détecteur FM 4 fournit un signal stéréo multiplex

au circuit démodulateur 8. Dans ce circuit, ont lieu une sélec-

tion et une démodulation du signal de code ou de caractéri-

sation d'émetteur. Le signal de code est disponible sous une

forme numérique à une borne de données 19. Pour ladite démo-

dulation, on utilise un signal auxiliaire qui est dérivé

du signal pilote stéréo de 19 kHz. Sa régénération se pro-

duit dans le circuit régénérateur pilote 8'. Le signal pi-

lote stéréo de 19 kHz régénéré est disponible à une sortie

de signal pilote 20.

Lorsqu'un signal d'émetteur FM est capté, un signal de repositionnement est produit dans le circuit démodulateur 8 et sert à amorcer le circuit régénérateur d'horloge 9. Ce signal de repositionnement est disponible à une borne de

signal de repositionnement 18.

Dans le circuit régénérateur d'horloge 9 est régénéré, de la manière décrite ci-après, un signal d'horloge qui, de

même que le signal de code numérique, est amené au disposi-

tif décodeur 10. Dans ce dispositif a lieu un décodage du si-

gnal de code, c'est-à-dire que le signal de code y est con-

verti en un signal de commande pour un générateur de carac-

tères contenu dans l'unité de traitement de signaux 11.

Le générateur de caractères fournit des signaux de com-

mande pour un dispositif de restitution d'image alphanuméri-

que au moyen duquel l'information d'émetteur et de programme

peut être restituée au moyen de caractères alphanumériques.

Le dispositif de restitution d'image est aussi contenu dans

l'unité de traitement de signaux 11.

Une connaissance détaillée du fonctionnement du circuit démodulateur 8, du dispositif décodeur 10 et de l'unité de

traitement de signaux 11 est sans importance pour la com-

préhension de l'invention. Pour obtenir une description plus

détaillée de ces composants, on peut se référer à la publi-

cation mentionnée plus haut.

Le circuit régénérateur d'horloge 9 est pourvu du cir-

cuit chercheur de phase 12 à 16 inclus qui est couplé à une entrée de positionnement 35 d'un diviseur 17. Une entrée de signal 37 du diviseur 17 est couplée à la sortie de signal pilote 20 du circuit démodulateur 8. Une sortie de signal 36 du diviseur 17 est connectée au dispositif décodeur

, par l'intermédiaire d'une sortie 73 du circuit régénéra-

teur d'horloge 9.

Le circuit chercheur de phase 12 à 16 inclus comporte un circuit-porte 13 fonctionnant comme circuit à coïncidence

dans lequel est contenu un circuit détecteur de flancs d'im-

pulsions. Le circuit-porte 13 est connecté, d'une part, par l'intermédiaire d'une entrée de données 38 et d'une porte ET 21, à la borne de données 19 du circuit démodulateur 8 et,

d'autre part, par l'intermédiaire d'une entrée de porte com-

portant 32 bornes 39 à 71 incluses, à un circuit générateur de signal de fenêtre 12. Le circuit générateur de signal de fenêtre 12 est connecté, par l'intermédiaire d'une porte ET

22, à la sortie du signal pilote 20 du circuit démodulateur 8.

Une sortie du circuit-porte 13 est connectée à un circuit de mémoire 14, par l'intermédiaire de 32 bornes de sortie 39' à

12 -

71' incluses. Une sortie du circuit de mémoire 14 est con-

nectée à une porte OU 15 fonctionnant comme un circuit sélec-

teur de phase, par l'intermédiaire de 32 bornes de sortie 39" à 71" incluses. Une sortie de la porte OU 15 est connectée, par l'intermédiaire d'un circuit inverseur 16, à l'entrée de positionnement 35 du diviseur 17, ainsi qu'à des entrées de porte des portes ET 21 et 22. Le circuit inverseur 16 sert, d'une part, à adapter la polarité du signal de sortie de la

porte OU 15 à la polarité du signal de positionnement néces-

saire pour le démarrage du diviseur 17 et, d'autre part, à bloquer le signal pilote de 19 kHz et le signal de code après

une sélection de phase, de telle sorte que le circuit cher-

cheur de phase reste dans la phase recherchée.

Le circuit générateur de signal de fenêtre 12 comporte un dispositif de comptage cyclique BC dont une borne d'entrée bcl est couplée, par l'intermédiaire de la porte ET 22, à la sortie de signal pilote 20. Des sorties bc12, bcll, bc9,

bc6 et bc5 sont couplées respectivement, d'une part, directe-

ment aux lignes de signaux So, S1, S2, S3 et S4 et, d'autre part, par l'intermédiaire de circuits inverseurs 25 à 29

insC ax Ug de sciauK So, S%, S2, S3, S4. Les blignes de signaux So à S4 in-

cluses et SoàS4 inus sont couples àdes e ir4oe de poate Er Ao à A31d ia fatm ntom gàzéatzeudegamux de fenêtre selon le codage BCD standardisé des indices des dites portes. Les entrées de la porte ET Ao (o = 00000) sont, de cette façon, connectées aux lignes de signaux So à S4 incluses, celles de la porte ET A1 (1 = 10000) aux lignes de signaux So et S1 à S4 incluses, etc. Les entrées, par exemple de la porte ET A13 (13 = 10110), sont connectées aux lignes designaux So, Si, S2, S3, S4, et celles de la porte ET A31 (31 = 11111) sont connectées aux

lignes de signaux So à S4 incluses.

Lors de la captation d'un signal FM souhaité, le signal

pilote de 19 kHz est amené à la borne d'entrée bcl du dis-

positif de comptage cyclique BC par l'intermédiaire de la porte ET 22. Le dispositif de comptage cyclique BC comporte un certain nombre de multivibrateurs bistables connectés en cascade et non représentés qui assurent une division de fréquence par deux en série du signal pilote de 19 kHz. Les sorties de ces multivibrateurs bistables sont connectées aux

sorties bcl2, bcll, bc9, bc6 et bc5 du dispositif de compta-

ge cyclique BC et fournissent des signaux numériques dont la valeur de tension peut êtreihaute (par exemple de la va- leur 1) ou basse (par exemple de la valeur 0). Des inversions

* de la valeur de tension de 0 vers 1 et inversement se produi-

sent, pour le signal présent à la sortie bc12, dans la fré-

quence du signal pilote (19 kHz). Aux sorties bcll, bc9, bc6, et bc5, ces inversions apparaissent dans les fréquences 19 kHz, 19 kHz, 189 kHz, 19 kHz de cette phase. Un comptage binaire des périodes du signal pilote del9 kHz a, de cette façon, lieu selon le code BCD standard en un cycle de 32 pas. Les tensions de sortie bc12, bcll, bc9, bc6 et bc5 du dispositif de comptage cyclique sont transmises respctivement

vers les lignes de signaux So à S4 incluses et, par l'inter-

médiaire d'une inversion de valeur de signal effectuée dans les circuits inverseurs 25 à 29 inclus, vers les lignes designaux So à S4 incluses.

A cause de la manière de connecter les portes ET Ao à A31 incluses aux lignes de signaux So à S4 incluses et So à S4 incluses, qui a été décrite plus haut, ces portes ET sont

ouvertes d'une manière séquentielle pendant une durée de pé-

riode du signal pilote de 19 kHz dans l'ordre donné par les indices desdites portes Ao à A31 incluses. Aux bornes 39 à 71 incluses apparaissent ainsi des signauxde fenêtre périodiques, chacun avec une largeur de fenêtre constante qui est égale à une période du signal pilote de 19 kHz et avec une période de répétition des impulsions qui correspond à la période du

cycle du dispositif de comptage cyclique BC (= 32 millise-

condes). Ces signaux de fenêtre sont déphasés les uns par rapport aux autres d'une manière telle que, pendant une période de cycle du dispositif de comptage cyclique BC, les fenêtres ou les temps de fenêtre aux bornes 39 à 71 incluses se suivent de manière séquentielle. Dans les temps de fenêtre,

un signal de porte est fourni au circuit-porte 13 par l'in-

termédiaire des bornes de réglage correspondantes 39 à 71 incluses pendant une période du signal pilote de 19 kHz

(1/19 milliseconde).

Le circuit-porte 13 est pourvu de 32 multivibrateurs bistables Lo à L31 inclus, qui fonctionnent comme circuit

détecteur de flancs d'impulsions, par le fait que les pre-

mières entrées 10,3 jusque 131,3 incluses en sont couplées

aux bornes 39 à 71 ncluses et que des entrées de position-

nement 10,9 à 131,9 incluses en sont couplées à l'entrée

de données 38 du circuit-porte 13. Des sorties des multi-

vibrateurs bistables Lo à L31 inclus sont couplés respec-

tivement aux bornes de sortie 39' à 71' incluses du circuit-

porte 13.

A la réception d'un signal FM avec des signaux de ca-

ractérisation d'émetteur, un signal de code ou de caracté-

risation d'émetteur numérique est fourni à l'entrée de don-

nées 38 par l'intermédiaire de la borne de données 19 du circuit démodulateur 8 et de la porte ET 21. Ce signal de

code numérique est amené en parallèle aux entrées de posi-

tionnement 10,9 à 131,9 incluses des multivibrateurs bista-

bles Lo à L31 inclus. Toutefois à la suite des signaux de portillonnage aux bornes 39 à 71 incluses, un seul des 32 multivibrateurs bistables Lo à L31 inclus fonctionnant comme

porte est "ouvert" par période du signal pilote de 19 kHz.

Un flanc d'impulsion montant dans le signal de code donne certes un signal de positionnement à tous les multivibrateurs

bistables, mais ne provoque que pour le multivibrateur bista-

ble précité une modification de valeur à sa sortie. Les si-

gnaux de fenêtre "ouvrent" de la manière séquentielle les

multivibrateurs bistables Lo à L31 inclus dans l'ordre in-

diqué par les indices, à la suite de quoi le signal de code est réparti en des trames de 32/19 millisecondes et, dans

chaque trame, en 32 degrés de phase discrets de 1/19 milli-

seconde.

Etant donné que dans l'émetteur, lors du codage du si-

gnal de caractérisation d'émetteur numérique, on utilise un signal d'horloge qui est dérivé de la fréquence pilote par une division de fréquence par un facteur 32, la période du cycle du dispositif de comptage cyclique BC est égale à la période du signal d'horloge. De plus, on réalise des inversions de valeur du signal de caractérisation d'émet- teur numérique, soit les flancs de code dans l'émetteur

dans la même phase d'horloge. Cela signifie que la dis-

tance entre les inversions de valeurs du signal de code, par exemple les flancs de code positifs, est égale à un nombre entier de fois la période d'horloge. A la suite du bruit et de l'interférence entre symboles, un étalement peut se produire à la réception. La plupart des flancs de code tombent cependant en moyenne dans la même phase et se manifestent à la sortie d'un seul et même multivibrateur

bistable.

Les multivibrateurs bistables Lo à L31 inclus sont couplés, respectivement, par l'intermédiaire des bornes de

sortie 39' à 71' incluses, à des entrées co,l à c31,1 in-

cluses de dispositifsde comptage binaire Co à C31 inclus du circuit de màmire 14. Ceux-ci fonctionnent de la même manière que le dispositif de comptage cyclique BC déjà

décrit. Des entrées de repositionnement co,7 à c31,7 inclu-

ses des dispositifs de comptage binaire Co à C31 inclus sont couplées à la borne de signal de repositionnement 18 du circuit démodulateur 8 pour positionner sur une valeur initiale (0) les dispositifs de comptage mentionnés en dernier lieu. Les dispositifs de comptage binaire Co à C31 inclus sont connectés, respectivement, par l'intermédiaire des bornes co, 6 à c31,6 incluses, aux bornes de sortie

39" à 71" incluses du circuit de mémoire 14.

Le signal de sortie binaire présent aux bornes respec-

tives co,6 à c31,6 incluses change de valeur pour le 8ème flanc d'impulsion aux entrées correspondantes co,l à c31,1 incluses. Les connexions des bornes co,6 à c31,6 incluses,

par l'intermédiaire des bornes de sortie 39" à 71" inclu-

ses, aux entrées c la porte OU 15 forment un circuit de

2475319-

seuil; en effet, lorsqu'on atteint la position de seuil, à savoir le 8ème flanc d'impulsion, à l'entrée d'au moins un des dispositifs de comptage binaire Co à C31 inclus, le signal modifie la valeur de la sortie du dispositif de comptage binaire correspondantet ainsi également celle de la sortie de la porte OU 15. La porte OU 15 fonctionne dès

lors également comme circuit détecteur de position maximum.

Etant donné que pour des signaux FM normaux et même pour des signaux FM encore juste acceptables, la plupart des flancs de code apparaissent dans la phase moyenne, seul le

dispositif de comptage binaire auquel ces flancs d'impul-

sions sont continuellement amenés atteint le premier cette position de seuil et un signal de positionnement est, à ce

moment, amené au diviseur 17 par l'intermédiaire de la por-

te OU 15 et du circuit inverseur 16. Le diviseur 17 fait alors démarrer une division de fréquence du signal pilote de 19 kHz. Pour cette opération, un facteur de division de 32 est utilisé. Etant donné que cette division de fréquence démarre dans une phase qui est indiquée en

moyenne par les flancs de code, la phase du signal d'hor-

loge régénéré à la sortie du signal 36 du diviseur 17 est égale à la phase du signal d'horloge au moyen duquel le

signal de code est codé dans l'émetteur.

Le-signal de positionnement mentionné en dernier lieu est, en outre, amené aux entrées i porte des portes ET 21 et 22 qui bloquent, respectivement, le passage du signal de code et du signal pilote vers le circuit-porte 13 et

vers le circuit 12 produisant le signal de régulation. L'o-

pération de recherche de phase estainsi terminée.

Pour un accord sur un autre signal FM, les disposi-

tifs de comptage binaire Co à C31 inclus du circuit de mémoire 14 sont amenés sur la valeur initiale 0 par un

signal de repositionnement produit dans le circuit démodu-

lateur 8, et de ce fait, un signal 0 apparaît aussi à la

sortie de la porte OU 15 et les portes ET 21 et 22 revien-

nent dans l'état de conduction. Le circuit régénérateur d'horloge 9 se trouve ainsi à nouveau dans son état initial à partir duquel une opération de recherche de phase est à

nouveau possible de la manière décrite plus haut.

Dans une forme d'exécution pratique, le circuit régé-

nérateur d'horloge 9 est réalisé à l'aide de circuits inté- grés qui sont décrits dans le manuel "Data handbook: Semiconductors and integrated circuits - Partie 6, Octobre 1977" intitulé "Digital Integrated Circuits LOCMOS HEF 4000B family" publié par la division Electronic Components

and Materials de la Société N.V. PHILIPS' GLOEILAMPENFABRIE-

KEN. La numérotation des bornes utilisées dans ce cas est conservée dans a numérotation des indices des bornes des

circuits intégrés en question indiquées sur la figure 1.

Ainsi, le dispositif de comptage cyclique BC est réalisé à l'aide du circuit intégré HEF 4024. Les circuits inverseurs à 29 inclus sont réalisés au moyen des circuits intégrés HEF 4049. Les portes ET Ao à A31 incluses sont réalisées au moyen de circuits intégrés HEF 4073. Les multivibrateurs bistables Lo à L31 inclus du circuit-porte 13 sont réalisés au moyen de circuits intégrés HEF 40174. Les dispositifs de comptage binaire Co à C31 inclus du circuit de mémoire 14 sont réalisés au moyen de circuits intégrés HEF 4540. La porte OU 15 est réalisée au moyen de circuits intégrés HEF

4075. Le circuit inverseur 16 est réalisé au moyen d'un cir-

cuit intégré HEF 4029. Le diviseur 17 est réalisé au moyen

d'un circuit intégré HEF 4520.

Il va de soi que d'autres critères peuvent aussi être utilisés pour la détermination du dispositif de comptage binaire présentant la position la plus élevée. Ainsi, il

est par exemple possible de terminer l'opération de re-

cherche de phase lorsque la position d'un des dispositifs de comptage binaire Co à C31 inclus dépasse au moins d'un montant constant (par exemple 2) ou d'un facteur constant

les positions des autres dispositifs de comptage. Les posi-

tions des dispositifs de comptage doivent, dans ce cas, être

comparées les unes aux autres et les positions de différen-

ces doivent être amenées au circuit de seuil du circuit de détection de position supérieure. On peut,de cette façon, obtenir, surtout pour des signaux FM moins perturbés, une

synchronisation de phase plus rapide.

Pour la sélection de phase représentée, le signal de code est tout d'abord tramé en périodes de la longueur d'une période d'horloge et l'apparition ou la non apparition d'un flanc de code est ensuite enregistrée pour chaque degré de phase. Il va de soi que l'on peut aussi réaliser une telle

sélection de phase en diverses étapes de sélection, en pro-

lo cédant, par exemple, d'abord à une répartition en '"n" inter-

valles de base par période, après le tramage du signal de

code en périodes de la longueur d'une période d'horloge.

Ces intervalles de phase peuvent comporter un certain nom-

bre de degrés de phase. De la manière suivie dans la forme d'exécution représentée, on peut détecter l'intervalle de

phase dans lequel apparaissent la plupart des flancs de code.

En procédant ensuite, dans cet intervalle de phase, à une

nouvelle répartition en intervalles partiels, on peut éta-

blir la phase d'horloge de manière plus précise. Ceci peut être répété sans interruption jusqu'à ce que finalement les

intervalles de phase ne comportent plus qu'un degré de pha-

se (1/19 milliseconde).

En ce qui concerne le diviseur 17, il convient de no-

ter qu'on peut éviter ce diviseur éventuellement en utili-

sant l'opération de division qui se produit dans le dispo-

sitif de comptage cyclique BC.

La figure 2 illustre un circuit régénérateur d'horloge 9 d'un récepteur FM à caractérisation d'émetteur suivant l'invention, dans lequel les éléments qui correspondent aux éléments de la figure précédente portent les mêmes

références. Le circuit-porte 13 est pourvu d'un multivibra-

teur bistable E du type bascule JK comportant une entrée de données e3 qui est couplée à la borne de données 19, pour

y appliquer le signal de code numérique, une entrée de posi-

tionnement e9 couplée à une sortie g3 d'une porte ET G, une entrée de repositionnement e12 couplée à une sortie h3 d'une porte ET H et des sorties complémentaires el et e2 couplées, respectivement, par l'intermédiaire de lignes de signaux 104, 105, à des entrées de positionnement p7 et q7 de compteurs modulo "32" P et Q du diviseur 17. Les sorties

complémentaires el et e2 sont aussi couplées, respective-

ment, aux entrées gl et hl des portes ET G et H. Les entrées g2 et h2 des portes ET correspondantes G et H sont couplées

à une entrée de porte 100 du circuit-porte 13.

Le diviseur 17 comporte une porte OU N dont les entrées nl et n2 sont couplées, respectivement, aux sorties pll et qll des compteurs modulo "32" P et Q. Les entrées de signaux pl et ql dis compteurs modulo "32" P et Q sont couplées à la

sortie de signal pilota2O du circuit démodulateur 8. Une sor-

tie n3 de la porte OU N est couplée à la sortie 73 du circuit régénérateur d'horloge 9. Au départ de l'absence d'un signal d'inhibition de porte dans le signal de fenêtre présent à l'entrée de porte 100 du circuit-porte 13, le circuit décrit jusqu'à présent fonctionne de la manière suivante: Des flancs d'impulsions positifs dans le signal de code numérique, c'est-à-dire des inversions de valeurs de signaux, pour lesquels la tension de signal passe d'une valeur basse ou o à une valeur haute ou 1 à l'entrée de données e3 du

multivibrateur bistable E provoquent des inversions de va-

leurs de signaux aux sorties complémentaires el et e2. Ceci signifie qu'un flanc d'impulsion positif dans le signal de code change une tension de signal élevée (1) à el, ou une tension de signal basse (0) à e2, en une tension de signal basse (0) à el et en une tension de signal haute (1) à e2 et inversement. Pour chaque tension o aux entrées p7 et q7

des compteurs modulo "32" P et Q, ces compteurs sont acti-

vés et pour une tension 1, l'action de comptage ou de divi-

sion de ces compteurs modulo "32" est arrêtée.

L'exécution de la division de fréquence du signal pi-

lote de 19 kHz dans le diviseur 17 est ainsi transférée, à la suite de la présence d'un flanc d'impulsion positif dans le signal de code, du compteur modulo "32" P vers le

compteur modulo "32" Q ou inversement. Dans le cas de l'ab-

sence de bruit et d'interférence entre symboles, par addition des signaux de sortie des compteurs modulo 113211 P et Q dans la porte OU N, on obtient un signal d'horloge correctement synchronio en phase qui présente une fréquence de (19/32)

kHz à la sortie 73 du circuit régénérateur d'horloge 9.

Pour une explication de cette opération, on peut se ré- férer à la figure 3, dans laquelle la courbe Ca indique un

signal de code numérique non perturbé et les courbes respec-

tives Cb à Cf incluses indiquent l'allure du signal aux sor-

ties el et e2 du multivibrateur bistable E, celle aux sorties pli et qll des compteurs modulo "32" P et Q et celle du signal d'horloge total à la sortie n3 de la porte OU N. A la suite du bruit et de l'interférence entre symboles, les flancs d'impulsions ou de code dans le signal de code à la borne de données 19 provoquent une instabilité de phase dans le signal d'horloge. Pour supprimer cette instabilité de phase, le circuit produisant les signaux de fenêtre 12

fournit un signal de fenêtre qui est amené par l'intermédiai-

re de l'entrée de porte 100 au circuit-porte 13. Ce signal de

fenêtre est formé de signaux de porte et de signaux de bloca-

ge ou d'inhibition. Les signaux de porte "ouvrent" le circuit-

porte 13 pendant les temps de fenêtre ou les fenêtres, c'est-

à-dire qu'un flanc d'impulsion positif dans le signal de code provoque alors une inversion de valeur de signal aux sorties el et e2. Les signaux de blocage "ferment" le circuit-porte 13 en dehors des temps de fenêtres, c'est-à-dire que des flancs d'impulsions n'ont alors aucune conséquence pour les

signaux présents aux sorties el et e2.

Dans l'état initial ou de départ du circuit régénérateur

d'horloge 9, les fenêtres ont une période d'horloge de lon-

gueur, ce qui signifie que le circuit-porte 13 est continuel-

lement ouvert. Des inversions de fonction pour les deux comp-

teurs modulo "32 P et Q se produisent dans cet état pour cha-

que flanc d'impulsion positif dans le signal de code. Après un certain nombre de flancs d'impulsions positifs, la durée des fenêtres devient plus courte, à la suite de quoi une sélection est effectuée pour les inversions de fonction parmi les flancs d'impulsions positifs apparaissant dans le signal

24 75319

de code. La situation réciproque des fenêtres est choisie telle que les phases de fenêtre centrales, c'est-à-dire les phases situées au milieu des fenêtres, coïncident avec la phase attendue d'un flanc de code. Dans ce cas, la phase d'un flanc de code positif apparaissant en premier lieu est pré-

vue à une distance égale à un nombre entier de fois la pé-

riode d'horloge d'un flanc d'impulsion apparaissant en pre-

mier lieu dans une fenêtre.

Etant donné, comme mentionné plus haut, que même pour les signaux FM encore juste acceptables pour l'écoute, la

plupart des flancs de code dans le signal de code reçu appa-

raissent dans la même phase, les phases de fenêtre centrales de la plupart des fenêtres sont espacées les unes des autres

d'une période d'horloge. En faisant en outre diminuer la du-

rée des temps de fenêtre, des flancs de code dont la phase s'écarte de la phase moyenne, ont de moins en moins d'effet sur la situation des fenêtres et les fenêtres convergent

vers cette phase moyenne des flancs de code.

Pour produire un tel signal de fenêtre, le circuit 12 produisant les signaux de fenêtre contient le dispositif de comptage cyclique 14 pourvu d'un compteur modulo "32" BC'

présentant une entrée de repositionnement bc'7 qui est cou-

plée, par l'intermédiaire d'une porte "OU" 101, aux lignes de signaux 104 et 105 et à l'entrée de repositionnement 18,

une entrée de signaux bc'l qui est couplée à la sortie de si-

gnal pilote 20 et des sorties bc'3, bc'4, bc'5, bc'6, bc'll.

Dans ce compteur modulo "32"BC', les périodes du signal pi-

lote de 19 kHz sont comptées en un cycle de 32 degrés de phase, les signaux présents aux sorties bc'3, bc'4, bc'5, bc'6 et bc'11 restituant les degrés de phase correspondant

aux périodes de signal pilote dans le codage BCD standardisé.

Dans le tableau de la figure 4, ce codage BCD standardisé est indiqué dans des colonnes Oo à o4 incluses pour un tel cycle de 32 degrés de phase. Les sorties bc'3, bc'4, bc'5, etbc'6 sont couplées, respectivement, aux entrées Oo à 03 incluses

d'un dispositif convertisseur de code de codage CC. Des sor-

ties a, b, c et d du circuit convertisseur de code de codage CC sont connectées, respectivement, aux entrées v'o à v'3

incluses d'un circuit comparateur 103.

Dans le circuit convertisseur de code i codage CC se produit une conversion de code selon laquelle, pour les degrés de phase de 0 à 15 inclus, une inversion de signe

est utilisée pour les signaux présents aux entrées Oo à 03-

incluses. Dans le tableau de la figure 4, cette conversion de code est notée pour tous les degrés de phase dans un cycle de comptage du compteur modulo "32" BC'. Les valeurs de

signaux des cobnnes 03 à Oo incluses sont converties, res-

pectivement, en les valeurs de signaux situées dans les

colonnes d, c, b et a.

Les entrées vo à v3 incluses des circuits comparateurs 103 sont connectées, respectivement, aux sorties p, q, r et s

d'un compteur de positions 102 fonctionnant comme un régula-

teur de largeur de fenêtre. Une entrée de signaux t du compteur de positions 102 est couplée à la sortie de la porte OU 101. Le compteur de positions 102 donne, dans un

cycle de 32 positions, à nouveau un quart du nombre d'inver-

sions de signaux aux lignes de signaux 104 et 105, c'est-à-

dire 1/4 du nombre de flancs d'impulsions positifs dans le signal de code sur la borne de données 19. Les positions

sont indiquées avec les valeurs de signaux aux sorties res-

pectives p, q, r et s selon le codage BCD mentionné plus haut,

comme indiqué dans les colonnes Oo à 03 incluses dans le ta-

bleau de la figure 4. Le circuit comparateur 103 est pour-

vu d'une sortie "Vu". La valeur de signal à cette sortie

"Vu" n'est haute (1) que lorsque des valeurs de signaux éga-

les apparaissent aux entrées correspondantes vO à v3 incluses

et v'o à v'3 incluses.

La sertie "vu" est connectée aux entrées il et kl des portes ET I et K. La sortie BC'11 du compteur modulo 32 BC' est couplée d'une part, à une entrée i2 d'une porte "ET" I et d'autre

part, par l'intermédiaire d'un circuit inverseur M présen-

tant la sortie 04, à une entrée k2 d'une porte "ET" K.

Les sorties i3 et M3 des portes "ET" I et K sont cou-

plées, respectivement, à une entrée de positionnement f7 et

2475319-

à une entrée de repositionnement f4 d'un multivibrateur bi-

stable F du type à bascule JK. La sortie f2 du multivibrateur

bistable F est couplée à l'entrée de porte 100 du circuit-

porte 13 pour y appliquer un signal de fenêtre. L'entrée de repositionnement 18 du circuit produisant des signaux de ré- gulation 12 est connectée à une entrée de repositionnement U du compteur de position 102, ainsi qu'à une entrée de la

porte OU 101.

Dans l'état initial, directement après l'accord sur un

signal FM souhaité, les valeurs de signaux présentes aux sor-

ties p. q. r et s du compteur de positions 102 et aux sor-

ties BC3' à BC6' incluses et BC'11 sont basses. Les valeurs

de signaux aux sorties a à d incluses du circuit convertis-

seur de code CC et à la sortie 04 du circuit inverseur M sont, de ce fait, hautes. Etant donné que les valeurs de signaux présentes aux entrées vO à v3 incluses et v'o à v'3

incluses du circuit comparateur 103 sont différentes, la sor-

tie "vu" du circuit comparateur 103 est basse, de sorte que

les portes"ET" I et K sont bloquées et que le signal de sor-

tie du multivibrateur bistable F est bas. Le circuit-porte

13 est maintenant ouvert.

A la suite de la présence du signal pilote de 19 kHz sur l'entrée de signaux bc'1 du dispositif de comptage cyclique BC', les signaux présents sur les entrées v'o à v'3 incluses parcourent les valeurs indiquées dans les colonnes d, c, b

et a, respectivement. Pour le 15ème degré de phase, les va-

leurs de signaux sur les entrées vo à v3 incluses (0000) sont égales à celles sur les entrées v'o à v'3 incluses, de sorte que la sortie "vu" devient haute (1). La sortie 04 est, pour ce degré de phase, également haute, de sorte qu'un signal de repositionnement est envoyé, par l'intermédiaire de la porte "ET" K, au multivibrateur bistable F, ce qui fait passer la sortie f2 sur une valeur de signal haute (1) et

envoie un signal d'inhibition au circuit-porte 13. Ce cir-

cuit est fermé par l'intermédiaire d'une des portes "ET" G et H. Pour le 16ème degré de phase, les valeurs de signaux

vo à v3 incluses (0000) sont à nouveau égales à celles pré-

2475319-

sentes sur les entrées v'o à v'3 incluses, de sorte que la

sortie "vu" reste haute (1).

La sortie 04 est maintenant cependant portée à un poten-

tiel bas, de sorte qu'un signal de positionnement est amené, par l'intermédiaire de la porte ET I, au multivibrateur bi- stable F, ce qui a pour effet d'amener la sortie f2 à une

valeur de signal basse 0 et d'ouvrir à nouveau le circuit-

porte 13. La durée du temps d'inhibition dans cet état initial

du 15ème au 16ème degré de phase est, de ce fait, suffisam-

ment petite pour pouvoir être négligée. Le temps de fenêtre est maintenant à peu près égal à une période d'horloge (32/19 de millisecondes) et comporte les degrés de phase 16 à 31 inclus d'un cycle de comptage et les degrés de phase 0 à 15 inclus d'un cycle de comptage suivant. La phase de fenêtre

centrale coïncide au 3lème degré de phase des cycles de comp-

tage. Si un flanc d'impulsion positif apparait maintenant dans le temps de fenêtre, le dispositif de comptage cyclique BC' est repositionné, par l'intermédiaire de la porte OU 101 et de l'entrée de repositionnement BC'7, dans l'état initial (0000), c'est-à-dire que le cycle de comptage en cours est interrompu et qu'un nouveau cycle de comptage est mis en route directement après le flanc d'impulsion. La position de comptage du dispositif de comptage cyclique BC' donne ainsi la distance du degré de phase momentané jusqu'au flanc

d'impulsion apparu en dernier lieu à la sortie du circuit-por-

te 13 et fonctionne ainsi comme un circuit de mémoire. Etant donné que le moment de l'apparition d'une fenêtre dépend du

moment auquel la position de comptage du dispositif de comp-

tage cyclique BC' atteint celle du compteur de position 102,

ce dispositif de comptage cyclique BC' fonctionne, en coopé-

ration avec le circuit comparateur 103 fonctionnant comme circuit de sélection de phase, également comme régulateur

de phase de fenêtre.

Après 4 flancs d'impulsions positifs à la sortie du cir-

cuit-porte 13, la position de comptage dans le compteur de positions 102 est augmentée, par l'intermédiaire de la porte OU 101 et de l'entrée t, d'une unité jusqu'à la position p q r s = 0001. Un signal de repositionnement est maintenant amené au multivibrateur bistable F pour le 14ème degré de phase et un signal de positionnement pour le 17ème degré de phase. Un signal d'inhibition est fourni au circuit-porte 13 du 14ème au 17ème degré de phase. Des flancs d'impulsions positifs pendant le signal d'inhibition ne peuvent provoquer aucune inversion de valeur de signal aux lignes de signaux 104 et 105 et ainsi qu'aucune instabilité de phase dans le

signal d'horloge régénéré. Le temps de fenêtre contient main-

tenant les degrés de phase 17 à 31 inclus d'un premier cycle de comptage et les degrés de phase 0 à 13 inclus d'un second

cycle de comptage suivant du signal pilote de 19 kHz.

Lorsquefinalement, pour le 128ème flanc d'impulsions positif, la position de comptage du compteur de positions 102 atteint la position p q r s = 1111, pour le degré de phase 0, un signal de repositionnement est produit et pour-le degré de phase 31, un signal de positionnement est aussi produit, de

sorte que le signal d'inhibition va du degré de phase 0 jus-

qu'au degré de phase 31 et que la fenêtre ne comporte que le 3lème degré de phase. Seuls des flancs d'impulsions positifs apparaissent pendant ce temps de fenêtre convergeant vers le degré de phase de fenêtre centrale peuvent maintenant encore provoquer des inversions de fonction entre les compteurs

modulo "32" P et Q du diviseur 17. De tels flancs d'impul-

sions apparaissent dans la même phase et ne suscitent donc pas d'instabilité de phase dans le signal d'horloge régénéré présent sur la sortie 73. Etant donné que cette phase donne la moyenne des phases des flancs de code dans le signal reçu, elle correspond à la phase du signal d'horloge au moyen de laquelle, dans l'émetteur, le codage a eu lieu. Dans cet

* état, une synchronisation de phase correcte du signal d'hor-

loge régénéré a dès lors été réalisée.

L'opération de recherche de phase décrite plus haut peut à nouveau être mise en route par application d'un signal de

repositionnement à la borne de signal de epOEdtiormement 18.

Le compteur de positions 102 et le dispositif de comptage

2475319- cyclique BC' sont ainsi amenés dans l'état initial.

Les figures 5a et 5b présentent, pour illustrer la syn-

chronisation de phase décrite plus haut, des courbes Cg, Ch, Ci, Cj et Ck formant des diagrammes de temps respectivement du signal de code numérique émis, du signal d'horloge utilisé pour son codage, du signal de code numérique reçu sur l'entrée de données 19 et perturbé par le bruit et les interférences entre symboles, du signal de fenêtre et du signal d'horloge régénéré sur la sortie 73 du circuit régénérateur d'horloge 9. Pour plus de clarté, la position du compteur de position

102 augmente de 1 unité pour chaque flanc d'impulsion posi-

tif dans le signal de code. Les degrés de phase initiaux des cycles de comptage sont indiqués par 0 sur les axes de temps des courbes Cj et Ck. Pour des cycles de comptage complets, le dernier degré de phase est indiqué en 31. Le degré de

phase d'inhibition médian est indiqué par 15.

Dans la réalisation donnée, on utilise une conversion de code du codage BCD des degrés de phase du signal pilote de 19 kHz sur les sorties BC'3, BC'4, BC'5, BC'6 et BC'11 du dispositif de comptage cyclique BC'. Ensuite, pour obtenir

les temps de fenêtre, on procède à une comparaison avec l'é-

tat de comptage codé BCD du compteur de positions 102. Il va de soi qu'il est aussi possible de convertir le code de la position de comptage du compteur de positions et de le

comparer ensuite aux degrés de phase codés BCD du signal pi-

lote de 19 KHz.

De plus, il est clair qu'il est aussi possible de dé-

terminer la régulation de la position du compteur de posi-

tions 102 par un temps d'intégration constant et non par le

nombre de flancs d'impulsions positifs dans le signal de code.

Pour la réalisation du circuit régénérateur d'horloge tel que représenté sur la figure 2, on utilise des circuits

intégrés qui sont décrits dans le manuel précité.

Pour les multivibrateurs bistables du type bascule JK E et F, on utilise un circuit intégré du type HEF 4027. Les portes ET G, H, K, I sont des circuits intégrés du type HEP 4081. Les compteurs modulo "32" P et Q, de même que le

dispositif de comptage cyclique BC' sont des circuits inté-

grés du type HEF 4520. Le compteur de positions 102 contient aussi un circuit intégré du type HEF 4520. Les portes "OU" N et 101 sont du type HEF 4071. La numérotation des bornes

indiquée dans le manuel correspond aux indices des indica-

tions de borne donnés aux dessins.

La figure 6 illustre-plus en détail une réalisation

pratique du circuit régénérateur d'horloge de la figure 2.

Son fonctionnement correspond, en substance, à celui de la forme d'exécution représentée sur la figure 2. Les éléments dont la fonction correspond à celle des éléments du circuit

de la figure 2 portent le mêmes chiffres de référence.

Dans les lignes de signaux 104 et 105 sont introduites des portes OU 128 et 129 par lesquelles il est possible d'amener un signal de positionnement aux compteurs modulo

"32" P' et Q'. La fonction du dispositif de comptage cycli-

que BC' et la fonction de division des compteurs modulo "32"

P et Q de la figure 2 qui précède sont réalisées en combinai-

son, par exemple avec des compteurs modulo "32" P' et Q' dont

les sorties p3, p4, p5, p6 ou q3, q4, q5 et q6 sont connec-

tées aux entrées des portes OU respectives 110 à 113 inclu-

ses. Ce circuit remplace le dispositif de comptage cyclique BC' et la porte OU 101 de la forme d'exécution de la figure 2. Les sorties pll et qll sont couplées par l'intermédiaire de la porte "OU" N et des circuits inverseurs M et 125 à la

sortie 73 du circuit régénérateur d'horloge.

Des sorties des portes OU 110 à 113 incluses sont con-

nectées, respectivement, aux entrées Oo à 03 incluses du circuit convertisseur de code CC. Ce circuit convertisseur

de code CC comporte des portes OU EXCLUSIF 114 à 117 inclu-

ses dont les premières entrées sont couplées, respectivement, aux entrées Oo à 03 incluses et les secondes entrées à une sortie 04 du circuit inverseur M. Une conversion de code

représentée dans le tableau de la figure 4 est ainsi obte-

nue.

2475319'

Le compteur de positions 102 est pourvu d'un multivibra-

teur bistable 106 du type bascule JK connecté à la ligne de signaux 104 et fournissant un signal de sortie pour chaque fois 4 inversions de valeurs de signaux positives sur la ligne de signaux 104. Le signal de sortie du multivibrateur bista- ble 106 est amené, par l'intermédiaire d'une porte ET 107, à une entrée de signaux d'un compteur modulo "32" 108. Le

compteur modulo "32" 108 fournit des signaux qui sont indi-

qués dans les colonnes Oo à 03 incluses du tableau de la fi-

gure 4.

Une entrée de repositionnement du compteur modulo "132"

108 est connectée à la borne de repositionnement 18. Les sor-

ties p, q, r et s sont couplées à une porte ET inverseuse 109.

Celle-ci fournit, par l'intermédiaire de la porte ET 107, un signal de blocage au compteur modulo "32" 108 lorsque la dernière position de comptage 1111 est atteinte. Dans cette position de comptage, la largeur de fenêtre est minimale

et l'opération de recherche de phase est terminée.

Le circuit comparateur 103 comporte des portes OU EXCLUSIF inverseuses 118 à 121 incluses dont les entrées sont, respectivement, couplées aux entrées vO, v'0'; vl, v'l', v2,

v'2 et v3, v'3. Des sorties de ces portes OU 118 à 121 inclu-

ses sont couplées à une porte ET 122 qui, pour des valeurs de signaux égales aux entrées mentionnées en dernier lieu

du circuit comparateur 103, fournit un signal de positionne-

ment à un multivibrateur bistable 123. Ce multivibrateur bi-

stable est rythmé, par l'intermédiaire d'un circuit inver-

seur 124, au moyen du signal pilote de 19 kHz. Une sortie du multivibrateur bistable 123 est couplée à une entrée de la porte "ET" K.

Entre la sortie de la porte ET I et l'entrée de posi-

tionnement f7 du multivibrateur bistable F est connectée une porte OU 127 à laquelle un signal de repositionnement peut aussi être amené par l'intermédiaire de la borne de signal de repositionnement 118. Le multivibrateur bistable F peut ainsi être amené dans l'état initial, au moyen d'un signal

de repositionnement à la borne de repositionnement 18.

Entre la sortie f2 du multivibrateur bistable F et l'entrée de porte 100 du circuit-porte 13 est connectée une porte OU 126 dont une entrée est couplée à la borne de signal

d'inhibition 100'. Il est possible, au moyen d'un signal d'i-

nhibition sur cette borne de signal d'inhibition 100', de fournir un second signal de porte au circuit-porte 13, par exemple, pour supprimer les flancs d'impulsions positifs qui, dans une période d'horloge, sont suivis par un flanc

d'impulsion négatif. De telles impulsions sont, le plus sou-

vent, provoquées par des perturbations et peuvent être sup-

lC primées, par exemple, au moyen d'un discriminateur d'impul-

sions non représenté, mais tel que décrit dans le brevet an-

glais n0 1 299 420. Le signal de code à l'entrée de données

19 doit, lorsqu'on utilise un tel discriminateur d'impul-

sions, être retardé au moins d'une durée égale à la largeur

d'impulsion maximale à supprimer.

Dans une forme d'exécution pratique, on utilise des circuits imprimés comme décrit dans le manuel précité. Les portes OU 128, 129, 110 à 113 incluses, 126 et 127 sont réalisées au moyen de circuits intégrés HEF 4071. Les portes OU EXCLUSIF 114 à 117 incluses sont réalisées au moyen de circuits intégrés HEF 4070. Les portes ET 107, 122 sont réalisées au moyende circuits intégrés HEF 4081 et 4082. Les portes OU EXCLUSIF inverseuses 118 à 121 sont réalisées au moyen de circuits intégrés HEF 4077. La porte ET inverseuse 109 est réalisée eu moyen d'un circuit intégré HEF 4012. Le circuit inverseur 124, 125 est réalisé au moyen de circuits intégrés HEF 4049. Les multivibrateurs bistables 106 et 123

sont réalisés au moyen de circuits intégrés HEF 4027 et 4013.

La numérotation de bornes utilisée dans le manuel est con-

servée dans les indices de la désignation des bornes uti-

lisées aux dessins.

Il va de soi que la sélection de phase séquentielle, telle que réalisée dans les formes d'exécution des figures

2 et 6, peut être combinée avec la sélection de phase en pa-

rallèle, telle que décrite dans la forme d'exécution de la figure 1. La sélection d'intervalles de phase en parallèle

grossière, mentionnée dans la description de la figure 1,

2475319'

selon laquelle le signal de code est tramé en pâriodes de la

longueur d'une période d'horloge, chaque période est subdivi-

sée en "n" intervalles de phase-grossiers parmi lesquels est choisi l'intervalle de phase dans lequel la plupart des flancs de code apparaissentpeut être suivie d'une sélection

de phase séquentielle qui démarre avec une largeur de fenê-

tre égale seulement à cet intervalle de phase grossier. Une synchronisation de phase plus rapide du signal d'horloge

régénéré est ainsi encore réalisable.

2475319-

Claims

REVENDICATIONS:

1. Récepteur FM avec caractérisation d'émetteur, compor-

tant une unité d'accord (2) connectée à une entrée d'an-

tenne (1) à laquelle sont connectés consécutivement un am-

plificateur MF(3), un détecteur FM (4). un circuit démodu-

lateur (8) pour démoduler un signal de caractérisation d'é-

metteur discret, un circuit régénérateur d'horloge (9), un

dispositif décodeur (10) pour décoder le signal de caracté-

risation d'émetteur discret et une unité de traitement de si-

gnaux (11) et comportant aussi un circuit régénérateur pi-

lote (8t) connecté au détecteur FM (4) pour régénérer un signal pilote stéréophonique, caractérisé en ce que le

circuit régénérateur d'horloge (9) comporte un circuit cher-

cheur de phase (12-16) qui est pourvu d'un dispositif de

comptage cyclique (BC, BC', P', Q') couplé au circuit régé-

nérateur pilote (8') pour rendre discrète au moins une par-

tie du signal de caractérisation d'émetteur dans des degrés de phase déterminés par les périodes du signal pilote, ainsi que d'un circuit à coincidence (13) connecté au dispositif de comptage cyclique (BC, BC', P', QI) et au démodulateur (8) pour l'attribution de degrés de phase à au moins une partie des flancs d'impulsions dans le signal de caractérisation d'émetteur, un circuit de mémoire (14, BC', P', Q') pour le stockage de l'information concernant lesdits degrés de phase

et un circuit sélecteur de phase (15, 103) connecté au cir-

cuit de mémoire (14, BC', P', Q') pour la sélection du de-

gré-de phase dans lequel les flancs d'impulsions se présen-

tent statistiquement en le plus grand nombre dans le signal

de caractérisation d'émetteur, le circuit régénérateur d'hor-

loge (9) comportant également un diviseur (17) dont une en-

trée de positionnement est couplée au circuit sélecteur (15,

103) de phase, dont une entrée de signal est couplée au cir-

cuit régénérateur pilote (8') et dont une sortie de signal

est couplée à une sortie du circuit régénérateur d'horloge (9).

2. Récepteur FM suivant la revendication 1, caractérisé

en ce que le circuit à coïncidence (13) comporte un circuit-

porte (L.-L31; E,G,H) avec un circuit détecteur de flancs d'impulsions, ce circuit-porte (L.-L,;E,G,H) étant pourvu d'une entrée de données (19) connectée au démodulateur (8)Et

2475319-

d'uoe entrée deporte ompléeà unrcitprrisantun sigialde fenêtre (12)

ce circuit produisant un signal de fenêtre (12) étant con-

necté au dispositif de comptage cyclique (BC, BC', P', QI') et produisant un signal de fenêtre qui, pour au moins une position de comptage du dispositif de comptage cyclique (BC, BC', P', Q') ouvre le circuit-porte (LO-L31; E,G,H) pendant un temps de fenêtre en vue d'attribuer un degré de phase à au moins un des flancs d'impulsions apparaissant dans le

temps de fenêtre dans le signal de caractérisation d'émei mr.

3. Récepteur FM suivant la revendication 2, caractérisé en ce que le circuit-porte (L0-L31) comporte un nombre "n" de portes et le circuit produisant le signal de fenêtre (12) est pourvu d'un nombre "n" de générateurs de signaux de fenêtre (A -A 31) connectés entre le dispositif d--comptage cyclique (BC) et les portes (LO-L31) en vue de l'ouverture séquentielle des portes (L0-L31) pourunnDmbre "n" de positions

de comptage du dispositif de comptage cyclique (BC) par pé-

riode d'horloge, ledit circuit de mémoire (14) étant pourvu d'un nombre de "n" de dispositifs de comptage (C0-C31) qui sont couplés aux sorties des portes (L-L31) correspondantes pour le comptage du nombre de flancs d'impulsions du signal de caractérisation d'émetteur que les portes (L.L31) ont

laissé passer et le circuit de sélection de phase (15) com-

porte un circuit détecteur de position maximum pour déter-

miner le dispositif de comptage dont la position est la plus

élevée après au moins une période d'horloge.

4. Récepteur FM suivant la revendication 3, caractérisé en ce que "n" est égal au nombrede périodes du signal pilote

dans une période du signal d'horloge.

5. Récepteur FM suivant la revendication 3 ou 4, carac-

térisé en ce que le circuit détecteur de valeur maximum (15)

comporte un circuit de seuil (cO,6-c31,6) pour fournir un -

signal de positionnement au diviseur (17) lorsqu'un des dis-

positifs de comptage (C 0-C 3) atteint la valeur de seuil.

6. Récepteur FM suivant la revendication 2 ou 3, carac-

térisé en ce que le circuit produisant le signal de fenêtre (12) comporte un régulateur de largeur de fenêtre (102) pour la régulation monotone, pendant un temps de recherche de phase, de la durée des temps de fenêtre du signal de fenêtre à partir d'au maximum une période d'horloge jusqu'au moins à peu près zéro, ainsi qu'un régulateur de phase de fenêtre (BC', 103, P.', Q', 103) qui comporte le circuit de mémoire (BC', P', Q') et le circuit sélecteur de phase (103) pour la régulation de la phase de fenêtre, les fenêtres du signal de fenêtre étant au moins à peu près symétriques par rapport à

une phase qui estéloignée d'un nombre entier de fois la pé-

riode d'horloge de la phase d'un flanc d'impulsion du sigr& de caractérisation d'émetteur apparaissant en premier lieu

dans une fenêtre précédente.

7. Récepteur FM suivant la revendication 6, caractérisé en ce que le régulateur de largeur de fenêtre (102) comporte un compteur de positions, dont la position pendant le temps de recherche de phase varie de manière monotone d'un état initial vers un état final et en ce que le circuit de mémoire (BC'; P', Q') comporte le dispositif de comptage cyclique dont une entrée de positionnement est couplée à une sortie

du circuit-porte (13) pour le démarrage d'un cycle de compta-

ge lors d'un flance d'impulsion apparaissant en premier lieu dans un temps de fenêtre, ce circuit sélecteur de phase (103) comportant un circuit comparateur connecté au compteur de positions (102) et au dispositif de comptage cyclique (BC', P', Q') pour modifier la valeur du signal de fenêtre pour ' des positions du dispositif de comptage cyclique (BC', P', Q')

indiquées par le compteur de positions (102).

8. Récepteur FM suivant la revendication 7, caractérisé en ce que les modifications de valeur du signal de fenêtre se produisent pour des positions du dispositif de comptage cyclique (BC', P', Q') qui sont symétriques parrapport à une

position pour la demi-période de cycle du dispositif de comp-

tage cyclique (BC', P', Q').

9. Récepteur FM suivant la revendication 7 ou 8, carac-

térisé en ce que les cycles de comptage du compteur de posi-

tions (102) et du dispositif de comptage cyclique (BC', P',

*') conçortent un même nombre de positions de comptage.

10. Récepteur FM suivant l'une des revendications 7 à 9

2475319 -

caractérisé en ce qu'une entrée du compteur de positions (102) est couplée à une sortie du circuit démodulateur (8) afin de régler la diminution des temps de fenêtre en fonction de l'apparition de fenêtres dans lesquelles apparaît au moins un flanc d'impulsion.

11. Récepteur FM suivant l'une des revendications 6 à 10,

caractérisé en ce que le circuit régénérateur d'horloge (9)

comporte deux compteurs modulo "n" (P,Q, P',Q') fonction-

nant comme diviseur, qui sont tous deux couplés par des en-

trées de signaux à une sortie du circuit régénérateur pilote (20) et, par l'intermédiaire d'entrées de repositionnement, à unesortie du circuitporte (13) afin d'être actifs tour à tour pour des flancs d'impulsions sucessifs dans le signal

de sortie du circuiSporte (13).

12. Récepteur FM suivant la revendication 11, caractérisé

en ce que le dispositif de comptage cyclique (P', Q') com-

porte 1es deux compteurs modulo "n" dont les sorties les moins significatives sont couplées par l'intermédiaire d'une

porte OU (N) à la sortie du circuit régénérateur d'horloge(9).

13. Récepteur FM suivant l'une des revendications 1 à 12,

caractérisé en ce qu'entre le circuit démodulateur (8) et le circuit régénérateur d'horloge (9) est connecté un circuit suppresseur d'impulsions servant à supprimer des impulsions

dont la largeur de bande est inférieure à au moins une demi-

période d'horloge environ.