FR2462050A1 - Diviseur de tension mos - Google Patents
Diviseur de tension mos Download PDFInfo
- Publication number
- FR2462050A1 FR2462050A1 FR8015898A FR8015898A FR2462050A1 FR 2462050 A1 FR2462050 A1 FR 2462050A1 FR 8015898 A FR8015898 A FR 8015898A FR 8015898 A FR8015898 A FR 8015898A FR 2462050 A1 FR2462050 A1 FR 2462050A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- transistors
- terminal
- transistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
Landscapes
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
DIVISEUR DE TENSION MOS SIMPLE COMPORTANT TROIS TRANSISTORS MOS A ENRICHISSEMENT, A SAVOIR UN TRANSISTOR DE CHARGE 10 ET DEUX TRANSISTORS DE COMMANDE 12, 14, CES DEUX DERNIERS FORMANT UNE COMBINAISON PARALLELE A LAQUELLE EST CONNECTE LEDIT TRANSISTOR DE CHARGE. LA GRILLE DE L'UN DES TRANSISTORS DE COMMANDE 14 EST CONNECTEE A LA BORNE DE SORTIE 18, ALORS QUE LES DEUX AUTRES GRILLES SONT BRANCHEES SUR LA TENSION D'ALIMENTATION. LES TROIS TRANSISTORS ONT LEUR SUBSTRAT EN COMMUN. PAR LE CHOIX ADEQUAT DE LA SEULE GEOMETRIE DE TRANSISTOR, LA TENSION APPLIQUEE A LA BORNE DE SORTIE PEUT ETRE RENDUE INDEPENDANTE DES VARIATIONS DE LA TENSION DE SEUIL ET DES FLUCTUATIONS DE TEMPERATURE EN PRESENCE DE TENSIONS DE SORTIE SUPERIEURES A UNE TENSION DE SEUIL ET INFERIEURES A LA MOITIE DE LA TENSION D'ALIMENTATION. DE PLUS, LE RAPPORT ENTRE LES TENSIONS DE SORTIE ET LES TENSIONS D'ALIMENTATION RESTE CONSTANT. APPLICATION: MEMOIRES A ACCES ALEATOIRE.
Description
-1-
DIVISEUR DE TENSION MOS
L'invention concerne des diviseurs de tension MOS, et particulièrement un diviseur de tension amélioré
dans lequel des variations de tension de seuil et de tempe-
rature ambiante n'influent que légèrement sur la tension de sortie.
Les diviseurs de tension MOS sont fréquemment utili-
sés par exemple comme générateurs de tension de référence pour les circuits tampons d'entrée de type amplificateur différentiel utilisés dans des mémoires dynamiques 4X et 16K dites RAMS (random access memories = mémoires à accès aléatoire). Le terme MOS est dérivé de l'abréviation MOSFET,
c'est-à-dire métal oxide semiconductor field effect tran-
sistor (= transistor à effet de champ à grille isolée par oxyde métallique). En général, ces générateurs de tension nécessitent un grand nombre de transistors montés en série, et donnent lieu ainsi à de nombreuses chutes de tension de seuil, ce qui n'est acceptable que dans le cas de tensions
d'entrée relativement élevées.
Le brevet américain n0 4 069 430 délivré à Masuda le
17 janvier 1978 fait mention d'un circuit diviseur de ten-
sion MOS comportant des transistors à effet de champ à enri-
chissement aussi bien que des transistors à effet de champ à appauvrissement, qui sont tous montés en série. La demande de brevet allemand n0 2 435 606 publiée le 22 juin 1968 fait
mention de deux transistors à effet de champ à appauvrisse-
ment connectés en série. Le brevet américain no 4 152 716
délivré à Torii et collaborateurs le ler mai 1979 fait men-
tion de divers transistors à effet de champ à enrichissement,
tous connectés en série.
-2- La tension de sortie est très stable comparativement aux variations de tension de seuil. Si l'on utilise des
transistors à enrichissement, le diviseur de tension fonc-
tionne bien jusqu'à une tension d'alimentation égale à deux valeurs de tension de seuil. Les variations de tension de seuil peuvent avoir
plusieurs causes. C'est à la suite de différences de condi-
tions d'utilisation, que la tension de seuil d'un transistor inséré dans un dispositif utilisé à un certain instant peut
être différente de celle d'un transistor inséré dans un dis-
positif utilisé à un autre instant. Au cours du fonctionne-
ment d'un dispositif déterminé, des fluctuations de tempé-
rature peuvent provoquer la variation de la tension de seuil.
Au cours du fonctionnement du dispositif, il se peut, en outre, qu'une variation de la tension de polarisation du
substrat résulte dans un changement de la tension de seuil.
- Outre sa simplicité, le diviseur de tension conforme à l'invention se distingue par le fait qu'il fournit une tension de sortie très stable. Par le choix correct de la seule géométrie du transistor, il est possible de rendre la tension de la borne de sortie indépendante de variations de tension de seuil et de fluctuations de température pour des
valeurs de tension de sortie supérieures à la valeur de ten-
sion de seuil et inférieures à la moitié de la tension d'a-
limentation d'entrée. De plus, le rapport entre les tensions
d'alimentation de sortie et d'entrée reste constant.
La figure 1 est un schéma d'un diviseur de tension
conforme à l'invention.
La description suivante est faite en regard du dessin
annexé. La figure unique représente un diviseur de tension
MOS conforme à l'invention. Le diviseur comporte trois tran-
sistors MOS 10, 12, 14 couplés à trois bornes 16, 18, 20.
Dans la-suite de cet exposé, la borne 16 sera désignée sous le nom de borne d'entrée, la borne 18 sous le nom de borne
de sortie et la borne 20 sous le nom de borne commune, re-
présentée mise à la masse. La borne d'entrée 16 est branchée sur la tension d'alimentation de drain VDD, alors que la -3- borne commune 20 est branchée sur la tension d'alimentation de source V Les transistors 10 et 12 sont connectés en série entre la borne d'entrée 16 et la borne commune 20. De son côté, le drain du transistor 10 est connecté à la borne
d'entrée 16. La source du transistor 10 et le drain du tran-
sistor 12 sont interconnectés et raccordés à la borne de sortie 18. La source du transistor 12 est connectée à la borne commune 20. Les grilles des transistors 10 et 12 sont
interconnectées et raccordées à la borne d'entrée 16.
Le transistor 14 et le transistor 12 sont disposés entre la borne de sortie 18 et la borne commune 20, les drains des transistors 12 et 14 étant connectés à la borne de sortie 18, alors que les sources de ces transistors sont connectées à la borne commune 20. La grille du transistor 14 est connectée au drain de celui-ci ainsi qu'à la borne
de sortie 18.
Tous les transistors 10, 12, 14 sont de même type,
de préférence à enrichissement. Le transistor à enrichisse-
ment est non conducteur aussi longtemps que le potentiel de grille est inférieur à un niveau de tension de seuil situé au-dessus du potentiel de source, tandis qu'il est parcouru par du courant lorsque le potentiel de grille dépasse le
niveau de tension de seuil. Quoique le diviseur puisse fonc-
tionner si tous ces transistors sont de type à appauvrisse-
ment, il est préférable d'utiliser des transistors de type
à enrichissement à cause de leur meilleure reproductibilité.
En tout cas, le diviseur ne doit pas comporter tout à la fois des transistors à enrichissement et des transistors à
appauvrissement.
Comme les grilles de tous les transistors 10, 12, 14
sont portées à un potentiel élevé, les transistors sont par-
courus par un courant, et la tension d'alimentation d'entrée
VDD appliquée à la borne d'entrée 16 est divisée en propor-
tion des valeurs d'impédances ohmiques des transistors.
Puisque la valeur d'impédance ohmique d'un transistor est fonction de son rapport W/L, il est évident aussi qu'on peut -4- régler les rapports de la division de tension en réglant
en correspondance le rapport W/L des transistors.
Le coefficient d'amplification B d'un transistor MOS est défini par la relation suivante: e =:oCo W/L dans laquelle la référence /u0 indique la mobilité des porteurs de charge dans le canal, la référence Co0 la capacité de l'oxyde par unité de surface la référence W la largeur du canal, et enfin la référence L la longueur du canal ou la distance entre
la source et le drain.
Dans l'analyse mathématique suivante, 1 B2 ' B3 sont, dans cet ordre, les coefficients d'amplification associés aux transistors 10, 14 et 12, la référence VT est la tension de seuil des transistors, et les références W1, W2, W3 sont, dans cet ordre, les largeurs de canal des
transistors 10, 14, 12.
Les équations courantes pour les trois transistors peuvent être écrites comme suit:
B1 _B2 2
el (V in - VT- V out)2 2 (V out - VT) +
2 2 T
$3{(V in - VT) V out - 1 V out2} (1) Lorsqu'on suppose que la longueur de canal et les
paramètres de processus sont égaux pour tous les transis-
tors, ceci conduit à l'expression: W1(V in - VT - V out)2 = W2(V out - VT) 2 + W3{2(V in - VT) V out - V out2} (2) 2'i62050 -5- En différenciant cette équation relativement à la tension VT, on obtient: V out_ 2 W (V in VT - V out)(- 1- 6V ot
1 T 6VT
2 W2 (V out VT) (V ut - 1) 2V out l..{2(V in - VT) V t - 2 V out - 2 V out V out
T 6VT
(3) En résolvant cette équation pour le rapport CV out SVT et en supposant pour celui-ci la valeur 0,
on obtient -
- 2 W1(V in - VT - V out) + 2 W2(V out - VT) + 2 W3 V out=0 (4) Avec!équation (2), il y a maintenant deux équations comiortant les variables W1 P W2 g W3 Pour un ensemble particu!ier de valeurs des références V inT VT et V out, les variables W1 et W2 peuvent être exprimées colmme des fractions de la variable W3 o De façon similaire, on peut déduire l'expression suivante qui est valable tant que < V out < V in SV out V out
-V - ut2V in V in-
Dans le cas o V in = 5 V, VT = 0,8 V, V out - 1,5 V, on obtient pour W1 la valeur 1,72 W3, pour W2 la valeur 4,5 W3 g dans lesquelles W3 peut être choisi librement parce qu'elle détermine seulement le niveau de courant dans le
diviseur de tension. Dans ce calcul, on a négligé le résul-
tat de l'effet de peau sur la tension de seuil du transistor
10. I1 est assez compliqué d'intégrer cet effet dans l'ana-
lyse mathématique. Toutefois, il est possible de l'intégrer dans une analyse faite par ordinateur; celle-ci donnera des
valeurs légèrement différentes pour W1/W3 et W2/W3.
-6-
Le diviseur conforme à l'invention fournit une ten-
sion de sortie qui est une fonction linéaire de la tension d'entrée et qui est relativement insensible aux variations de la tension de seuil. Typiquement, la variation de la tension de sortie en fonction de la tension de seuil n'est
que de l'ordre de 10 mV par volt. D'autre part, la varia-
tion de la tension de sortie en fonction des fluctuations de température n'est que de l'ordre de 65 microvolts par
degré Kelvin.
o462050 -7-
Claims (3)
1. Diviseur de tension oeactéris m qutil compte a) une borne d'entrée (16) , une borne de sortie (18) et une borne commune (20), b) un premier et un deuxième transistor (12, 14) à effet de champ formant une combinaison parallèle entre ladite borne de sortie (18) et ladite borne commune (20), et c) un troisième transistor (10) à effet de champ connecté entre ladite borne d'entrée (16) et ladite borne commune (20) de façon à être monté en série avec la combinaison
parallèle formée par lesdits premier et deuxième tran-
sistors (12, 14) à effet de champ, ledit diviseur four-
nissant sur ladite borne de sortie (18) une tension continue qui est faible comparativement à la tension
continue appliquée à ladite borne d'entrée (16).
2. Diviseur de tension selon la revendication 1, caractérisé en ce que les grilles desdits premier (12) et troisième (10) transistors sont connectées ensemble à ladite borne d'entrée (16) et que la grille dudit deuxième
transistor (14) est connectée à ladite borne de sortie (18).
3. Diviseur de tension selon la revendication 2, caractérisé en ce que lesdits transistors (10, 12, 14) sont
tous du type à enrichissement.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/059,228 US4298811A (en) | 1979-07-20 | 1979-07-20 | MOS Voltage divider |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2462050A1 true FR2462050A1 (fr) | 1981-02-06 |
FR2462050B1 FR2462050B1 (fr) | 1983-12-16 |
Family
ID=22021623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8015898A Granted FR2462050A1 (fr) | 1979-07-20 | 1980-07-18 | Diviseur de tension mos |
Country Status (8)
Country | Link |
---|---|
US (1) | US4298811A (fr) |
JP (1) | JPS5638934A (fr) |
CA (1) | CA1150785A (fr) |
DE (1) | DE3026741C2 (fr) |
FR (1) | FR2462050A1 (fr) |
GB (1) | GB2056130B (fr) |
IT (1) | IT1131710B (fr) |
SG (1) | SG70783G (fr) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5890177A (ja) * | 1981-11-25 | 1983-05-28 | Toshiba Corp | 基準電圧回路 |
DE3525398A1 (de) * | 1985-07-16 | 1987-01-22 | Siemens Ag | Transistorschalter fuer analoge signale |
US5030848A (en) * | 1990-03-06 | 1991-07-09 | Honeywell Inc. | Precision voltage divider |
JP2978226B2 (ja) * | 1990-09-26 | 1999-11-15 | 三菱電機株式会社 | 半導体集積回路 |
US5923212A (en) * | 1997-05-12 | 1999-07-13 | Philips Electronics North America Corporation | Bias generator for a low current divider |
US6496051B1 (en) | 2001-09-06 | 2002-12-17 | Sharp Laboratories Of America, Inc. | Output sense amplifier for a multibit memory cell |
US20070012874A1 (en) * | 2005-06-07 | 2007-01-18 | Psia Corporation | Apparatus for and method of driving X-Y scanner in scanning probe microscope |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4152716A (en) * | 1976-01-07 | 1979-05-01 | Hitachi, Ltd. | Voltage dividing circuit in IC structure |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3806742A (en) * | 1972-11-01 | 1974-04-23 | Motorola Inc | Mos voltage reference circuit |
DE2435606C3 (de) * | 1974-07-24 | 1979-03-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Reihenschaltung aus Feldeffekttransistoren zur Realisierung eines hxxochohmigen linearen Widerstandes |
GB1533231A (en) * | 1974-11-07 | 1978-11-22 | Hitachi Ltd | Electronic circuits incorporating an electronic compensating circuit |
JPS525254A (en) * | 1975-07-02 | 1977-01-14 | Hitachi Ltd | High voltage resistance mis switching circuit |
US4038563A (en) * | 1975-10-03 | 1977-07-26 | Mcdonnell Douglas Corporation | Symmetrical input nor/nand gate circuit |
-
1979
- 1979-07-20 US US06/059,228 patent/US4298811A/en not_active Expired - Lifetime
-
1980
- 1980-07-10 CA CA000355932A patent/CA1150785A/fr not_active Expired
- 1980-07-15 DE DE3026741A patent/DE3026741C2/de not_active Expired
- 1980-07-16 GB GB8023311A patent/GB2056130B/en not_active Expired
- 1980-07-17 IT IT23517/80A patent/IT1131710B/it active
- 1980-07-18 FR FR8015898A patent/FR2462050A1/fr active Granted
- 1980-07-18 JP JP9861780A patent/JPS5638934A/ja active Granted
-
1983
- 1983-11-14 SG SG707/83A patent/SG70783G/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4152716A (en) * | 1976-01-07 | 1979-05-01 | Hitachi, Ltd. | Voltage dividing circuit in IC structure |
Also Published As
Publication number | Publication date |
---|---|
DE3026741C2 (de) | 1987-10-01 |
FR2462050B1 (fr) | 1983-12-16 |
GB2056130B (en) | 1983-07-06 |
US4298811A (en) | 1981-11-03 |
JPS5638934A (en) | 1981-04-14 |
IT1131710B (it) | 1986-06-25 |
CA1150785A (fr) | 1983-07-26 |
SG70783G (en) | 1984-08-03 |
GB2056130A (en) | 1981-03-11 |
IT8023517A0 (it) | 1980-07-17 |
JPH0227681B2 (fr) | 1990-06-19 |
DE3026741A1 (de) | 1981-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0438363B1 (fr) | Circuit de mesure du courant dans un transistor MOS de puissance | |
FR2394868A1 (fr) | ||
GB1457780A (en) | Semiconductor memory devices | |
EP0803911A3 (fr) | Structure de canal d'un transistor à effet de champ et d'un élément CMOS | |
FR2694851A1 (fr) | Circuit de tirage vers un état déterminé d'une entrée de circuit intégré. | |
FR2462050A1 (fr) | Diviseur de tension mos | |
FR2365248A1 (fr) | Inverseur avec une caracteristique de ligne de charge amelioree | |
US4004157A (en) | Output circuit for charge transfer transversal filter | |
EP0280097B1 (fr) | Dispositif de transfert de charge avec circuit amplificateur | |
US3816769A (en) | Method and circuit element for the selective charging of a semiconductor diffusion region | |
US5272369A (en) | Circuit element with elimination of kink effect | |
FR2451662A1 (fr) | Dispositif pour compenser le gain d'un transistor en fonction de variations de temperature | |
JPS56110264A (en) | High withstand voltage mos transistor | |
JPS6111009B2 (fr) | ||
JPH0352218B2 (fr) | ||
FR2516656A1 (fr) | Dispositif de mesure de la concentration d'une espece chimique ionique et application de ce dispositif a la mesure du ph d'une solution | |
DE2441385A1 (de) | Ein-transistor-speicherelement | |
US4035666A (en) | Analogue shift register correlators | |
Jones | Temperature dependence of low-frequency electrical noise in silicon resistors (in field effect devices) | |
FR2435107A1 (fr) | Dispositif integre monolithique a transfert de charge | |
JPH01103872A (ja) | 固体撮像装置 | |
JPS59132668A (ja) | 電荷転送素子の出力装置 | |
KR940001404B1 (ko) | 더미 hccd구조 | |
JPWO2021156700A5 (fr) | ||
JPH03128584A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |