FI94086C - Menetelmä digitaalisen signaalin taajuuden kertomiseksi ja taajuuskertojakytkentä - Google Patents
Menetelmä digitaalisen signaalin taajuuden kertomiseksi ja taajuuskertojakytkentä Download PDFInfo
- Publication number
- FI94086C FI94086C FI932775A FI932775A FI94086C FI 94086 C FI94086 C FI 94086C FI 932775 A FI932775 A FI 932775A FI 932775 A FI932775 A FI 932775A FI 94086 C FI94086 C FI 94086C
- Authority
- FI
- Finland
- Prior art keywords
- signal
- frequency
- pulses
- additional
- predetermined
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
94086
Menetelmä digitaalisen signaalin taajuuden kertomiseksi ja taajuuskertojakytkentä 5 Keksinnön kohteena on oheisen patenttivaatimuksen 1 johdanto-osan mukainen menetelmä ja oheisen patenttivaatimuksen 5 johdanto-osan mukainen taajuuskertojakytkentä. Keksinnön mukainen ratkaisu on tarkoitettu käytettäväksi erityisesti synkronisten tietoliikennejärjestelmien kello-10 tuksessa.
Taajuuskertojatoiminto toteutetaan tavallisesti digitaalisella tai analogisella vaihelukkopiirillä. Digitaalisen vaihelukon ongelmana on se, että sen toteutuksessa joudutaan usein käyttämään erittäin suuria apukel-15 lotaajuuksia. Analogisen vaihelukon ongelmat liittyvät puolestaan siihen, että kerrotun taajuuden vaihe huojuu aiheuttaen kellotuksissa metastabiilisuus- ja häiriöpiik-kiongelmia.
Esillä olevan keksinnön tarkoituksena on saada 2® aikaan sellainen menetelmä ja kytkentä, joilla synnytetty kerrotun taajuuden omaava signaali pysyy vaihelukossa alkuperäiseen signaaliin nähden ja joilla päästään eroon edellä kuvatuista ongelmista. Tämä saavutetaan keksinnön mukaisella menetelmällä ja kytkennällä, joista menetelmäl-25 le on tunnusomaista se, mitä kuvataan oheisen patenttivaatimuksen 1 tunnusmerkkiosassa ja kytkennälle se, mitä kuvataan oheisen patenttivaatimuksen 5 tunnusmerkkiosassa.
Keksinnön ajatuksena on muodostaa tietty perusker-roin käyttämällä hyväksi kerrottavan signaalin reunoja, 30 toisin sanoen muodostamalla pulsseja vasteena havaituille reunoille, sekä lisätä, tarkkaa ajoitusta käyttämällä,
• · I
puuttuvat kellopulssit niin, että saavutetaan haluttu taajuus.
Keksinnön mukaisella ratkaisulla pystytään välttä-35 mään peruskelloa suuremmat kellotaajuudet sekä hallitse- 2 94086 maan kerrotun taajuuden omaavan signaalin vaihevaihtelu. Keksinnön mukaisen ratkaisun lisäetuja ovat tarvittavan logiikan pieni määrä sekä soveltuvuus nimenomaan synkronisten tietoliikennejärjestelmien kellotukseen.
5 Keksinnön mukaisella ratkaisulla saavutettava taa- juuskerroinalue on tyypillisesti välillä 1,5...6, mutta koko järjestelmän epätarkkuustekijät vaikuttavat kulloinkin saavutettavissa olevaan suurimpaan taajuuskertoimeen.
Seuraavassa keksintöä kuvataan tarkemmin viitaten 10 esimerkinomaisesti oheiseen piirustukseen, jossa kuvio 1 esittää erästä keksinnön mukaista taajuus-kertojakytkentää, ja kuvio 2 esittää kuviossa 1 esitetyssä kytkennässä esiintyviä signaaleja.
15 Kuviossa 1 on esitetty keksinnön mukainen taajuus- kertojakytkentä, joka käsittää kolme peruslohkoa, jotka ovat reunantunnistuslohko A, seurantalohko B ja lisäpuls-sien muodostuslohko C. Tässä esimerkissä kytkennän tarkoituksena on tuottaa luvulla 9/4 kerrotun taajuuden omaava 2?0 kellosignaali CLK3 sisääntulevasta peruskellosignaalista CLKl, joka voi olla esim. 2048 kbit/s:n peruskellosignaali (joka saadaan tyypillisesti tietoliikennelaitteiston telineestä) .
Reunantunnis tus lohko A käsittää invertoivan EHDOTON-25 TAI-portin 111 (exclusive nor gate), jonka ensimmäiseen sisäänmenoon tuodaan peruskello suoraan ja toiseen sisään-menoon viive-elementin 108, EHDOTON-TAI-portin 109, jonka ensimmäiseen sisäänmenoon viive-elementin 108 ulostulo on kytketty, ja toisen viive-elementin 110 kautta. EHDOTONKO TAI-portin 109 toiseen sisäänmenoon on kytketty lisäpuls-sien muodostuslohkon C ulostulo.
Peruskellosignaali syötetään lisäksi seurantalohkol-le B, joka käsittää sisäänmenossa olevaan taajuusjakajan 101 sekä kaksi peräkkäin kytkettyä D-kiikkua 102 ja 103.
35 Taajuusjakajan 101, joka on tässä esimerkissä neljällä 3 94086 jakaja, ulostulo on kytketty D-kiikun 102 kellosisäänme-noon CLK. Kiikun 102 datasisäänmenoon D tuodaan loogista ykköstä vastaava jännite Vcc, ja kiikun ulostulo Q on kytketty toisen kiikun (103) datasisäänmenoon D. EHDOTON-5 TAI-portin 111 ulostulo on kytketty kiikun 103 kellosi-säänmenoon CLK, ja kiikun 103 ulostulo Q on kytketty kiikun 102 resetointisisäänmenoon R sekä lisäpulssien muodostus lohkon C sisäänmenoon.
Lisäpulssien muodostuslohko C käsittää JA-portin 10 107, jonka toiseen sisäänmenoon on kytketty kiikun 103 ulostulo Q suoraan ja jonka toiseen sisäänmenoon on kytketty kiikun 103 ulostulo viivehaaran kautta, joka viive-haara käsittää kolme peräkkäistä viive-elementtiä 104-106, joista viimeinen (viive-elementti 105) invertoi signaalin.
15 JA-portin 107 ulostulo, joka muodostaa myös koko lohkon C ulostulon, on kytketty EHDOTON-TAI-portin 109 toiseen sisäänmenoon.
Kuviossa 2 on esitetty kuvion 1 mukaisessa taajuus-kertojakytkennässä esiintyviä signaaleja. Kytkennän toi-2*0 minta on seuraavanlainen.
Reunantunnistuslohkolle A tuodaan peruskellosignaali CLK1, jolloin se tunnistaa peruskellosignaalin reunat ja generoi ulostulosignaaliin CLK3 yhden kellopulssin peruskellosignaalin jokaista transitiota (nouseva tai laskeva 25 reuna) kohden. Generoidun pulssin pituus riippuu viive-elementtien 108 ja 110 yhteenlasketusta viiveestä. Tällä tavoin tulee peruskellosignaalin taajuus kerrottua ensimmäisessä vaiheessa kahdella.
Peruskellosignaali syötetään myös seurantalohkon 30 taajuusjakajalle 101, jolloin kiikun 102 kellosisäänmenoon saadaan signaali, jota on merkitty viitemerkillä FB. Kun kiikkua 102 kellotetaan signaalin FB nousevalla reunalla ja kiikkua 103 vastaavasti invertoivan EHDOTON-TAI-portin 111 ulostulosignalin nousevalla reunalla, ja kun kiikun 35 103 ulostulosignaali, noustessaan loogisesta nollasta 4 94086 loogiseen ykköseen, resetoi kiikun 102, saadaan seuranta-lohkon ulostuloon signaali d, jossa on peruskellosignaalin yhden transitiovälin mittainen pulssi dp peruskellosignaalin CLK1 joka kahdeksannen transition jälkeen. Lisäpulssi-5 en muodostuslohkon C ulostulosignaaliin f (JA-portin ulostuloon) saadaan näin ollen myös joka kahdeksannen transition jälkeen pulssi fp, jonka etureuna on hieman viivästynyt peruskellosignaalin vastaavaan nousevaan reunaan nähden. Tätä viivettä, joka syntyy kiikussa 103 ja JA-portis-10 sa 107, on kuviossa merkitty viitemerkillä D2. Pulssin pituus D3 määräytyy viive-elementtien 104-106 yhteenlasketun viiveen mukaan.
Kun reunantunnistus lohkon EHDOTON-TAI-portti 109 saa toiseen sisäänmenoonsa loogisen ykkösen, muuttuu se in-15 vertteriksi, jolloin vastaava muutos näkyy peruskellosig-naalissa viive-elementin 110 määräämän ajan kuluttua. Reu-nantunnistuslohkon EHDOTON-TAI-portti 111 summaa siis muodostettavaan signaaliin yhden ylimääräisen kellopulssin aina kahdeksan transition jälkeen. Tätä ylimääräistä puis-20 siä on merkitty viitemerkillä E. Ylimääräiset pulssit pyritään ajoittamaan ensisijaisesti puoleen väliin niitä pulsseja, jotka muodostetaan vasteena peruskellosignaalin transitioille.
Kaiken kaikkiaan reunantunnistuslohko A muodostaa .2.5 siis peruskellosignaalin jokaista transitiota kohti yhden pulssin ja sen lisäksi yhden ylimääräisen pulssin aina kahdeksan transition jälkeen. Seurantalohko B tunnistaa, milloin haluttu määrä pulsseja on generoitu (eli milloin haluttu määrä transitioita on tullut täyteen), ja lisä-30 pulssien muodostuslohko C ajoittaa ylimääräisen pulssin ·. ajallisesti tarkasti haluttuun paikkaan verrattuna niihin pulsseihin, joita muodostetaan vasteena peruskellosignaalin transitioille.
Kytkennän viive-elementit voidaan toteuttaa esim.
35 käyttämällä (ohjelmoitavan) piirin sisäistä makrosolua, 5 94086 joka aiheuttaa signaaliin tietyn viiveen (jonka suuruus ilmenee kyseisen piirin datalehdestä). Eräs tähän tarkoitukseen käytettävissä oleva piiri on EP610, valmistaja Altera Corporation, USA.
5 Kuten edellä esitetystä voidaan havaita, ei muodos tuva kerrottu signaali CLK3 ole aivan homogeeninen, vaan se sisältää värinää johtuen lisäpulssien superpoinoinnista tasaisin väliajoin muodostettvien pulssien väliin. Tämän takia onkin sisääntulevaksi signaaliksi edullista ottaa 10 kulloinkin suurimman mahdollisen kellotaajuuden (esim. juuri 2,048 MHz) omaava signaali ja käyttää siitä saatavissa oleva informaatio (molemmat reunat). Kun kerrotusta kellotaajuudesta sitten muodostetaan pienempiä kellotaajuuksia jakamalla, esim. sadalla, on värinä jo varsin 15 olematonta. Oleellista kerrotussa signaalissa on kuitenkin se, että sen transitioiden paikat tunnetaan tarkasti kerrottavaan signaaliin nähden.
Vaikka keksintöä on edellä selostettu viitaten oheisten piirustusten mukaisiin esimerkkeihin, on selvää, 2¾ ettei keksintö ole rajoittunut siihen, vaan sitä voidaan muunnella edellä ja oheisissa patenttivaatimuksissa esitetyn keksinnöllisen ajatuksen puitteissa. Kutakin tulevan signaalin transitiota kohden voitaisiin esim. lisätä kaksikin pulssia. Käytännössä tämä asettaa kuitenkin huomat-.25 tavasti suuremmat vaatimukset piirin sisäisille viiveille. Taajuuskerrointa voidaan muuttaa myös muuttamalla taajuus-jakajan 101 jakosuhdetta. Periaatteessa on myös mahdollista lisätä tietyin väliajoin useampi kuin yksi lisäpulssi, mutta syntyvän särön takia on lisäpulssien lukumäärä kui-3C tenkin edullista rajoittaa yhteen.
•
Claims (6)
- 6 94086
- 1. Menetelmä digitaalisen signaalin taajuuden kertomiseksi ennalta määrätyllä kertoimella, jonka menetelmän 5 mukaisesti muodostetaan ensimmäisen taajuuden omaavasta sisääntulosignaalista (CLKl) toisen taajuuden omaava ulostulosignaali (CLK3), jolloin mainittujen taajuuksien suhde vastaa mainittua taajuuskerrointa, tunnettu siitä, että 10. ulostulosignaaliin (CLK3) generoidaan ennalta mää rätty pulssimäärä sisääntulosignaalin (CLKl) yhtä transi-tiota kohden, ja että lisäksi - edellä mainitulla tavalla muodostettuun ulostulosignaaliin summataan lisäpulsseja (E) ennalta määrätyin 15 väliajoin siten, että lisäpulssit osuvat ennalta määrättyyn paikkaan niihin pulsseihin nähden, jotka muodostettiin vasteena mainituille transitioille.
- 2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että ulostulosignaaliin (CLK3) ge- 2¾ neroidaan yksi pulssi sisääntulosignaalin (CLKl) yhtä transitiota kohden.
- 3. Patenttivaatimuksen 1 tai 2 mukainen menetelmä, tunnettu siitä, että ennalta määrätyin väliajoin summataan ainoastaan yksi lisäpulssi muodostettavaan sig- 2b naaliin (CLK3).
- 4. Patenttivaatimuksen 3 mukainen menetelmä, tunnettu siitä, että mainittu lisäpulssi summataan oleellisesti puoleen väliin kahta sellaista pulssia, jotka muodostetaan vasteena mainituille transitioille. 3C 5. Taajuuskertojakytkentä digitaalisen signaalin ·., taajuuden kertomiseksi ennalta määrätyllä kertoimella, tunnettu siitä, että se käsittää - ensimmäiset elimet (A) ennalta määrätyn pulssimäärän, edullisesti yhden pulssin, generoimiseksi muodostet- 35 tavaan, taajuudeltaan kerrottuun signaaliin kerrottavan 7 94086 van signaalin (CLK1) yhtä transitiota kohden, ja - toiset elimet (A, B, C) lisäpulssien, edullisesti yhden lisäpulssin summaamiseksi muodostettavaan signaaliin ennalta määrätyin väliajoin siten, että lisäpulssit osuvat 5 ennalta määrättyyn paikkaan mainituilla ensimmäisillä elimillä muodostettaviin pulsseihin nähden.
- 6. Patenttivaatimuksen 5 mukainen kytkentä, tunnettu siitä, että mainitut ensimmäiset elimet (A) käsittävät reunantunnistuselimet (111) kerrottavan signaali) Iin pulssireunan tunnistamiseksi. * ·« * 8 94086
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI932775A FI94086C (fi) | 1993-06-16 | 1993-06-16 | Menetelmä digitaalisen signaalin taajuuden kertomiseksi ja taajuuskertojakytkentä |
PCT/FI1994/000257 WO1994029959A1 (en) | 1993-06-16 | 1994-06-15 | A method for multiplying the frequency of a digital signal and a frequency multiplier circuit |
GB9525839A GB2295286B (en) | 1993-06-16 | 1994-06-15 | A method for multiplying the frequency of a digital signal and a frequency multiplier circuit |
DE4493921T DE4493921T1 (de) | 1993-06-16 | 1994-06-15 | Verfahren zur Frequenzvervielfachung eines digitalen Signals und Frequenzvervielfacherschaltung |
AU68482/94A AU6848294A (en) | 1993-06-16 | 1994-06-15 | A method for multiplying the frequency of a digital signal and a frequency multiplier circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI932775A FI94086C (fi) | 1993-06-16 | 1993-06-16 | Menetelmä digitaalisen signaalin taajuuden kertomiseksi ja taajuuskertojakytkentä |
FI932775 | 1993-06-16 |
Publications (4)
Publication Number | Publication Date |
---|---|
FI932775A0 FI932775A0 (fi) | 1993-06-16 |
FI932775A FI932775A (fi) | 1994-12-17 |
FI94086B FI94086B (fi) | 1995-03-31 |
FI94086C true FI94086C (fi) | 1995-07-10 |
Family
ID=8538142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI932775A FI94086C (fi) | 1993-06-16 | 1993-06-16 | Menetelmä digitaalisen signaalin taajuuden kertomiseksi ja taajuuskertojakytkentä |
Country Status (5)
Country | Link |
---|---|
AU (1) | AU6848294A (fi) |
DE (1) | DE4493921T1 (fi) |
FI (1) | FI94086C (fi) |
GB (1) | GB2295286B (fi) |
WO (1) | WO1994029959A1 (fi) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2124667B1 (es) * | 1996-12-16 | 1999-06-16 | Telefonica Nacional Espana Co | Circuito integrado multiplicador de frecuencia. |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI88567C (fi) * | 1991-07-04 | 1993-05-25 | Nokia Mobile Phones Ltd | En generell synkronisk 2N+1 -divisor |
JPH10108809A (ja) * | 1996-10-04 | 1998-04-28 | Mitsubishi Electric Home Appliance Co Ltd | 電気掃除機 |
-
1993
- 1993-06-16 FI FI932775A patent/FI94086C/fi not_active IP Right Cessation
-
1994
- 1994-06-15 GB GB9525839A patent/GB2295286B/en not_active Expired - Fee Related
- 1994-06-15 AU AU68482/94A patent/AU6848294A/en not_active Abandoned
- 1994-06-15 DE DE4493921T patent/DE4493921T1/de not_active Ceased
- 1994-06-15 WO PCT/FI1994/000257 patent/WO1994029959A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
AU6848294A (en) | 1995-01-03 |
GB9525839D0 (en) | 1996-02-21 |
GB2295286B (en) | 1997-04-30 |
FI932775A (fi) | 1994-12-17 |
DE4493921T1 (de) | 1996-06-27 |
GB2295286A (en) | 1996-05-22 |
FI932775A0 (fi) | 1993-06-16 |
FI94086B (fi) | 1995-03-31 |
WO1994029959A1 (en) | 1994-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI88837C (fi) | Frekvensdividering med udda tal och decimaltal | |
CN101753142B (zh) | 时间数字转换器及全数字锁相环 | |
US20100117742A1 (en) | Circuit with multiphase oscillator | |
US6617893B1 (en) | Digital variable clock divider | |
JPS61296815A (ja) | 第1信号を第2信号と同期させる装置 | |
EP2122436B1 (en) | Device and method for synchronizing the states of a plurality of sequential processing units | |
EP0558514B1 (en) | Precision phase shift system | |
Pasternack et al. | Analysis and synthesis of a digital phase‐locked loop for FM demodulation | |
US4771441A (en) | Synchronizing unit | |
CN109217852A (zh) | 用于脉宽调制时钟信号的解调器 | |
US20110187418A1 (en) | Clock signal frequency dividing circuit and method | |
US5046075A (en) | Method and arrangement for adapting a clock to a plesiochronous data signal and for clocking the data signal with the adapted clock | |
EP1077529A1 (en) | Phase modulation having individual placed edges | |
KR100245077B1 (ko) | 반도체 메모리 소자의 딜레이 루프 럭크 회로 | |
FI94086C (fi) | Menetelmä digitaalisen signaalin taajuuden kertomiseksi ja taajuuskertojakytkentä | |
US7642865B2 (en) | System and method for multiple-phase clock generation | |
EP0379279A2 (en) | Data transmission synchroniser | |
US6956918B2 (en) | Method for bi-directional data synchronization between different clock frequencies | |
US3316503A (en) | Digital phase-modulated generator | |
US6060923A (en) | PLL device having a simple design yet achieving reliable and accurate operation | |
WO2002054598A2 (en) | Precision phase generator | |
FI95520B (fi) | Menetelmä signaalin vaiheen lukitsemiseksi adaptoituvasti referenssisignaalin vaiheeseen ja referenssisignaalin taajuuteen adaptoituva vaihelukko | |
JPH02301222A (ja) | ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置 | |
KR930002256B1 (ko) | Pcm클럭 발생회로 | |
WO1999041873A1 (fi) | Synchronization of clock signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FG | Patent granted |
Owner name: NOKIA TELECOMMUNICATIONS OY |
|
BB | Publication of examined application | ||
MA | Patent expired |