FI94086C - Förfarande för multiplicering av en digital signalfrekvens och en frekvensmultiplikatorkrets - Google Patents
Förfarande för multiplicering av en digital signalfrekvens och en frekvensmultiplikatorkrets Download PDFInfo
- Publication number
- FI94086C FI94086C FI932775A FI932775A FI94086C FI 94086 C FI94086 C FI 94086C FI 932775 A FI932775 A FI 932775A FI 932775 A FI932775 A FI 932775A FI 94086 C FI94086 C FI 94086C
- Authority
- FI
- Finland
- Prior art keywords
- signal
- frequency
- pulses
- additional
- predetermined
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Claims (6)
1. Förfarande för multplicering av frekvensen hos en digital signal med en förutbestämd multiplikator, enligt 5 vilket förfarande av en insignal (CLKl) med en första frekvens bildas en utsignal (CLK3) med en andra frekvens, varvid förhällandet mellan nämnda frekvenser motsvarar nämnda frekvensmultiplikator, kännetecknat av att 10. ett förutbestämt antal pulser per en transition hos insignalen (CLKl) genereras i utsignalen (CLK3), och att - tilläggspulser (E) summeras med förutbestämda intervall tili den pä ovannämnda sätt bildade utsignalen, 15 sä att tilläggspulserna träffar en förutbestämd plats i förhällande tili de pulser som bildades som svar pä nämnda transition.
2. Förfarande enligt patentkrav 1, kännetecknat av att en puis per en transition hos insig-nalen (CLKl) genereras i utsignalen (CLK3).
3. Förfarande enligt patentkrav 1 eller 2, kännetecknat av att med förutbestämda intervall summeras endast en tilläggspuls till signalen (CLK3) som skall bildas. 25
4. Förfarande enligt patentkrav 3, känne tecknat av att nämnda tilläggspuls summeras väsent-ligen halvvägs mellan tvä sädana pulser som bildas som svar pä nämnda transitioner.
5. Frekvensmultiplikatorkoppling för multiplicering 30 av frekvensen hos en digital signal med en förutbestämd multiplikator, kännetecknad av att den omfat- » « • tar - första organ (A) för att i den tili frekvensen multiplicerade signalen som skall bildas generera ett för- 35 utbestämt antal pulser, företrädesvis en puis, per en 9 94086 transition hos signalen (CLK1) som multipliceras, och - andra organ (A, B, C) för att till signalen som skall bildas summera tilläggspulser, företrädesvis en tilläggspuls, med förutbestämda intervall, sä att till-5 läggspulserna träffar en förutbestämd plats i förhällande tili pulserna som bildats med nämnda första organ.
6. Koppiing enligt patentkrav 5, k ä n n e -tecknad av att nämnda första organ (A) omfattar kantidentifieringsorgan (111) för at identifiera pulskan-10 ten hos signalen som skall multipliceras. # * 4 4 « I
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI932775A FI94086C (sv) | 1993-06-16 | 1993-06-16 | Förfarande för multiplicering av en digital signalfrekvens och en frekvensmultiplikatorkrets |
| AU68482/94A AU6848294A (en) | 1993-06-16 | 1994-06-15 | A method for multiplying the frequency of a digital signal and a frequency multiplier circuit |
| GB9525839A GB2295286B (en) | 1993-06-16 | 1994-06-15 | A method for multiplying the frequency of a digital signal and a frequency multiplier circuit |
| PCT/FI1994/000257 WO1994029959A1 (en) | 1993-06-16 | 1994-06-15 | A method for multiplying the frequency of a digital signal and a frequency multiplier circuit |
| DE4493921T DE4493921T1 (de) | 1993-06-16 | 1994-06-15 | Verfahren zur Frequenzvervielfachung eines digitalen Signals und Frequenzvervielfacherschaltung |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI932775 | 1993-06-16 | ||
| FI932775A FI94086C (sv) | 1993-06-16 | 1993-06-16 | Förfarande för multiplicering av en digital signalfrekvens och en frekvensmultiplikatorkrets |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI932775A0 FI932775A0 (sv) | 1993-06-16 |
| FI932775A FI932775A (sv) | 1994-12-17 |
| FI94086B FI94086B (sv) | 1995-03-31 |
| FI94086C true FI94086C (sv) | 1995-07-10 |
Family
ID=8538142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI932775A FI94086C (sv) | 1993-06-16 | 1993-06-16 | Förfarande för multiplicering av en digital signalfrekvens och en frekvensmultiplikatorkrets |
Country Status (5)
| Country | Link |
|---|---|
| AU (1) | AU6848294A (sv) |
| DE (1) | DE4493921T1 (sv) |
| FI (1) | FI94086C (sv) |
| GB (1) | GB2295286B (sv) |
| WO (1) | WO1994029959A1 (sv) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2124667B1 (es) * | 1996-12-16 | 1999-06-16 | Telefonica Nacional Espana Co | Circuito integrado multiplicador de frecuencia. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI88567C (sv) * | 1991-07-04 | 1993-05-25 | Nokia Mobile Phones Ltd | En generell synkronisk 2N+1 -divisor |
| JPH10108809A (ja) * | 1996-10-04 | 1998-04-28 | Mitsubishi Electric Home Appliance Co Ltd | 電気掃除機 |
-
1993
- 1993-06-16 FI FI932775A patent/FI94086C/sv not_active IP Right Cessation
-
1994
- 1994-06-15 GB GB9525839A patent/GB2295286B/en not_active Expired - Fee Related
- 1994-06-15 DE DE4493921T patent/DE4493921T1/de not_active Ceased
- 1994-06-15 AU AU68482/94A patent/AU6848294A/en not_active Abandoned
- 1994-06-15 WO PCT/FI1994/000257 patent/WO1994029959A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| DE4493921T1 (de) | 1996-06-27 |
| FI94086B (sv) | 1995-03-31 |
| FI932775A (sv) | 1994-12-17 |
| GB2295286A (en) | 1996-05-22 |
| FI932775A0 (sv) | 1993-06-16 |
| WO1994029959A1 (en) | 1994-12-22 |
| AU6848294A (en) | 1995-01-03 |
| GB9525839D0 (en) | 1996-02-21 |
| GB2295286B (en) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI88837C (sv) | Frekvensdividering med udda tal och decimaltal | |
| CN101753142B (zh) | 时间数字转换器及全数字锁相环 | |
| US6617893B1 (en) | Digital variable clock divider | |
| JPS61296815A (ja) | 第１信号を第２信号と同期させる装置 | |
| EP2122436B1 (en) | Device and method for synchronizing the states of a plurality of sequential processing units | |
| EP0558514B1 (en) | Precision phase shift system | |
| Pasternack et al. | Analysis and synthesis of a digital phase‐locked loop for FM demodulation | |
| US4771441A (en) | Synchronizing unit | |
| CN109217852A (zh) | 用于脉宽调制时钟信号的解调器 | |
| US20110187418A1 (en) | Clock signal frequency dividing circuit and method | |
| EP0469233A2 (en) | Digital synthesizer with phase memory | |
| KR100245077B1 (ko) | 반도체 메모리 소자의 딜레이 루프 럭크 회로 | |
| KR0165683B1 (ko) | 동기 회로 | |
| FI94086C (sv) | Förfarande för multiplicering av en digital signalfrekvens och en frekvensmultiplikatorkrets | |
| EP0379279A2 (en) | Data transmission synchroniser | |
| US20070200641A1 (en) | System and method for multiple-phase clock generation | |
| US5940467A (en) | Counting circuit | |
| US5726609A (en) | Pulse amplitude modulator using direct digital synthesizer | |
| CN102064826B (zh) | 一种全数字时钟产生电路及全数字时钟产生方法 | |
| US20020084816A1 (en) | Precision phase generator | |
| WO2024198645A1 (zh) | 一种在数据链路中提供时钟信号的方法及装置 | |
| FI95520B (sv) | Förfarande för adaptiv låsning av en signalfas till en referenssignalfas och ett till en referenssignals frekvens adapterande faslås | |
| JPH02301222A (ja) | ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置 | |
| KR930002256B1 (ko) | Pcm클럭 발생회로 | |
| WO1999041873A1 (en) | Synchronization of clock signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG | Patent granted |
Owner name: NOKIA TELECOMMUNICATIONS OY |
|
| BB | Publication of examined application | ||
| MA | Patent expired |