FI92533B - Sigma-delta-modulaattorijärjestelmä - Google Patents

Description

1 92533

Sigma-delta-modulaattorijärjestelmä

Keksinnön kohteena on sigma-delta-modulaattorijärjestelmä, jossa on ensimmäinen sigma-delta-modulaattori, 5 joka käsittää vähintään kaksi integrointiastetta ja kvan-tisointivälineen, pääsignaalin kvantisoimiseksi; väline ensimmäisen modulaattorin kvantisointivirhettä tai integroidun signaaliestimaatin virhettä edustavan virhesignaa-lin muodostamiseksi; toinen sigma-delta-modulaattoriväli-10 ne, joka käsittää vähintään kaksi integrointiastetta ja kvantisointivälineen, mainitun virhesignaalin kvantisoimiseksi; derivointiväline, jonka siirtofunktio on oleellisesti sama kuin ensimmäisen modulaattorivälineen integ-rointiasteiden yhteisen siirtofunktion käänteisfunktio, 15 toisen modulaattorivälineen ulostulosignaalin derivoimi-seksi; väline kvantisoidun pääsignaalin viivästämiseksi toisen modulaattorivälineen viiveen verran; ja väline derivoidun virhesignaalin vähentämiseksi viivästetystä kvan-tisoidusta pääsignaalista.

20 Sigma-delta-modulaattoreissa (tunnettu myös delta- sigma-modulaattoreina) signaali kvantisoidaan käyttäen vain pientä kvantisointitasojen lukumäärää (2-256, joka vastaa 1-8 bitin A/D-muunninta) suurella nopeudella, joka on yleensä 32-512 kertainen verrattuna signaalin taajuu-25 teen. Signaalikaistan Nyquist-taajuisen näytteenoton (2 kertaa hyötysignaalikaista) ja käytetyn korkean näytteenottotaajuuden suhdetta kutsutaan myös ylinäytteenot-tosuhteeksi (M). Kvantisoijalla tarkoitetaan A/D- ja D/A-muuntimen yhdistelmää, jossa analoginen signaali muutetaan 30 A/D-muuntimella diskreettiarvoiseksi digitaaliluvuksi ja muunnetaan heti tämän jälkeen takaisin analogiseksi jännitteeksi (arvoksi) D/A-muuntimella. Kvantisointivirheellä (eq) tarkoitetaan analogisen sisäänmeno jännitteen ja analogisen ulostulo jännitteen erotus jännitettä (arvoa), kvanti-35 tointikohinalla tarkoitetaan kvantisointivirheen spektriä 2 92533 (Qe), jota sigma-delta-modulaattorin tapauksessa voidaan pitää valkoisena kohinana, jonka tehollisarvo (E) 1-bitti-sellä on (q/2)2, missä q on kvantisointitasojen väli. Sigma-delta-modulaattorin rakenne pyritään tekemään sellai-5 seksi, että kvantisoijassa syntyneelle virheelle saadaan erilainen siirtofunktio (NTF) modulaattorin ulostuloon kuin signaalille sisäänmenosta ulostuloon (STF). Tarkoituksena on saada aikaan kvantisointivirheelle sellainen siirtofunktio NTF, jolla on mahdollisimman suuri vaimennus 10 halutulla päästökaistalla, ja samanaikaisesti signaalin siirtofunktio STF on mahdollisimman tasainen päästökais-talta. STF ja NTF riippuvat toisistaan käytetyn rakenteen mukaan. Modulaattorin asteluvulla tarkoitetaan NTF funktion astelukua, tai integraattorien lukumäärää modulaatto-15 rissa. Modulaattoriin astelukua nostamalla kvantisointiko-hinan määrää voidaan pienentää päästökaistalta. Toinen tapa vähentää kvantisointikohinaa päästökaistalta on kasvattaa ylinäytteenottosuhdetta, kuitenkin ylinäytteenot-tosuhteen kasvattaminen nostaa näytteenottotaajuutta, jota 20 toteutuksessa käytettävät komponentit rajoittavat. Tämän vuoksi ainoaksi tavaksi parantaa signaalin (S) ja päästö-kaistalla olevan kvantisointikohinan (Nq) suhdetta (S/Nq) on nostaa modulaattorin astelukua tai yrittää parantaa NTF-funktiota siten, että saavutetaan entistä suurempi 25 vaimennus päästökaistalla samalla asteluvulla ja ylinäyt-teenottosuhteella.

Tavanomaisella tavalla suoraan sarjaankytkettyjen integraattorien muodostama sigma-delta-modulaattori on kuitenkin käytännössä vaikea toteuttaa takaisinkytkentä-30 silmukan aiheuttaman värähtelyn vuoksi. Tämän vuoksi korkeamman asteen sigma-delta-modulaattoreita on muodostettu kytkemällä kaskadiin kaksi tai useampia stabiileja alemman asteen sigma-delta-modulaattoreita. Kaskadikytkennässä ensimmäisenä olevan modulaattorin kvantisointivirhe johde-35 taan toisena olevalle modulaattorille ja yhdistämällä soil 3 92533 pivasti lohkojen ulostulot saadaan signaalikaistalla olevan kvantisointikohinan määrää pienennettyä. Artikkelissa "A 16-bit Oversampling A-to-D Conversion using Triple-Integration Noise Shaping", IEEE Journal of Solid State Cir-5 cuits, Vol. SC-22, No. 6, joulukuu 1987, s. 921-929, on kuvattu ensimmäisen asteen sigma-delta-modulaattoreiden kaskadiin kytkemistä niin sanotulla MASH-tekniikalla. FI-patentissa 80548 on kuvattu korkeamman asteen sigma-delta-modulaattoreiden kaskadikytkentöj ä.

10 Keksinnön kohteena on kahden sigma-delta-modulaat- torilohkon kytkemiseksi kaskadiin siten, että saavutetaan parempi S/N^ kuin saman asteisella modulaattorijärjestel-mällä samoilla ylinäytteenottosuhteilla oli aiemmin mahdollista.

15 Tämä saavutetaan aloituskappaleessa esitetyn tyyp pisellä sigma-delta-modulaattorijärjestelmällä, jolle on keksinnön mukaisesti tunnusomaista, että toisessa modulaattorissa on ainakin yhden integrointiasteen ulostulosta negatiivinen takaisinkytkentä edeltävän integrointiasteen 20 sisääntuloon, ja että takaisinkytkentäsilmukka on viiveen inen.

Keksinnön mukaan kaksi n-asteista 1-bittisellä kvantisoijalla toteutettua sigma-delta-modulaattorilohkoa kytketään kaskadiin siten, että jälkimmäinen modulaattori-25 lohko kvantisoi ensimmäisessä modulaattorilohkossa syntyneen kvantisointivirheen jännitteen (arvon) skaalattuna skaalaimella 1/C jälkimmäisen modulaattorin toiminta-alueelle. Jälkimmäisen lohkon 1-bittinen data suodatetaan digitaalisella suodattimena, joka on käänteisfunktio en-30 simmäisen lohkon STF-funktiolle ja kerrotaan skaalaimella C täten vähennetään ensimmäisen lohkon 1-bittisestä datasta, joka on viivästetty jälkimmäisen modulaattorilohkon aiheuttaman viiveen verran. Näin saadaan ensimmäisen lohkon ulostulosta vähennettyä jälkimmäisellä modulaattori-35 lohkolla kvantisoitu ensimmäisen lohkon kvantisointivirhe.

4 92533 Näin saatu digitaalinen ulostulo on 2*n-asteinen sigma-del-ta-modulaattorin ulostulo.

Keksinnössä käytettävät modulaattorilohkot ovat joko FF- tai MF-tyyppisiä. Keksinnön mukaan kumpikin modu-5 laattorilohko on samaa tyyppiä. Keksinnön mukaan jälkimmäisessä lohkossa voidaan siirtää NTF-funktion nollaparia siten, että saavutetaan aikaisempaa pienempi määrä kvan-tisointikohinaa signaalin hyötykaistalla kuin on mahdollista samanasteisilla modulaattorijärjestelmillä aikaisem-10 min. Kaikissa aikaisemmin esitetyissä kaskadikytkennöissä kaikki NTF-funktion nollat, joita on lukumäärältään aste-luvun verran, ovat 0-taajuudella. Keksinnön perusajatuksena on uusien modulaattorirakenteiden avulla siirtää modulaattori järjestelmän kohinan muokkausfunktion siirtonol-15 lia ylemmille taajuuksille siten, että modulaattorijärjestelmän kvantisointikohinan määrä päästökaistalla pienenee verrattuna perinteisiin sigma-delta-modulaattorien kaska-dikytkentöihin nähden. Ylimääräisellä takaisinkytkentäker-toimella a virhettä kvantisoivassa modulaattorilohkossa 20 jälkimmäisen integraattorin ulostulosta edellisen integ-raattorin sisäänmenoon kytkettynä kohinafunktion nollapari siirtyy 0-taajuudelta kompleksisille konjukaattitaajuuk-sille z-tason yksikköympyrällä siten että a:n arvoa kasvatettaessa toinen nolla kulkee negatiivisen taajuusmuuttu-25 jän suuntaan ja toinen positiivisen taajuusmuuttujan suuntaan. Kohinafunktion siirtonollaparia saadaan siirrettyä lisäämällä jälkimmäiseen kaskadissa olevaan modulaattoriin takaisinkytkentä yhden integrointiasteen ulostulosta edellisen integrointiasteen sisääntuloon, jolloin takaisinkyt-30 kennän arvo määrää myös siirtonollan sijaintipaikan. Tämä takaisinkytkentä ja kohinafunktio voidaan toteuttaa vain jälkimmäisessä modulaattorissa siten, että jälkimmäisen modulaattorin jälkeen kaskadikytkennässä tarvittava digi-taalifunktio pysyy käytännössä realisoitavana derivaatto-35 rina.

I! 5 92533

Esimerkiksi keksinnön mukaisessa neljännen-asteen modulaattorijärjestelmässä, jossa on kytketty kaskadiin kaksi toisen asteen modulaattoria, voidaan saavuttaa siirtonolla käytettäessä noin 10 dB:n parannus signaali-5 kvantisointikohinasuhteeseen (SNRQ) verrattuna kaskadira kenteeseen, jolla kaikki NTF-funktion nollat ovat 0-taa-juudella. Tämä puolestaan merkitsee, että on mahdollista saavuttaa yli 20-bitin SNRQ ylinäytteenottosuhteella 64 tai 16-bitin SNRQ ylinäytteenottosuhteella 32. 8-asteen 10 modulaattorijärjestelmällä, jossa käytetään siirtonollaa, on mahdollista saavuttaa jopa 20 bitin SNRQ näytteenotto-suhteella 32. Samalla modulaattorin kohinafunktion asteluku pysyy samana ja A/D-muunninrakenteessa tarvittavan di-gitaalisuodattimen vaatimukset pysyvät samana verrattuna 15 vastaavan asteluvun modulaattoriin, jonka kohinafunktion nollat sijaitsevat 0-taajuudella. Ylinäytteenottosuhteen pieneneminen samalle vaadittavalle suorituskyvylle ja sig-naalikaistalle helpottavat nopeampien A/D-muuntimien valmistusta aikaisempiin ratkaisuihin verrattuna. Myös kor-20 keampiasteisten (n>2) modulaattorilohkoja käytettäessä, toteutuksessa tarvittavien integraattorien ja vahvistimien tarkkuusvaatimukset lievenevät.

Keksintöä selitetään seuraavassa yksityiskohtaisemmin suoritusesimerkkien avulla viitaten oheiseen piirrok-• 25 seen, jossa kuvio 1 esittää keksinnön mukaisen 2*n-asteen sig-madelta-modulaattorijärjestelmän lohkokaavion, kuviot 2 ja 3 esittävät Multiple Feedback -tyyppisen ja vastaavasti Feed-forward -tyyppisen 2-asteen modu-30 laattorin, joka soveltuu käytettäväksi kuvion 1 modulaattori lohkona SD1, lohkokaaviot, kuvio 4 esittää erään kvantisointivirheen kytkemiseen perustuvan 2-asteen modulaattorin, joka soveltuu käytettäväksi modulaattorilohkona SD2, lohkokaavion, 35 kuvio 5 on kuvaaja, joka havainnollistaa keksinnön 6 92533 mukaisen 4-asteen modulaattorijärjestelmän ja erään tunnetun modulaattorijärjestelmän kohinaspektrejä, kuvio 6 on kuvaaja, joka havainnollistaa keksinnön mukaisten 4-, 6- ja 8-asteen modulaattorijärjestelmien 5 kohinaspektrejä, kuvio 7 esittää integroidun signaaliestimaatin virheen kytkemiseen perustuvan 2-asteen modulaattorin, joka soveltuu käytettäväksi kuvion 1 modulaattorilohkona SD1, lohkokaavion, 10 kuvio 8 esittää 2-asteen modulaattorin, joka sovel tuu käytettäväksi kuvion 1 modulaattorilohkona SD2, lohko-kaavion, kuvio 9 on kuvaaja, joka havainnollistaa parametrin a arvoa kohinafunktion nollan taajuuden funktiona päästö-15 kaistan osalta (1 on päästökaistan reuna), kun ylinäyt- teenottosuhde on 32, ja kuvio 10 on kuvaaja, joka havainnollistaa siir-tonollan sijoittumista z-tason yksikköympyrälle.

Esillä olevalla keksinnöllä on erityinen sovellu-20 tusalue ylinäytteistetyissä A/D-muuntimissa. Ylinäytteis- tyksellä tarkoitetaan yleisesti sitä, että näytteenottotaajuus Fs on oleellisesti suurempi kuin Nyquist-kriteerin määräämä pienin näytteenottotaajuus, joka on kaksi kertaa signaalin suurin taajuus. Yleensä ylinäytteityksessä käy-25 tettävä näytteenottotaajuus on Nyquist-taajuuden kokonais-lukumonikerta, esim. 32 tai 64 (ylinäytteenottosuhde).

Keksintöä voidaan kuitenkin käyttää missä tahansa korkeamman asteen sigma-delta-modulaattoria hyödyntävissä sovellutuksissa.

30 Kuviossa 1 on esitetty yleisellä tasolla kahden n- asteen SD1 ja SD2 kytkeminen keksinnön mukaisella tavalla kaskadiin. Kvantisoitava sisääntulosignaali Din syötetään ensimmäiselle modulaattorilohkolle SD1, joka muodostaa kvantisoidun 1-bittisen ulostulosignaalin D', jota viiväs-35 tetään viivelohkossa 5 viiveen z‘k verran, k-kellojakson 7 92533 viive, ja viivästetty kvantisoitu signaali D" syötetään vähentäjäelimen 6 yhteen sisääntuloon. Modulaattorilohkon 1 kvantisointivirhe tai integroidun signaaliestimaatin virhe e, joka on skaalattu kertoimella 1/C, syötetään toi-5 selle modulaattorilohkolle SD2, joka muodostaa kvantisoi-dun virhesignaalin e'. Signaali e' derivoidaan derivaatto-rin muodostavalla digitaalisella suodatinlohkolla 3, jonka siirtofunktio (l-z_1)n, jossa n on lohkon SD1 integraatto-rien lukumäärä. Derivoitu ja kvantisoitu virhesignaali e" 10 skaalataan kertoimella C (1/C:n käänteisarvo) ja skaalattu virhesignaali eq syötetään vähentäjän 6 toiseen sisääntuloon, jolloin kvantisoitu virhesignaali eq vähennetään kvantisoidusta pääsignaalista D", jolloin järjestelmän ulostulosignaaliin D' jää vain modulaattorilohkon SD2 n-15 kertaa derivoitu kvantisointikohina, joka on 2*n astetta.

Käytännössä on edullista, että modulaattorilohkojen SD1 ja SD2 asteluvut ovat samat ja toteutettu samoilla kerroinarvoilla. Jos modulaattorilohkojen SDl ja SD2 aste-luvut ovat erilaiset tai viiveiden lukumäärä on toisistaan 20 poikkeava, digitaalinen suodatinlohko 3 tulee vaikeaksi käytännössä toteuttaa, koska siinä täytyy FIR-derivaatto-rin lisäksi realisoida IIR-osa. Tämän vuoksi asteluvultaan erilaisten modulaattorilohkojen SDl ja SD2 kaskadiinkyt-kentä on käytännön toteutuksen kannalta vähemmän kiinnos-25 tava. Siten keksinnön edullisissa suoritusmuodoissa myös lohkon 3 toteuttaman derivaattorin asteluku n on sama kuin modulaattorilohkojen SDl ja SD2 asteluku ja se poistaa modulaattorilohkon SDl integrointien yhteisen siirtofunktion vaikutuksen kvantisoidussa virhesignaalissa e'. Viiveloh-30 kon 5 viiveen k on oltava sama kuin modulaattorilohkon SD2 viive, ts. sen integraattoreiden yhteenlaskettu viive. Käytännöllisessä ratkaisussa viive k on modulaattorilohkon SDl asteluvun n verran kellojaksoja, ts. n=k. Virhesignaali skaalataan kertoimella 1/C ennen ja kertoimella C jäl-35 keen modulaattorilohkon, skaalauksella signaalin taso saa- 8 92533 daan alennettua lohkon SD2 lineaariselle toiminta-alueelle. Kertoimen C minimiarvo on modulaattorin kertoimien suhde bn/bi. Kuitenkin järjestelmä toimii tätä suuremmillakin skaalauskertoimilla C, joskin SNRQ heikkenee verran-5 nollisesti kertoimen kasvattamiseen.

Keksinnön mukainen kahden sigma-delta-modulaattorin kaskadiin kytkentä ei kuvion 1 esittämällä lohkokaaviota-solla sinänsä eroa tunnetuista kaskadikytkennöistä. Keksinnön mukaisesti voidaan kuitenkin sopivilla modulaatto-10 rilohkoihin SD1 ja SD2 rakenteilla parantaa koko modulaattori järjestelmän kohinanmuokkausfunktiota siten, että kvantisointikohina modulaattorin päästökaistalla vähenee. Tämä aikaansaadaan keksinnön mukaisesti siten, että uusilla modulaattorirakenteilla siirretään järjestelmän ko-15 hinanmuokkausfunktion siirtonollia nollataajuudelta ylös päin, kun tunnetuissa kaskadiin kytketyissä modulaattoreissa kaikki kohinansiirtofunktion siirtonollat sijaitsevat nollataajuudella. Kuvion 5 kuvaaja esittää tunnetun 4-asteen kaskadirakenteen (FI-patenttijulkaisu 80548) ko-20 hinaspektrin 52 sekä keksinnön mukaisesti kompleksisella siirtonollaparillalla varustetun modulaattorijärjestelmän kohinaspektrin 51 siten, että x-akselin arvo 1 vastaa puolta näytteenottotaajuutta Fs ylinäytteenottosuhteella 32. Kuten kuviosta 5 voidaan nähdä, kohinaspektrissä 51 on 25 taajuudella 0,85 x Fs kvantisointikohinassa nollakohta ja siten modulaattorijärjestelmän päästökaistalla olevan kohinan kokonaismäärä on pienempi kuin perinteisessä 4-as-teen modulaattorijärjestelmässä (spektri 52).

Taajuudella 0,85*Fs oleva siirtonollapari saadaan 30 siirrettyä 0-taajuudelta siten, että modulaattorilohkoon SD2 lisätään ylimääräinen negatiivinen takaisinkytkentä ainakin yhden integrointiasteen ulostulosta edeltävän in-tegrointiasteen sisääntuloon. Kohinafunktion nollien siirtäminen voidaan realisoida tällaisella takaisinkytkennällä 35 vain jälkimmäisessä modulaattorilohkossa SD2 siten, että » · 9 92533 digitaalinen funktio, jonka digitaalisen suodattimen 3 täytyy toteuttaa, säilyy realisoitavissa olevana derivaat-torina. Tämän vuoksi keksinnön mukaisessa järjestelmässä modulaattoreita voidaan kytkeä kaskadiin vain kaksi kappa-5 letta päin vastoin kuin tunnetuissa kaskadirakenteissa, joissa kaskadiasteiden määrää rajoitti vain kytkennän toteutuksen mielekkyys.

Keksinnön mukainen takaisinkytkentä asettaa muutamia lisävaatimuksia lohkoille SD1 ja SD2. Modulaattoriloh-10 kojen SD1 ja SD2 integraattorien on oltava viiveellisiä (yleisessä tapauksessa vähintään kahden kellojakson viive modulaattorin uloimmassa kvantisoidun arvon takaisinkytkentä silmukassa sisältäen integraattorien viiveet, ja yhden tai kahden kellojakson viive takaisinkytkennälle a 15 sisältäen integraattorien viiveet), jotta lohkolla SD2 olisi mahdollista aikaansaada siirtonolla kohinafunktioon. Viiveellisellä integraattorilla tarkoitetaan lohkoa, jonka diskreettiaikainen siirtofunktio on z~/(1-z-1), missä diskreettiaikatason taajuusmuuttuja z vastaa aikatasossa 20 yhden kellojakson viivettä, vastaavasti viivettömällä integraattorilla tarkoitetaan lohkoa, jonka diskreettiaikainen siirtofunktio on l/(l-z_1). Jos takaisinkytkentäsilmu-kassa a on yksi viive (kuvioissa 3, 4, 7, 8 z:n potenssit d2=0), siirtonolla asettuu tarkasti z-tason yksikköympy-25 rälle ja saadaan ääretön vaimennus ko. pisteessä. Jos sitä vastoin takaisinkytkentäsilmukassa a on kaksi viivettä (kuvioissa 3, 4, 7, 8 z:n potenssit d2=l), siirtonolla asettuu suoralle, joka on yksikköympyrän tangentti pisteessä (1,0), jolloin aivan tarkka siirtonolla saadaan 30 vain ko. pisteessä, kuitenkin nollat sijaitsevat niin lähellä yksikköympyrän kehää suuremmilla ylinäytteenottosuh-teilla kuin 64, ettei ole merkittävää eroa signaalikais-talla olevan kvantisointikohinan määrässä tarkkaan nollaan verrattuna. Kuviossa 6 on esitetty simuloidut keksinnön 35 mukaisten 4-, 6- ja 8-asteen modulaattorijärjestelmien ko- 10 92533 hinaspektrit 61, 62 ja vastaavasti 63. Tällöin lohkoina SD1 ja SD2 on käytetty vastaavasti 2-, 3- ja 4-asteen sigma-delta-modulaattoreita. Myös spektreissä 61, 62 ja 63 on spektri nolla taajuudella 0,85 x Fs/2.

5 Seuraavassa esitetään suoritusesimerkkeinä 2-asteen modulaattorirakenteita, joita voidaan käyttää keksinnön mukaisessa modulaattorijärjestelmässä lohkoina SD1 ja SD2. Kuviossa 2 on esitetty eräs lohkoksi SD1 soveltuva usean takaisinkytkennän (Multiple Feedback) sigma-delta-modu-10 laattori. Modulaattori käsittää seuraavassa järjestyksessä sarjaankytkettyinä vähentäjän 20, integrointiasteen 21, vähentäjän 28, integrointiasteen 22 sekä kvantisoijan eli vertailijan 23, jonka ulostulossa esiintyy lopullinen kvantisoitu signaali Dr. Kvantisoijalla 23 tarkoitetaan 15 A/D- ja D/A-muuntimen yhdistelmää, jossa analoginen jänni te D2 muutetaan A/D-muuntimella 23A diskreettiarvoiseksi digitaaliluvuksi D', joka muodostaa modulaattorin ulostulon ja joka muunnetaan heti tämän jälkeen takaisin analogiseksi jännitteeksi Df (arvoksi) D/A-muuntimella 23B kak-20 siosaisen negatiivisen takaisinkytkennän muodostamiseksi kvantisoijan 23 ulostulosta. Jännite Df kytketään skaa-lainvälineen 26 (takaisinkytkentäkerroin b2) vähentäjän 20 toiseen sisääntuloon vähennettäväksi sisääntulo-jännitteestä ja skaalainvälineen 27 kautta vähentäjän 28 25 toiseen sisääntuloon vähennettäväksi ensimmäisen integ rointiasteen 21 ulostulojännitteestä Dl. Modulaattorin kvantisointivirheeseen verrannollinen signaali muodostetaan johtamalla kvantisoijan 23 sisäänjännite D2 ja ulostulosignaalista D' muunnettu jännite Df vähentäjälle 30 29, joka vähentää ne toisistaan muodostaen kvantisointi- virhejännitteen e. Virhejännite e johdetaan skaalainväli-neelle 25, joka skaalaa signaalin ykköstä pienemmällä skaalauskertoimella 1/C (vähintään b2/b1) alentaen sen tason seuraavalle modulaattorilohkolle SD2 sopivaksi.

35 Kuviossa 3 on esitetty vastaava Feed-forward -tyyp- li 11 92533 pinen sigma-delta-modulaattorilohkoa SD1 varten. Modulaattori käsittää sarjaankytkettynä vähentäjän 36, integroin-tiasteen 31 sekä integrointiasteen 32. Integrointiasteen 31 ulostulojännite D3 kytketään skaalainvälineen 33 (kyt-5 kentäkerroin bx) kautta summaimelle 35. Vastaavasti integrointiasteen 32 ulostulojännite D4 kytketään skaalainvälineen 34 (kytkentäkerroin b2) kautta summaimelle 35. Sum-main 35 muodostaa summajännitteen, joka syötetään kvanti-soijalle 37 sekä vähentäjän 38 toiseen sisääntuloon. Kvan-10 tisoija 37 muodostuu jälleen A/D- ja D/A-muuntimista 37A ja 37B. Kvantisoijan 37 ulostulosignaali D' takaisinkytke-tään (muuntimen 37B kautta) vähentäjälle 36 vähennettäväksi integrointiasteelle 31 syötettävästä sisääntulojännit-teestä Din. Kvantisoitu ulostulo D' on kytketty (muuntimen 15 37B kautta) myös vähentäjälle 38 vähennettäväksi kvanti soijan sisääntulojännitteestä D5 siten, että muodostuu kvantisointivirhejännite e, joka skaalataan skaalausväli-neellä 39 modulaattorilohkolle SD2 sopivaksi.

Kuviossa 4 on esitetty eräs Multiple Feedback -sig-20 ma-delta-modulaattori, joka soveltuu käytettäväksi kuvioiden 2 tai 3 modulaattoreilla toteutetun lohkon SD1 kanssa. Kuvion 4 modulaattori käsittää seuraavassa järjestyksessä sarjaankytkettyinä skaalainvälineen 46 (skaalauskerroin 1+a), joka voi olla sisällytetty kuvion 2 skaalainväli-25 neeseen 25, vähentäjän 47, integrointiasteen 41, vähentäjän 48, integrointiasteen 42, viivelohkon 44 sekä kvantisoijan 43. Kvantisoija 43 muodostuu jälleen A/D- ja D/A-muuntimista 43A ja 43B. Kvantisoijan ulostulosignaali e' on (muuntimen 43B kautta) takaisinkytketty skaalainväli-30 neen 45B (takaisinkytkentäkerroin b2) kautta vähentäjän 47 toiseen sisääntuloon vähennettäväksi integrointiasteella 41 syötettävästä virhejännitteestä e sekä skaalainvälineen 45A (takaisinkytkentäkerroin bx) kautta vähentäjälle 48 vähennettäväksi integrointiasteen 41 ulostulosta β! ennen sen 35 syöttämistä integrointiasteelle 42. Kvantisoijan 43 ulos- 12 92533 tulosignaali eli kvantisointivirhesignaali e' syötetään kuvion 1 derivaattorille 3. Viivelohkon 44 viive riippuu toisen integrointiasteen 42 viiveestä <32 ollen z'1, kun <32=0, z'° kun <32=1. Jotta siirtonolla saataisiin realisoi-5 tua on uloimmassa takaisinkytkentäsilmukassa oltava kahden kellojakson viive. Viivelohko 44 ja integraattorin 42 yhteenlaskettu viive on siten z"1 (yhden kellojakson).

Keksinnön mukaisten siirtonollien aikaansaamiseksi kohinaspektriin integrointiasteen 42 ulostulojännite e2 10 on takaisinkytketty skaalainvälineen 49 kautta, jolla on takaisinkytkentäkerroin a, integrointiasteiden 42 ja 41 yli vähentäjän 47 kolmanteen sisääntuloon vähennettäväksi integrointiasteelle 41 syötettävästä virhejännitteestä e. Takaisinkytkentäkertoimen a arvo (takaisinkytkennän aste) 15 määrää siirtonollaparin paikan kohinaspektrissä. Kuvion 9 kuvaaja havainnollistaa siirtonollan paikan riippuvuutta kertoimesta kuvion 4 kytkennälle, kun kertoimen a arvo on välillä 0-0,02 ja X-akselin arvo 1 vastaa puolta näytteenottotaajuutta kun ylinäytteenottosuhde on 32.

20 Sigma-delta-modulaattoreita voidaan kytkeä kaska- diin myös kytkemällä modulaattorilohkon SDl integroitu signaaliestimaatin virhe 3 seuraavalle modulaattorilohkol-le SD2, kun molemmissa modulaattorilohkoissa SDl ja SD2 käytetään Feed-forward -modulaattorirakennetta. Integroi-25 dun signaaliestimaatin virheen kytkemisellä käytännössä on mahdollista saavuttaa parempi signaalikohinasuhde (S/(N+Nq)), koska tarvittava jänniteskaalaus ensimmäisen modulaattorilohkon sisäänmenossa on pienempi kuin aikaisemmin esitetyissä kaskadirakenteissa. Modulaattorin suu-30 rin herkkyys piirielementtien kohinalle (N) on sisään-menoasteessa ja siten lähes kaikkien modulaattoreiden (yli 16 bitin tarkkuuden) suorituskykyä rajoittaa ensimmäisen integraattorin piirielementtien kohina. Pienemmällä jänni-teskaalauksella piirielementtien fyysinen kohina (N) jää 35 suhteellisesti pienemmäksi.

li 13 92533

Kuviossa 7 on esitetty eräs tällaisessa modulaattori järjestelmässä modulaattorilohkona SD1 käytettäväksi soveltuva modulaattorirakenne. Kuvion 7 Feed-forward -modulaattori käsittää seuraavassa järjestyksessä sarjaankyt-5 kettynä vähentäjän 76, integrointiasteen 71 ja integroin-tiasteen 72. Integrointiasteen 71 ulostulojännite D6 kytketään skaalainvälineen 74A (kytkentäkerroin b1) kautta ja integrointiasteen 72 ulostulojännite D7 skaalainvälineen 74B (kytkentäkerroin b2) kautta summaimelle 75, jonka ulos-10 tuloonsa muodostama summajännite D8 syötetään kvantisoi-jalle 73. Kvantisoija 73 muodostuu jälleen A/D- ja D/A-muuntimista 73A ja 73B. Kvantisoijan 73 kvantisoitu ulostulosignaali D' syötetään vähentäjän 76 toiseen sisääntuloon vähennettäväksi integrointiasteelle 71 syötettävästä 15 sisääntulojännitteestä Din. Kvantisoijan 73 ulostulosignaali D' syötetään (muuntimen 73B kautta) myös vähentäjän 77 sisääntuloon vähennettäväksi integrointiasteen 72 ulostulo jännitteestä D7, eli integroidusta signaaliestimaatin virheestä siten, että muodostetaan integroidun signaalies-20 timaatin D7 ja muuntimella 73B muunnetun kvantisoijan ulostulosignaalin D' välinen erosignaali, joka skaalataan skaalausvälineessä 78 kertoimella 1/C ja syötetään modu-laattorilohkolle SD2. Vaihtoehtoisesti integrointiasteen 72 ulostulojännite D7 voi suoraan muodostaa virhejännit-'25 teen e, jolloin lohkot 77 ja 79 jäävät pois.

Kuviossa 8 on esitetty eräs Feed-forward -tyyppinen sigma-delta-modulaattorirakenne, joka soveltuu käytettäväksi modulaattorilohkona SD2, kun lohko SD1 on toteutettu kuvion 2, 3 tai 7 modulaattorilla. Kuviossa 8 modulaattori 30 käsittää seuraavassa järjestyksessä sarjaankytkettyinä vähentäjän 86, integrointiasteen 81 ja integrointiasteen 82. Integrointiasteen 81 ulostulojännite e5 kytketään skaalainvälineen 84A (kytkentäkerroin b2) kautta summaimelle 85. Integrointiasteen 82 ulostulojännite e6 kytketään 35 viivelohkon 87 ja skaalausvälineen 84B (kytkentäkerroin b2) 14 92533 kautta summaimelle 85. Summaimen 85 ulostulojännite e8 syötetään kvantisoijalle 83. Kvantisoija 83 muodostuu jälleen A/D- ja D/A-muuntimista 83A ja 83B. Kvantisoijan ulostulo muodostaa kvantisoidun virhesignaalin e’, joka syötetään 5 kuvion 1 derivaattorilohkolle 3 sekä (muuntimen 83B kautta) vähentäjän 86 toiseen sisääntuloon vähennettäväksi integrointiasteelle 81 syötettävästä virhejännitteestä e. Keksinnön mukaisen siirtonollan aikaansaamiseksi ko-hinafunktioon integrointiasteen 82 ulostulojännite e6 on 10 skaalausvälineen 88 kautta, jolla on takai-sinkytkentäkerroin a, takaisinkytketty edellisen integrointiasteen 81 sisääntulossa olevan vähentäjän 86 yhteen sisääntuloon vähennettäväksi virhejännitteestä e.

Esitetyissä kuvioissa kaikki lohkot, ts. integraat-15 torit, ovat normalisoituja ja skaalaamattornia, integraat-torit ovat kuitenkin käytännön sovelluksissa jänniteskaa-lattuja. Selvyyden vuoksi jänniteskaalaukset on jätetty pois integraattoreiden osalta.

Kuviot ja niihin liittyvä selitys on tarkoitettu 20 vain havainnollistamaan esillä olevaa keksintöä. Yksityiskohdiltaan keksinnön mukainen modulaattorijärjestelmä voi vaihdella oheisten patenttivaatimusten mukaan.

Il

Claims (10)

15 92533

1. Sigma-delta-modulaattorijärjestelmä, jossa on ensimmäinen sigma-delta-modulaattori (SD1,SD2), 5 joka käsittää vähintään kaksi integrointiastetta (21,22, 31,32,71,72) ja kvantisointivälineen (23,37,73) pääsignaa-lin kvantisoimiseksi, väline (29,38,77) ensimmäisen modulaattorin (SD1) kvantisointivirhettä tai integroidun signaaliestimaatin 10 virhettä edustavan virhesignaalin (e) muodostamiseksi, toinen sigma-delta-modulaattoriväline (SD2), joka käsittää vähintään kaksi integrointiastetta (41,42,81,82) ja kvantisointivälineen (43,83), mainitun virhesignaalin kvantisoimiseksi, 15 derivointiväline (3), jonka siirtofunktio on oleellisesti sama kuin ensimmäisen modulaattorivälineen integrointiasteiden yhteisen siirtofunktion käänteisfunktio, toisen modulaattorivälineen ulostulosignaalin deri-voimiseksi, 20 väline (5) kvantisoidun pääsignaalin viivästämi seksi toisen modulaattorivälineen viiveen verran, ja väline (6) derivoidun virhesignaalin vähentämiseksi viivästetystä kvantisoidusta pääsignaalista, tunnet-. t u siitä, että toisessa modulaattorissa (SD2) on ainakin 25 yhden integrointiasteen (42,82) ulostulosta kvantisoimaton negatiivinen takaisinkytkentä edeltävän integrointiasteen (41,81) sisääntuloon, ja että takaisinkytkentäsilmukassa on ainakin yksi viive.

2. Patenttivaatimuksen 1 mukainen järjestelmä, 30 tunnettu siitä, että mainitun negatiivisen takaisinkytkennän takaisinkytkentäkertoimen arvo määrää siir-tonollan paikan modulaattorin kohinaspektrissä ja on edullisesti välillä 0 ja 0,02.

3. Patenttivaatimuksen 1 tai 2 mukainen järjestel-35 mä, tunnettu siitä, että kvantisoidun arvon 16 92533 uloimmassa negatiivisessa takaisinkytkentäsilmukassa on vähintään kaksi viivettä ja siirtonollaa siirtävässä takaisinkytkentäsilmukassa on yhden tai kahden kellojakson viive.

4. Patenttivaatimuksen 1 tai 2 mukainen järjestel mä, tunnettu siitä, että sekä takaisinkytketty in-tegrointiaste että sitä edeltävä integrointiaste ovat vii-veellisiä.

5. Jonkin patenttivaatimuksista 1-4 mukainen jär-10 jestelmä, tunnettu siitä, että mainittu virhesig- naalin muodostava väline käsittää vähentäjävälineen (29,38) ensimmäisen modulaattorivälineen (SD1) kvantisoi-jan (23,37) sisään- ja ulostulosignaalien vähentämiseksi mainitun kvantisointivirhettä edustavan virhesignaalin 15 tuottamiseksi.

6. Jonkin patenttivaatimuksista 1-4 mukainen järjestelmä, tunnettu siitä, että ensimmäinen modu-laattoriväline (SD1) on Feed-forward -tyyppinen modulaattori, ja että mainittu virhesignaali on ensimmäisen modu- 20 laattorin (SD1) viimeisen integrointiasteen ulostulosig naali .

7. Patenttivaatimuksen 6 mukainen järjestelmä, tunnettu siitä, että ensimmäinen modulaattorivä-line (SD1) on Feedforward -tyyppinen modulaattori, ja että 25 mainittu virhesignaalin muodostava väline käsittää vähen täjävälineen (77) ensimmäisen modulaattorivälineen viimeisen integrointiasteen ulostulosignaalin ja kvantisoijavä-lineen ulostulosignaalin vähentämiseksi toisistaan mainitun integroidun signaaliestimaatin virhettä edustavan vir-30 hesignaalin tuottamiseksi, sekä ensimmäisen skaalainväli- neen (79) kvantisoijavälineen ulostulosignaalin skaalaami-seksi skaalauskertoimella x ennen vähentäjävälineelle syöttämistä, missä 0<x<4*bl/b2.

8. Jonkin edellisen patenttivaatimuksen mukainen 35 järjestelmä, tunnettu siitä, että se käsittää toi- I) 92533 sen skaalainvälineen (25,39,78) virhesignaalin skaa-laamiseksi ensimmäisellä ykköstä pienemmällä skaalausker-toimella ennen toista modulaattorivälinettä ja kolmannen skaalainvälineen (4) kvantisoidun virhesignaalin skaalaa-5 miseksi toisella skaalauskertoimella, joka on oleellisesti yhtä suuri kuin ensimmäisen kertoimen käänteisluku, ennen kvantisoidusta pääsignaalista vähentämistä.

9. Jonkin edellisen patenttivaatimuksen mukainen järjestelmä, tunnettu siitä, että ensimmäisen ja 10 toisen modulaattorivälineen asteluvut ovat samat.

10. Patenttivaatimuksen 9 mukainen järjestelmä, tunnettu siitä, että ensimmäinen ja toinen modu-laattoriväline ovat toisen asteen modulaattoreita. 18 92533