FI91813B - Mikroprosessoripala - Google Patents

Description

91813

Mikroprosessoripala. - Mikroprocessorchip.

Tämän keksinnön kohteena on tiedonkäsittely, ja tarkemmin sanottuna patenttivaatimuksen 1 johdanto-osan mukaiset mikroprosessoripalat.

Tekniikan merkittävien ja nopeiden muutosten takia minitietokonejärjestelmien valmistajat pitävät tarpeellisena järjestelmiensä laajentamista useammin kuin aikaisemmin.

Laajentamisprosessi on muodostunut uusien järjestelmien käyttöönotoksi tai vanhojen järjestelmien jälkiasennukseksi tai näiden molempien yhdistelmäksi.

Uusien mikroprosessoripalarakenteiden käyttöönotto on ollut merkittävä liikkeellepaneva voima tietokonejärjestelmien laajentamiselle. Jatkuvasti mikropiirien valmistajat sekä myös jotkut minitietokonejärjestelmien valmistajat suunnittelevat uusia mikropiirejä, jotka tarjoavat enemmän toimintoja ja suurempia nopeuksia. Nämä uudet nopeammat palat puolestaan tehdään uusien järjestelmärakenteiden pohjalta.

Piirien valmistajat ja tietokonejärjestelmien valmistajat ovat tunnustaneet ja tunnustavat yhä mikroprosessorien välisen yhteensopivuuden tärkeyden. Esimerkiksi lukuisat vuonna 1983 esiteltyjen 32-bitin mikroprosessoreiden valmistajat ovat korostaneet niiden kykyä ajaa ohjelmia, jotka on kirjoitettu niitä edeltäville mikroprosessoreille.

Suurimmaksi osaksi yhteensopivuus tällaisissa tapauksissa on saavutettu mikro-ohjelmoinnilla tehdyllä emuloinnilla, muuttamalla käyttöjärjestelmän osia, tai käyttämällä samankaltaisia arkkitehtuureja. Vaikka tällainen yhteensopivuus on saavutettu, pystyvät nämä piirit muodostamaan vain alaspäinsuuntautuvan ohjelmistoyhteensopivuuden. Tämä tarkoittaa sitä, että sama ohjelmisto, joka on kirjoitettu 8- tai 16-bitin 2 91813 mikroprosessoripaloille, voidaan suorittaa 32-bitin paloilla.

Kuitenkin, kun piirien rakenteet jatkavat kehittymistään, täytyy minitietokoneiden valmistajien silti pitää luetteloita niistä erilaisista mikroprosessoripaloista, joita käytetään uusissa ja vanhoissa minitietokonerakenteissa. Tämä tarkoittaa sitä, että alaspäinsuuntautuva ohjelmistoyhteensopivuus ei vaadi alaspäinsuuntautuvaa laitteistoyhteensopivuutta.

Itse asiassa tapaus on yleensä päinvastainen. Tämä tarkoittaa sitä, että jotta vanhempi minitietokonejärjestelmä voisi hyödyntää uutta mikropiiriä, on tarpeen suunnitella järjestelmä uudestaan tai jälkiasentaa se, jotta se voisi vastaanottaa uuden piirin riippumatta palan nastajärjestyksen yhteensopivuudesta. Syy tähän on, että uusi piiripala sen lisäksi, että se on nopeampi, yleensä sisältää uusia toimintoja, mikä lisää sen myyntikelpoisuutta. Tämä voi osoittautua kalliiksi sekä laitteiston ylläpidon että luetteloinnin kannalta.

Vastaavasti tämän keksinnön päätehtävä on muodostaa parannettu suunnittelun menetelmäoppi ja laitteisto yhteensopivuuden muodostamiseksi piiripalojen rakenteissa.

Tämän keksinnön tarkempi tehtävä on muodostaa piiripala, jota voidaan käyttää sekä uusissa että vanhemmissa järjestelmissä ilman, että tällaisiin vanhempiin järjestelmiin tarvitsee tehdä muutoksia.

Ylläolevat sekä muut tehtävät saavutetaan mikroprosessori-palalla, jolle on tunnusomaista patenttivaatimuksen 1 tunnusmerkkiosassa esitetyt asiat.

Piiripala, joka on toteutettu suuritiheysintegroinnilla (LSI) käyttäen edistyksellistä tekniikkaa, on suunniteltu sisältämään li 3 91813 yhteensopivuuspiirejä liitettyinä nastaan, joka vastaa käyttämätöntä nastaa siinä piiripalassa, joka sen on tarkoitus korvata olemassaolevassa tietokonejärjestelmässä. Yhteensopi-vuuspiirit liittyvät niihin uuden LSI-palan sisäisiin osiin, jotka on juuri lisätty, tai joita on toiminnallisesti muutettu.

Kun uusi LSI-pala kytketään olemassaolevaan minitietokonejärjestelmään, yhteensopivuuspiirit estävät lisätyn/muutetun toiminnon toimimisen. Samanaikaisesti nämä piirit asettavat ehtoja piiripalan muille osille lisätyn toiminnan lisäksi siihen määrään saakka, joka vaaditaan toimimiseksi samalla tavalla kuin korvattu piiripala, mutta suuremmalla nopeudella ja paremmalla suoritusteholla, jotka saavutetaan uuden tekniikan käytöllä. Kun uusi piiripala sijoitetaan järjestelmään, jota varten se on suunniteltu, yhteensopivuuspiirit sallivat piiripalan toimivan lisättyjen toimintojen kanssa samalla suuremmalla nopeudella ja paremmalla suoritusteholla.

Tarkemmin sanottuna edullisessa toteutuksessa uusi LSI-mikroprosessoripala käyttää edistyneempiä kiinteän aineen tekniikoita (uusi tekniikka) rakenteessaan. Tämä johtaa erinomaiseen nopeuteen, parempaan suoritustehoon, matalampaan virrankulutukseen ja yksinkertaisempaan valmistukseen verrattuna aikaisempaan LSI-mikroprosessoripalaan. Lisäksi uusi piiripala liittää uusia toimintoja mukaan, joka heijastuu lisääntyneessä osoituskyvyssä. Tämä ilmenee lisänastan käyttöönottamisessa lisäosoitebittiä varten. Lisänasta vastaa erästä käyttämätöntä nastaa korvattavassa piiripalassa. Eli uudella piiripalalla on täydellinen laitteistoyhteensopivuus alaspäin vanhan piirin kanssa. Tämä tarkoittaa, että uudella piiripalalla on vastanastayhteensopivuus vanhan piiripalan kanssa.

Tämän keksinnön opetusten mukaisesti vähintään osaa vasta lisätyistä toiminnoista käytetään muodostamaan vastineet, jotka 4 91813 vaaditaan oikeata toimintaa varten sekä uusissa että olemassaolevissa järjestelmissä. Tämä vähentää merkittävästi niiden loogisten piirien määrää, jotka täytyy lisätä uuteen piiripalaan. Siten on mahdollista rakentaa piiripala pienillä lisäkustannuksilla lisäpiiripala-alueen pienen määrän takia, joka täytyy ottaa käyttöön lisättyjä toimintoja varten.

Edelläolevan sisäänrakennetun vastanastayhteensopivuuden ansiosta nykyisen keksinnön mukaista piiripalaa voidaan käyttää kahdessa erillisessä järjestelmässä (eli uusissa ja olemassaolevissa järjestelmärakenteissa) ilman, että tällaisiin järjestelmiin tarvitsee tehdä mitään muutoksia. Siten luettolointi ja ylläpitovaatimukset ovat pienentyneet merkittävästi. Myös tarve jälkiasentaa olemassaolevat järjestelmät uuden piiripalan hyväksikäyttöä vasten on poistettu.

Uudet piirteet, joiden oletetaan olevan keksinnön ominaispiirteitä sekä sen organisaation että toimintatavan kannalta, yhdessä muiden kohteiden ja etujen kanssa voidaan ymmärtää paremmin seuraavasta kuvauksesta yhdessä liitteinä olevien piirrosten kanssa. On kuitenkin erityisesti huomioitava, että kaikki kuvat on annettu kuvaamis- ja selitystarkoituksessa ainoastaan, eikä niitä ole tarkoitettu tämän keksinnön rajoitusten määrittelyksi.

Kuvat la ja Ib ovat piiripalojen kuvainnollisia esityksiä keksinnön periaatteiden esittämiseksi.

Kuvat 2a, 2c ja 2b, 2d, tässä järjestyksessä esittävät lohkokaaviomuodossa kuvien la ja Ib mikroprosessori-palojen osia.

Kuva 3 esittää sellaisten lohkomäärittelyjen muodon, joita kuvien 2a ja 2b piiripalat käsittelevät.

I; 5 91813

Kuvassa 4 esitetään yksityiskohtaisemmin sellaisen kuvan 2b piiripalan osia, joka on rakennettu tämän keksinnön periaatteiden mukaisesti.

Kuvat 5a - 5e ovat taulukoita ja kaavioita, joita käytetään kuvan 4 mikroprosessoripalan rakenteen ja toiminnan selittämiseen.

Kuvat la ja Ib esittävät kuvaannollisessa muodossa sisääntuloja ulostulonastojen kytkennät mikroprosessoreissa, jotka on valmistettu yhdelle ainoalle integroidulle piiripohja-levylle tai -palalle. Kuten näkyy, on jokaisella piiripalalla 68 nastaa, joista lukuisilla ei ole mitään kytkentöjä minitietokonejärjestelmässä, joissa niitä käytetään. Nämä nastat on määritelty varalle kuvissa la ja Ib.

Kummallakin paloista 10 ja 12 on joukko ei-yhteisiä nastoja, kuten esimerkiksi nastat 1, 14, 16, 17, 31 ja 61. Nämä nastat on kytketty vastaanottamaan syöttöjännitteitä, ajastinsignaaleita, kello- ja nollaussignaaleita, kuten on esitetty. Toinen ryhmä nastoja kummallakin palalla 10 ja 12 kytkeytyvät mikroprosessotiväylän osoite- ja tietoliitäntä-linjoihin. Tämä ryhmä sisältää ROS-osoiteväylänastat 40 - 51 ja osoite/tieto-väylänastat 6-29. Kuten on selitetty, LSI-palalla 12 on myös nasta 3 kytkettynä osoiteliitäntälinjoihin, kun taas palan 10 nasta 3 jää kytkemättä sen järjestelmässä.

Kolmas piiripalojen 10 ja 12 nastojen ryhmä kytkeytyy monitori/keskeytys- ja muistinhallintayksikön (MMU) piireihin. Tämä ryhmä sisältää tiedonkyselynastat 32 - 36, muistintestaushaaranastat 6 91813 59 - 62, keskeytyspyyntönastat 04 - 67, ohjaussisääntulonastat 56 -63 ja muistinohjaussisääntulonastat 30 - 36, muistivirheen ulostulonastan 34 lisäksi.

On tärkeää havaita, että piiripalan 10 nastat 2 ja 3 eivät ole kytkettyjä sen järjestelmässä, kun taas nämä samat nastat piirissä 12 on kytketty sen järjestelmään. Piiripalan 12 nasta 2 on kytketty vastaanottamaan signaali, joka määrittelee, missä järjestelmässä piiripalaa käytetään (eli sen soveltamisen joko olemassaolevaan tai uuteen minitietokonejärjestelmään). Kuten on selitetty, kun piiri 1 2sijoitetaan olemassaolevaan järjestelmään, on nasta 2 kytkemättä kuten piiripalassa 10. Kuitenkin, kun piiri 12 sijoitetaan uuteen järjestelmään, on nasta 2 kytketty vertailujännitteeseen, kuten esimerkiksi maahan. Samalla tavalla, kun piiripala 12 sijoitetaan olemassaolevaan järjestelmään, on nasta 3 kytkemättä. Kuitenkin, kun piiri 12 on sijoitettu uuteen järjestelmään, on nasta 3 kytketty muodostamaan lisä- tai laajennettua toimintaa, kuten myöhemmin selitetään.

Kuvat 2a, 2c ja 2b, 2d esittävät piiripalojen 10 ja 12 organisaatiota osittain. Piiripalan 10 mikroprosessori on järjestetty olemaan toiminnallisesti ekvivalentti sen keskusyksikön kanssa, joka on kuvattu patentissa U.S. no. 4,340,933, joka on julkaistu 20. heinäkuuta 1982, ja annettu samalle oikeuden omistajalle kuin tässä nimetty. Lyhyesti, piiripala 10 sisältää muistinhallinta-yksikön MMU 10-2, lohkon 10-4 muistinohjauspiirit ja lohkon 10-6 keskeytyksenkäsittelypiirit. Kuten kuvasta 2c nähdään, MMU 10-2-sisältää 12-bitin summaimen 10-20 ja lohkon 10-24 virhepiirit.

MMU 10-2 toimii kääntämällä 20-bitin virtuaaliset (loogiset) osoitteet 20-bitin fyysisiksi osoitteiksi käyttämällä hyväkseen lohkomäärittelyjä, joilla on kuvan 3a muoto.

Nämä määrittelyt on talletettu 32-bitin 31-sanan rekisteritiedos-to-RAM:iin. Tarkastelemalla määrittelymuotoa tarkemmin, havaitaan, että bitti 0 on kelpoisuusbitti. Kun bitti 0 on NOLLA (A0=l), li 91613 7 lohkon 10-24 TAI-piiri signaloi, että segmentti on määrittelemätön tai epäkelpo, pakottamalla ei-saatavissaolevaresurssi-sig-naalin T15E arvoon YKSI. Bitit 1-3 ja bitin 22 sisältävien kenttien täytyy kaikkien olla NOLLIA, tai MMU 10-2 signaloi, että segmentti on määrittelemätön. Se tarkoittaa, että tämä tarkastus tehdään lohkon 10-24 TAI-piirillä pakottamalla signaali T15E arvoon YKSI, kun mikä tahansa biteistä AI, A2, A3 tai A22 on YKSI.

Bitit 4-15 muodostavat 12-bitin segmentin kannan, jonka MMU summain 10-20 summaa piiripalan 10 osoite/tietoväylään syötettyyn virtuaalisen tai loogisen osoitteen 8-bitin lohkonumerokent-tään (BIO-7). Loogisen osoitteen muuttamaton siirtokenttä liitetään siihen 12-bitin summaan, joka syötetään piirin nastoille 29-18 20-bitin fyysisen osoitteen muodostamiseksi. Kun lisäyksen tulos on siirtobitti ulos (CY3) summaimelta 10-20, MMU 10-2 signaloi, että haettu segmentti on muistin fyysisen koon ulkopuolella. Tämä tarkistus suoritetaan lohkon 10-24 TAI-piirillä pakottaen signaali T15E arvoon YKSI, kun signaali CY3 on YKSI.

Bitit 16-21 ovat kolme 2-bitin rengassuojauskenttiä, jotka määrittelevät muistin saantioikeudet (eli RR-luku, RW-kirjoitus ja RE-suoritus). Koska nämä kentät eivät ole tämän keksinnön ymmärtämisen kannalta olennaisia, niitä ei käsitellä tässä.

Lopuksi bitit 23-31 ovat 9-bitin kokokenttäimuistisegmentille L.. liittyen segmentinmäärittelyyn. MMU 10-2 vertaa kokokenttää 9-. bitin lohkonumerokenttään varmistaakseen, että määrittelyn koko-kenttä on yhtäsuuri tai suurempi kuin lohkonumerokentän bitit.

Mikäli tämä ehto ei toteudu, pakotetaan signaali CMP arvoon YKSI. Tämä tarkistus suoritetaan lohkon 10-24 TAI-piirillä, joka pakottaa signaalin T15E arvoon YKSI, kun signaali CMP on YKSI.

Tämä varmistaa, että normaali haku tapahtuu muistin käytettävis-säolevalle alueelle. Lisäyksityiskohtia varten, kuinka tällainen tarkistus voidaan saada aikaan, voidaan viitata patenttiin 8 91813 U.S. no. 4,378,591, joka on annettu 29 maaliskuuta 1983 samalle hakijalle kuin tässä.

Kuten edellä selitettiin, suorittaa MMU 10-2 osoitteenmuutostoi-minnon aikana esitetyn määrän tarkistuksia ja muodostaa asiaankuuluvat virhesignaalit, kuten esimerkiksi signaalin T15E, joka ilmaisee, onko muistihaku laillinen tai käypä. Virhesignaali T15E talletetaan yhteen niistä lukuisista ohjauskiikuista (ei kuvassa), jotka sisältyvät MMUihun 10-2.

Tämän ohjauskiikun ulostulon syöttää MMU 10-2 sopivina keskey-tysvektorisignaaleina lohkon 10-6 keskeytyksenkäsittelypiireil-le. Keskeytysvektorisignaalit käsitellään tavalla, joka on kuvattu patentissa U.S. no. 4,074,353, joka on julkaistu 14. helmikuuta 1978 ja annettu samalle oikeuden omistajalle kuin tässä nimetty. Lisäksi sama MMU:n 10-2 muodostama virhesignaali T15E syötetään lohkon 10-4 muistinohjauspiireille. Nämä piirit puolestaan syöttävät ulostulosignaalin MEMKIL piiripalan 10 nastaan 34, jota käytetään estämään sen tiedon muuttaminen, joka on talletettu muistiyksiköihin järjestelmässä, kun MMU 10-2 on havainnut luvattoman haun.

Lisätiedon saamiseksi piiripalan organisaatiosta ja rakenteesta voidaan viitata Daniel A. Boudreau et ai. samaa asiaa koskevaan vireilläolevaan patenttihakemukseen, pat. nro 4,563,736 otsikoltaan "Muistin arkkitehtuuri optimaalisen korvattavan yksikön havaitsemisen ja virheiden haun helpottamiseksi", jätetty 29. kesäkuuta 1983, ja artikkeliin "LSl-6, 16-bitin minitietoko-neyhteensopiva mikroprosessori", kirjoittanut John DeFalcO, Peter Heslin ja Ronald Springer, julkaistu lehdessä Proceedings of The 1982 Custom Integrated Circuits Conference by the Institute of Electronic and Electrical Engineers (IEEEE), copyright 1982.

I! 9 91813

Mikroprosessoripala 12 on järjestetty siten, että sillä on laajennettuja ja uusia toimintoja verrattuna mikroprosessoripalaan 10. Kuten kuvasta 2d nähdään, MMu 12-2 sisältää 13-bitin summai-men 12-20 ja lohkon 12-24 virhepiirit. MHU 12-2 toimii siten, että se muuttaa 20-bitin virtuaalisen muistiosoitteen 21-bitin fyysiseksi osoitteeksi käyttäen kuvassa 3b esitettyjä määrittelyjä.

Uusi (virtuaalinen) muunnoskyky, joka ilmenee yhden lisämuisti-bitin muodossa, sallii suorasaannin suuremmasta segmentoidusta muistiosoiteavaruudesta. Eli kuten kuvasta 3d nähdään, MMU summain 12-20 lisää segmentin määrittelyn 13-bitin pohjaosoite-kentän palan osoiteväylään syötetyltä loogisesta osoitteesta saatuun 9-bitin lohkonumeroon. Loogisen osoitteen muuttamaton siirtokenttä lisätään 13-bitin summaan, joka syötetään piiripalan nastoihin 3 ja 29-18, muodostamaan 21-bitin fyysinen osoite.

Kuten kuvasta 2b nähdään, piirjpäla 12 sisältää lohkon 12-10 yhteensopivuuspiirit, lohkon 12-4 muistinohjauspiirit ja lohkon 12-6 keskeytyspiirit. Lohkon 12-10 yhteensopivuuspiirit liittyvät nastaan 2. Niiden mukaisesti piirioalan 12 MMU:n 12-2 jäljellejäävät piirit toimivat jommassa kummassa kahdesta järjestelmästä. Tämä tarkoittaa sitä, että lohkon 12-10 piirit muodostavat sopivat signaalit sen määräämiseksi, että lohkon 12-24 virhepiirit ja summain 12-20 toimivat jommassa kummassa järjestelmässä.

Havaitaan, että lohkon 12-24 virhepiirit on muutettu verrattuna lohkon 10-24 piireihin. Kuitenkin tästä huolimatta lohkon 12-24 TAI-piirillä on sama määrä sisääntuloja kuin lohkon 10-24 TAI-piirillä. Syynä tähän on, kuten seuraavassa yksityiskohtaisesti selitetään, että kolmastoista summainaste (uusi toiminto) on otettu käyttöön muodostamaan signaaleja, jotka tuottavat oikeat virhevastineet kummallekin järjestelmälle. Signaalit jommalle kummalle järjestelmälle saadaan aikaan lohkon 12-10 yhteensopi- 91813 10 vuuspiireillä.

Kuten kuvasta 2d nähdään, osoitebitti A3 ei enää ole sisääntulo lohkon 12-24 TAI-piirille (ei enää osa täytyy-olla-nolla-(MBZ)-testistä). Osoitebitti A3, nyt eniten merkitsevä bitti 13-bitin määrittelyn kantakentässä, on sisääntulo summaimen 12-20 viimeiselle asteelle, kuten on näytetty. TAI-piiri vastaanottaa myös muistinumeron ulostulosignaalin CYOUT tältä summainasteelta muis-tinumeron ulostulosignaalin CY3 sijasta. Lopuksi TAI-piiri vastaanottaa summabitin (MM21), jonka summainaste on muodostanut siitä riippuen, missä järjestelmässä piiripala 12 toimii, minkä puolestaan määrittää lohkon 12-10 yhteensopivuuspiiri.

Kuvassa 4 esitetään yksityiskohtaisemmin kuvan 2 keksinnön mukaisen piiripalan 12 eri osat. Näihin kuuluu sijoitussummaimen 12-20 kolmastoista aste ja vastaava ulostulopuskuriaste 12-22, lohkon 12-10 yhteensopivuuspiirien ja lohkon 12-24 virhepiirien lisäksi.

Summaimen 12-20 ylempien 4-bitin paikkojen jokainen aste on rakennettu samalla tavalla kolmannentoista asteen kanssa. Tämä tarkoittaa, että nämä neljä astetta vastaanottavat vain segmentin kantamäärittelyn bitit 3-6,kun jäljelle jäävät yhdeksän astetta vastaanottavat segmentin kantamäärittelyn bitit 7-15 sekä 9 lohkonumerobittiä, jotka se laskee yhteen.

Kuten kuvasta 4 nähdään, viimeinen aste vastaanottaa sisääntuloinaan määrittelyosoitebitin 3 hyväksymisen tai kiellon (eli A3 ja Ä3) lisänä edellisestä asteesta (eli C?3 kahdenneltatoista asteelta) tulevalle muistinumerobitin ulostulosignaalin negaatiolle. Kolmannentoista asteen muodostama summabitti MM21 syötetään pus-kuriasteeseen 12-22 ja lohkon 12-10 yhteensopivuuspiireille. Pus-kuriaste 12-22 on rakennettu kolmitilaisista piireistä, jotka ovat rakenteeltaan konventionaalisia. Piiri 12-22 syöttää signaalin MM 21 nastalle 3 ajoitus jakson (?Ä aikana, kun muistinhallinta- li 11 91813 yksikön saliintasignaali MME on YKSI (eli MMU optio on paikalla) ja osoitetilasignaali on YKSI (eli MMU suorittaa ©soitteenmuunto-operaatiota).

Summainaste sisältää negatiivisen eksklusiivisen TAI-piirin (KEOR) ja eksklusiivisen TAI-puskuripiirin muistinumeron ulostulopii-rien lisäksi. Yksityiskohtaisemmin, eksklusiivinen TAI-piiri ja puskuripiiri, tässä järjestyksessä, on rakennettu avausmuo-tö-MOSFET'eistä 12-204, 12-206 ja 12-208, 12-210. Invertteri-piirejä 12-220 ja 12-222 käytetään muodostamaan muistinumero-signaali CY3 ja sen negaatio NEORrn käyttämiseksi. Invertteri-piiri 12-224 muodostaa NEORrn muodostaman summan negaation MOSFET

12-210 käyttämiseksi puskuripiirissä. Muistinumeron ulostulopii-rit on rakennettu avausmuoto-MOSFET'eistä 12-200 ja 12-202. Kuvan 4 symbolitaulukossa esitetty lyhennetty merkintä on tarkoitettu käytettäväksi ilmaisemaan avausmuoto-MOSFET'eja.

Jokaista invertteripiiriä voidaan pitää rakenteeltaan tavanomaisena ja se sisältää sulkutyyppisen MOSFET'in poimijana sarjassa avausmuototransistorin kanssa. Tiettyjen MOSFET'ien (eli MOSFET

12-200 ja 12-202) leveyden ja pituuden suhteet ovat kuten on näytetty, ja ne aikaansaavat halutut nopeat vasteajat. Lisätiedon saamiseksi koskien tällaisten MOSFET-piirien toimintaa ja rakennetta voidaan viitata kirjaan nimeltään "Introduction to ‘ VLSI Systems" , jonka ovat kirjoittaneet Carver Mead ja Lynn

Convey, ja julkaissut Addison-V.Tesley Publishing Company, Copyv/right, 1980.

Tämän keksinnön mukaisesti lohkon 12-10 yhteensopivuuspiirit sisältävät sulkutyyppisen MOSFET'in 12-100 ja parin sarjaan kytkettyjä avausmuoto-MOSFET'eja 12-102 ja 12-104. Kuten on esitetty, MOSFET'it 12-102 ja 12-100 kytkeytyvät nastaan 2, kun taas MOSFET 12-104 kytkeytyy summausaste kolmentoista summaulostuloon. MOSFET'in 12-102 ulostulo syötetään yhtenä sisääntulona lohkon 12-24 virhepiireihin. Kuvassa 2d MOSFET 12-100 on loogisesti 91813 12 esitetty lohkossa 12-10 jännitelähteenä +V ja sarjavastuksena. MOSFET'it 12-102 ja 12-104 on loogisesti esitetty JA-portilla.

Lohkon 12-24 virhepiirit sisältävät avausmuoto-MOSFET'it 12-244- 12-250, parin invertteripiirejä 12-240 ja 12-252 sekä NOR-piirin 12-242. Invertteripiiri 12-252 yhdessä MOSFET'in 12-250 kanssa pakottaa signaalin ΤΪΕΕ oikeaan tilaan suhteessa muistinumeron ulostulosignaaliin CYÖDT, Kuvassa 2d nämä piirit on loogisesti esitetty sisääntulona CYOUT TAI-piiriin lohkossa 12-24.

MOSFET'it 12-244, 12-246 ja 12-248, tässä järjestyksessä, pakottavat signaalin T15E oikeaan tilaan vastineena osoitebittisig-naaleihin ÄÖ, AI ja A2. Transistorit kuvassa 2d on loogisesti esitetty sisääntuloina ~K(5, AI ja A2.

Invertteripiiri 12-240 yhdessä NOR-piirin 12-242 kanssa pakottaa signaalin T15E oikeaan tilaan vastineena koonvertailusignaaliin CföP. NOR-piiri 12-242 pakottaa siis signaalin ΤΪ5Ε oikeaan tilasin vastineena osoitebittisignaaliin A22. Nämä piirit kuvassa 2d on loogisesti esitetty sisääntuloina CMP ja A22. NOR-piiri 12-242 ja invertteripiiri 12-240 voivat olla muodoltaan samanlaisia, kuin viitatussa tekstissä on kuvattu.

Tämän keksinnön mukaisesti piiripala 12 on rakennettu kehittyneemmällä tekniikalla kuin piiripsLla 10. Tämä tarkoittaa sitä, että piiri 12 kehitettiin käyttäen prosessia, joka käyttää hyväkseen pienempiä mittoja, jotka johtavat nopeampiin piireihin ja parempaan toimivuuteen. Mikä vielä tärkeämpää, pienemmät mitat aikaansaavat korkeamman saannon, joka johtaa pienempiin kustannuksiin piiripalaa 12 valmistettaessa.

Viitaten kuviin 3a,3b ja 4 kuvataan nyt tämän keksinnön metodi- li 13 91813 logia ja toiminta viitaten erityisesti kuviin 5a - 5e.

Aluksi oletetaan, että piiri 12 on sijoitettu olemassaolevaan järjestelmään, joka oli suunniteltu käyttämään hyväkseen piiriä 10 (seuraavassa vanha järjestelmä). Tässä tapauksessa kuvan 4 piiripalan 12 nastat 2 ja 3 eivät ole kytketty. Sen vuoksi yh-teensopivuussignaali, jonka lohkon 12-10 piirit muodostavat ja joka syötetään MOSFET'ille 12-102, on likimäärin jännite V vastaten binääristä arvoa YKSI. Siksi signaali Ϊ15Ε muuttaa tilaa osoitebitistä 13 riippuen (eli MMU12), joka vastaa segmentin-määritysbitin 3 (A3) ja muistinumeron ulostulon (ϋΫ3), joka tulee summainasteelta kaksitoista, summaa.

Lohkon 12-10 yhteensopivuuspiirit ja summainaste kolmetoista otettiin käyttöön, jotta voitaisiin minimoida lisättyjen piirien lukumäärä siten, että uudet toiminnot voitaisiin sisällyttää käytössäolevalle alueelle. Tämä saavutettiin käyttäen hyväksi summainaste kolmentoista piirejä oikeiden virhevasteiden muodostamiseksi sekä olemassaolevalle (vanhalle) että uudelle järjestelmälle.

Kuvat 5a - 5e esittävät, kuinka ylläoleva on saavutettu. Piiri-palan 10 vastevaatimus on esitetty kuvassa 5a. Jotta segmentin-: määritys olisi kelvollinen vanhassa järjestelmässä, täytyy segmentinmääritysbitin 3 (Δ3) olla yhtäsuuri kuin NOLLA. Lisäksi summainaste kahdeltatoista ei saisi olla mitään muistinumeron ulostuloa (CY3). Siten kuvan 5a taulukon mukaan, piiripala 10 pakottaa ei-käytettävissäolevaresurssisignaalin T15E binääriseen arvoon NOLLA, kun joko muistinumeron ulostulosignaali CY3 tia . segmentinmääritysbitti A3 on YKSI.

Kuva 5b on taulukko esittäen kuvan 5a virhevastineita, kun ne suoritetaan piirillä 12. Kuvasta 5b voidaan nähdä, että eikäy-tettävissäolevaresurssisignaali TT5E pakoteaan binääriseen arvoon 0 aina, kun kolmanneltatoista asteelta tulee muistinumeron 91813 14 ulostulo (eli CYOUT), tai kun MHU-summaimen 12-2 muodostama korkeamman asteen osoitebitti 21 (eli MM21) on binääri YKSI. On syytä huomata, että MM21 ja CYOUT ovat ainoastaan sisääntulo-jensa CY3 ja A3 funktioita.

Ylläoleva voidaan esittää seuraavan Böölen-yhtälön muodossa. T15E=CY3·A3+(A3*C?3+Ä3*CY3). Kuitenkin kuvan 5b taulukosta voidaan havaita, että CY3* A3=CY0UT, kun A3·CY3+Ä3*CY3=MM21. Siksi T15=CY0UT+MM21. Symboleja * ja + käytetään merkitsemään JA ja TAI operaatioita, tässä järjestyksessä.

Kuvassa 5c esitetään kuvan 5b virhevastineet nastaan 2 syötetyn yhteensopivuussignaalin ja muistinumeron ulostulon (CYOUT) ja summainaste kolmentoista muodostaman summaulostulon (MM21) avulla. Kuten kuvan 5c taulukosta nähdään, T15E (vanha järjestelmä) = VANHA (CY0UT+MM12). T15E (uusi järjestelmä) = VÄNHÄ (CYOUT).

Siksi T15E (uusi järjestelmä ja vanha järjestelmä) = VANHA (CYOUT + MM21) + VÄnRÄ (CYOUT) = VANHA (SYOUT) + VANHA*MM12 + VÄNRÄ·CYOUT = CYOUT (VANHA + VANHA) + VANHA* MM12 = VANHA*MM12 + CYOUT = (VANHA/UUSI) MM12 + CYOUT.

Kuvan 5c taulukon vastineet muodostetaan kuvan 5d loogisella verkolla, joka vastaa kuvan 5e MOSFET-piirejä. Viitaten nyt kuvaan 2d, voidaan nähdä, että kun piiripalaa 12 käytetään olemassaolevissa tai vasta suunnitelluissa (VANHA) järjestelmissä, ovat nastat 2 ja 3 käyttämättömiä ja jäävät siksi kytkemättömiksi. Siten binääriarvo YKSI syötetään lohkon 12—10 JA-porttiin kuvassa 2d, jota merkitään kuvassa 5d 12-10. Segmentinnääritysbitti A3 ja muistinumeron ulostulo CY3 ovat tekijöinä virhefunktiossa T15E . seuraavasti.

T15E = MM21·VANHA+CYOUT= T15E = (A3*C?3+Ä3·CY3)* VANHA+A3»CY3; T15E = A3·ϋΫ3·VANHA+Ä3·CY3·VANHA+A3·CY3; T15E = A3· ΠΥ3· VANHA+Ä3-CY3· VANHA+A3· CY3· VANHA+A3*CY3· VÄNRÄ} T15E = A3·VANHA+CY3·VANHA+A3· CY3; ja T15E = VANHA(A3+CY3)+A3·CY3.

li 15 91813

Kun piiriä 12 käytetään uudelleen suunnitelluissa järjestelmissä (UUSI), nastat 2 ja 3 on kytketty tällaisiin järjestelmiin. Tämä tarkoittaa sitä, että nasta 2 on maadoitettu, kun nasta 3 kytkeytyy tällaisten järjestelmien osoite/tieto-väyliin. Kun nasta 2 on maadoitettu, ei summabltti MM12 enää ole osa virhefunk-tiosta T15E. Se on nyt eniten merkitsevä osoitebitti valitun segmentin määrityksen 13-bitin pöhjakentässä. Kuten kuvasta 2d nähdään, MM12 on eksklusiivinen TAI signaaleista CY3 ja A3.

Myös uudessa järjestelmässä virhefunktio T15E=A3·CY3=CY0UT, yhdenmukaisesti kuvan 5c taulukon vaatimusten kanssa.

Kuten kuvasta 2d nähdään, summabittisignaali MM21 syötetään nastaan 3, joka nyt on eniten merkitsevä bitti MMU 12-2 muodostamassa uudessa 21-bitin fyysisessä osoitteessa. Kaikki muut piirin 12 nastat säilyvät muuttumattomina niihin toimintoihin nähden, joita ne suorittavat järjestelmässä (eli signaali MEMKILL, joka estää muistihaun siinä tapauksessa, että kyseessä ovat muistin kirjoitusoperaatiot, säilyy kytkettynä nastaan 34).

Ylläolevasta nähdään, kuinka keksintö sallii piiripalan 12 toimia kahdessa järjestelmässä, joilla on eri toiminnot, vähin lisätyin piirein. Keksintö mahdollistaa käyttää hyväksi uudella tekniikalla halvemmalla kehitettyjä piiripaloja vanhoissa järjestelmissä, ilman että tällaisiin järjestelmiin tarvitsee tehdä mitään muutoksia. Siten keksintö sallii vanhempien järjestelmien toimivan uudemmilla piireillä käyttäen näiden nopeus- ja kustannusetuja, eikä järjestelmän toiminta tai käyttö muutu lainkaan.

Alan ammattimiehille on selvää, että edulliseen toteutukseen voidaan tehdä monia muutoksia ilman, että loitotaan keksinnön periaatteista. Esimerkiksi keksintö ei ole rajoitettu tietyntyyppiseen piiripalan organisaatioon, funktionaalisesti tai teknisesti.

Vaikka keksinnön paras muoto on esitetty ja kuvattu asetusten ja 16 91813 sopimusehtojen mukaisesti, voidaan tiettyjä muutoksia tehdä poikkeamatta keksinnön hengestä, joka on esitetty liitteinä olevissa patenttivaatimuksissa, ja joissakin tapauksissa voidaan keksinnön tiettyjä piirteitä käyttää hyväksi ilman vastaavaa muiden piirteiden käyttöä.

II

Claims (9)

17 91813

1. Mikroprosessoripala varustettuna lukuisilla toiminnallisilla osilla, jotka on kytketty toisiinsa suorittamaan käsittely-operaatioita sekä ensimmäisessä järjestelmässä, missä vaaditaan tiettyjä toiminnallisia kykyjä, että toisessa järjestelmässä, missä vaaditaan mainittuja tiettyjä toiminnallisia kykyjä ja lisäkykyjä, jolloin mainittu pala on varustettu useilla liittimillä mainitun palan piirien kytkemiseksi siihen järjestelmään, missä mainittua palaa on tarkoitus käyttää, tunnettu siitä, että: - ainakin ensimmäinen (ulkoinen nasta 03) mainituista liitti-mistä, joita ei ole kytketty mainittuun ensimmäiseen järjestelmään (kuvio la) mutta jotka on liitetty mainittuun toiseen järjestelmään (kuvio Ib), on liitetty mainitussa palassa toiminnalliseen osaan (12-2), mikä tarjoaa yhden mainituista toiminnallisista lisäkyvyistä; ja < - toinen (ulkoinen nasta 02) mainituista liittimistä, joita ei ole kytketty mainittuun ensimmäiseen järjestelmään, on kytketty vastaanottamaan ohjaussignaali mainitulta toiselta järjestelmältä ja on liitetty mainitussa palassa logiikkayhteensopivuus-elimiin (12-10), jotka on kytketty mainittuihin toiminnallisiin osiin, jolloin mainitut yhteensovituselimet toimivat valikoivasti ensimmäisessä tai toisessa moodissa sen mukaan onko mainittu ohjaussignaali vastaanotettu vai ei/ jolloin mainitussa ensimmäisessä moodissa mainittu ohjaussignaali aikaansaa sen, että mainitut toiminnalliset lisäkyvyt tarjotaan, kun taas toisessa moodissa mainittuja toiminnallisia lisäkykyjä ei tarjota.

2. Patenttivaatimuksen 1 mukainen pala, tunnettu siitä, että mainittu logiikkayhteensovituselin (12-10) on kytketty yhteen mainituista toiminnallisista osista (12-2), mikä tarjoaa sellaiset toiminnalliset lisäkyvyt (MM21), joita ei löydy ensimmäisestä järjestelmästä, jolloin yhteensovituselin, kun 18 91813 mainittu pala on sijoitettu mainittuun ensimmäiseen järjestelmään, toimii siten, että se estää mainitun yhden toiminnallisen osan ja vaikuttaa muihin mainituista osista siten, että ne toimivat mainitussa ensimmäisessä järjestelmässä nopeammin mutta samalla tavalla kuin hitaampi pala, joka alunperin suunniteltiin ensimmäistä järjestelmää varten, ja mainitun palan ollessa sijoitettuna mainittuun toiseen järjestelmään yhteensovituselin toimii siten, että se sallii mainitun yhden toiminnallisen osan ja vaikuttaa muihin mainituista osista siten, että ne toimivat varustettuina mainituilla uusilla toiminnallisilla kyvyillä.

3. Patenttivaatimuksen 2 mukainen pala, tunnettu siitä, että mainittu yksi toiminnallinen osa (12-2) on muistinhallin-taosa virtuaalisten osoitteiden muuttamiseksi fyysisiksi osoitteiksi ja mikä osa tarjoaa suurempialaisen fyysisen osoiteavaruuden.

4. Patenttivaatimuksen 3 mukainen pala, tunnettu siitä, että mainittu muistinhallintaosa (12-2) kytkeytyy mainittuun ensimmäiseen liittimeen (ulkoinen nasta 03) lisäosoitebitin (MM21) vastaanottamiseksi ja kehittämiseksi mainitun lisääntyneen fyysisen osoiteavaruuden järjestämiseksi.

5. Patenttivaatimuksen 2 mukainen pala, tunnettu siitä, että mainittujen toiminnallisten osien mainitut muut osat sisältävät virheenpaljastusosan (12-24) liitettynä mainittuun yhteensovituselimeen (12-2), jolloin mainittu virheenpaljastus-osa toimii ulostulosignaalin (T15E) kehittämiseksi, joka signaali ilmoittaa laittoman haun joko ensimmäisen tai toisen ehtojoukon alaisuudessa, jotka joukot voidaan valita mainitulla yhteensovituselimellä sen järjestelmän mukaisesti, missä mainittua palaa käytetään.

6. Patenttivaatimuksen 5 mukainen pala, tunnettu siitä, että mainittujen toiminnallisten osien mainitut muut osat 19 91813 sisältävät muistinohjausosan (12-4), joka muistinohjausosa on kytketty mainittuun yhteensovituselimeen (12-10) ja yhteen mainituista ulkoisista nastoista (34), joita käytetään estämään ei-käytettävissä olevan .resurssin osoittaminen, jolloin mainittu virheenpaljastusosa (12-24) vaikuttaa mainittuun muistioh-jausosaan siten, että se kehittää signaalit mainitusta virheenpal jastusosasta vastaanotettujen mainittujen ei-käytettävissä olevien resurssien signaalien mukaisesti.

7. Patenttivaatimuksen 5 mukainen pala, tunnettu siitä, että mainittu yhteensovituselin (12-10) sisältää: ylösveto (pull up) -elimet (12-100), jännitelähteen (+V, kuvio 4) ja veräjätoimintaelimet (12-102, 12-104), joilla on ainakin yksi pari sisäänmenoliittimiä ja ulostuloliitin, jolloin yksi mainituista sisäänmenoliittimistä on liitetty mainittuun toiseen ulkoiseen nastaan (02) yhdessä jännitelähteen kanssa mainitun ylösvetoelimen kautta, toisen sisäänmenoliittimistä ollessa kytketty mainitun yhden toiminnallisen osan (12-2) ulostuloon (MM21), ja mainitun ulostuloliittimen ollessa kytkettynä mainittuun virheenpaljastusosaan (12-24), jolloin mainitut veräjätoimintaelimet sallitaan, kun mainittu pala on asennettu mainittuun ensimmäiseen järjestelmään, vaikuttamaan mainittuun virheenpaljastusosaan siten, että se kehittää mainitun ulostulosignaalin vastauksena signaaleihin, jotka edustavat mainittua ensimmäistä ehtojoukkoa ja jolloin mainitut veräjätoimintaelimet estetään, kun mainittu pala on asennettu toiseen järjestelmään, vaikuttamaan mainittuun virheenpaljastusosaan siten, että se kehittää mainitun ulostulosignaalin vastauksena signaaleihin, jotka edustavat mainittua toista ehtojoukkoa.

8. Patenttivaatimuksen 7 mukainen pala, tunnettu siitä, että mainittu yksi toiminnallinen osa (12-2) sisältää summaimen (12-20) ja mainittu ulostulo vastaa mainitun summaimen eniten merkitsevää bittiä (MM21), jolloin mainittu summain on kytketty syöttämään ulostulosignaali (CY3) mainitulle virheenpaljastus- 20 91813 osalle (12-24), jolloin mainitut veräjätoimintaelimet (12-102,12-104), kun ne ovat sallitut, syöttävät mainitun eniten merkitsevän bitin yhdessä mainitun ulostulosignaalin kanssa, mikä edustaa mainittua ensimmäistä ehtojoukkoa, ja jolloin mainitut veräjätoimintaelimet, kun ne ovat estetyt, estävät mainitun eniten merkitsevän bitin syöttämisen, mikä edustaa mainittua toista ehtojoukkoa.

9. Menetelmä integroidun piirin mikroprosessoripalan valmistamiseksi, jonka valmistuksessa käytetään uutta teknologiaa, jolloin mainitulla palalla on uusia toiminnallisia kykyjä, joita voidaan käyttää uudella tavalla suunnitelluissa järjestelmissä, jolla palalla on myös takaisinpäin oleva kiinnitys-yhteensopivuus aiemmin suunnitellun integroidun piirin mikroprosessoripalan kanssa, mikä on suunniteltu käytettäväksi ensimmäisessä tietokonejärjestelmässä, jolla ei ole mainittuja uusia toiminnallisia kykyjä, tunnettu siitä, että mainittuun menetelmään kuuluu vaiheet: - ainakin kahden ulkoisen nastaliittimen (02,03) järjestäminen, joita ei ole käytetty mainitussa aiemmassa järjestelmässä, jotka ovat kytkettävissä järjestelmään, joka on toteutettu hyödyntämään mainittuja uusia toiminnallisia kykyjä; - lukuisien toiminnallisten yksiköiden järjestäminen, jotka on . liitetty keskenään käsittelyoperaatioiden suorittamiseksi, • · jolloin ainakin yksi mainituista yksiköistä (12-20) on valmistettu tarjoamaan uudet toiminnalliset kyvyt; - mainitun yhden toiminnallisen yksikön kytkeminen yhteen (03) mainituista kahdesta ulkoisesta nastaliittimestä; - yhteensovituselimen (12-10) kytkeminen toiseen (02) mainituista ulkoisista nastaliittimistä, mainittuun yhteen toiminnalliseen yksikköön ja toiseen (12-24) mainituista toiminnallisista yksiköistä; ja - mainitun yhteensovituselimen valmistaminen vastaamaan signaa-liehtoon mainitussa toisessa (02) ulkoisessa nastaliittimessä kehittämään estosignaali, kun mainittu pala on asennettu l! 21 91813 mainittuun ensimmäiseen järjestelmään, ilman mitään muutosta mainitussa järjestelmässä, estämään mainitut uudet toiminnot sallien samalla mainittujen toiminnallisten yksiköiden mainitun toisen yksikön muodostavan vastaukset,jotka ovat identtisiä mainittujen aiemmin toteutettujen palojen kanssa käytettäväksi mainitussa ensimmäisessä tietokonejärjestelmässä suuremmalla nopeudella ja tehokkuudella, mikä saavutetaan uudella tekniikalla. 22 91 81 3