FI89757C - Foerfarande Foer in that utfoera I anslutningsutjaemning - Google Patents

Foerfarande Foer in that utfoera I anslutningsutjaemning Download PDF

Info

Publication number
FI89757C
FI89757C FI914746A FI914746A FI89757C FI 89757 C FI89757 C FI 89757C FI 914746 A FI914746 A FI 914746A FI 914746 A FI914746 A FI 914746A FI 89757 C FI89757 C FI 89757C
Authority
FI
Finland
Prior art keywords
information
bits
frame
bytes
liitäntätasauksen
Prior art date
Application number
FI914746A
Other languages
Finnish (fi)
Swedish (sv)
Other versions
FI914746A (en
FI914746A0 (en
FI89757B (en
Inventor
Reino Urala
Jouko Katainen
Bo Loennqvist
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Priority to FI914746 priority Critical
Priority to FI914746A priority patent/FI89757C/en
Publication of FI914746A0 publication Critical patent/FI914746A0/en
Publication of FI914746A publication Critical patent/FI914746A/en
Application granted granted Critical
Publication of FI89757B publication Critical patent/FI89757B/en
Publication of FI89757C publication Critical patent/FI89757C/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking

Description

89757 89757

Menetelmä liitäntätasauksen suorittamiseksi Tämän keksinnön kohteena on menetelmä liitäntätasauksen suorittamiseksi kehysmapituksen yhteydessä ke-5 hyksen muodostuessa kiinteästä lukumäärästä vakiopituisia tavuja. A method for performing liitäntätasauksen present invention relates to a method for performing connection liitäntätasauksen kehysmapituksen kb-5 frame in the formation of a fixed number of bytes of fixed length.

Keksinnön menetelmä soveltuu esimerkiksi liitäntätasauksen suorittamiseen esimerkiksi mapitettaessa 139 264 kbit/s plesiokroninen informaatiosignaali SDHrn (Synch-10 ronous Digital Hierarchy) VC-4 konttiin. The method of the invention is suitable, for example, to carry out, for example, liitäntätasauksen mapitettaessa 139 264 kbit / s plesiochronous information signal SDHrn (Synch-10 ronous Digital Hierarchy) the VC-4 container. Tunnettu menetelmä käsittää yhdeksän mapitustavaltaan keskenään identtistä riviä, jotka puolestaan muodostuvat yhden tavun pituisesta reittiotsikosta (PÖH), kahdestakymmenestä 12 tavun pituisesta informaatiobittiryhmästä (96 I) ja kunkin ryhmän 15 alkuun sijoitetusta tavusta (W,X,Y,Z) informaatio- (I), täyte- (R), otsikko- (0), liitäntätasausmahdollisuus- (S) ja liitäntätasauksen kontrollibittejä (C) varten. The known method comprises nine mapitustavaltaan mutually identical rows, which in turn consist of one byte of a path (POH), the twenty-length 12-byte information bit group (96 L), and 15 to the top of each group placed in a byte (W, X, Y, Z) of the information (I) , fillers (R), the header (0), liitäntätasausmahdollisuus- (S) and liitäntätasauksen control bits (C). Kaavio-kuva tällaisen tavanomaisen SDH-hierarkian mukaisen kehyksen informaatio-osan eli niin sanotun VC-4 kontin yhdestä 20 rivistä on esitetty kuviossa 1. Scheme image of such frame according to the conventional SDH hierarchy information part, the so-called VC-4 container 20 from one row are shown in Figure 1.

Kuvioon 1 liittyvistä merkinnöistä havaitaan, että tavuun Z on sisällytetty tasausmahdollisuusbitti S, joka liitäntätasauksen tarpeesta riippuen on joko informaatio-bitti tai informaatiota sisältämätön täytebitti. indications relating to Figure 1 shows that the Z byte is a justification opportunity bit included in S, depending on the need liitäntätasauksen is either an information bit or a stuff bit containing information. Tarve 25 liitäntätasauksen käyttämiseen syntyy silloin, kun sisään-tulevan informaatiosignaalin nopeus poikkeaa nominaaliar-vostaan jossain määrin, esimerkiksi ylöspäin, jolloin ma-pitusta suorittavan yksikön puskuriin pyrkii kerääntymään bittejä, joita ei ennätetä mapittaa. The need for the use of 25 liitäntätasauksen generated when the in-coming information signal is different from the speed-nominaaliar vostaan ​​to some extent, for example up to carry out a buffer ma-pitusta unit tends to collect bits, which shall not come mapped. Tällöin liitäntäta-30 sausbitin käyttö mahdollistaa tämän puskurin purkamisen tavanomaista hivenen suuremmalla nopeudella, jolloin puskurin täyttöaste kyetään pitämään mahdollisimman vakiona. In this case, the connections of-30 sausbitin allows the normal unloading buffer slightly higher rate, wherein the buffer occupancy can be kept as constant as possible. Nykyisen SDH-standardin mukaisessa mapituksessa nominaa-linopeus 139 264 kbit/s merkitsee sitä, että VC-4 kontin 35 yhdeksän rivin tavuista Z kaksi sisältää informaatiobitin 2 f, - 7 zn -- / v , loppujen seitsemän ollessa informaatiota sisältämättömiä bittejä. according to the mapping of the current SDH standard nominaa-linopeus 139 264 kbit / s means that the VC-4 container 35, nine bytes of row two Z includes information bits f 2 - 7 Zn - / V, after seven bits of information bearing. Siten, jos sisääntulevan informaatiosignaalin nopeus on nominaaliarvonsa yläpuolella on kehyksessä seitsemän bittipaikkaa, joihin voidaan sisällyttää informaa-5 tiota. Thus, if the incoming information signal speed is above the nominal value is a frame bit position seven, which may be included in the Inform-5 reaction. Jos sisääntulevan informaatiosignaalin nopeus on alle nominaaliarvonsa, niin kehyksestä voidaan liitäntä-tasausmahdollisuusbittejä hyväksikäyttäen poistaa kaksi informaatiobittiä ja korvata ne informaatiota sisältämättömillä biteillä. If the incoming information rate of the signal is less than the nominal value, the frame may be connection-justification opportunity bits by using two information bits are removed and replaced with the information bearing bits.

10 Ongelmaksi standardin mukaisessa VC-4 mapituksessa kuitenkin muodostuu juuri liitäntätasausmahdollisuusbit-tien käyttö. 10 A problem in the standard mapping of the VC-4, however, consists precisely of use liitäntätasausmahdollisuusbit road. Signaalin suuresta nopeudesta, noin 140 mega-bittiä/s, johtuen liitäntätasausmahdollisuusbittien käyttö edellyttää erittäin nopeita tai komplisoituja piiriratkai-15 suja tällaisen bittipohjaisen tasauksen suorittamiseen varsinkin kun SDH on muutoin tavupohjäinen. the high speed signal of about 140 mega bits / s due to the use of the interface justification opportunity bits requires very fast or piiriratkai-15 The complicated solutions to carry out such a bit-based equalization, particularly when the SDH otherwise tavupohjäinen.

Esillä olevan keksinnön tavoitteena onkin esittää uusi menetelmä liitäntätasauksen suorittamiseksi, jonka menetelmän avulla yllämainittu ongelma poistuu ja liitän-20 tätasaus kyetään suorittamaan huomattavasti yksinkertaisemman laitteiston avulla. The aim of the present invention is to provide a new method for performing liitäntätasauksen, a method of the above-mentioned problem is eliminated and Conn-20 tätasaus able to perform a much simpler hardware. Tähän päästään keksinnön mukaisen menetelmän avulla, jolle on tunnusomaista, että lii-täntätasausta varten yksi tai useampia kehyksen tavuista varataan tasausmahdollisuustavuiksi (Z), jotka tasaustar-25 peesta riippuen sisältävät joko informaatiobittejä (I) tai informaatiota sisältämättömiä täytebittejä. This is achieved by the method according to the invention, which is characterized in that for LH-täntätasausta one or more frames of bytes allocated to tasausmahdollisuustavuiksi (Z) tasaustar 25 depending peesta contain either information bits (I), or a filler-free information bits. Edullisesti tasausmahdollisuustavuja sijoitetaan yksi kuhunkin riviin. Preferably tasausmahdollisuustavuja placed one in each row. Sovellettaessa keksinnön mukaista menetelmää 139264 kbit/s plesiokronisen informaatiosignaalin mapitukseen, on kek-. When applying the method according to the invention 139 264 kbit / s plesiochronous information signal mapping is inventive. 30 sinnölle tunnusomaista, että kehyksen kussakin rivissä yksi alkutavuista varataan kokonaan tasausmahdollisuus-tavuksi (Z), joka tasaustarpeesta riippuen sisältää joko informaatiobittejä (I) tai informaatiota sisältämättömiä täytebittejä, jolloin nominaalinopeudella kehyksessä seit-. 30 sinnölle characterized in that one frame each row is reserved for initial syllables fully-justification opportunity bytes (Z), depending on the need for justification, contains either information bits (I), or a filler-free information bits, wherein the frame nominaalinopeudella seven. 35 semän rivin tasausmahdollisuustavut (Z) sisältävät infor- i 3 maatio-bittejä ja kahden rivin liitäntätasausmahdollisuus-tavut (Z) sisältävät informaatiota sisältämättömiä bittejä. 35 Seman tasausmahdollisuustavut line (Z) containing an information for 3-mation bits and two rows of connection justification opportunity bytes (Z) containing the information bearing bits.

Seuraavassa keksinnön mukaista menetelmää kuvataan 5 yksityiskohtaisemmin yhden esimerkinomaisen suoritusmuodon yhteydessä viitaten oheiseen piirustukseen, jossa kuvio 1 esittää STM-1 kehyksen VC-4 kontin yhden rivin tekniikan tason mukaisen mapituskaavion, kuvio 2 esittää kuvion 1 mukaisen rivin keksinnön 10 mukaisesti mapitettuna ja kuvio 3 esittää liitäntätasausmahdollisuustavujen sijoittumisen VC-4 kontteihin. In the following the method according to the invention are described in 5 detail with reference to the context of one exemplary embodiment of the accompanying drawing, in which Figure 1 shows a mapituskaavion of the STM-1 frame of the VC-4 container of one row to the prior art, Figure 2 shows a line according to one of the invention of Figure 10 mapped in accordance with and Figure 3 shows a liitäntätasausmahdollisuustavujen positioning of the VC-4 containers.

Kuvio 2 esittää keksinnön mukaisen menetelmän sovellutuksen 140 megabittiä/sekunnissa plesiokronisen in-15 formaatiosignaalin mapituksesta STM-1 kehyksen VC-4 kontin yhteen riviin. Figure 2 shows an STM-1 frame of the VC-4 container in one row, the method according to the embodiment of 140 megabits / second plesiochronous in-mapping data information 15 of the invention. Tämä kaaviokuva osoittaa, että mapitustapa vastaa kaaviolliselta rakenteeltaan täysin kuviossa 1 esitettyä tunnettua ratkaisua. This graph shows that the corresponding map to the schematic structure of a well-known solution illustrated in Figure 1. Ainoa ero on siinä, että tavut Z on nyt kokonaisuudessaan varattu liitäntätasausmahdolli-20 suusbiteille S, kun tunnetussa kuvion 1 mukaisessa tapauksessa tavun Z biteistä kuusi oli varattu informaatiobi-teiksi I ja ainoastaan yksi liitäntätasausmahdollisuusbi-tiksi S. The only difference is that the bytes Z is now entirely reserved liitäntätasausmahdolli suusbiteille S-20, while in the known case according to Figure 1 byte Z of reserved bits in the six-informaatiobi teiksi I and only one liitäntätasausmahdollisuusbi-Tiksi S.

Kuviossa 3 on esitetty, kuinka liitäntätasausmah-— 25 dollisuustavua sovelletaan informaatiosignaalin mapituk- seen VC-4 konttiin. Figure 3 shows how the liitäntätasausmah-- 25 dollisuustavua applied to the information signal mapituk- of the VC-4 container. Kuvio 3 esittää kontin täytön nominaa-linopeustapauksessa, jolloin varjostetut Z-tavut ovat informaatiota sisältäviä tavuja ja varjostamattomat eli val-koiset Z-tavut ovat informaatiota sisältämättömiä täyteta-.30 vuja. Figure 3 shows the container-filling nominaa linopeustapauksessa, wherein Z shaded bytes are bytes and the unshaded a val-soluble information containing the Z bytes are information-free met-.30 bytes. Informaatiota sisältäviä tavuja on tällöin sijoitettu seitsemäään riviin yhdeksästä VC-4 kontin rivistä ja kahteen riviin on sijoitettu tavut Z, jotka on täytetty informaatiota sisältämättömillä biteillä. The information-containing bytes is then placed in nine rows of the seven VC-4 container row and in two rows disposed bytes of Z, which is filled with information bearing bits. Nämä kaksi riviä ovat kuvion 3 esimerkissä kolmas ja kahdeksas rivi. These two lines of the third and eighth row of the example of Figure 3. Kuten 35 kuvioista 2 ja 3 ilmenee, keksinnön mukaisessa menetelmäs- 4 r 7 7:7 sä tasauksia ei tehdä enää biteittäin vaan tavupohjaises-ti. 35, as 2 and 3 show the figures, a method according to the invention, r 4 7 7 7 The weather alignments no longer make a bit by bit but tavupohjaises-ti. Näin menetelmän käytännön toteutus yksinkertaistuu aivan merkittävästi. Thus, the practical implementation of the method is simplified very significantly. Kuten kuviosta 2 ilmenee, tavuissa X esiintyvät C-bitit ilmaisevat edelleen tasauksen käytön. As shown in Figure 2, the bytes of the X-existing in the C bits further indicate the use of the alignment. C 5 =0 ilmaisee, että Z kyseisellä rivillä on informaatiota- vu, ja C = 1 ilmaisee, että Z on informaatiota sisältämätön tavu. C 5 = 0 indicates that row that Z is informaatiota- vu, and C = 1 indicates that Z is a byte containing the information.

Kuviossa 2 esitetyn kaltainen mapitus on huomattavasti yksinkertaisempi toteuttaa itse laitteeseen kuin 10 kuviossa 1 esitetyn kaltainen mapitus. such as the mapping shown in Figure 2 is much simpler to implement than the device itself mapping 10 as shown in Figure 1. Tavupohjäiseen CMOS-logiikkaan ei tarvita lainkaan bittejä pyörittelevää toimintoa, joka siirtää tavurajoja sitä mukaan kun tasaus-bittejä käytetään. Byte mode CMOS logic does not require any bits roll their function which switches the tavurajoja by the equalization bits are used. Nyt informaatio on aina kokonaisina tavuina. Now, the information is always a whole bytes. Yksinkertaisempi toteutus merkitsee myös varmem-15 paa toimintaa ja halvempaa ratkaisua. A simpler implementation also means more secure PAA-15 activity and less expensive solution. Tasauksen aiheuttama värinä ennen suodatusta tosin kasvaa kuvion 2 mukaista mapitustapaa käytettäessä kahdeksankertaiseksi verrattuna kuvion 1 mapitustapaan, koska tasausbitit esiintyvät nyt kahdeksan bitin tavuina yksittäisten bittien sijasta, mut-20 ta koska tasaustaajuudeksi tulee 16 kHz ± Δ, tulee värinä tehokkaasti suodatetuksi desynkronisaattorin vaihelukossa. the vibration caused by the alignment before filtration has to grow mapitustapaa of Figure 2 mapitustapaan used compared to eight times in Figure 1, since the stuffing bits now occur in eight-bit bytes, instead of individual bits, mut-20 used as tasaustaajuudeksi will be 16 kHz ± Δ, must vibrate effectively filtered by the desynchronizer PLL. Kun desynkronisaattorissa joudutaan sitäpaitsi joka tapauksessa hoitamaan osoittimien aiheuttamat 24 UI:n vaihe-hypyt ei myöskään datapuskurien pituuksille tule uusia • 25 vaatimuksia. When desynchronizer have to be, moreover, in any case, to treat indicators caused 24 UI phase jumps are also not going to the lengths of data buffers 25 • new requirements.

Yllä keksinnön mukaista menetelmää liitäntätasauk-sen suorittamiseksi on havainnollistettu yhden esimerkinomaisen suoritusmuodon yhteydessä. The method of the invention liitäntätasauk-carrying it out is illustrated in connection with one exemplary embodiment. On kuitenkin ymmärrettävää, että tällaista menetelmää liitäntätasauksen suo-. It will be understood, however, that such a method liitäntätasauksen salt. 30 rittamiseksi kuvatulla tavalla tavupohjäisenä, voidaan soveltaa moniin muihinkin mapitussovellutuksiin, joissa suuret nopeudet aiheuttavat ongelmia liitäntätasauksen aikaansaannissa bittipohjaisena. 30, as described in execution of the byte mode can be applied to many other mapitussovellutuksiin, where high speeds, problems arise at the time of access liitäntätasauksen bittipohjaisena.

i i

Claims (3)

1. Menetelmä liitäntätasauksen suorittamiseksi ke-hysmapituksen yhteydessä kehyksen muodostuessa kiinteästä 5 lukumäärästä vakiopituisia tavuja, tunnettu siitä, että liitäntätasausta varten yksi tai useampia kehyksen tavuista varataan tasausmahdollisuustavuiksi (Z), jotka tasaustarpeesta riippuen sisältävät joko informaa-tiobittejä (I) tai informaatiota sisältämättömiä täytebit-10 tejä. 1. A method for performing liitäntätasauksen context kb-hysmapituksen frame being formed from solid 5 number of bytes of fixed length, characterized in that the interface bonding one or more frames of bytes allocated to tasausmahdollisuustavuiksi (Z), depending on the need for justification, contain either the INFORM information bits (I) or information bearing täytebit- 10 elements.
2. Patenttivaatimuksen 1 mukainen menetelmä kehyksen muodostuessa joukosta mapitustavaltaan keskenään identtisiä rivejä, tunnettu siitä, että tasaus-mahdollisuustavuja (Z) sijoitetaan yksi kuhunkin riviin. 2. The method according to claim 1 frame is formed mapitustavaltaan totally identical to each other rows, characterized in that the equalization mahdollisuustavuja (Z) are placed one in each row.
3. Menetelmä liitäntätasauksen suorittamiseksi ma pitettaessa 139 264 kbit/s plesiokroninen informaatiosig-naali SDHsn (Synchronous Digital Hierarchy) VC-4 konttiin, joka käsittää yhdeksän mapitustavaltaan keskenään identtistä riviä, jotka puolestaan muodostuvat yhden tavun pi-20 tuisesta reittiotsikosta (PÖH), kahdestakymmenestä 12 ta vun pituisesta informaatiobittiryhmästä (96 I) ja kunkin ryhmän alkuun sijoitetusta tavusta (W,X,Y,Z) informaatio-(I), täyte- (R), otsikko- (O), liitäntätasausmahdollisuus-(S) ja liitäntätasauksen kontrollibittejä (C) varten, 25 tunnettu siitä, että kehyksen kussakin rivissä yksi alkutavuista varataan kokonaan tasausmahdollisuusta-vuksi (Z), joka tasaustarpeesta riippuen sisältää joko informaatiobittejä (I) tai informaatiota sisältämättömiä täytebittejä, jolloin nominaalinopeudella kehyksessä seit-30 semän rivin tasausmahdollisuustavut (Z) sisältävät infor maatiobittejä ja kahden rivin liitäntätasausmahdollisuu 3. The method of performing liitäntätasauksen ma pitettaessa 139 264 kbit / s plesiochronous signal informaatiosig-SDHsn (Synchronous Digital Hierarchy), a VC-4 container, which comprises nine mapitustavaltaan mutually identical rows, which in turn consist of one byte through 20-quality cast of a path (POH), twenty- 12-length information bit group of side (96 L), and the top of each group placed in a byte (W, X, Y, Z) of the information (I), the filler (R), the header (O) liitäntätasausmahdollisuus- (S), and control bits liitäntätasauksen (C), 25 characterized in that the frame in each row one initial syllables is reserved for completely tasausmahdollisuusta-vuksi (Z), depending on the need for justification, contains either information bits (I) or information-free padding bits, wherein nominaalinopeudella frame seventeen-30 Seman line tasausmahdollisuustavut (Z) containing informal and two bits from the line liitäntätasausmahdollisuu s-tavut (Z) sisältävät informaatiota sisältämättömiä bittejä. p-bytes (Z) containing the information bearing bits. ' . '. t t
FI914746A 1991-10-08 1991-10-08 Foerfarande Foer in that utfoera I anslutningsutjaemning FI89757C (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FI914746 1991-10-08
FI914746A FI89757C (en) 1991-10-08 1991-10-08 Foerfarande Foer in that utfoera I anslutningsutjaemning

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FI914746A FI89757C (en) 1991-10-08 1991-10-08 Foerfarande Foer in that utfoera I anslutningsutjaemning
FR9211809A FR2684825B1 (en) 1991-10-08 1992-10-06 Method justification.
DE19924233805 DE4233805B4 (en) 1991-10-08 1992-10-07 Margin alignment method
GB9221191A GB2260469B (en) 1991-10-08 1992-10-08 Justification method

Publications (4)

Publication Number Publication Date
FI914746A0 FI914746A0 (en) 1991-10-08
FI914746A FI914746A (en) 1993-04-09
FI89757B FI89757B (en) 1993-07-30
FI89757C true FI89757C (en) 1993-11-10

Family

ID=8533257

Family Applications (1)

Application Number Title Priority Date Filing Date
FI914746A FI89757C (en) 1991-10-08 1991-10-08 Foerfarande Foer in that utfoera I anslutningsutjaemning

Country Status (4)

Country Link
DE (1) DE4233805B4 (en)
FI (1) FI89757C (en)
FR (1) FR2684825B1 (en)
GB (1) GB2260469B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI90485C (en) * 1992-06-03 1999-08-11 Nokia Telecommunications Oy Method for unloading and to form the frame structures containing pointers
GB2277235B (en) * 1993-04-14 1998-01-07 Plessey Telecomm Apparatus and method for the digital transmission of data
DK133395A (en) * 1995-11-24 1997-05-25 Dsc Communications As Data transmission system for transmitting a large number of telephone channels and process related
US6584118B1 (en) 1998-08-27 2003-06-24 Nortel Networks Limited Payload mapping in synchronous networks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3931473A (en) * 1974-09-03 1976-01-06 Trw Inc. Digital multiplexer system
US4095053A (en) * 1977-09-01 1978-06-13 Bell Telephone Laboratories, Incorporated Quasi-pulse stuffing synchronization
US4807221A (en) * 1984-11-27 1989-02-21 Siemens Aktiengesellschaft Digital signal multiplex device
US5214643A (en) * 1988-05-11 1993-05-25 Siemens Aktiengesellschaft Method for inserting an asynchronous 139,264 kbit/s signal into a 155,520 kbit/s signal
DE4018687C2 (en) * 1989-07-18 1991-10-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
GB9012436D0 (en) * 1990-06-04 1990-07-25 Plessey Telecomm Sdh rejustification
DE4110933A1 (en) * 1991-04-04 1992-10-08 Philips Patentverwaltung Transmission system for the synchronous digital hierarchy

Also Published As

Publication number Publication date
DE4233805B4 (en) 2004-12-02
DE4233805A1 (en) 1993-04-15
GB9221191D0 (en) 1992-11-25
FI914746D0 (en)
FI914746A0 (en) 1991-10-08
FR2684825A1 (en) 1993-06-11
FI914746A (en) 1993-04-09
FI89757B (en) 1993-07-30
GB2260469B (en) 1996-05-22
FR2684825B1 (en) 1994-10-21
GB2260469A (en) 1993-04-14

Similar Documents

Publication Publication Date Title
US7002986B1 (en) Mapping arbitrary signals into SONET
US7583697B2 (en) Method and device for transmitting low speed signals in optical transport system
US5675585A (en) Method and system for interleaving and deinterleaving SDH frames
RU2395907C2 (en) Method and device designed for transfer of client level signal via optical network of data transfer (otn)
US7961755B2 (en) Efficient transport of TDM services over packet networks
US5461622A (en) Method and apparatus for using SONET overheat to align multiple inverse multiplexed data streams
US7167442B2 (en) Hitless protection switching
ES2376470T3 (en) A method of implementation of a short traffic signal transmitted in an optical transportation network.
US7769051B2 (en) Optical transmission network with asynchronous mapping and demapping and digital wrapper frame for the same
JP3429308B2 (en) How to decompose and assembling a frame structure that includes pointers
US5343476A (en) Transmission system for the synchronous digital hierarchy
US7586921B2 (en) Method of transmitting synchronous transport modules via a synchronous transport network
EP0529012B1 (en) Method of and circuit for synchronizing data
ES2323970T3 (en) Procedure and device for the transmission of low-speed traffic signs in an optical transmission network.
EP2037604B1 (en) Method and apparatus for synchronous cross-connect switching in optical transport network
US8699886B2 (en) Externally synchronized optical transport network systems and associated methods
US20180123726A1 (en) Method and apparatus for mapping and de-mapping in an optical transport network
US7602814B2 (en) Systems and methods for mapping and multiplexing wider clock tolerance signals in optical transport network transponders and multiplexers
DE60213430T2 (en) Stm-1 to stm-64 sdh / sonet frame adapter with data multiplexes from a series of configurable i / o ports
US20020131408A1 (en) Apparatus and methods for circuit emulation of a point-to-point protocol operating over a multi-packet label switching network
JP2007096822A (en) Signal multiplxer and its stuff control method
CA2276948C (en) Concatenation of containers in synchronous digital hierarchy network
CA2062849C (en) Transmission system for the synchronous digital hierarchy
EP1253734B1 (en) Data transmission in an SDH network
CA2435798C (en) Method and apparatus for tunnelling data in a network

Legal Events

Date Code Title Description
FG Patent granted

Owner name: NOKIA TELECOMMUNICATIONS OY

HC Name/ company changed in application

Owner name: NOKIA TELECOMMUNICATIONS OY

BB Publication of examined application
PC Transfer of assignment of patent

Owner name: ERICSSON AB

Free format text: ERICSSON AB