FI87292B - Anordning foer alstrande av ljusstyrkenivaoer hos en displayruta. - Google Patents

Anordning foer alstrande av ljusstyrkenivaoer hos en displayruta. Download PDF

Info

Publication number
FI87292B
FI87292B FI884937A FI884937A FI87292B FI 87292 B FI87292 B FI 87292B FI 884937 A FI884937 A FI 884937A FI 884937 A FI884937 A FI 884937A FI 87292 B FI87292 B FI 87292B
Authority
FI
Finland
Prior art keywords
screen
voltage
clock
rectangle
memory
Prior art date
Application number
FI884937A
Other languages
English (en)
Finnish (fi)
Other versions
FI87292C (sv
FI884937A (fi
FI884937A0 (fi
Inventor
Jean Dieudonne
Didier Verslype
Original Assignee
Thomson Csf
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Csf filed Critical Thomson Csf
Publication of FI884937A0 publication Critical patent/FI884937A0/fi
Publication of FI884937A publication Critical patent/FI884937A/fi
Publication of FI87292B publication Critical patent/FI87292B/fi
Application granted granted Critical
Publication of FI87292C publication Critical patent/FI87292C/sv

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/06—Passive matrix structure, i.e. with direct application of both column and row voltages to the light emitting or modulating elements, other than LCD or OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Claims (7)

1. Anordning för alstring av briljansniväer pä en bildskärm, vilken omfattar en konversionsanordning (10, 5 11) för särskild omvandling av binära koder tili diskreta styrspänningar, vilka mätäs tili skärmelementen och säle-des alstrar briljansniväer, kännetecknad där-av, att transformatorn omfattar en asynkronisk klocka (11), vilken tilläter alstring av styrspänningar sä, att 10 briljansniväerna ligger jämnt fördelade över luminensomrä-det.
2. Anordning enligt patentkravet 1, kännetecknad därav, att skärmen är indelad i Z rektang-lar, av vilka var och en identifieras i tur och ordning, 15 och att den asynkroniska klockanordningen (11) omfattar en anordning (12, 20) för alstring av styrspänningar beroende pä ifrägavarande rektangels ordning, och säledes möjliggör en statisk korrigering av homogenitetsfel pä skärmen.
3. Anordning enligt patentkravet 1, k ä n n e -20 tecknad därav, att den ytterligare omfattar kod- omvandlare (17) för mottagning av binära koder, vilka in-nehäller information om önskad briljansnivA och information, som representerar en zon av ifrägavarande skärm, varvid dessa kodomvandlare (17) avger binära koder, som 25 förs in i transformatorn (10, 11), och tilläter säledes en dynamisk korrigering av skärmens homogenitetsfel.
4. Anordning enligt nägot av patentkraven 1-3, väri transformatorn (10, 11) omfattar en kodspännings- omvandlare (10), som omfattar: 30. räknare (21); M spänningsgeneratorer (22), vilka pä motsvarande sätt är kopplade tili M räknarnas (21) utgäng; varvid M n-bit binära koder samtidigt och pä motsvarande sätt förs in i M räknare (21), varvid varje räkna-35 re (21) emitterar en puis vid den x:te puisen, som avgi- 87292 18 vits av den asynkroniska klockanordningens (11) utgäng, varvid x är ett heltal, som motsvarar speciellt den binära kod som förts in i räknaren (21), varvid puisen sänds till en generator (22) kopplad till räknaren (21) och förorsa-5 kar alstring av en styrspänning, varvid nämnda M binära kod omvandlas till M styrspänningar, varvid nämnda anord-ning är kännetecknad därav, att den asynkroniska klockanordningen (11) omfattar en klocka (14); 10 ett minne (12); en adresseringsenhet (16) för minnet (12), vilken är kopplad till klockan (14); ett skiftregister (13) med X ställen pä klockfrek-vensen (14) och vars ingäng är kopplad till minnet (12); 15 en "OCH"-grind (15), vars ingängar är kopplade till nämnda registers utgäng och nämnda klocka; varvid adresseringskretsen (16) sänder kommandon pä klock-frekvensen (14) för successiv avläsning av de binära ko-derna i minnet (12), varvid dessa binära koder avges i 20 form av bitserier tili skiftregistret (13), varvid nämnda register (13) skiftas pä klockfrekvensen (14), varvid re-gistret (13) och klockan (14) är kopplade till en OCH-grind (15), varvid denna grind (15), beroende pä värdet av informationen som erhälls frän skiftregistret (13), förmär 25 avgiva en puis, som bildar en utgängssginal frän den asynkroniska anordningen (11).
5. Anordning enligt patentkravet 2 och 4, kännetecknad därav, att nämnda anordning (12, 20) för alstring av styrspänningar, som beror pä ifrägavarande 30 rektangel, omfattar minnet (12) och en ingäng (20) i ad-resseringsenheten (16), varvid minnet innehäller en serie binära koder, varvid var och en av dessa serier motsvarar en viss rektangel, varvid nämnda ingäng (20) medför ord-ning av en rektangel för vai av en serie som motsvarar 35 ifrägavarande rektangel, varvid nämnda serie bildar de 19 R 7 2 9 9 binära koderna som avges till skiftregistret (13) och de-finierar den asynkroniska klockans (11) signalpulsföljd.
6. Anordning enligt patentkravet 3 och 4, kanne tecknad därav, att kodomvandlarna (17) bestär 5 av M enheter (17), vilka pä motsvarande sätt är kopplade till M räknarnas (21) ingängar, varvid var och en omfattar ett minne (18) och en motsvarande adresseringskrets (19), varvid var och en av dessa enheter (17): mottager nämnda information pä önskad briljansnivä i form av (n-p) bit -10 dä 0<p<n - och nämnda information representerar zonen av ifrägavarande skärm i form av p bit; avger n bits, som bildar nämnda binära kod, till räknaren (21) kopplad till ifrägavarande enhet (17).
7. Anordning enligt patentkravet 5 och 6, k ä n -15 netecknad därav, att den samtidigt omfattar en anordning (12, 20) för alstring av styrspänningar som en funktion av ifrägavarande rektangel och kodomvandlare (17), och möjliggör säledes en kombination av statisk och dynamisk korrigering av skärmens homogenitetsfel, varvid 20 var och en rektangel är indelad i 2P subrektanglar, som var och en omfattar nämnda zon av ifrägavarande skärm för dynamisk korrigering.
FI884937A 1987-10-30 1988-10-26 Anordning för alstrande av ljusstyrkenivåer hos en displayruta FI87292C (sv)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8715058A FR2622724B1 (fr) 1987-10-30 1987-10-30 Dispositif de generation de niveaux de brillance sur un ecran de visualisation
FR8715058 1987-10-30

Publications (4)

Publication Number Publication Date
FI884937A0 FI884937A0 (fi) 1988-10-26
FI884937A FI884937A (fi) 1989-05-01
FI87292B true FI87292B (fi) 1992-08-31
FI87292C FI87292C (sv) 1992-12-10

Family

ID=9356337

Family Applications (1)

Application Number Title Priority Date Filing Date
FI884937A FI87292C (sv) 1987-10-30 1988-10-26 Anordning för alstrande av ljusstyrkenivåer hos en displayruta

Country Status (5)

Country Link
US (1) US5030947A (sv)
JP (1) JPH01147595A (sv)
DE (1) DE3836789A1 (sv)
FI (1) FI87292C (sv)
FR (1) FR2622724B1 (sv)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2633764B1 (fr) * 1988-06-29 1991-02-15 Commissariat Energie Atomique Procede et dispositif de commande d'un ecran matriciel affichant des niveaux de gris
JP2720607B2 (ja) * 1990-03-02 1998-03-04 株式会社日立製作所 表示装置、階調表示方法及び駆動回路
JP2774680B2 (ja) * 1990-08-21 1998-07-09 キヤノン株式会社 ズームレンズ
US5206633A (en) * 1991-08-19 1993-04-27 International Business Machines Corp. Self calibrating brightness controls for digitally operated liquid crystal display system
US5245326A (en) * 1991-08-19 1993-09-14 International Business Machines Corp. Calibration apparatus for brightness controls of digitally operated liquid crystal display system
US5495287A (en) 1992-02-26 1996-02-27 Hitachi, Ltd. Multiple-tone display system
FR2691568B1 (fr) * 1992-05-21 1996-12-13 Commissariat Energie Atomique Procede d'affichage de differents niveaux de gris et systeme de mise en óoeuvre de ce procede.
DE4432065A1 (de) * 1994-09-09 1996-03-14 Lueder Ernst Verfahren und Schaltungsanordnung zur Wandlung eines digitalen Datenwortes mit N Bit in einen analogen Spannungswert
JP3418676B2 (ja) * 1998-04-13 2003-06-23 シャープ株式会社 液晶駆動回路
JP4828338B2 (ja) 2005-09-14 2011-11-30 株式会社リコー 画像処理装置およびプログラム
CN102667899A (zh) * 2009-11-27 2012-09-12 佳能株式会社 图像显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020280A (en) * 1973-02-21 1977-04-26 Ryuichi Kaneko Pulse width luminance modulation system for a DC gas discharge display panel
GB2006569A (en) * 1977-10-07 1979-05-02 Hitachi Ltd A flat panel image display system
NL7903515A (nl) * 1979-05-04 1980-11-06 Philips Nv Modulatorschakeling voor een matrixweergeefinrichting.
DE3026392C2 (de) * 1980-02-26 1985-08-22 Sharp K.K., Osaka Anzeigevorrichtung mit einem elektrolumineszenten Dünnschichtelement zur Bilddarstellung
GB2109976B (en) * 1981-10-19 1986-06-18 Texas Instruments Ltd Display apparatus
US4661809A (en) * 1982-05-05 1987-04-28 Litton Systems, Inc. Magneto-optic chip with gray-scale capability
EP0106550B1 (en) * 1982-09-21 1989-04-12 Fujitsu Limited Method of driving a matrix type display
EP0106386A3 (de) * 1982-09-23 1985-03-13 BBC Brown Boveri AG Verfahren zur Ansteuerung einer multiplexierbaren, bistabilen Flüssigkristallanzeige
US4554539A (en) * 1982-11-08 1985-11-19 Rockwell International Corporation Driver circuit for an electroluminescent matrix-addressed display
JPS59181880A (ja) * 1983-03-31 1984-10-16 Toshiba Electric Equip Corp 映像表示装置
US4531160A (en) * 1983-05-03 1985-07-23 Itek Corporation Display processor system and method
US4631576A (en) * 1984-11-13 1986-12-23 Hazeltine Corporation Nonuniformity correction system for color CRT display
US4698685A (en) * 1986-05-28 1987-10-06 Rca Corporation Apparatus and method for correcting CCD pixel nonuniformities

Also Published As

Publication number Publication date
FI87292C (sv) 1992-12-10
FI884937A (fi) 1989-05-01
DE3836789A1 (de) 1989-05-11
JPH01147595A (ja) 1989-06-09
FR2622724B1 (fr) 1993-02-12
FR2622724A1 (fr) 1989-05-05
FI884937A0 (fi) 1988-10-26
US5030947A (en) 1991-07-09

Similar Documents

Publication Publication Date Title
FI87292B (fi) Anordning foer alstrande av ljusstyrkenivaoer hos en displayruta.
KR100417450B1 (ko) 연속적으로동작하는디지털메모리의특정라인에대한점프형어드레싱장치
US4862347A (en) System for simulating memory arrays in a logic simulation machine
EP0474275B1 (en) Automatic test equipment system using pin slice architecture
US4769632A (en) Color graphics control system
CN1638263B (zh) 具有改善的信号纯度的高分辨率合成器
KR980012968A (ko) 정적 램을 이용한 길쌈인터리버의 구조
EP0118978A3 (en) Address sequencer for pattern processing system
US5375091A (en) Method and apparatus for memory dynamic burn-in and test
US7010732B2 (en) Built-in test support for an integrated circuit
EP0294759A2 (en) Timing generator for producing a multiplicity of timing signals
KR970003524B1 (ko) Lsi/vlsi 검사 시스템용 분산 의사 무작위 순차 제어 시스템
KR100239739B1 (ko) 반도체 메모리 시험방법 및 그 방법의 실시장치
US6720811B2 (en) Semiconductor device with delay correction function
KR970029836A (ko) 반도체기억장치 및 그의 액세스방법
US4149264A (en) CRT display apparatus of raster scanning type
US5029171A (en) Test vector generation system
US5408476A (en) One bit error correction method having actual data reproduction function
KR19990088211A (ko) 메모리디바이스시험장치및데이터선택회로
US4414666A (en) Error checking and correcting apparatus
US20070260955A1 (en) Test auxiliary device in a memory module
KR0181349B1 (ko) 반도체 집적회로장치
EP0307549B1 (en) Memory test pattern generator
US11942172B2 (en) Chip having debug function and chip debugging method
US7742598B2 (en) Shrinking key generator for parallel process

Legal Events

Date Code Title Description
MM Patent lapsed
MM Patent lapsed

Owner name: THOMSON-CSF