FI87032C - Interpolerande pll-frekvenssyntetiserare - Google Patents
Interpolerande pll-frekvenssyntetiserare Download PDFInfo
- Publication number
- FI87032C FI87032C FI900303A FI900303A FI87032C FI 87032 C FI87032 C FI 87032C FI 900303 A FI900303 A FI 900303A FI 900303 A FI900303 A FI 900303A FI 87032 C FI87032 C FI 87032C
- Authority
- FI
- Finland
- Prior art keywords
- frequency
- pulse
- delay
- phase comparator
- pulses
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000003786 synthesis reaction Methods 0.000 title description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
Description
1 87032
Irvterpoloiva PLL-taajuussyntesoija - Interpolerande PLL-f rekvens syntetiserare 5 Esillä oleva keksintö kohdistuu interpoloivaan digitaaliseen vaihelukkoon perustuvaan taajuussyntesoijaan, jolla voidaan synnyttää taajuuksia, jotka ovat kokonaisten jakolukujen määräämien taajuuksien välissä.
10 Perinteiset yksisilmukkaiset syntesoijat käyttävät taajuus-jakajia, joissa jakosuhde N on ykkösen ja jonkin suuren luvun välillä oleva kokonaisluku. Taajuussyntesoijia käytetään mm. virittimissä, jolloin niiden avulla voidaan siirtyä kanavataajuudelta toiselle suoraan hyppäyksenomaisesti 15 askeltaen kulkematta välissä olevien taajuuksien kautta.
Eräs yleisesti tunnettu digitaaliseen vaihelukkoon (PLL) perustuva syntesoija käsittää kuvan 1 mukaisesti vaiheluk-kosilmukan, jossa vaihevertailijan tuloina ovat kertoimella M jaettu perustaajuus fg ja taajuus, joka on saatu 20 jakamalla ensin jännitesäätöisen oskillaattorin VCO lähtö-taajuus fx esijakajassa jakoluvulla Ng (tyypillisesti Ng = 128) ja sitten taajuusjakajassa jakoluvulla N. Taajuusjaka-jan ja vaihevertailijan välissä on lisäksi off-set-laskuri A. Vaihevertailijan suodatettu lähtösignaali ohjaa edellä 25 mainittua jännitesäätöistä oskillaattoria VCO. Kun silmukka on tasapainossa, on VCO-taajuus vaihelukittu perustaajuuteen eikä vaiheilmaisimelta tule signaalia silmukkasuotimeen. Taajuussyntesoijaosan ollessa tasapainossa ovat vaiheil-maisimelle tulevien taajuuksien pulssien pituudet yhtäsuu-30 ret eli M N*Ng A (1) ^0 35 mistä saadaan VCO-taajuudeksi f0 fx = — · (NNO + A) (2)
40 M
2 87032
Jaettu perustaajuus fg/M määrää vaihevertailijalta tulevien pulssien taajuuden ja ns. taajuusrasterin, joka on pienin ohjelmoitavissa oleva taajuusväli. Tyypillisiä numeroarvoja esim. 900 MHz PLL-taajuussyntesoijalle ovat: Nq =128, M = 5 1024, N = 614 ja perustaajuus (referenssitaajuus) fg = 12,8 MHz. Tällöin A:n arvolla A = 2 saadaan taajuudeksi fx = 982,450 MHz ja taajuusrasteri on tällöin 12,5 kHz. Lukujen M, N, A eri kombinaatiolla voidaan muodostaa taajuuksia taajuusrasterin välein.
10
Pienin lähtötaajuuden taajuusinkrementti referenssijakajan M suhteen saadaan derivoimalla lauseke (2), josta saadaan dfx = -fg/M^ (N*Ng + A)dM= fx/M dM , jonka numeerinen arvo 900 MHZ:n radiopuhelimessa on noin 1 MHz. Huomataan, että 15 tunnetussa syntesoijassa referenssitaajuuden fg ryömintään suoraan verranollinen lopputaajuuden ryömintä on kompensoitavissa ainoastaan referenssitaajuuden analogisella säädöllä, sillä digitaalisen viivästysportin lisäys referenssija-kajaan säilyttää lähes saman rasterijaon fx/M kuin ilman 20 viivästystä. On myös mahdollista kasvattaa lukua M, jolloin taajuusrasteri pienenisi, mutta tällöin pienenisi myös vaihevertailijalle tuleva pulssitaajuus, mikä pidentäisi silmukan synteesin asettumisaikaa ja vaikeuttaisi pulssien suodatusta silmukkasuotimessa.
25
Mittalaitteissa on tunnettua käyttää niin sanottua "fractional N syntesoijaa", jossa jakajan osamurrot muodostetaan siten, että lähtötaajuus jaetaan luvulla N+l joka M:s sykli ja muun ajan jaetaan luvulla N, jolloin lähtötaajuus on 30 fx=(N+l/M) fg. Lähtötaajuutta voidaan vaihdella referenssi-taajuuden murto-osan alueella muuttamalla M:n arvoa.
Keksinnön mukaisesti voidaan synnyttämällä kokonaisten jaksolukujen välissä olevia taajuuksia ja siten aikaan-35 saamalla jopa 100 Hz:n taajuusrasteri kompensoida tunnetuissa syntesoijissa haitallinen referenssitaajuuden lämpötila-ja pitkäaikaisryömintä. Piirille asetettavia teknisiä vaatimuksia ei tarvitse nostaa ja voidaan käyttää hyväksi syn- 3 87032 tesoijan sisäistä logiikkaa. Tulee myös mahdolliseksi valita syntesoijan referenssitaajuus mielivaltaisen vapaasti.
Nämä saavutetaan vaatimuksen 1 tunnusmerkkiosan mukaisesti 5 siten, että siinä on elimet, joista toisessa referenssisig-naalitaajuus fg tai siitä jakajassa jakamalla saatu taajuus tai oskillaattorin VCO lähtötaajuus fx tai siitä jakamalla jakajassa saatu taajuus kerrotaan kertoimella L ja toisessa vastaava taajuus kerrotaan kertoimella L+ AL, ja elimet, 10 joista toisessa vaihevertailijalle meneviä pulsseja pidennetään jokaista erikseen ajalla, joka vastaa määrättyä kokonaislukua kl elimessä muodostettujen pulssien jakson pituuksia, ja toisessa vaihevertailijalle meneviä pulsseja pidennetään jokaista erikseen ajalla, joka vastaa määrättyä 15 kokonaislukua k2 elimessä muodostettujen pulssien jakson pituuksia.
Keksinnön perusajatuksen mukaisesti kerrotaan referenssitaajuus kertoimella L, jolloin saadaan fg*L-taajuinen pulssijo-20 no. Referenssitaajuudesta fq jakajalla M jaetun pulssijonon pulsseja pidennetään ajalla, joka vastaa kl:tä kappaletta mainittuja fg*L-taajuisia pulsseja, jolloin vaihevertailijalle menevän pulssijonon pulssin pituudeksi saadaan 25 k2 T = M/fg + - L*f0 30 Vastaavasti kerrotaan referenssitaajuus kertoimella L+ AL, jolloin saadaan fg (L+ AL)-taajuinen pulssijono ja vaihever-tailijaan tulevia VCO-taajuudesta jaettuja pulsseja pidennetään ajalla, joka vastaa k2 kappaletta mainitun taajuisia pulsseja, jolloin vaihevertailijalle VCOtn suunnasta menevän 35 pulssijonon pulssin pituudeksi saadaan N0*N A k2 T = - + — + - fx fx (L+AL)fg 40 4 87032
Kun vaihevertailija on tasapainossa ovat pulssien pituudet yhtäsuuria ja saadusta yhtälöstä (vrt. kaava 1) voidaan ratkaista VCO taajuus fx, joksi saadaan (vrt. kaava 2) 5 £ f° (N#N° + A) kL k2 (3) M + — - - L L+ Al 10
Nyt referenssijakajan jakoluvun pienin efektiivinen muutos (absoluuttiyksikössä) on AM = kl/L - k2/(L+ AL), jonka pienin ja samalla tasavälinen arvo ΔMm^n on silloin kun 15 kl=k2=1.
Edellä sanotun mukaisesti taajuuksien murto-osat muodostetaan pidentämällä vaihevertailijalle tulevia kokonaisia pulsseja osamurroilla kl ja k2. Koska tällöin pulssien 20 reunat eivät enää satu samanaikaisesti fQ- tai VCO-taajuuksien pulssien reunojen kanssa, on kertoimia kl ja k2 päivitettävä jokaista pulssia kohti syklisesti. Tällöin pulssit tulevat symmetrisiksi ja VCO-taajuus pysyy moduloimattomana pistetaajuutena. Syntesoitaessa jakoluvun murto-osia vas-25 taavia taajuksia ei vaihevertailijalle tulevien pulssien taajuus ole enää vakio fg/M, vaan vaihtelee välillä fg/ M+l... fg/M, eli niin vähän ettei se vaikuta silmukkasuodat-timen toimintaan.
30 Keksintöä selostetaan konkreettisemmin viittamalla oheisiin kuviin, joissa kuva 1 esittää tekniikan tason mukaisen syntesoijän lohko-kaaviota, 35 kuva 2 esittää keksinnön mukaisen interpoloivan syntesoijän edullisen suoritusmuodon mukaista lohkokaaviota, kuva 3 esittää viiveketjun suoritusmuotoa, kuva 4 esittää viiveketjun yksittäisviiveen murto-osien muodostamista yksikköviiveistä, 40 kuva 5 esittää pulssimuotoja, ja 5 87032 kuva 6 on vaihtoehtoinen suoritusmuoto.
Kuvan 1 mukaista syntesoijaa on kuvattu jo edellä selityksen yleisessä osassa. Kuvan 2 esittämä edullinen suoritusmuoto 5 poikkeaa edellisestä siinä, että siinä on lohkot 2, 9 ja 7, 8. Lohkoissa 8 ja 9 kerrotaan referenssitaajuus fg=12,8 MHz luvuilla L ja L+ L. Käytännössä kertominen suoritetaan siten, että säädetään esim. kuvassa 3 esitetyn L:n pituisen viiveketjun nopeus sellaiseksi, että fg-taajuisen pulssin 10 reuna tarvitsee tasan ajan 1/fg koko ketjun läpäisemiseen. Tällöin kerrotun taajuuden mukainen pulssiviive saadaan valitsemalla viiverekisterin lähdöksi haluttua viivettä edustavan viive-elementin lähtö. Kertominen voidaan myös suorittaa muodostamalla piirin sisällä VCO-tekniikalla 15 sellaiset todelliset taajuudet, jotka jaettuna luvuilla L tai L+ AL muodostavat referenssitaajuuden fg, joskin tämä ratkaisu olisi sekä piirirakenteiden että tehonkulutuksen kannalta huono ratkaisu. Kuvan 3 viiveketju muodostuu L tai L+ AL kappaleesta jännitteellä ohjattavia identtisiä 20 viive-elementtejä 41, joiden läpi kulkeneen pulssin vaihetta verrataan vaihevertailijassa 42 sisään syötetyn pulssin vaiheeseen. Viive säädetään viive-elimellä 43 sellaiseksi, että ketjun läpäisseen ja siihen syötetyn pulssin vaiheet ovat samat tai haluttaessa käänteiset. Siten kunkin 25 viive-elementin viive asettuu 1/L- tai 1/(L+ AL) osaan fg-taajuisen pulssin viiveestä ja tämän 1/L-osaisen viiveen haluttu monikerta saadaan valitsemalla kytkimillä Sl..Sn lähdöksi 44 järjestysluvultaan haluttua monikertaa vastaavan viive-elementin lähtö. Viive-elementti voidaan nollata 30 signaalilla R mielivaltaisena ajankohtana, jolloin tulosig-naalin S reuna etenee edeltä säädetyllä nopeudella ketjussa. Kytkimillä Sa ja Sb valitaan toimintamuoto yksikköviiveen kalibroimisen (kytkin Sb kiinni) ja halutun pulssireunan viivästymisen (kytkin Sa kiinni) välillä.
Lohkojen 2 ja 7 kertoimilla kl ja k2 muodostetaan taajuuksien murto-osat, eli interpoloidut taajuudet. Ne muodostetaan viivästämällä kokonaisia pulsseja osamurroilla kl ja k2.
35 6 87032
Jotta jokaista pulssia voitaisiin pidentää yhtä paljon ja koska koska tällöin pulssien reunat eivät enää satu samanaikaisesti fQ- tai VCO-taajuuksien pulssien reunojen kanssa, on kertoimia kl ja k2 päivitettävä jokaista pulssia kohti 5 syklisesti. Periaate selviää kuvasta 4. Kuvassa on oletettu yksinkertaisuuden ja havainnollisuuden vuoksi, että M=2 ja L=4 ja kl«l. Oletetaan myös, että tarkasteltava ensimmäinen pulssi alkaisi samanaikaisesti fQ:n ensimmäisen reunan kanssa. Tarkastelu kohdistuu siis kuvan 2 referenssi-10 taajuushaaraan, mutta periaate on analoginen myös VCO-haa-rassa. Ylin pulssijono kuvaa referenssitaajuista pulssijonoa. Toiseksi ylin pulssijono kuvaa lohkossa 9 viiverekiste-rissä muodostettua taajuutta 4*fQ. Seuraava pulssijono kuvaa jakajassa M=2 jaettua referenssitaajuutta. Kun tämä pulssi-15 jono viedään vaihevertailijalle, syntyy syntetisoijassa kokonaisjakolukutaajuuksia. Kun nyt halutaan muodostaa taajuuksia, jotka ovat kokonaisten jakolukujen välissä, pidennetään kuvan mukaisesti ensimmäistä pulssia ajalla, joka vastaa kl kappaletta lohkossa 9 muodostettua pulssia.
20 Jotta seuraavan pulssin nouseva reuna on samassa kohdassa referenssitaajuisen pulssin nousevan reunan kanssa siirretään jakajalta M tulevan pulssin reunaa alkavaksi myöhemmäksi ajalla, joka vastaa päivitetyn kertoimen kl=2 osoittamaa lukumäärää lohkossa 9 muodostettuja pulsseja ja vastaavasti 25 laskevaa reunaa viivästetään ajalla, joka vastaa päivitetyn kertoimen kl=3 osoittamaa lukumäärää lohkossa 9 muodostettuja pulsseja. Seuraavaa alkavaa reunaa viivästetän päivitetyn kertoimen kl=4 osittaman ajan. Tämän jälkeen seuraavaa laskevaa reunaa viivästetään kertoimen kl=l osoittaman ajan 30 ja kertoimien päivityssykli toistuu. Tässä tapauksessa kertoimet ovat syklinen sarja 0, 1, 2, 3, 0,1,2.. Vastaavassa reaalisessa tapauksessa kun L=63 ja kl=7 ovat sykliset päivitetyt kertoimet 7,14,21,28,35,42,49,56,63,6,13,20,....
35 Esimerkkinä mainitaan, että kun AL=1, saadaan sivulla 2 mainituilla arvoilla NQ=128, M=1024, N= 614, A=2, referens-sitaajuus fg = 12,8 MHz ja valittaessa L:n arvoksi L=63, 7 87032 dMmin“ arvoksi 248 ppm ja dfxmin (=taajuusrasteri)-arvoksi 0,25 kHz ja suurimmaksi taajuusvirheeksi siten 0,12 ppm. Havaitaan, että L:n arvolla 63 voidaan saavuttaa kaikkiin nykyisiin radiopuhelinjärjestelmiin riittävän tarkka-askeli-5 nen taajuuden säätö. Teknisesti tämä on hyvinkin toteutettavissa, sillä tällöin fQ:sta kerrotut taajuudet ovat vasta puolet VCO-taajuudesta. Sopivilla taajuudenkertomismenetel-millä L voi olla mikä tahansa kokonaisluku tai myös kokonaisluku +1/2, mikä mahdollistaa teknologisesti optimaalisen 10 valinnan.
Kuvassa 5 on esitetty kaavamaisesti kuvan 3 viiveketjun yksittäisviivettä pienempien viiveiden s.o. yksittäisviiveen murto-osien muodostaminen kahden eritaajuisen viiveketjun 15 yksikköviiveistä. Siinä porrasmaiset viivekäyrät 51 ja 52 edustavat kertoimilla L ja L+ AL kerrottuja taajuuksia ja viivekäyrien ajallinen ero x-akselin suunnassa käynnistys-aikojen eroa. Haluttu yksikköviiveiden murto-osiakin sisältävä viive-ero saadaan esimerkiksi tässä tapauksessa käyrän 20 51 pistettä P1 ja käyrän 52 pistettä P2 vastaavien viiveiden erotuksena.
Kuva 6 on vaihtoehtoinen suoritusmuoto kuvan 2 suoritusmuodolle. Sen vaiheilmaisemen tasapainoyhtälöstä saadaan joh-25 dettua taajuudeksi fx f0 f k2No klNo\ fx = — (N0N + A +---) (4) M \ L+AL L j 30
Pienin taajuusmuutos on *o /1 Λ 35 d^x* min = No ( ) (5)
M V L+AL L J
eli taajuusrasteri jakaantuu samanlaisiin ja käytännössä 40 samankokoisiinkin murto-osiin kuin kuvan 2 muodossa. Kuvan 6 suoritusmuoto on kuitenkin siinä mielessä huonompi kuvan β 87032 2 suoritusmuotoa, että siinä kerrotaan muuttuvaa taajuutta fx, joten se on epästabiilimpi.
Keksinnön mukainen kytkentä mahdollistaa referenssitaajuuden 5 ryöminnän kompensoimisen ja/tai pienten taajuusaskeleiden toteuttamisen syntesoijan sisäistä logiikkaa hyväksi käyttäen. Kertomisten ja jakamisten avulla voidaan synnyttää kokonaisten jaksolukujen välissä olevia taajuuksia. Keksintöä voidaan käyttää kaikkialla siellä, missä syntesoijalla 10 muodostetaan referenssitaajuudesta uusia taajuuksia. Tällainen kohde on esim. radiopuhelimen lähetin-vastaanotin-osa.
Claims (6)
1. Digitaaliseen vaihelukkoon (PLL) perustuva taajuussyn-tesoija, jossa vaihevertailijan (3) tulosignaalien taajuuksina ovat referenssipulssitaajuudesta (fg) jakajassa (1) 5 luvulla M jaettu taajuus ja jännitesäädetyn oskillaattorin VCO (5) muodostamasta pulssitaajuudesta (fx) jakajissa (6) jakamalla aikaansaatu taajuus, jolloin vaihevertailijan (3) suodattimessa (4) suodatettu lähtösignaali ohjaa jän-nisäädettyä oskillaattoria VCO, tunnettu siitä 10 että, se sisältää: elimet (8, 9), joista toisessa referenssisignaalitaajuus (fq) tai siitä jakajassa (1) jakamalla saatu taajuus tai oskillaattorin VCO (5) lähtötaajuus (fx) tai siitä jakamalla jakajassa (6) saatu taajuus kerrotaan kertoimella L ja 15 toisessa vastaava taajuus kerrotaan kertoimella L+ AL, ja elimet (2, 7), joista toisessa elimessä (2) vaihevertaili-jalle (3) meneviä ensimmäisen tulosignaalin pulsseja pidennetään jokaista erikseen ajalla, joka vastaa määrättyä 20 kokonaislukua kl elimessä (9) muodostettujen pulssien jakson pituuksia, ja toisessa elimessä (7) vaihevertailijalle (3) meneviä toisen tulosignaalin pulsseja pidennetään jokaista erikseen ajalla, joka vastaa määrättyä kokonaislukua k2 elimessä (8) muodostettujen pulssien jakson pituuksia. 25
2. Patenttivaatimuksen 1 mukainen PLL-taajuussyntesoija, tunnettu siitä, että elimissä (8, 9) on peräkkäisistä viiverekisterielementeistä koostuva L- tai L+ AL -pituinen viiveketju, jonka nopeus on lukittu siten, että yhden 30 viive-elementin (41) viive edustaa 1/L tai 1/(L+ AL) osaa elimeen (8, 9) tulevan pulssitaajuuden jakson pituudesta, jolloin vaihevertailijalle (3) menevien pulssien pidentäminen kokonaislukujen kl ja k2 osoittamalla tavalla tapahtuu viiveketjussa etenevän pulssin reunan avulla. 35
3. Patenttivaatimuksen 2 mukainen PLL-taajuussyntesoija, tunnettu siitä, että elimiin (8, 9) tulevan pulssin reunan eteneminen L- ja L+ AL-pituisen viiveketjun läpi 10 87032 synkronoidaan tapahtuvaksi mainitun tulevan pulssin jakson aikana ja vaihevertailijaan tulevien pulssien halutun suuruinen pidentäminen tapahtuu ohjaamalla ao. viiveketjun järjestyksessä kokonaisluvun kl ja k2 osoittama viive-elementin 5 lähtö vaihevertailijaan (3).
4. Patenttivaatimuksen 3 mukainen PLL-taajuussyntesoija, tunnettu siitä, että kutakin vaihevertailijaan (3) tulevaa pulssia pidennnetään elimissä (2, 9; 7, 8) edelli- 10 seen pulssiin nähden päivittämällä kertoimia kl ja k2 jokaisen pulssin kohdalla siten, että seuraavan pulssin viiveeseen lisätään sen viive siirtämällä viiveketjussa lähtöä kl tai lähtöä k2 viiveportin verran syklisesti eteenpäin ja mikäli viiveketjuissa ei käytetä viivettä, niin lisätään 15 tätä kohtaa ylitettäessä kokonainen kellopulssi.
5. Jonkin edeltävän patenttivaatimuksen mukainen PLL-taajuussyntesoija, tunnettu siitä että kertoimessa L+ AL on AL:llä arvo +1 tai -1. 20
6. Patenttivaatimuksen 1 mukainen PLL-taajussyntesoija, tunnettu siitä että elimissä (8, 9) tapahtuva taajuuksien kertominen tapahtuu ohjattavien vaihelukittujen invertteriketjujen avulla. 11 87032
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI900303A FI87032C (fi) | 1990-01-18 | 1990-01-18 | Interpolerande pll-frekvenssyntetiserare |
| US07/638,130 US5079520A (en) | 1990-01-18 | 1991-01-07 | Interpolating phase-locked loop frequency synthesizer |
| AT91300361T ATE128293T1 (de) | 1990-01-18 | 1991-01-17 | Interpolierender frequenzsynthetisierer mit phasenregelkeis. |
| DE69113070T DE69113070T2 (de) | 1990-01-18 | 1991-01-17 | Interpolierender Frequenzsynthetisierer mit Phasenregelkeis. |
| EP91300361A EP0438309B1 (en) | 1990-01-18 | 1991-01-17 | Interpolating phase-locked loop frequency synthesizer |
| JP03004372A JP3075418B2 (ja) | 1990-01-18 | 1991-01-18 | 内挿型ｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI900303 | 1990-01-18 | ||
| FI900303A FI87032C (fi) | 1990-01-18 | 1990-01-18 | Interpolerande pll-frekvenssyntetiserare |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI900303A0 FI900303A0 (fi) | 1990-01-18 |
| FI900303A FI900303A (fi) | 1991-07-19 |
| FI87032B FI87032B (fi) | 1992-07-31 |
| FI87032C true FI87032C (fi) | 1992-11-10 |
Family
ID=8529739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI900303A FI87032C (fi) | 1990-01-18 | 1990-01-18 | Interpolerande pll-frekvenssyntetiserare |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5079520A (fi) |
| EP (1) | EP0438309B1 (fi) |
| JP (1) | JP3075418B2 (fi) |
| AT (1) | ATE128293T1 (fi) |
| DE (1) | DE69113070T2 (fi) |
| FI (1) | FI87032C (fi) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI90169C (fi) * | 1991-12-31 | 1993-12-27 | Nokia Mobile Phones Ltd | Foerfarande och kopplingsarrangemang foer att alstra en modulerad signal |
| FI90383C (fi) * | 1992-03-09 | 1994-01-25 | Nokia Mobile Phones Ltd | Menetelmä radiopuhelimen referenssitaajuuden stabiloimiseksi |
| US5281863A (en) * | 1992-03-26 | 1994-01-25 | Intel Corporation | Phase-locked loop frequency-multiplying phase-matching circuit with a square-wave output |
| US5699387A (en) * | 1993-06-23 | 1997-12-16 | Ati Technologies Inc. | Phase offset cancellation technique for reducing low frequency jitters |
| FI98420C (fi) * | 1995-01-24 | 1997-06-10 | Nokia Mobile Phones Ltd | Menetelmä ja kytkentä moduloidun signaalin muodostamiseksi lähetin/vastaanottimessa |
| FI951918A (fi) * | 1995-04-21 | 1996-10-22 | Nokia Mobile Phones Ltd | Lähetin-vastaanotinlaite ja menetelmä kompleksien I/Q-signaalin synnyttämiseksi ja käsittelemiseksi |
| US5787362A (en) * | 1996-07-08 | 1998-07-28 | Nokia Mobile Phones Limited | AM removal from FM signal generated by IQ modulator |
| US5768691A (en) * | 1996-08-07 | 1998-06-16 | Nokia Mobile Phones Limited | Antenna switching circuits for radio telephones |
| GB2317512B (en) * | 1996-09-12 | 2001-01-24 | Nokia Mobile Phones Ltd | Frequency modulation using a phase-locked loop |
| US6373912B1 (en) * | 1997-06-16 | 2002-04-16 | Legerity, Inc. | Phase-locked loop arrangement with fast lock mode |
| US6160456A (en) * | 1999-06-14 | 2000-12-12 | Realtek Semiconductor Corp. | Phase-locked loop having adjustable delay elements |
| US6356132B1 (en) | 2000-01-31 | 2002-03-12 | Agere Systems Guardian Corp. | Programmable delay cell |
| JP2003018057A (ja) * | 2001-07-05 | 2003-01-17 | Alps Electric Co Ltd | アンテナ受信装置 |
| US6806750B1 (en) * | 2002-04-23 | 2004-10-19 | National Semiconductor Corporation | Method and system for clock deskewing using a continuously calibrated delay element in a phase-locked loop |
| US7002417B2 (en) * | 2003-03-21 | 2006-02-21 | Nokia Corporation | RC and SC filter compensation in a radio transceiver |
| US20040227578A1 (en) * | 2003-05-14 | 2004-11-18 | Miikka Hamalainen | Acoustic resonance-based frequency synthesizer using at least one bulk acoustic wave (BAW) or thin film bulk acoustic wave (FBAR) device |
| US7196564B2 (en) * | 2005-07-22 | 2007-03-27 | Texas Instruments Incorporated | High frequency balanced phase interpolator |
| CN103957007B (zh) * | 2014-05-09 | 2017-05-03 | 武汉工程大学 | 低信噪比下任意波形的微弱信号检测方法及系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3165323D1 (en) * | 1981-03-06 | 1984-09-13 | Itt Ind Gmbh Deutsche | Delay circuit with integrated insulated-layer field-effect transistor for digital signals, and application of the same to colour television receivers |
| US4611230A (en) * | 1984-12-18 | 1986-09-09 | Zenith Electronics Corporation | Vertical video centering control system |
| SE447618B (sv) * | 1985-04-12 | 1986-11-24 | Ericsson Telefon Ab L M | Sett och anordning for att faslasa en styrd oscillators signal till en referensoscillators signal |
| US4802009A (en) * | 1987-07-13 | 1989-01-31 | Rca Licensing Corporation | Digitally controlled phase locked loop system |
| US4868524A (en) * | 1988-10-20 | 1989-09-19 | The Johns Hopkins University | RF circuit utilizing a voltage controlled saw oscillator |
-
1990
- 1990-01-18 FI FI900303A patent/FI87032C/fi not_active IP Right Cessation
-
1991
- 1991-01-07 US US07/638,130 patent/US5079520A/en not_active Expired - Lifetime
- 1991-01-17 EP EP91300361A patent/EP0438309B1/en not_active Expired - Lifetime
- 1991-01-17 AT AT91300361T patent/ATE128293T1/de active
- 1991-01-17 DE DE69113070T patent/DE69113070T2/de not_active Expired - Fee Related
- 1991-01-18 JP JP03004372A patent/JP3075418B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FI900303A (fi) | 1991-07-19 |
| DE69113070T2 (de) | 1996-05-02 |
| EP0438309B1 (en) | 1995-09-20 |
| FI87032B (fi) | 1992-07-31 |
| ATE128293T1 (de) | 1995-10-15 |
| FI900303A0 (fi) | 1990-01-18 |
| JP3075418B2 (ja) | 2000-08-14 |
| DE69113070D1 (de) | 1995-10-26 |
| EP0438309A3 (en) | 1991-12-04 |
| US5079520A (en) | 1992-01-07 |
| JPH0799447A (ja) | 1995-04-11 |
| EP0438309A2 (en) | 1991-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI87032C (fi) | Interpolerande pll-frekvenssyntetiserare | |
| US6037812A (en) | Delay locked loop (DLL) based clock synthesis | |
| US5781054A (en) | Digital phase correcting apparatus | |
| FI107480B (fi) | Leveäkaistainen taajuussyntetisaattori taajuuden nopeaa uudelleenviritystä varten | |
| US3555446A (en) | Frequency synthesizer | |
| KR960702216A (ko) | 기준주파수의 위상에 안정된 로컬주파수 발전기로 부터의 위상을 정렬하는 방법 및 장치(digital controlled xtalosc) | |
| US8947139B1 (en) | Apparatus for doubling the dynamic range of a time to digital converter | |
| KR970013772A (ko) | 주파수 합성기 | |
| US20140062537A1 (en) | Frequency synthesizer | |
| US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
| KR980006933A (ko) | 주파수 신시사이저 | |
| JPH04356804A (ja) | デジタル信号合成方法及び装置 | |
| CN105227181A (zh) | 频率合成器电路 | |
| KR101027347B1 (ko) | 지연고정루프 회로 | |
| US6556087B2 (en) | Fractional frequency division frequency synthesizer having rounded phase control value | |
| JPH08274629A (ja) | ディジタルｐｌｌ回路 | |
| EP2523350B1 (en) | A clock generation system | |
| US4354164A (en) | Digital phase lock loop for TIM frequency | |
| WO1986007219A1 (en) | Phase modulators | |
| KR950035076A (ko) | 주파수 신세사이저 | |
| JPH07120941B2 (ja) | デイジタルｐｌｌ回路 | |
| SU621063A1 (ru) | Синтезатор частот | |
| KR0123182Y1 (ko) | 위상동기 루프회로의 동기시간 최소화장치 | |
| JP2543514B2 (ja) | タイミング信号発生器 | |
| KR960015938B1 (ko) | 디지탈위상고정루프를이용한주파수합성회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG | Patent granted |
Owner name: NOKIA MATKAPUHELIMET OY |
|
| MA | Patent expired |