FI85076C - Digital radio frequency receiver - Google Patents
Digital radio frequency receiver Download PDFInfo
- Publication number
- FI85076C FI85076C FI871897A FI871897A FI85076C FI 85076 C FI85076 C FI 85076C FI 871897 A FI871897 A FI 871897A FI 871897 A FI871897 A FI 871897A FI 85076 C FI85076 C FI 85076C
- Authority
- FI
- Finland
- Prior art keywords
- digital
- signal
- filter
- frequency
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/24—Homodyne or synchrodyne circuits for demodulation of signals wherein one sideband or the carrier has been wholly or partially suppressed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/005—Analog to digital conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0052—Digital to analog conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Analogue/Digital Conversion (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
1 850761 85076
Digitaalinen radiotaajuusvastaanotinDigital radio frequency receiver
Keksinnön alue Tämä keksintö liittyy radiotiedonsiirron alueeseen 5 ja erityisesti radiotaajuusvastaanottimeen, joka on oleellisesti toteutettu digitaalisella piiristöllä.FIELD OF THE INVENTION This invention relates to radio communication area 5, and more particularly to a radio frequency receiver substantially implemented in digital circuitry.
Keksinnön taustaBackground of the invention
Perinteinen radiotiedonsiirtolaitteisto on toteutettu pääasiallisesti analogisella piiristöllä. Analogis-10 ten komponenttien sisäiset ominaisuudet rajoittavat mahdollista signaalinkäsittelyn määrää. Esimerkiksi analogisten vahvistimien kohina- ja vahvistusominaisuudet rajoittavat käsitellyn analogisen signaalin dynamiikka-aluetta. Lisäksi analogista informaatiota ei voida helposti 15 tallentaa tavalla, joka mahdollistaa kehittyneen signaalinkäsittelyn .Conventional radio communication equipment is implemented mainly on analog circuitry. The intrinsic properties of the analog 10 components limit the amount of signal processing possible. For example, the noise and gain characteristics of analog amplifiers limit the dynamic range of the processed analog signal. In addition, analog information cannot be easily stored in a manner that allows for advanced signal processing.
Digitaalisen signaalinkäsittelyn käyttö sellaisten operaatioiden korvaamiseksi, jotka aikaisemmin suoritettiin käyttäen analogista käsittelyä, eliminoi ei-halutut 20 vaihtelut näissä operaatioissa, jotka vaihtelut voivat olla seurauksena ulkoisista vaikutuksista, sellaisista kuten lämpötila, kosteus ja analogisten komponenttien ikääntyminen. Lisäksi digitaaliset signaalinkäsittelytek-] nilkat tarjoavat joustavuutta ohjelmoitavien toimintaomi- : : : 25 naisuuksien ja piirteiden muodossa. Esimerkiksi integroi- :Y: tu digitaalinen välitaajuuspiiri (IF) olisi ohjelmoitava - -j sen kanavataajuuden, sen näytteenottotaajuuden ja tiet- tyyn laajuuteen asti sen suodinvasteen osalta. Digitaali-nen signaaliprosessori (DSP) , joka suorittaa vuorottele-30 via tallennettuja ohjelmia, voi suorittaa erilaisen suodatuksen ja demoduloinnin täysin erityyppisten radioiden toteuttamiseksi. DSP:ta voidaan myös käyttää edistyneisiin käsittelytekniikoihin, sellaisiin kuten adaptiivi-nen korjaus.The use of digital signal processing to replace operations previously performed using analog processing eliminates unwanted variations in these operations that may result from external influences such as temperature, humidity, and aging of analog components. In addition, digital signal processing technologies provide flexibility in the form of programmable functionalities and features. For example, an integrated digital intermediate frequency (IF) circuit should be programmed up to its channel frequency, its sampling frequency, and, to a certain extent, its filter response. A digital signal processor (DSP) that performs alternating stored programs can perform different filtering and demodulation to implement completely different types of radios. The DSP can also be used for advanced processing techniques, such as adaptive correction.
35 Digitaalisen vastaanotinrakenteen lisäetu on se, että DSP- ja IF-piiristö voi olla suunniteltu siten, että 2 85076 se voi olla "käännetty vastakkaiseksi" suorittamaan vastaavat operaatiot digitaalisesti toteutetulle lähettimel-le. Vuorosuuntaista (puoli-duplex) toimintaa varten pii-ristö saattaisi olla kytketty siten, että se yksinkertai-5 sesti kääntää "suuntaa", kun taas kaksisuuntaista toimintaa varten tarvittaisiin kaksi välitaajuussuodatinta.35 An additional advantage of the digital receiver structure is that the DSP and IF circuitry can be designed so that it can be "inverted" to perform similar operations on a digitally implemented transmitter. For bidirectional (half-duplex) operation, the circuitry could be connected to simply reverse the "direction", while for bidirectional operation, two intermediate frequency filters would be required.
Pohjimmainen teknologinen apukeino, joka johtaa oleellisesti digitaalisen vastaanottimen toteutettavuuteen, on suurinopeuksinen (20 - 100 MHz) suuriresoluu-10 tioinen (10 - 12 bittiä) A/D-muunnin. Toinen tekijä, joka johtaa digitaalisen vastaanotinrakenteen tekniseen toteutettavuuteen, on suuri integraatiotaso ja suuret nopeudet, jotka on saavutettavissa VLSI-integroitujen piirien toteutuksissa, mikä äärimmillään sallii esimerkiksi 4-na-15 paisen (4-nollaisen) kaksoistarkkuuksisen digitaalisuoti-men, jossa on 40 kHz näytteenottotaajuus, toteuttamisen tämän hetken digitaalisessa signaaliprosessorissa. Esillä oleva keksintö yhdistää nämä uudet teknologiat parannettuihin tekniikoihin etupään analogista käsittelyä ja digi-20 taalista välitaajuussuodatusta varten toteutettavissa olevan mallin aikaansaamiseksi oleellisesti digitaaliselle vastaanottimelle.The basic technological aid that essentially leads to the feasibility of a digital receiver is a high-speed (20-100 MHz) high-resolution 10-bit (10-12 bit) A / D converter. Another factor that leads to the technical feasibility of a digital receiver structure is the high level of integration and high speeds achievable in VLSI integrated circuit implementations, which in extreme cases allow, for example, a 4-na-15 (4-zero) dual-precision digital filter with 40 kHz sampling frequency, the implementation of the current digital signal processor. The present invention combines these new technologies with improved techniques for providing a feasible model for front-end analog processing and digital intermediate frequency filtering for a substantially digital receiver.
Esillä olevan keksinnön vastaanotinrakenne mahdollistaa mullistavan muutoksen matkaradioiden tuotantotekno-25 logiassa ja toimintaominaisuuksissa. Lisäksi tämä lähestymistapa sallii radion rakentamisen minimaalisella osien lukumäärällä, mikä heti vähentää osia ja valmistuskustannuksia samalla kun se myös parantaa radion luotettavuutta ja huollettavuutta.The receiver structure of the present invention enables a revolutionary change in the production technology and operating characteristics of travel radios. In addition, this approach allows the radio to be built with a minimal number of parts, which immediately reduces parts and manufacturing costs while also improving the reliability and maintainability of the radio.
30 Keksinnön yhteenveto ja kohteet30 Summary and Objects of the Invention
Yhteenvetona esillä oleva keksintö tarkastelee täysin digitaalista radiovastaanotinta, joka operoi vas-: taanotetulla radiotaajuussignaalilla, joka on muunnettu digitaaliseen muotoon antennin ulostulossa tapahtuvan 35 esivalinnan jälkeen. Esillä olevan keksinnön vastaanotin käsittää esivalitsijän, suurinopeuksisen analogia-digi- 3 85076 taalimuuntimen (A/D), digitaalisesti toteutetun välitaa-juusselektiivisyysosan (IF), jolla on oleellisesti kanta-taajuuksilla oleva ulostulosignaali, ja monikäyttöisen digitaalisignaaliprosessorin (DSP) integroidut piirit, 5 jotka suorittavat lopullisen selektiivisyys- tai tasoitus-, demodulaatio- ja jälkidemodulaatiokäsittelyn.In summary, the present invention contemplates a fully digital radio receiver that operates on a received radio frequency signal that has been converted to digital form after preselection at the antenna output. The receiver of the present invention comprises a preselector, a high speed analog-to-digital converter (A / D), a digitally implemented intermediate frequency selectivity (IF) section having a substantially baseband output signal, and integrated circuits of a multi-purpose digital signal processor (DSP), perform the final selectivity or smoothing, demodulation, and post-demodulation processing.
Täten esillä olevan keksinnön kohteena on aikaansaada digitaalisesti toteutettu radiovastaanotin.Thus, it is an object of the present invention to provide a digitally implemented radio receiver.
Esillä olevan keksinnön toisena kohteena on ai- 10 kaansaada radiovastaanotinrakenne, joka on helposti sovitettu vastaanottamaan useita siirtokaavioita.Another object of the present invention is to provide a radio receiver structure that is easily adapted to receive a plurality of transmission schemes.
Esillä olevan keksinnön vielä yhtenä kohteena on aikaansaada radiovastaanotinrakenne, joka on oleellisesti toteutettu integroituja piiritekniikoita käyttäen.It is a further object of the present invention to provide a radio receiver structure substantially implemented using integrated circuit techniques.
15 Esillä olevan keksinnön vielä yhtenä kohteena on aikaansaada digitaalisen vastaanottimen välitaajuussuo-dinrakenne, joka toimii suhteellisen nopealla nopeudella, niin että vähennetään resoluutio- ja askelkokovaatimuksia A/D-muuntimessa.It is a further object of the present invention to provide an intermediate frequency filter structure for a digital receiver that operates at a relatively fast speed so as to reduce the resolution and step size requirements in the A / D converter.
20 Piirrosten lyhyt selitys20 Brief Description of the Drawings
Kuvio 1 on lohkokaavio, joka esittää esillä olevan keksinnön digitaalisen vastaanottimen toiminnot.Fig. 1 is a block diagram showing the functions of the digital receiver of the present invention.
Kuvio 2 on lohkokaavio esillä olevan keksinnön * digitaalisen vastaanottimen etupään piiristöstä.Figure 2 is a block diagram of the front end circuitry of a digital receiver * of the present invention.
- 25 Kuvio 3 on lohkokaavio esillä olevan keksinnön di- : : gitaalisesta nollatyyppisestä välitaajuusselektiivisyys- -:--j osasta.Fig. 3 is a block diagram of a digital zero-type intermediate frequency selectivity portion of the present invention.
Kuvio 4a on kuviossa 1 viitatun digitaalisen os-killaattorin lohkokaavio.Figure 4a is a block diagram of the digital oscillator referred to in Figure 1.
30 Kuvio 4b on lohkokaavio näennäis-satunnaisesta värinägeneraattorista, joka on yhteensopiva kuvion 3 digitaalisen nollatyyppisen välitaajuusselektiivisyysosan *-* ‘ kanssa.Fig. 4b is a block diagram of a pseudo-random vibration generator compatible with the digital zero-type intermediate frequency selectivity portion * - * 'of Fig. 3.
: : Kuvio 5a on lohkokaavio halutusta "nopeasta", ka- ·:·** 35 peakaistäisestä alipäästösuotimesta.:: Figure 5a is a block diagram of a desired "fast", two-way low pass filter.
4 850764 85076
Kuvio 5b on lohkokaavio hajotetusta approksimaatiosta kuvion 5a nopealle alipäästösuotimelle.Figure 5b is a block diagram of a scattered approximation for the fast low pass filter of Figure 5a.
Kuviot 6a - 6d ovat taajuuskaavioita, jotka esittävät kuvion 5 nopeiden alipäästösuotimien ominaisuudet.Figures 6a to 6d are frequency diagrams showing the characteristics of the fast low pass filters of Figure 5.
5 Kuviot 7 on lohkokaavio toisen asteen kapeakaistai sesta, äärettömän impulssivasteen (IIR) omaavasta alipääs-tösuodattimesta, jota käytetään kuvion 5b hajotetuissa "nopeissa" alipäästösuotimissa.Fig. 7 is a block diagram of a second order narrowband infinite impulse response (IIR) low pass filter used in the distributed "fast" low pass filters of Fig. 5b.
Kuvio 8 on lohkokaavio äärellisen impulssivasteen 10 (FIR) omaavasta toisen asteen suotimesta, jolla on vaimen-nuskuoppa puolessa välissä näytteenottotaajuutta, jota käytetään kuvion 5b hajotetuissa nopeissa alipäästösuotimissa.Fig. 8 is a block diagram of a finite impulse response 10 (FIR) second order filter with an attenuation well halfway through the sampling frequency used in the distributed low pass filters of Fig. 5b.
Kuviot 9a - 9c ovat lohkokaavioita aikajakomulti-15 pleksoidusta toisen asteen IIR-alipäästösuotimesta, jota käytetään kuvion 3 yhteydessä selostetuissa aikajakomulti-pleksoiduissa "hitaissa" alipäästösuotimissa.Figures 9a-9c are block diagrams of a time division multiplexed plexed second stage IIR low pass filter used in the time division multiplexed "slow" low pass filters described in connection with Figure 3.
Kuvio 10 on lohkokaavio viidennen asteen FIR-ali-päästösuotimesta, jota käytetään edelleen vähentämään 20 näytteenottotaajuus 80 kHz:stä 50 kHz:iin.Figure 10 is a block diagram of a fifth order FIR sub-pass filter used to further reduce the sampling frequency from 80 kHz to 50 kHz.
Kuvio 11 on lohkokaavio neljännen asteen IIR-ali-päästösuotimesta, jota käytetään viimeiseen selektiivisyy-teen ja päästökaistan tasaamiseeen ennen demodulaatiota.Figure 11 is a block diagram of a fourth order IIR sub-pass filter used for final selectivity and passband equalization prior to demodulation.
Kuvio 12 on lohkokaavio FM-demodulaattorista, joka 25 on toteutettu yleiskäyttöisellä DSP:llä.Figure 12 is a block diagram of an FM demodulator implemented with a general purpose DSP.
Kuviot 13a - 13c ovat kaavioita, jotka esittävät osoitinten periaatteet esillä olevan keksinnön yhteydessä.Figures 13a to 13c are diagrams showing the principles of pointers in the context of the present invention.
Kuviot 14a ja 14b ovat vuokaavioita, jotka esittävät esillä olevan keksinnön FM-demodulaattorin taustaru-30 tiinin toiminnan.Figs. 14a and 14b are flow charts showing the operation of the FM router of the FM demodulator of the present invention.
Kuviot 15a - 15b ovat kuvion 15a yhteydessä se-' ‘ lostetun skaalausrutiinin toiminnan vuokaavioita.Figures 15a to 15b are flow charts of the operation of the scaling routine described in connection with Figure 15a.
: Kuviot 16a - 16c ovat vuokaavioita, jotka esittä- .·“. vät esillä olevan keksinnön digitaalisen demodulaattorin 35 muiden osien toiminnan.: Figs. 16a to 16c are flow charts showing. operate the other parts of the digital demodulator 35 of the present invention.
5 850765 85076
Piirosten yksityiskohtainen selitysDetailed explanation of the drawings
Kuvio 1 havainnollistaa digitaalisen vastaanottimen toimintoja käsittäen kolme pääoperaatiota. Vaikka kaavio ei esitä mitään esimerkkiä vastaanottimen vaihtele-5 vuudesta, on alan ammattimiehelle ilmeistä, että erilaisia, moninaisia toteutuksia voitaisiin soveltaa käyttöön esillä olevan keksinnön vastaanottimessa. Yksityiskohtaisemmin "etupää"-osa 104, joka on edelleen yksityiskohtaisemmin esitetty kuviossa 2, liittää antennin 102, joka 10 vastaanottaa radiotaajuisen (RF) signaalin, digitaalisesti toteutettuun välitaajuusselektiivisyysosaan 110. Esivalitsin 106 aikaansaa sisääntulevan signaalin laajakaistaisen suodatuksen, jotta estetään valetoisto myöhemmässä A/D-muunnosprosessissa. A/D-lohko 108 sisältää vahvistus-15 sekä näytteenotto- ja pito-operaatiot, jotka ovat tarpeen esillä olevan vastaanotinrakenteen digitaalista käsittelyä varten.Figure 1 illustrates the functions of a digital receiver comprising three main operations. Although the diagram does not provide any example of receiver variability, it will be apparent to one skilled in the art that various, diverse implementations could be applied to the receiver of the present invention. In more detail, the "front end" section 104, further shown in more detail in Figure 2, connects the antenna 102, which receives the radio frequency (RF) signal, to a digitally implemented intermediate frequency selectivity section 110. The preselector 106 provides wideband filtering of the incoming signal to prevent false aliasing. the transformation process. The A / D block 108 includes the gain-15 and sampling and hold operations necessary for digital processing of the present receiver structure.
Seuraava pääosa, välitaajuusselektiivisyysosa 110, jota edelleen yksityiskohtaisemmin selostetaan alla ku-20 vion 3 yhteydessä, käsittää kvadratuuripaikallisoskillaat-torin (LO) 116, joka generoi monimutkaisen eksponentiaalisen signaalin (kvadratuuri signaalit sini ja kosini). Tämän signaalin taajuus on valittu järjestelmän kanava-' *** taajuussisääntulolla "A", kvadratuurisekoittimia 112 käy- :: : 25 tetään digitaalisina kertojina taajuussiirtämään haluttu kapeakaistainen kanava alas noin 0 Hz välitaajuudelle. Suurinopeuksinen selektiivisyysosa 114 sisältää useita :·. peräkkäisiä kapeakaistaisia alipäästösuodinosia, jotka poistavat korkeammilla taajuuksilla olevat ei-halutut 30 signaalit halutusta signaalista, joka on keskitetty lähelle nollataajuutta. Tämä alipäästösuodatus sallii asteittaisen näytteenottotaajuuden pienentämisen A/D-muun-* timen 108 ulostulossa olevista suurista taajuuksista taa- juuksille, jotka ovat verrattavissa kanavan kaistanlevey-35 teen "loppupää"-osan 120 sisääntulossa.The next main part, the intermediate frequency selectivity part 110, which will be described in more detail below in connection with Fig. 3, comprises a quadrature local oscillator (LO) 116 which generates a complex exponential signal (quadrature signals sine and cosine). The frequency of this signal is selected by the system channel input "A", quadrature mixers 112 are used as digital multipliers to frequency shift the desired narrowband channel down to an intermediate frequency of about 0 Hz. The high speed selectivity section 114 includes several:. successive narrowband low-pass filter portions that remove unwanted signals at higher frequencies from a desired signal centered near zero frequency. This low-pass filtering allows the incremental sampling frequency to be reduced from the high frequencies at the output of the A / D converter 108 to frequencies comparable to the input at the "end" portion 120 of the channel bandwidth.
6 85076 "Loppupää"-osaa 120 käytetään "erikoistamaan" yleiskäyttöinen radiorakenne yhteen rakenteeseen, joka on erityisesti räätälöity tiettyä radiosovellutusta varten, jota on merkitty järjestelmän radiotyyppisisääntulona "B". 5 Sen paras toteutus voi käsittää yleiskäyttöisen digitaalisen signaaliprosessorin (DSP). Loppuselektiivisyysosa 124 aikaansaa kaiken lisäsuodatuksen, joka tarvitaan ennen radiosignaalin demodulointia modulointityypin ja kanavan ominaisuuksien mukaisesti. Esimerkiksi se voi ai-10 kaansaada adaptiivisen kanavakorjauksen digitaalista datasiirtojärjestelmää varten. Tämä suodinosa 124 aikaansaa myös viereisen kanavan vaimentamisen ja päästökaistan korjauksen, jotta kompensoimaan epätäydellisyyksiä suurino-peuksisten selektiivisyyssuotimien 114 ominaisuuksissa, 15 jotka ovat seurauksena karkeakertoimisesta kvantisoin-nista, joka tarvitaan toteuttamaan kertojattomat (ali-päästö-)suodattimet. Deraodulointiosa 126 voi olla ohjelmoitu toteuttamaan monia demodulaatiotyyppejä, mukaan lukien FM-demodulaation ääntä ja vaihtotaajuusmoduloitua 20 (FSK) dataa varten. Demoduloitu äänisignaali voi olla muunnettu takaisin analogiseen muotoon, tämän jälkeen vahvistettu ja toistettu kaiuttimen kautta, kuten on ehdotettu viitenumeroilla 121 ja 122. Vaihtoehtoisesti di-. gitaalinen ääniviesti voi olla tallennettu digitaalisena : 25 digitaalimuistiin 123 myöhempää toistoa varten. Datansiirrot tojärjestelmässä (ei esitetty), demoduloidut datasymbolit ... voivat olla reititettyjä tietokoneelle lisäkäsittelyä varten tai tietokonepäätteelle välitöntä näyttöä varten. Lisäksi ohjausinformaatio automaattisen taajuudenseuran-30 nan 128 toteuttamiseksi voi olla synnytetty "loppupää"-. osassa 120. Lopuksi kellon generointiosa 118 tarvitaan ohjaamaan tarkkaa alasmuunnosta varten tarpeellisen A/D-muunnoksen sisääntulonäytteenottotaajuutta, käyttämään : digitaalista piiristöä säännöllisellä tavalla ja ohjaa- 35 maan ulostulon näytteenottotaajuutta, ehkä myöhempien järjestelmien kanssa synkronointia varten. Tässä selostet- 7 85076 tavassa esimerkinomaisessa suoritusmuodossa näytteenottotaajuuden f oletetaan olevan 20 MHz ja vastaanotettavien taajuuksien kaista on keskitetty noin 875 MHz:iin.6 85076 The "end end" section 120 is used to "specialize" a general purpose radio structure into a single structure specifically tailored to a particular radio application, designated radio type input "B" of the system. 5 Its best implementation may comprise a general purpose digital signal processor (DSP). The final selectivity section 124 provides all the additional filtering required before demodulating the radio signal according to the modulation type and channel characteristics. For example, it may ai-10 include adaptive channel correction for a digital data transmission system. This filter section 124 also provides adjacent channel attenuation and passband correction to compensate for imperfections in the properties of the high-speed selectivity filters 114 resulting from the coarse-coefficient quantization required to implement multiplicative (sub-pass) filters. The deraodulation section 126 may be programmed to implement many types of demodulation, including FM demodulation for audio and AC frequency modulated 20 (FSK) data. The demodulated audio signal may be converted back to analog form, then amplified and reproduced through a speaker, as suggested by reference numerals 121 and 122. Alternatively, di-. the digital voice message can be stored digitally: 25 in digital memory 123 for later playback. Data transfers in a computer system (not shown), demodulated data symbols ... may be routed to a computer for further processing or to a computer terminal for immediate display. In addition, control information for implementing the automatic frequency tracking-30 nan 128 may be generated "end end" -. finally, the clock generating section 118 is needed to control the input sampling frequency of the A / D conversion required for accurate downconversion, to use: digital circuitry in a regular manner, and to control the output sampling frequency, perhaps for synchronization with later systems. In the exemplary embodiment described herein, the sampling frequency f is assumed to be 20 MHz and the band of receivable frequencies is centered at about 875 MHz.
Kuvio 2 on kaaviokuva esillä olevan keksinnön di-5 gitaalisen vastaanottimen etupään piiristöstä. Tämä pii-ristö toimii radiotaajuussignaalien valitun kaistan digitoimiseksi. Esillä oleva keksintö aikaansaa sen, että näytteenotto tehdään suoraan radiotaajuuksilla. Kuitenkin laajakaistainen esivalinta on suoritettu radiotaajuisilla 10 analogiasuotimilla ennen näytteenottoa. Radiotaajuussuo-timien 202 ja 206 toiminta on aikaansaada selektiivisyys häiriövasteille. Nämä häiriövasteet sisältävät kuvan, puolen välitaajuuden purskeet, Able-Baker-purskeet jne., jotka löydetään perinteisen vastaanottimen etupäästä. Näiden 15 purskeiden lisäksi selektiivisyys täytyy aikaansaada taajuuksille, jotka näytteenottoprosessi voi valetoistaa. Suurin mahdollinen sallittava kaistanleveys on rajoitettu Nyquistin kaistanleveyteen (fs/2, missä f on näytteenottotaajuus) , vaikka käytännön suotimet merkittävästi pie-20 nentävät tätä.Figure 2 is a schematic diagram of the front end circuitry of the di-5 digital receiver of the present invention. This circuitry works to digitize the selected band of radio frequency signals. The present invention provides that sampling is performed directly at radio frequencies. However, wideband preselection has been performed with radio frequency 10 analog filters prior to sampling. The operation of the radio frequency filters 202 and 206 is to provide selectivity for interference responses. These include häiriövasteet the image side of the intermediate frequency bursts, Able Baker bursts etc., as found in conventional receiver front end. In addition to these 15 bursts, selectivity must be provided for frequencies that can be falsified by the sampling process. The maximum allowable bandwidth is limited to the Nyquist bandwidth (fs / 2, where f is the sampling frequency), although this is significantly reduced by practical filters.
Kuviossa 2 esitetyn 2-napaisen ja 5-napaisen suotimen käyttö, joista kummankin kaistanleveys on noin 4 MHz, aikaansaa valetoistetuille taajuuksille suuremman kuin 90 dB vaimennuksen, kun näytteitä otetaan 20 MHz taajuu-25 della. Sen lisäksi, että se aikaansaa selektiivisyyden ;V; signaaleille, jotka tulevat sisään antenniin 224, suodin 206 kaistarajoittaa laajakaistaista kohinaa, joka radio-taajuusesivahvistimen 204 synnyttämänä tulee ensimmäiseen näytteenotto- ja pitopiiriin 208. Tämä on tarpeen kohinan 30 valetoiston estämiseksi, mikä tehokkaasti kasvattaa etupään 200 kohinakerrointa. Radiotaajuusesivahvistinta 204 käytetään vahvistamaan radiotaajuussignaali riittävälle ' tasolle aikaansaamaan tarpeellinen signaalikohinasuhde, joka tarvitaan järjestelmän herkkyyttä varten. Koska eri-35 laisia kaistoja varten tarvitaan erilaiset suotimet, on käytännöllistä sisällyttää radiotaajuusvahvistin 204 8 85076 suodinrakenteen (202 ja 206) osana. Esillä olevan keksinnön vastaanotin käsittää radiotaajuusvahvistimen 204, jolla on noin 28 dB vahvistus ja noin 5 dB kohinakerroin.The use of the 2-pole and 5-pole filters shown in Figure 2, each with a bandwidth of about 4 MHz, provides greater than 90 dB attenuation for false-repeated frequencies when sampling at 20 MHz. In addition to providing selectivity; V; for signals entering the antenna 224, the filter 206 band-limits the wideband noise generated by the radio frequency amplifier 204 to the first sampling and holding circuit 208. This is necessary to prevent false reproduction of the noise 30, which effectively increases the noise factor of the front end 200. The radio frequency preamplifier 204 is used to amplify the radio frequency signal to a level sufficient to provide the necessary signal-to-noise ratio required for system sensitivity. Because different filters are required for different bands, it is practical to include a radio frequency amplifier 204 8 85076 as part of the filter structure (202 and 206). The receiver of the present invention comprises a radio frequency amplifier 204 having an amplification of about 28 dB and a noise factor of about 5 dB.
Kello 212 ja näytteenottopulssigeneraattori 210 5 aikaansaavat kellosignaalit ja näytteenottopulssit ensimmäiselle näytteenotto- ja pitopiirille 208, toiselle näytteenotto- ja pitopiirille 220, analogia-digitaalimuunti-melle 222 ja digitaaliselle nollatyyppiselle välitaajuus-selektiivisyysosalle (ei esitetty). Kellon generointi voi 10 olla aikaansaatu 20 MHz kideoskillaattorilla, joka on laajalti saatavilta. 40 MHz signaali digitaalisen signaaliprosessorin (ei esitetty) käytettäväksi on johdettu kahdentamalla 20 MHz signaali analogisella kahdennuspiirillä.The clock 212 and the sampling pulse generator 210 5 provide clock signals and sampling pulses to the first sampling and holding circuit 208, the second sampling and holding circuit 220, the analog-to-digital converter 222, and the digital zero type intermediate frequency selectivity portion (not shown). Clock generation can be accomplished with a 20 MHz crystal oscillator, which is widely available. The 40 MHz signal for use by a digital signal processor (not shown) is derived by doubling the 20 MHz signal with an analog doubling circuit.
Pulssigeneraattoria 210 käytetään muotoilemaan 15 20 MHz kellosignaali (suurin piirtein sinimuotoinen) hy vin kapeiksi pulsseiksi. Näytteenottopulssin leveys riippuu suurimmasta taajuuskaistasta, joka halutaan vastaanottaa. Noin 300 pikosekunnin pulssinleveys synnyttää harmonisten "kamman", jolla on suurin piirtein tasainen ampli-20 tudi noin 1 GHz asti. Tämä on tarpeen esillä olevan keksinnön vastaanottimen noin 875 MHz toimintataajuudella tapahtuvaa toimintaa varten. Pulssin generointi voidaan suorittaa käyttämällä perinteistä askelpalautusdiodia ja soittopiiriä. Tämäntyyppinen piiri on selostettu julkai-25 sussa, jonka otsikko on Harmonic Generation Using Step Recovery Diodes and SRD modules, Hewlett Packard Application note 920, saatavilla Hewlett Packard Microwave Semiconductor Divisionista, 350 Trimble Rd., San Jose,Pulse generator 210 is used to shape the 15 MHz clock signal (approximately sinusoidal) into very narrow pulses. The width of the sampling pulse depends on the largest frequency band to be received. A pulse width of about 300 picoseconds generates a harmonic "comb" with an approximately flat ampli-20 tudi up to about 1 GHz. This is necessary for operation of the receiver of the present invention at an operating frequency of about 875 MHz. Pulse generation can be performed using a conventional step reset diode and ringing circuit. This type of circuit is described in Harmonized Generation Using Step Recovery Diodes and SRD modules, Hewlett Packard Application note 920, available from the Hewlett Packard Microwave Semiconductor Division, 350 Trimble Rd., San Jose,
Ca., 95131.Ca., 95131.
30 Lohkojen 202, 204 ja 206 vahvistamien ja valitse mien signaalien kaistasta otetaan näytteitä ensimmäiselle näytteenotto- ja pitopiirillä 208. Tämä on analoginen perinteisen radiotaajuusvastaanottimen alasmuuntamisen kanssa. Vaikka flash-tyyppinen analogia-digitaalimuunnin 35 tehokkaasti näytteyttää signaalia, käytännön muuntimil-la on kaistarajoitetut sisääntulot, vaatien siten näyt- 9 85076 teenoton ennen muunnosta. Myöskin tähän päivään asti kaikki tunnetut suuriresoluutioiset (enemmän kuin 10 bittiä), suurinopeuksiset muuntimet hyödyntävät kaksivaiheista muunnosprosessia. Tämäntyyppinen muunnin vaatii toisen 5 näytteenotto- ja pitopiirin 220 käyttöä.30 The band of signals amplified and selected by blocks 202, 204 and 206 is sampled for the first on the sampling and holding circuit 208. This is analogous to the downconversion of a conventional radio frequency receiver. Although the flash-type analog-to-digital converter 35 efficiently samples the signal, practical converters have band-limited inputs, thus requiring sampling prior to conversion. Also to this day, all known high-resolution (more than 10 bits) high-speed converters utilize a two-stage conversion process. This type of converter requires the use of a second 5 sampling and holding circuit 220.
Kaksinkertainen näytteenotto on tarpeen, jotta voitetaan tiedon keruuajan, tarkkuuden ja painumisen käytännön rajoitukset. Ensimmäisen näytteenoton täytyy tapahtua äärimmäisen nopeasti, alueella 300 pikosekuntia esillä 10 olevan keksinnön vastaanottimessa. Tämä vaatii pienen pi-tokondensaattorin käyttöä kondensaattorin varaamiseksi näyte näytteeltä suurin piirtein sisääntulosignaalin jännitteeseen. Kykenemättömyydestä täysin varautua näytteen-ottoaikavälin aikana sisääntulosignaalin arvoon on seu-15 rauksena heikko suodatuskäsittely, jota voidaan pitää mitättömänä kapeakaistaisille signaaleille, joita tyypillisesti käytetään maassa tapahtuvaan liikkuvaan tiedonsiirtoon. Pienen pitokondensaattorin käytöstä ensimmäisessä näytteenotto- ja pitopiirissä on seurauksena painumisno-20 peus, joka ei ole hyväksyttävissä kaksivaiheisen analo-gia-digitaalimuuntimen käyttöön. Myöskin suhteellisen yksinkertaisen pitopiirin, joka voi olla käytössä ensimmäisessä näytteenotto- ja pitopiirissä, asettumisaika voi olla riittämätön kaksivaiheiselle muuntimelle. Näistä 25 syistä käytetään suuren tarkkuuden omaavaa toista näyt-... teenotto- ja pitopiiriä 220. Koska signaali on tehokkaas- . ti alasmuunnettu, se muuttuu paljon hitaammalla nopeudel- \ la. Tämä sallii suuremman tiedonkeruuajän ja suuremman pitokondensaattorin käytön. Tunnetut kaksivaiheiset muun-30 timet vaativat, että näytteenotto ja pito vaipuu vähemmän kuin 1/2 askelväliä merkittävästi lyhyemmässä ajassa kuin näytteenottojakso (tyypillisesti vähemmän kuin 1/2 näyt-teenotto jaksosta) .Double sampling is necessary to overcome the practical limitations of data collection time, accuracy and depression. The first sampling must take place extremely quickly, in the range of 300 picoseconds at the receiver of the present invention. This requires the use of a small hold capacitor to charge the capacitor from sample to sample to approximately the input signal voltage. The inability to fully prepare for the value of the input signal during the sampling interval results in poor filtering processing, which can be considered negligible for the narrowband signals typically used for terrestrial mobile communication. The use of a small holding capacitor in the first sampling and holding circuit results in a depression rate of 20 that is not acceptable for use with a two-phase analog-to-digital converter. Also, the settling time of the relatively simple latch circuit that may be used in the first sampling and latch circuit may be insufficient for a two-phase converter. For these 25 reasons, a high-precision second display and acquisition circuit 220 is used. Because the signal is efficient. ti downconverted, it changes at a much slower rate \ la. This allows for longer data acquisition time and the use of a larger holding capacitor. Known two-stage converters require that sampling and holding drop in less than 1/2 step interval in a significantly shorter time than the sampling period (typically less than 1/2 of the sampling period).
Ensimmäinen näytteenotto ja pito (208) voi olla 35 toteutettu perinteisen tekniikan mukaisesti käyttäenThe first sampling and holding (208) may be performed using conventional techniques
Schottky-diodisiltaa ja kaksoishila-MOS FET:ejä puskuri- ίο 85076 vahvistimena. Toinen näytteenotto ja pito voi olla realisoitu käyttäen Schottky-diodisiltaa, jossa on ylimääräinen takadiasointi vaipumisen rajoittamiseksi pitotilassa. Suurinopeuksinen vahvistin, joka koostuu J-FET:eistä dif-5 ferentiaalikytkennässä sisääntuloina sekä suuren dynamiikka-alueen omaavista bipolaariseuraajista, toimii puskuri-vahvistimena .Schottky diode bridge and double gate MOS FETs as a buffer ίο 85076 amplifier. The second sampling and holding can be realized using a Schottky diode bridge with additional backdiasing to limit the subsidence in the holding state. A high-speed amplifier consisting of J-FETs in the dif-5 differential connection as inputs and bipolar followers with a large dynamic range acts as a buffer amplifier.
Laajakaistainen vahvistin 209 on tarpeen signaalin vahvistamiseksi edelleen, jotta voitetaan analogia-di-10 gitaalimuuntimen kvantisointikohina. Vahvistinta 209 käytetään vahvistamaan näytteytetty signaali; siksi sen täytyy olla laajakaistainen. Suuri dynamiikka-alue on myös tarpeen, jotta estetään vahvistimen epälineaarisuuksia vääristämästä signaalia. Vahvistimen 209 kohinakerroin 15 on riippuvainen radiotaajuusvahvistimen 204 aikaansaaman "haltuunotto"-vahvistimen määrästä ja herkkyyden koko-naiskohinavaatimuksista. Motorolan MHW591 CATV laajakais-tavahvistin on sopiva käytettäväksi laajakaistavahvisti-mena esillä olevan keksinnön 800 MHz vastaanottimessa.A wideband amplifier 209 is needed to further amplify the signal in order to overcome the quantization noise of the analog-to-digital guitar converter. Amplifier 209 is used to amplify the sampled signal; therefore, it must be broadband. A large dynamic range is also necessary to prevent the nonlinearities of the amplifier from distorting the signal. The noise factor 15 of the amplifier 209 depends on the amount of "takeover" amplifier provided by the radio frequency amplifier 204 and the overall sensitivity noise requirements. The Motorola MHW591 CATV Broadband Amplifier is suitable for use as a broadband amplifier in the 800 MHz receiver of the present invention.
20 A/D-muunninrakenne, joka on samanlainen kuin tässä selostettu tyyppi, on esitetty artikkelissa, jonka tekijät ovat Muto, Peetz ja Rehner ja jonka otsikko on Designing a 10-bit, 20 MS-Per-Second Analog-to-Digital Converter System, HEWLETT PACKARD JOURNAL, Voi. 33, 11, s. 9 - 29, 25 marraskuu 1982.A 20 A / D converter structure similar to the type described herein is presented in an article by Muto, Peetz, and Rehner entitled Designing a 10-bit, 20 MS-Per-Second Analog-to-Digital Converter System , HEWLETT PACKARD JOURNAL, Vol. 33, 11, pp. 9-29, November 25, 1982.
Esillä olevan keksinnön opetusten mukaisesti väri-näsignaali 218 lisätään näytteytettyyn signaaliin yhdistä jässä/isolaattorissa 214. Yhdistäjä/isolaattori auttaa estämään laajakaistavahvistimessa ja värinälähteessä ole-30 via epälineaarisuuksia siirtämästä alipäästettyä kohinaa muille taajuuksille. Värinän 218 tarkoitus on tasaisesti levittää analogia-digitaalimuuntimen kvantisointikohinaa. Kohinakerroksen tasainen leviäminen yli Nyquistin kais-tanleveyden estää kvantisoinnin aiheuttamaa keskinäismo-λ 35 dulaatiovääristymää olemasta luontainen ongelma ja se myös sallii signaalin palauttamisen vähiten merkitsevän li 85 076 bittitason alapuolelle, pienentäen siten vahvistusvaati-muksia ennen A/D-muunninta ja helpottaen ongelmia, jotka muunninta edeltävissä asteissa olevat epälineaarisuudet aiheuttavat. Värinäsignaali 218 täytyy lisätä ennen toista 5 näytteenottoa ja pitoa 220, jos käytetään kaksivaiheista muunninta, koska signaali täytyy pitää vakiona muunnos-jakson aikana. Värinälähde 218 voi olla realisoitu käyttämällä analogista kohinalähdettä, sellaista kuten kohina-diodia. Värinäsignaalien yleiset ominaisuudet ja edut on 10 selostettu julkaisussa, jonka tekijä on Schuchman, L., Dither Signals and Their Effect on Quantization Noise, IEEE TRANSACTIONS ON COMMUNICATIONS TECHNOLOGY, s. 162 -165, joulukuu 1964.In accordance with the teachings of the present invention, the color signal 218 is added to the sampled signal in the combiner / isolator 214. The combiner / insulator helps prevent nonlinearities in the broadband amplifier and vibration source from transmitting low-pass noise to other frequencies. The purpose of the vibration 218 is to uniformly propagate the quantization noise of the analog-to-digital converter. The uniform propagation of the noise layer over the Nyquist bandwidth prevents quantization-induced inter-λ 35 distortion distortion from being an inherent problem and also allows the signal to be recovered below the least significant li 85 076 bit level, thus reducing gain requirements before A / D conversion, nonlinearities in the preceding stages cause. The vibration signal 218 must be added before the second sampling and hold 220 if a two-phase converter is used, because the signal must be kept constant during the conversion period. Vibration source 218 may be implemented using an analog noise source, such as a noise diode. The general properties and advantages of vibration signals are described in Schuchman, L., Dither Signals and Their Effect on Quantization Noise, IEEE TRANSACTIONS ON COMMUNICATIONS TECHNOLOGY, pp. 162-165, December 1964.
Signaaliin lisätyn kohinan pitäisi olla spektrises-15 ti erotettu informaatiosta. Näytteenotto, joka suoritetaan esillä olevan keksinnön 800 MHz vastaanottimessa, sijoittaa informaation noin 3 ja 7 MHz väliin. Alipäästösuodin 216 estää kohinan summaamisen informaatiosignaaliin. Esillä olevan keksinnön vastaanotin on varustettu 5-napaisel-20 la elliptisellä suotimella, jolla on 1,5 MHz rajataajuus alipäästösuotimelle 216. Värinäsignaalin keskimääräinen jännitetaso alipäästösuotimen 216 kohinaekvivalenttikais-tan yli pitäisi olla suurempi kuin noin 5 analogia-digi-taalimuuntimen askelkokoa. Täytyy olla huolellinen, jotta 25 estetään värinäsignaalia aiheuttamasta leikkautumista A/D-muuntimessa 222.The noise added to the signal should be spectrally separated from the information. Sampling performed at the 800 MHz receiver of the present invention places the information between about 3 and 7 MHz. The low-pass filter 216 prevents noise from being added to the information signal. The receiver of the present invention is provided with a 5-pole-20a elliptical filter having a 1.5 MHz cut-off frequency for the low-pass filter 216. The average voltage level of the vibration signal over the noise equivalent band of the low-pass filter 216 should be greater than about 5 analog-to-digital converter steps. Care must be taken to prevent the vibration signal from causing clipping in the A / D converter 222.
Analogia-digitaalimuunnin 222 muuntaa analogisen signaalin digitaaliseksi signaaliksi. Muuntimen täytyy kyetä hyväksymään signaalit yli aiotun vastaanotinsovel-30 lutuksen dynamiikkaolosuhteiden. Maassa liikkuvia tiedon-siirtosovellutuksia varten on tarpeen vähintään 10-bitin A/D-muunnin ja teoreettiset tutkimukset osoittavat, että 12-bittisen muuntimen aikaansaaman dynamiikka-alueen pi-: : täisi olla verrattavissa kaikkiin olemassa oleviin perin- 35 teisiin maassa liikkuviin vastaanottimiin. Analogia-digi-taalimuuntimen 222 kaksi tärkeintä tekijää ovat näytteen- i2 85076 ottonopeus ja askelkoko. Askelkoko määrittää vahvistuksen määrän, joka on tarpeen ennen muunninta, jotta päästään kvantisointikohinakerroksen yläpuolelle. Mitä suurempi askelkoko on, sitä suurempi on vahvistusvaatimus. Suuris-5 ta vahvistusmääristä on seurauksena epälineaarisia vaikutuksia ennen muunninta. Muunnosnopeus on myös hyvin tärkeä, koska se määrittää etupään suotimien sallittavissa olevan kaistanleveyden ja myös pienentää vahvistusvaati-musta levittämällä kvantisointikohinaa suuremmalle kais-10 tanleveydelle.The analog-to-digital converter 222 converts the analog signal to a digital signal. The converter must be able to accept signals beyond the dynamic conditions of the intended receiver application. At least a 10-bit A / D converter is required for terrestrial communication applications, and theoretical studies show that the dynamic range provided by a 12-bit converter should be comparable to all existing conventional terrestrial mobile receivers. The two most important factors of the analog-to-digital converter 222 are the sampling rate and step size of the i2 85076. The step size determines the amount of gain required before the converter to get above the quantization noise layer. The larger the step size, the higher the gain requirement. Large gain amounts result in nonlinear effects before the converter. The conversion rate is also very important because it determines the allowable bandwidth of the front end filters and also reduces the gain requirement by spreading quantization noise over a larger bandwidth.
Analogia-digitaalimuunnin 222, joka on tyydyttävä käytettäväksi esillä olevan keksinnön 800 MHz digitaali-vastaanottimen kanssa, on kaksivaiheinen 10-bittinen muunnin, jossa askelkoko on noin 3 mV ja joka kykenee te-15 kemään muunnoksen taajuuksilla, jotka ovat suurempi kuin 50 MHz. Esillä olevan keksinnön periaatteiden mukaisesti on tarpeen noin 54 dB etupään vahvistus, jotta aikaansaadaan noin 10 dB jälki-ilmaisusignaali-kohinasuhde vastaan-ottimessa, jolla on kaistanleveys 30 kHz, kun vastaanote-20 taan 0,3 ^,uv signaalia, josta otetaan näytteitä 20 MHz taajuudella. Vahvistuksen suuri määrä, joka on tarpeen ennen muunninta 222, rajoittaa järjestelmän epälineaarista suorituskykyä. Keskinäismodulaatiosuhde (IMR) on rajoitettu noin 65 dB:iin, joka on hieman vähemmän kuin pe-25 rinteisillä vastaanottimilla on saavutettavissa. Alan ammattimiehelle tulee olemaan ilmeistä, että askelkoon pienentäminen noin 200 uV sallii keskinäismodulaatiosuh-teen, joka on suurempi kuin 80 dB, saavuttamisen. Tämä arvo on verrattavissa useimpiin olemassa oleviin perin-30 teisiin 800 MHz vastaanottimiin.The analog-to-digital converter 222, which is satisfactory for use with the 800 MHz digital receiver of the present invention, is a two-phase 10-bit converter with a step size of about 3 mV and capable of converting at frequencies greater than 50 MHz. In accordance with the principles of the present invention, a front end gain of about 54 dB is required to provide a post-detection signal-to-noise ratio of about 10 dB in a receiver having a bandwidth of 30 kHz when receiving a 0.3 μm signal from which to sample 20 MHz. The large amount of gain required before transducer 222 limits the nonlinear performance of the system. The intermodulation ratio (IMR) is limited to about 65 dB, which is slightly less than is achievable with pe-25 parallel receivers. It will be apparent to one skilled in the art that reducing the step size to about 200 uV will allow an intermodulation ratio greater than 80 dB to be achieved. This value is comparable to most existing traditional 800 MHz receivers.
Nyt viitataan kuvioon 3, jossa on lohkokaaviomuo-dossa esitetty digitaalinen nollatyyppinen välitaajuus-selektiivisyysosa (DZISS), joka on yhteensopiva esillä olevan keksinnön käytännön kanssa. Digitaalinen nolla-35 tyyppinen välitaajuusselektiivisyysosa on sijoitettu ku-- vion 2 etupääpiiristön 200 ja kuvion 1 takapään DSP:n i3 85076 120 väliin, ja se toimii etupään 200 ulostulonaan antaman moduloidun digitaalisen radiotaajuussignaalin muuntamiseksi kantataajuussignaaliksi, jota käsitellään takapään DSPrllä 120. DZISS 300 koostuu samavaihesekoittimesta 304, 5 kvadratuurivaihesekoittimesta 306 (kvandratuuri = 90° vaihe-ero) , digitaalisesta kvadratuuripaikallisoskillaatto-rista (LO) 302 (joka aikaansaa samavaiheisen paikallisos-killaattorisignaalin 309 ja 90° vaihe-erossa olevan pai-kallisoskillaattorisignaalin 311), kahdesta "nopeasta" 10 digitaalisesta alipäästösuotimesta 308 ja 310, kahdesta "hitaasta" digitaalisesta alipäästösuotimesta 312 ja 313 ja kellolähteestä (ei esitetty).Referring now to Figure 3, there is shown in block diagram form a digital zero type intermediate frequency selectivity (DZISS) section that is compatible with the practice of the present invention. A digital zero-35 type intermediate frequency selectivity section is located between the front end circuit 200 of Fig. 2 and the rear end DSP i3 85076 120 of Fig. 1, and operates to convert the modulated digital radio frequency signal output from the front end 200 to a baseband signal 300 processed by the rear end DSP. 304, 5 quadrature phase mixer 306 (quadrature = 90 ° phase difference), digital quadrature local oscillator (LO) 302 (which provides in-phase local oscillator signal 309 and 90 ° phase difference local oscillator signal 311), two "fast" low pass filters 308 and 310, two "slow" digital low pass filters 312 and 313, and a clock source (not shown).
Käytännössä esillä olevassa keksinnössä identtinen digitaali-informaatio syötetään sekä samavaihesekoitti-15 melle 304 että kvadratuurivaihesekoittimelle 306 sisään-tuloportteihin 303 ja vastaavasti 307. Yleensä portit 303 ja 307 eivät ole yksittäisiä linjoja, vaan ne ovat itse asiassa monta linjaa, jotka edustavat monibittistä (esim. 10 tai 12 bittiä) digitaalisanaa. Missä tahansa annetus-20 sa sovellutuksessa käytetyn digitaalisanan todellinen pituus riippuu monista tekijöistä sisältäen: vaaditun resoluution, vaaditun dynamiikka-alueen ja vastaanotetun radiotaa juussignaaliin näytteenottotaajuudeen. Esimerkiksi 12-bitin sananpituutta pidetään hyväksyttävänä suoritus-25 kykynä vastaanotettaessa tyypillistä radiosignaalia, jos-ta otetaan näytteitä 20 MHz taajuudella.In practice, in the present invention, identical digital information is input to both in-phase mixer 304 and quadrature phase mixer 306 at input ports 303 and 307, respectively. Generally, ports 303 and 307 are not single lines, but are in fact multiple lines representing multi-bits (e.g. 10 or 12 bits) digital word. The actual length of the digital word used in any given application depends on many factors, including: the resolution required, the dynamic range required, and the sampling frequency of the received radio signal. For example, a 12-bit word length is considered an acceptable performance when receiving a typical radio signal if sampled at 20 MHz.
Sekoittimilla 304 ja 306 on toisena sisääntulona kvadratuuripaikallisoskillaattorilinjät 304 ja vastaavasti 311. Yllä selostetun A/D-ulostulosignaalin yhteydessä, 30 paikallisoskillaattorisignaalit eivät ole yksittäisiä kytkentöjä, vaan ne ovat signaalien monibittisiä diskreet-tiaikaesityksiä, jotka ovat keskenään 90° vaihe-erossa (ts. sini- ja kosiniaaltomuodot). Sekoittimet 304 ja 306 suorittavat A/D-sisääntulosanan ja paikallisoskillaatto-35 risanan aritmeettiset kertolaskut pyöristäen tuloksen muodostamaan ulostulosanan, joka syötetään sekoittimien i4 85076 304 ja 306 ulostuloporteista digitaalisten alipäästösuo-timien 308 ja vastaavasti 310 sisääntuloportteihin. Pai-kallisoskillaattorin ja sekoittimen ulostulosignaalien digitaalisanan pituudet voivat olla valittuja antamaan 5 hyväksyttävä kohinasuorituskyky. Kun digitaalisanaa pidennetään, on käytettävissä enemmän kvantisointitasoja signaalien esittämiseksi. Pienemmät kvantisointilisäykset johtavat parannettuun kohina-arvoon, kuten alalla hyvin ymmärretään. Tämä yllä kuvattu kvadratuurisekoitusproses-10 si on analoginen prosessille, joka suoritetaan analogisessa "välitaajuuksettomassa" tai suoraan muuntavassa vastaanottaessa. Kuitenkin todella linaarinen digitaalisten kertojien käyttö sulkee pois ei-toivottujen signaalien toisen asteen sekoittamisen tasavirraksi sekä muita ei-15 toivottavia ilmiöitä, joita esiintyy analogisen suoran muunnoksen yhteydessä.Mixers 304 and 306 have, as a second input, quadrature local oscillator lines 304 and 311, respectively. In connection with the A / D output signal described above, the local oscillator signals are not single circuits but are multi-bit discrete time representations of the signals in 90 ° phase-to-phase. and cosine waveforms). Mixers 304 and 306 perform arithmetic multiplications of the A / D input word and the local oscillator-35 risana, rounding the result to form an output word that is fed from the output ports of mixers i4, 85076 304 and 306 to the input ports of digital low pass filters 308 and 310, respectively. The digital word lengths of the Pai oscillator and mixer output signals may be selected to provide acceptable noise performance. As the digital word is lengthened, more levels of quantization are available to represent the signals. Smaller quantization increments result in improved noise, as is well understood in the art. This quadrature mixing process described above is analogous to a process performed in analog "intermediate frequency" or direct converting reception. However, the truly linear use of digital multipliers precludes the second-order mixing of unwanted signals into direct current, as well as other undesirable phenomena that occur with analog direct conversion.
Kertojilla 304 ja 306 suoritettu kvadratuurisekoi-tustaajuus siirtää halutun signaalin noin 0 Hz keskitaa-juudelle, missä taajuussiirron määrä voi olla määritetty 20 kanavataajuusohjauksella 305. Tuloksena saatava kvadra-tuurisignaali voi sitten olla alipäästösuodatettu kaistan ulkopuolisen kohinan ja ei-toivottujen signaalien poistamiseksi. Esillä olevan keksinnön ensisijaisessa toteutuksessa tämä selektiivisyys on aikaansaatu kahdessa 25 asteessa. Ensimmäinen aste on muodostettu nopeilla rekur-siivisilla digitaalisuodinosilla 308 ja 310. Digitaaliset suotimet 308 ja 310 ovat rakenteeltaan identtisiä ja ne voi olla muodostettu rekursiivisesta suodintopologiasta, joka tullaan selostamaan yksityiskohtaisemmin alla. Lop-30 puselektiivisyys aikaansaadaan "hitaammilla" rekursiivil-la suotimilla 312 ja vastaavasti 313. Tämä arkkitehtuurin valinta tullaan selostamaan yksityiskohtaisemmin alla. Suodatusprosessin jälkeen digitaalisignaalit syötetään loppupään DSP:lle 120 lisäkäsittelyä varten.The quadrature mixing frequency performed by the multipliers 304 and 306 shifts the desired signal to a center frequency of about 0 Hz, where the amount of frequency shift may be determined by channel frequency control 305. The resulting quadrature signal may then be low pass filtered to remove out-of-band noise and unwanted signals. In a preferred embodiment of the present invention, this selectivity is achieved at two degrees. The first stage is formed by high speed recursive digital filter sections 308 and 310. The digital filters 308 and 310 are identical in structure and may be formed from a recursive filter topology, which will be described in more detail below. Lop-30 puselectivity is provided by "slower" recursive filters 312 and 313, respectively. This choice of architecture will be described in more detail below. After the filtering process, the digital signals are fed to the downstream DSP 120 for further processing.
.λ 35 Kuvio 4a on lohkokaavio kuvion 3 yhteydessä se- lostetusta digitaalisesta oskillaattorista. Palautettakoon is 85076 mieleen, että kvadratuurioskillaattorin toiminta on aikaansaada kosini- ja siniaaltomuotojen digitoidut, näyt-teytetyt versiot, joita käytetään kvadratuurisekoituspro-sessissa. Digitaalisen välitaajuuksettoman selektiivisyys-5 osan toteutus riippuu kyvystä synnyttää näiden aaltomuotojen tarkat, stabiilit digitaaliset esitykset. Digitaalios-killaattoritoteutustan luokka, joka erityisesti sopii esillä olevan keksinnön vaatimuksiin, perustuu ROMduku-ja kirjoitusmuisti)-hakuperiaatteeseen. Käsitellään sello laisen digitaalisen signaalin synnyttämistä, joka käsittää kompleksisen sinikäyrän näytteitä: w(t) = 15 missä f on haluttu oskillaattoritaajuus..λ 35 Figure 4a is a block diagram of the digital oscillator described in connection with Figure 3. It should be recalled that the function of the quadrature oscillator is to provide digitized, sampled versions of the cosine and sine waveforms used in the quadrature mixing process. The implementation of the digital intermediate frequency selectivity-5 part depends on the ability to generate accurate, stable digital representations of these waveforms. The class of digital oscillator implementation, which is particularly suitable for the requirements of the present invention, is based on the ROM read-write and write-memory) search principle. Consider the generation of a cello-like digital signal comprising samples of a complex sine wave: w (t) = 15 where f is the desired oscillator frequency.
Perinteisen tiedonsiirtoteorian mukaisesti, ej2Jtfct _ C0S2Ttfct + jsin2rtfct, 20 Täten haluttuja kosini- ja siniaaltomuotoja voidaan pitää kompleksisen sinikäyräaaltomuodon reaali- ja vastaavasti imaginaariosina. Näytteytetty versio tekijästä saadaan korvaamalla jatkuva aikamuuttuja t diskreetillä aikamuuttujalla nT, missä n on laskentakokonaisluku (1, 2, 25 3, ...) ja T on näytteenotto jakso, joka on yhtä suuri kuin 1/fg = 1/näytteenottotaajuus. Tämä diskreettiaika-signaali on sitten ekvivalentti seuraavan yhtälön kanssa: w(n)» e j2rtfc(nT) 30 ROM-hakumenetelmät tämän signaalin synnyttämiseksi seuraavat taajuusmuuttujän f sekä aikamuuttujän teke- ____: c m misestä diskreeteiksi. Jos f = kf /2 (missä k ja N ovat es V kokonaislukuja), niin: 35According to the traditional communication theory, ej2Jtfct _ C0S2Ttfct + jsin2rtfct, 20 Thus, the desired cosine and sine waveforms can be considered as real and imaginary parts of the complex sine waveform, respectively. The sampled version of the factor is obtained by replacing the continuous time variable t with a discrete time variable nT, where n is a computational integer (1, 2, 25 3, ...) and T is a sampling period equal to 1 / fg = 1 / sampling frequency. This discrete time signal is then equivalent to the following equation: w (n) »e j2rtfc (nT) 30 ROM search methods for generating this signal follow from making the frequency variable f and the time variable ____: c m discrete. If f = kf / 2 (where k and N are integers es V), then:
w(n) = e j2Kkfs(n/fs)/2N - e j2*nk/2Nw (n) = e j2Kkfs (n / fs) / 2N - e j2 * nk / 2N
ie 8507685076 BC
Voidaan nähdä, että täytyy synnyttää kosini- ja NIt can be seen that cosine and N must be generated
simarvot ainoastaan 2 eri vaiheelle. Yksi näiden arvojen generointimenetelmä, jota kutsutaan suoraksi ROM-hauk- si, pohjimmiltaan käsittää ROM-taulukon käytön, joka si-values for 2 different phases only. One method of generating these values, called a direct ROM search, basically involves using a ROM table that
NOF
5 sältää arvojen (kosini ja sini) 2 paria ja jota osoitetaan rekisterillä, joka sisältää kokonaisluvun nk (suhteessa vaiheeseen). Vaiherekisteriä kasvatetaan arvolla k (vastaten haluttua taajuutta fc) jokaisella näytehetkel- lä (vastaten muuttujaa n). Saatu taajuuserottelu on Af =5 contains 2 pairs of values (cosine and sine) and is indicated by a register containing the integer nk (relative to the phase). The phase register is incremented by k (corresponding to the desired frequency fc) at each sampling time (corresponding to the variable n). The obtained frequency separation is Af =
N NN N
10 fg/2 , jolloin voidaan synnyttää 2 erillistä taajuutta.10 fg / 2, in which case 2 separate frequencies can be generated.
Sovellutuksesta riippuen suoraan ROM-hakutekniik- kaan voi liittyä suuria määriä ROM:ia. ROM-kokoa voidaan pienentää jonkin verran hyödyntämällä kosini- ja siniaal- tomuotojen symmetrisiä ominaisuuksia. Nämä ominaisuudetDepending on the application, large numbers of ROMs may be directly associated with ROM retrieval technology. The ROM size can be reduced somewhat by utilizing the symmetrical properties of the cosine and sine waveforms. These features
NOF
15 sallivat taulukkosyöttöjen lukumäärän pienentämisen 215 allow the number of table entries to be reduced 2
NOF
numeroparista 2 /8 numeropariin. Jopa tämän pienennyksen kanssa voi ROM-koko yhä olla liian suuri. Tällaisissa tapauksissa voidaan ROM-koon pienentämiseksi edelleen käyttää tekniikkaa, jota kutsutaan tekijöihin jaetuksi 20 (Factored)-ROM-hauksi.from a pair of numbers to a pair of 2/8 numbers. Even with this reduction, the ROM size may still be too large. In such cases, a technique called Factored ROM search can be used to further reduce the ROM size.
Esillä olevan keksinnön digitaalinen paikallisos-killaattori 400 käyttää tekijöihin jaettua ROM-hakutek-niikkaa, joka hyödyntää sitä tosiasiaa, että yksikköarvoi-nen osoitin voidaan jakaa "karkeiden" ja "hienojen" osoit-' 25 timien kompleksituloksi. Siten yksikkösuuruinen osoitin voidaan esittää jakamalla signaali muotoon e^c*e^f. Sen tähden yksikköarvoinen osoitin voidaan realisoida erillisillä karkea-arvoisilla osoittimilla ja hienoarvoi-silla osoittimilla, jotka ovat tallennettuna ROM:issa ja 30 jotka kerrotaan yhteen, jotta saadaan kvadratuurisekoit-timia varten tarvittavat diskreettiaikaiset sini- ja ko-siniarvot. Tämän tekijöihin jakamisen etu on, että ROM:in määrä, joka on tarpeen karkea-arvoisten ja hienoarvoisten · osoittimien tallentamiseksi, on suuresti pienentynyt sii- 35 tä, mitä tarvittiin suoraa ROM-hakusovellutusta varten. Hinta, joka maksetaan tästä ROM-koon pienentymisestä, on i7 85076 piiristön tuominen suorittamaan karkeiden ja hienojen osoittimien kompleksilukukertolasku. Yleensä kompleksi-lukukertolasku voidaan toteuttaa neljällä kertojalla ja kahdella summaimella. Hienoarvoisen osoittiraen oikealla 5 valinnalla ja muistamalla, että pienen kulman kosinia voidaan approksimoida arvolla 1, voidaan kosinin hienoarvois-ta osoitinta varten oleva ROM eliminoida. Lisäksi approksimoimalla pienen kulman kosiniarvot arvoksi 1, voidaan eliminoida kaksi kertojaa kertolaskurakenteesta, joka 10 tarvitaan kompleksilukutulon synnyttämiseksi. Tästä on seurauksena sekä kustannus- että tilasäästöjä tekijöihin jaetun ROM:in toteutuksessa.The digital local oscillator 400 of the present invention uses a factor-based ROM search technique that takes advantage of the fact that a unit value pointer can be divided into a complex product of "coarse" and "fine" pointers. Thus, a unit-sized pointer can be represented by dividing the signal into e ^ c * e ^ f. Therefore, the unit value pointer can be realized with separate coarse pointer and fine pointer stored in ROMs and multiplied together to obtain the discrete-time sine and cosine values required for quadrature mixers. The advantage of this factorization is that the amount of ROM required to store coarse and fine pointers is greatly reduced from what was required for a direct ROM search application. The price to pay for this reduction in ROM size is bringing the i7 85076 circuit to perform complex multiplication of coarse and fine pointers. In general, complex multiplication can be performed with four multipliers and two adders. By selecting the fine pointer slot with the right 5 and remembering that the cosine of the small angle can be approximated by 1, the ROM for the fine pointer of the cosine can be eliminated. In addition, by approximating the cosine values of the small angle to 1, two multipliers of the multiplication structure required to generate the complex number product can be eliminated. This results in both cost and space savings in the implementation of a factor-based ROM.
Yhä kuvioon 4a viitaten, digitaalinen kvadratuuri-paikallisoskillaattori 400, toteutettuna käyttäen teki-15 jöihin jaettua ROM-toteutusta, on kuvattu lohkokaaviomuo-dossa. Taajuusinformaatio, joka on A/D-muuntimen näyttey-tetyn kaistan sisällä olevaan haluttuun taajuuteen verrannollisen N-bittisen binääriluvun muodossa, on ladattu ka-navataajuuslukkopiiriin 402. Kanavataajuuslukkopiiri 402 20 voi olla realisoitu monissa eri muodoissa. Esimerkiksi olettaen, että N = 20, viisi kaskadiin kytkettyä, Motorola Inc:in ja muiden valmistamaa 74LS175 piiriä (neljä D-kiik-kua) aikaansaavat hyväksyttävän toteutuksen. Alan ammattimiehet ymmärtävät, että kanavataajuuslukkopiiri 402 voi 25 olla ladattu erilaisilla keinoilla. Esimerkiksi yksitaa-juisessa radiossa kanavataajuuslukkopiiri voitaisiin pysyvästi ladata yhdellä binääriluvulla. Monitaajuuksisis-sa radioissa kanavataajuuslukkopiiri 402 voitaisiin ladata EPROM- tai ROM-hakutaulukosta tai muutoin laskea 30 mikroprosessorilla ja lukita sieltä.Still referring to Figure 4a, a digital quadrature local oscillator 400, implemented using a factor-based ROM implementation, is illustrated in block diagram form. The frequency information in the form of an N-bit binary number proportional to the desired frequency within the sampled band of the A / D converter is loaded into the channel frequency lock circuit 402. The channel frequency lock circuit 402 20 may be implemented in many different forms. For example, assuming N = 20, five cascaded 74LS175 circuits (four D-beam) manufactured by Motorola Inc. and others provide an acceptable implementation. It will be appreciated by those skilled in the art that the channel frequency lock circuit 402 may be loaded by various means. For example, in single frequency radio, the channel frequency lock circuit could be permanently loaded with a single binary number. In multi-frequency radios, the channel frequency lock circuit 402 could be loaded from an EPROM or ROM look-up table or otherwise counted by a microprocessor and locked therefrom.
Kanavataajuuslukkopiirin 402 ulostulo on kytketty binaarisummaimeen 404. Alan ammattimiehet ymmärtävät, " että seuraavassa digitaalisen kvadratuuripaikallisoskil- laattorin 400 selostuksessa kaikki kytkentälinjät toimin-35 talohkojen välillä ovat itse asiassa monibittisiä binaari-sanoja eivätkä yksittäisiä kytkentöjä. Summaimen 404 ie 85076 ulostulo on kytketty vaiheakkuun 406. Vaiheakku 406 voi olla toteutettu N-bittisenä binaarilukkopiirinä, jota käytetään pitämään ROM:in seuraavan osoitettavan paikan osoite. Siten vaiheakun 406 ulostulo voi olla suoraan kyt-5 ketty karkea-arvoiseen kosini-ROM:iin 418, karkea-arvoi-seen sini-ROM:iin 416 ja hienoarvoiseen sini-ROM:iin 414 (muistettakoon, että hienoarvoista kosini-ROM:ia ei tarvita, koska sitä approksimoidaan arvolla 1). Lisäksi vaiheakun 406 ulostulo on syötetty takaisin summaimelle 404 10 summattavaksi (modulo 2N) binäärilukuihin, jotka edustavat kanavataajuuslukkopiiriin 402 sijoitettua kanava-taajuusinformaatiota. Vaiheakun 406 ulostulo päivitetään jokaisella kellopulssilla, mikä on yleensä näytteenottotaajuus. Tämän binaariyhteenlaskun tuloksena on, että 15 vaiheakku 406 pitää viimeisimmän osoitteen ja kanavataa-juuskytkimeen sisältyvän binaarivektori binaarisummaa (verrannollinen vaiheeseen). Tämä luku ilmaisee seuraavan osoitteen, joka tarvitaan luokaan kvadratuuripaikallis-oskillaattorin signaalit cos 27£fcnT ja sin 2ftfcnT.The output of the channel frequency lock circuit 402 is coupled to a binary adder 404. Those skilled in the art will appreciate that "in the following description of the digital quadrature local oscillator 400, all switching lines between function blocks 35 are in fact multi-bit binary words and not individual switches. The 406 may be implemented as an N-bit binary lock circuit used to hold the address of the next addressable location of the ROM, so the output of the phase accumulator 406 may be directly connected to the coarse cosine ROM 418, the coarse blue ROM: 416 and fine-grained sine ROM 414 (Recall that fine-valued cosine ROM is not needed because it is approximated by 1.) In addition, the output of phase accumulator 406 is fed back to adder 404 10 for summation (modulo 2N) to binary numbers representing channel frequency ll. 402 placed channel frequency inf The output of the phase accumulator 406 is updated with each clock pulse, which is usually the sampling frequency. As a result of this binary summation, the phase accumulator 406 keeps the binary sum (proportional to the phase) of the last address and the binary vector contained in the channel data hair switch. This figure indicates the next address required for the class of quadrature local oscillator signals cos 27 £ fcnT and sin 2ftfcnT.
20 Ensisijaisessa suoritusmuodossa ROM-kokoa voi ol la pienennetty tai vastaavasti tasoresuluutiota voi olla parannettu kasvattamatta ROM-kokoa lisäämällä digitaalinen värinäsignaali vaiheakun 406 ulostuloon ja tuloksen leikkaamista ennen ROM-taulukkojen osoittamista. Paikal-25 lisoskillaattorin taajuusresoluutio on määritetty vaihe-akun datatien leveydellä (N) ja tarvittavalla näytteen-ottonopeudella fs· Mutkattomin menetelmä taajuusreso-luution kasvattamiseksi on lisätä enemmän bittejä vaihe-akkuun ja kasvattaa ROM-taulukkojen kokoa. Tämä voi kui-30 tenkin olla kallis ratkaisu, koska ROM:in koon täytyy kaksinkertaistua jokaista vaiheakkuun lisättyä bittiä kohden. Toinen vaihtoehto olisi lisätä bitit vaiheakkuun, :’ mutta leikata ylimääräiset bitit ennen ROM-haun suoritta- : mistä. Tämä tuo mukanaan vakavaa vaiheen pyöristystä ja 35 aiheuttaa purskeita paikallisoskillaattorin ulostuloon.In the preferred embodiment, the ROM size may be reduced or, accordingly, the level resolution may be improved without increasing the ROM size by adding a digital jitter signal to the output of the phase accumulator 406 and truncating the result before assigning the ROM tables. The frequency resolution of the local 25 oscillator is determined by the Phase Battery Data Path width (N) and the required sampling rate fs · The most straightforward method to increase the frequency resolution is to add more bits to the phase battery and increase the size of the ROM tables. However, this can be an expensive solution because the size of the ROM must double for each bit added to the phase accumulator. Another option would be to add the bits to the phase accumulator,: ’but cut the extra bits before performing the ROM search. This involves severe phase rounding and causes bursts at the output of the local oscillator.
19 85076 Näiden purskeiden välttämiseksi lisätään pienitasoinen värinäsignaali akun ulostuloon ennen leikkausta.19 85076 To avoid these bursts, a small level of vibration signal is added to the battery output before surgery.
Esillä olevan keksinnön periaatteiden mukaisesti digitaalioskillaattorin taajuusresoluutiota voidaan lisä-5 tä, kasvattamatta ROM-kokoa ja tuomatta purskeita ulostuloon, lisäämällä binaarinen värinäsignaali vaiheakun 106 ulostuloon ennen leikkaamista. Tämän suorittamiseksi on olemassa digitaalinen oskillaattori 400, jossa on L-bitti-nen värinälähde 408, joka synnyttää L-bittiä leveän, talo saisen todennäköisyystiheyden omaavan, näennäissatunnai-sen "valkokohina"-signaalin. Värinälähdettä 408 kellotetaan näytteenottotaajuudella fg, niin että aikaansaadaan uusi L-bittinen värinäsana jokaiselle vaiheakun 406 vai-hesanaulostulolle. N-bittinen värinäsana on muodostettu 15 lisäämällä M = N - L etunollaa värinälähteen kahdeksan L-bittiseen värinäsanaulostuloon. Tämä yhdistetty N-bittinen värinäsignaali lisätään vaiheakun 406 N-bittiseenIn accordance with the principles of the present invention, the frequency resolution of the digital oscillator can be increased, without increasing the ROM size and without bringing bursts to the output, by adding a binary vibration signal to the output of the phase accumulator 106 prior to cutting. To accomplish this, there is a digital oscillator 400 with an L-bit vibration source 408 that generates a pseudo-random "white noise" signal with a wide L-bit probability density. The vibration source 408 is clocked at a sampling frequency fg to provide a new L-bit vibration word for each phase output of the phase accumulator 406. The N-bit vibration word is formed by adding M = N - L leading zeros to the eight L-bit vibration word outputs of the vibration source. This combined N-bit jitter signal is added to the N-bit of the phase accumulator 406
NOF
ulostuloon N-bittisellä binaarisummaimella 410 Modulo 2 tavalla. Summaimen 410 summaulostulo leikataan sitten 20 M-bittiin (leikkausta ei ole esitetty). Käytännössä tämä leikkausprosessi saavutetaan yksinkertaisesti jättämällä huomioimatta vähiten merkitsevät bitit, jotka on tuotettu digitaalisen summaimen 410 ulostuloon. Leikkausoperaa-tio itse sallii pienennetyn ROM-koon.output with an N-bit binary adder 410 Modulo 2 way. The sum output of adder 410 is then cut to 20 M bits (not shown). In practice, this cutting process is achieved simply by ignoring the least significant bits produced at the output of the digital adder 410. The cutting operation itself allows for a reduced ROM size.
25 Binaarisen vaihesanan kvantisointi tai leikkaus tuottaa vääristymää tai kohinaa synnytettyihin sini- ja kosiniaaltomuotoihin. Koska vaihe on jaksollinen funktio (sahalaita), kvantisoinnin tuottama kohina olisi myös jaksollista, ellei sitä jollakin tavalla tehdä satunnai-- ' 30 seksi. Jaksollisesta kohinasta olisi seurauksena erilli- -·' siä "purskeita" oskillaattorin ulostulospektrissä, jotka purskeet ovat ei-toivottuja useimmissa sovellutuksissa, jos niiden taso ylittää jonkin kynnysarvon. Värinäsignaa- : - Iin lisääminen ennen vaiheen kvantisointia tekee vaiheko- 35 hinan satunnaiseksi, mistä on seurauksena ulostuloon enemmän toivottava valkoinen kohinaspektri. Binaarinen vaihe- 20 8 5076 sana esitetään N-bittisellä binaarisanalla. Värinäsignaa-li käsittää L-bittisen näennässatunnaisen binaarisanan, joka on summattu N-bittiseen vaihesanaan. Prosessista on seurauksena binaarisana, jossa on N = L + M bittiä. Tämä 5 binaarisana leikataan sitten M-bittiseksi binaariseksi vaihesanaksi, joka on suhteellisen vapaa yllä kuvatuista purskesignaaleista.25 Quantization or shear of a binary phase word produces distortion or noise in the generated sine and cosine waveforms. Since phase is a periodic function (sawtooth), the noise produced by quantization would also be periodic if it were not done in some way for random sex. Periodic noise would result in separate "bursts" in the output spectrum of the oscillator, which bursts are undesirable in most applications if their level exceeds some threshold. Adding a vibration signal before quantizing the phase makes the phase noise random, resulting in a more desirable white noise spectrum at the output. The binary phase word is represented by an N-bit binary word. The jitter signal comprises an L-bit pseudo-random binary word summed to an N-bit phase word. The process results in a binary word with N = L + M bits. This binary word is then cut into an M-bit binary phase word that is relatively free of the burst signals described above.
Vaihekvantisoinnin vaikutus oskillaattorin ulostu-lokohinaan voidaan esittää seuraavalla analyysillä. Ha-10 luttua oskillaattorin ulostuloa kuvataan seuraavalla yhtälöllä: w(n) = 15The effect of phase quantization on the output noise of the oscillator can be shown by the following analysis. The output of the oscillator after Ha-10 is described by the following equation: w (n) = 15
Jos vaihekulma kvantisoidaan virheellä fc(n), todellista ulostuloa kuvataan seuraavasti: w(n) = ej[0(n)+3(n)] 20 Mukaan tullut virhe on: E(n) = w(n) - w(n) = ej[0(n)+3(n)] _ gj0(n) = ej0(n) £ej8(n).1 j 25 Tapauksessa, missä 3(n) on hyvin pieni (<< 1), termiä e-*^n* voidaan approksimoida termillä l+jd(n), mikä antaa E(n) = · j3(n) 30 ____: Termin E(n) spektri voidaan nähdä yksinkertaises- --- ti vaihekvantisointikohinan 3(n) spektrin taajuussiirto- na (ja ei-tärkeänä skaalauksena termillä j). Siten, jos 3 (n) on satunnaista tai "valkoista", on myös E (n) tätä.If the phase angle is quantized by the error fc (n), the actual output is described as follows: w (n) = ej [0 (n) +3 (n)] 20 The included error is: E (n) = w (n) - w (n ) = ej [0 (n) +3 (n)] _ gj0 (n) = ej0 (n) £ ej8 (n) .1 j In the case where 3 (n) is very small (<< 1), the term e - * ^ n * can be approximated by the term l + jd (n), which gives E (n) = · j3 (n) 30 ____: The spectrum of the term E (n) can be seen simply --- phase quantization noise 3 (n) as a frequency shift of the spectrum (and non-significant scaling by the term j). Thus, if 3 (n) is random or "white", so is E (n).
·'" 35 Lisäksi termin E (n) teho on yhtä suuri kuin termin 3(n) 2i 85076 teho, mikä sallii vaihekohinan luoman ulostulokohinatason helpon arvioinnin.· '"35 In addition, the power of the term E (n) is equal to the power of the term 3 (n) 2i 85076, which allows an easy evaluation of the output noise level generated by the phase noise.
Värinäsignaalin tehotason valitsemiseen liittyy kohinan "valkaisu"-ilmiön ja ulostulon kohinatehotason vä-5 linen kompromissi. Kun värinätehoa lisätään (lisäämällä bittien lukumäärää L värinäsignaalissa), kohina tulee valkoisemmaksi, mutta myös vaihekohinan kokonaisteho kasvaa. Voidaan näyttää, että jos värinäsignaalilla on tasainen todennäköisyystiheys, L = N - M valinnasta on seurauksena 10 värinätehon edullinen taso, koska se edustaa pienintä vä-rinäsignaalia, joka tarvitaan täysin valkaisemaan vaihe-kvantisointikohina. Siten ensisijaisessa suoritusmuodossa värinäbittien L lukumäärä on yhtä suuri kuin leikkaus-prosessissa poisjätettyjen bittien lukumäärä. Saatetaan 15 huomata, että värinäsignaaleja, joilla on muu kuin tasainen todennäköisyystiheys, voidaan hyödyntää. Kuitenkin tasainen tiheys on edullisin, koska se on helpoimmin synnytettävissä. Arvolla L = N - M vaihekohinan varianssi (teho) on yhtä suuri kuin kaksi kertaa värinäsignaalin ekvi-20 valenttinen vaihevarianssi. Kun on annettu haluttu taa- juusresoluutio, joka on määritetty termeillä N ja f , niin b L ja M ja siten tarvittava ROM-koko määrätään oskillaattorin ulostulossa olevalla valkoisen kohinan sallitulla "... tasolla.Selecting the power level of the vibration signal involves a trade-off between the "bleaching" effect of noise and the noise power level of the output. As the vibration power is increased (by increasing the number of bits L in the vibration signal), the noise becomes whiter, but the total power of the phase noise also increases. It can be shown that if the vibration signal has a uniform probability density, the selection of L = N - M results in a preferred level of vibration power because it represents the smallest vibration signal required to fully whiten the phase quantization noise. Thus, in the preferred embodiment, the number of vibration bits L is equal to the number of bits omitted in the cutting process. It may be noted that vibration signals with a non-uniform probability density can be utilized. However, a uniform density is most advantageous because it is most easily generated. At L = N - M, the phase noise variance (power) is equal to twice the equivalence phase variance of the vibration signal. Given the desired frequency resolution, defined by the terms N and f, then b L and M and thus the required ROM size are determined by the allowable level of white noise at the output of the oscillator.
; . 25 Esimerkiksi kun fg = 20 MHz ja N = 20 bittiä, taa- • juusresoluutio on 19,07 Hz. Leikkaaminen M = 17 bittiin (ROM-koon pienentämiseksi kertoimella 8) ilman värinää luo purskeita oskillaattorin ulostuloon, jotka yhdellä tietyllä taajuudella ovat 98 dB halutun signaalitason 30 alapuolella. 3-bittisen värinäsignaalin lisääminen ennen leikkaamista valkaisee virhesignaalia, poistaen purskeet. Esillä olevan keksinnön periaatteiden mukaisesti digi-taalisen oskillaattorin taa juusresoluutio, ulostulokohi-nan tietylle tasolle, voidaan kasvattaa äärettömästi yk-35 sinkertaisesti lisäämällä lisää bittejä taajuus- ja vai-helukkopiireihin ja värinäsignaaliin. ROM-koko, joka 22 8 5076 määritetään M:llä, pysyy vakiona. M-bittinen binaarisana, joka pidetään leikkauksen jälkeen, on kytketty ROM-osoi-telukkopiiriin 412, jonka ulostulo on kytketty ROM:eihin 418, 416 ja 414. Osoitteen vastaanottamisen aikana ROM:it 5 418, 416 ja 414 antavat vastaaviin ulostuloportteihinsa digitaalisen binaarisanan, joka on sijoitettuna vastaanotetussa osoitteessa. Digitaaliset kvadratuurisignaalit synnytetään sitten aritmeettisesti näistä kolmesta binääriluvusta.; . For example, when fg = 20 MHz and N = 20 bits, the • frequency resolution is 19.07 Hz. Cutting to M = 17 bits (to reduce the ROM size by a factor of 8) without jitter creates bursts at the output of the oscillator that are 98 dB below the desired signal level 30 at one particular frequency. Adding a 3-bit vibration signal before trimming whitens the error signal, eliminating bursts. In accordance with the principles of the present invention, the frequency resolution of a digital oscillator, to a certain level of output noise, can be increased infinitely by simply adding more bits to the frequency and phase light circuits and the vibration signal. The ROM size, 22 22 5076 is determined by M, remains constant. The M-bit binary word held after the cut is connected to the ROM address lock circuit 412, the output of which is connected to the ROMs 418, 416 and 414. During the reception of the address, the ROMs 5 418, 416 and 414 give a digital binary word to their respective output ports, located at the received address. The digital quadrature signals are then generated arithmetically from these three binary numbers.
10 Kuten aikaisemmin esitettiin, ROM:ien 416 ja 418 ulostulosignaalit ovat binäärilukuja, jotka ovat verrannollisia karkean vaiheen kosiniin ja siniin. ROM:in 414 ulostulosignaali on binääriluku, joka on verrannollinen hienon vaiheen siniin. Jotta minimoidaan virhe hienon ko-15 sinin approksimoinnissa, käytetyt hienot vaihearvot ovat arvoja, jotka on keskitetty positiivisen akselin ympärille. ROM-osoitelukkopiirin 412 ulostulo on M-bittinen luku, joka on jaettu M -bittiseen karkeaan osoitteeseen ja c M£-bittiseen hienoon osoitteeseen, missä M = M + M,-.10 As previously discussed, the output signals of ROMs 416 and 418 are binary numbers proportional to the coarse-phase cosine and sine. The output signal of ROM 414 is a binary number proportional to the fine phase blue. To minimize the error in the fine ko-15 sine approximation, the fine phase values used are values centered around the positive axis. The output of the ROM address lock circuit 412 is an M-bit number divided by an M-bit coarse address and a c-M £-bit fine address, where M = M + M, -.
^ w c f 20 Karkea vaihe on 2ϊί(Ρ + 1/2)/2 c, missä P on kokonais- c c luku, joka vastaa M -bittistä karkeaa osoitettu. Hieno^ w c f 20 The coarse phase is 2ϊί (Ρ + 1/2) / 2 c, where P is an integer c c corresponding to the M-bit coarse assigned. Fine
M CM C
vaihe on 2?t(p^-2 f-l)/2 , missä P^ on kokonaisluku, joka vastaa M^-bittistä hienoa osoitetta. Esimerkiksi, jos * _ Mc = 10 ja M^ =7, ROM-taulukon syötöt voivat olla muo- 25 dostettu kuten alla on taulukoissa 1 ja 2 esitetty. Taulukko 1the step is 2? t (p ^ -2 f-1) / 2, where P ^ is an integer corresponding to a fine address of the M ^ bit. For example, if * _ Mc = 10 and M ^ = 7, the ROM table inputs may be formed as shown in Tables 1 and 2 below. table 1
| Osoite (Pc) | Karkean kosini- | Karkean sini-R0M:n I| Address (Pc) Coarse cosine Rough blue-R0M n
| | ROM:n sisältö osoip- sisältö osoittees- || | ROM contents osoip- contents at- |
1_1 teessa 'Pc’_]__sa ,?c·_I1_1 in 'Pc' _] __ sa,? C · _I
30 I | | | | 0 I COS 2π·(1)/211 | 8^2:^(1)/211 |30 I | | | | 0 I COS 2π · (1) / 211 | 8 ^ 2: ^ (1) / 211 |
| 1 | COS 2π·(3)/2η | SIN 2π · (3)/211 I| 1 | COS 2π · (3) / 2η | SIN 2π · (3) / 211 I
:*··: | 2 I COS 2π· (5)/211 | SIN 2π· (5)/211 | | 3 I COS 2π · (7)/211 | SIN 2π· (7)/211 | I 4 I COS 2π · (9)/211 | SIN 2π · (9)/211 |: * ··: | 2 I COS 2π · (5) / 211 | SIN 2π · (5) / 211 | | 3 I COS 2π · (7) / 211 | SIN 2π · (7) / 211 | I 4 I COS 2π · (9) / 211 | SIN 2π · (9) / 211 |
I · I I II · I I I
35 | . | | I35 | . | | I
| 1022 I COS 271(2045)/2}} | SIN 2π(2045)/2}} | I 1023 I COS2n(2047)/211 | SIN 2π(2047)/2η | |_J__I__1 23 85076| 1022 I COS 271 (2045) / 2}} | SIN 2π (2045) / 2}} | I 1023 I COS2n (2047) / 211 | SIN 2π (2047) / 2η | _J__I__1 23 85076
Taulukko 2 I Osoite (Pf) | Hienon sini-ROM:n ' | | sisält? osoittees- | I_!__! 51 1 ,7 1 | 0 I SIN 2k (-64)/217 |Table 2 I Address (Pf) Great blue-ROM's | | complimentary? at | I _! __! 51 1, 7 1 | 0 I SIN 2k (-64) / 217 |
| 1 | SIN 2π (-63)/217 I| 1 | SIN 2π (-63) / 217 I
| 2 | SIN 2k (-62)/217 I| 2 | SIN 2k (-62) / 217 I
| 3 I SIN 2π (-61)/217 | 1*1 i I * ίο I I ,7 1 | 126 I SIN 2π (62)/217 ! | 127 I SEN 2π (63)/217 | I_1_:-!| 3 I SIN 2π (-61) / 217 1 * 1 i I * ίο I I, 7 1 | 126 I SIN 2π (62) / 217! | 127 I SEN 2π (63) / 217 I_1 _: -!
Kosiniaaltomuodon (ts. kompleksiaaltomuodon reaa-15 likomponentin) synnyttämiseksi karkea-arvoisen sini-ROM:in 418 ja hienoarvoisen sini-ROM:in 414 ulostulot kerrotaan ensin kertojassa 426. Kertojan 426 ulostulo syötetään summauspiirille 440, missä se vähennetään, missä se vähennetään (2-komplemenettimuodossa) karkea-arvoisen kosini-20 ROM:in 416 ulostulosta. Tämä aritmeettinen prosessi antaa kosiniarvon, joka annetaan ulostulona portilla 441 ja joka on kytketty kuvion 3 kvadratuurisekoittimeen 304. Digitaalisen kvadratuuripaikallisoskillaattorin siniarvo-... jen synnyttämiseksi karkea-arvoisen kosini-ROM: in 416 ja I. 25 hienoarvoisen sini-ROM:in 414 ulostulot kerrotaan kertojassa 428. Kertojan 428 ulostulo syötetään summauspiirille 442, missä se summataan karkea-arvoisen sini-ROM:in 418 ulostulon kanssa. Summauspiiri 442 antaa ulostulona kytkennän 443 kautta diskreettiaikaisen siniarvon digi-30 taalisen sanan, joka on kytketty kuvion 3 kvadratuurise-koittimeen 306. Tämän vuoksi, koska sini- ja kosinisig-naalien diskreettiaikaiset arvot on laskettu matemaatti-sesti, saavutetaan täydellinen 90° vaiheohjaus käyttäen minimaalinen määrä ROM-tilaa. Lukkopiirit 420, 422, 424, 35 434 ja 438 aikaansaavat toimintojen limittämisen, mikä 24 85076 edesauttaa digitaalisen oskillaattorin suurta toimintanopeutta. Viiveet 430 ja 436 ovat olemassa erilaisten sig-naaliteiden viiveiden yhdenmukaistamiseksi.To generate a cosine waveform (i.e., the rea-15 component of the complex waveform), the outputs of the coarse sine ROM 418 and the fine sine ROM ROM 414 are first multiplied by a multiplier 426. The output of the multiplier 426 is fed to a summing circuit 440 where it is subtracted, where it is subtracted -complement form) from the output 416 of the coarse cosine-20 ROM. This arithmetic process outputs a cosine value output at gate 441 and coupled to the quadrature mixer 304 of Figure 3. To generate sine values of the digital quadrature local oscillator 416 and I of the coarse cosine ROM 41 Outputs of the fine sine ROM ROM 414. is multiplied by a multiplier 428. The output of the multiplier 428 is fed to a summing circuit 442, where it is summed with the output of the coarse blue ROM 418. The summing circuit 442 outputs, through circuit 443, a digital word of the discrete-time sine value connected to the quadrature mixer 306 of Figure 3. Therefore, since the discrete-time values of the sine and cosine signals are calculated mathematically, complete 90 ° phase control is achieved using minimal amount of ROM space. Latches 420, 422, 424, 35, 434, and 438 provide overlap of functions, which 24 85076 contributes to the high operating speed of the digital oscillator. Delays 430 and 436 exist to harmonize the delays of the different signal paths.
Tekijöihin jaettu ROM-paikallisoskillaattori pie-5 nentää ROM-aluetta samalla kun se ylläpitää hyväksyttävän taajuusresoluution. Esimerkiksi sellaisen digitaalisen kvadratuuripaikallisoskillaattorin toteuttamiseksi, joka toimii taajuudella 20 MHz, karkea-arvoiset ROM:it 416, 418 voisivat kukin olla toteutettu 1 024 x 16 ROM:ina ja 10 hienoarvoinen sini-ROM 414 voisi olla toteutettu 128 x 8 ROM:ina. Tästä olisi seurauksena noin 20 Hz taajuusre-soluutio, joka käyttää noin 34 000 bittiä ROMrina. Tekijöihin jaettu ROM-rakenne on ensisijainen suurilla näyt-teenottonopeuksilla tapahtuvaa toimintaa varten, koska 15 vaiheakkua lukuun ottamatta ei ole mitään piiriä, joka on kytketty takaisinkytkentään. Tämä sallii lopun paikallis-oskillaattoripiiristöä (erityisesti kertojien 426 ja 428, jotka edustavat pääasiallista pullonkaulaa nopeudella) toiminnan limittämisen hyvin suuren toimintataajuuden .20 saavuttamiseksi. Toiminnan limittäminen koostuisi lukko- piirien tuomisesta tiettyihin kriittisiin pisteisiin, sellaisiin kuten itsekertojiin, kuten alalla hyvin ymmärretään. Täten selostetaan tekijöihin jaettu ROM-paikallis-\ _ oskillaattori, joka antaa ulostulona diskreettiaikaisia, 25 digitaalisia kvadratuurisignaaleja, joilla on valittu taajuus.The factor-based ROM local oscillator pie-5 increases the ROM range while maintaining an acceptable frequency resolution. For example, to implement a digital quadrature local oscillator operating at 20 MHz, the coarse ROMs 416, 418 could each be implemented as 1,024 x 16 ROMs and the 10 fine blue ROMs 414 could be implemented as 128 x 8 ROMs. This would result in a frequency resolution of about 20 Hz, which uses about 34,000 bits as ROM. The factor-based ROM structure is preferred for operation at high sampling rates because, with the exception of the 15 phase batteries, there is no circuit connected to the feedback. This allows the rest of the local oscillator circuitry (especially the multipliers 426 and 428, which represent the main bottleneck at speed) to overlap to achieve a very high operating frequency .20. Interleaving would consist of bringing the latches to certain critical points, such as self-narrators, as is well understood in the art. Thus, a factor-based ROM local oscillator is described which outputs discrete-time digital quadrature signals having a selected frequency.
Digitaalinen summain, joka on sopiva käytettäväksi esillä olevan keksinnön laitteen kanssa, voi olla tyyppiä, joka on konstruoitu useilla 4-bittisillä arit-30 meettisilla logiikkayksikköelimillä 74LS181, jotka on ____: kytketty rinnan. Nämä elimet on esitetty ja selostettu datamanuaalissa, jonka otsikko on "Motorola Schottky TTL Data Book", saatavilla Motorola Inc:ilta, Box 1092 Phoenix, Arizona, 85036. ROM:it 418, 416 ja 414 voivat 35 olla muodostettu erilaisilla hyvin tunnetuilla ROM-eli- millä, kuten 82LS181, saatavissa Signetics Corporationilta, 25 85076 811 E. Argues Avenue, P.O. Box 3409, Sunnyvale, Calif. 94088, ja selostettu julkaisussa "Signetics Bipolar Memory Data Manual", 1984. Molemmat kertojat 428 ja 428 voivat olla toteutettu esimerkiksi piirillä MPY016K, jota 5 valmistaa TRW Inc., TRW Electronic Components Group, P.O. Box 2472, LaJolla, Ca. 92038.A digital adder suitable for use with the device of the present invention may be of the type constructed with a plurality of 4-bit arithmetic logic unit members 74LS181 connected in parallel. These elements are shown and described in a data manual entitled "Motorola Schottky TTL Data Book", available from Motorola Inc., Box 1092 Phoenix, Arizona, 85036. ROMs 418, 416, and 414 may be formed with various well-known ROMs. bodies such as 82LS181, available from Signetics Corporation, 25 85076 811 E. Argues Avenue, PO Box 3409, Sunnyvale, Calif. 94088, and described in the "Signetics Bipolar Memory Data Manual", 1984. Both multipliers 428 and 428 may be implemented, for example, in circuit MPY016K manufactured by TRW Inc., TRW Electronic Components Group, P.O. Box 2472, LaJolla, Ca. 92038.
Tarvittavan karkea-arvoisen ROM:in määrää voi olla edelleen pienennetty hyödynnällä kosini- ja siniaaltomuo-tojen symmetrioita ja täten tallentamalla ainoastaan ne 10 yksikköarvoisen osoittimen arvot, jotka ovat yksikköosoi-tinympyrän ensimmäisessä oktantissa (ts. ensimmäinen 45°). Alan ammattilaiset ymmärtävät, että yksikköarvoinen osoitin edustaa sini- tai kosiniarvoja, jotka kiertyvät 360°. Sinimuotoisten aaltomuotojen symmetrisestä luonteesta 15 johtuen kosini- ja siniaaltomuotojen arvot yksikköympyrän ensimmäisessä oktantissa ovat identtisiä näiden aaltomuotojen arvoihin missä tahansa muussa oktantissa, lukuun ottamatta mahdollisia etumerkin muuttoksia ja roolin vaihdoksia (ts. sinistä tulee kosini ja päinvastoin). Siksi 20 ainoat tarvittavat karkea-arvoiset osoittimet ovat ensimmäisessä oktantissa olevat. On olemassa ilmaisin siitä, missä oktantissa osoitin kullakin hetkellä on ja on olemassa piiristö, joka invertoi (ts. vaihtaa etumerkkiä) ja/tai vaihtaa karkea-arvoisen kosini-ROM:in 416 ja kar-25 kea-arvoisen sini-ROM:in 418 ulostulot senhetkisen oktan-tin mukaisesti. Oktantin ilmaisin on helposti toteutettu käyttäen ROM-osoitteen kolmea binaaribittiä. Esimerkiksi kolmea eniten merkitsevää bittiä (MSB) voitaisiin käyttää ilmaisemaan oktantti ja jäljellä olevia bittejä voi-30 täisiin käyttää osoittamaan ROM karkea-arvoista osoitin-ta varten.The amount of coarse ROM required can be further reduced by utilizing cosine and sine waveform symmetries and thus storing only those 10 unit pointer values that are in the first octant of the unit pointer circle (i.e., the first 45 °). It will be appreciated by those skilled in the art that a unit value pointer represents sine or cosine values that rotate 360 °. Due to the symmetrical nature of the sinusoidal waveforms 15, the values of the cosine and sine waveforms in the first octane of the unit circle are identical to the values of these waveforms in any other octant, except for possible sign changes and role changes (i.e., blue becomes cosine and vice versa). Therefore, the only 20 rough coefficients required are in the first octane. There is an indicator of which octane the pointer is at at any given time, and there is circuitry that inverts (i.e., changes the sign) and / or swaps the coarse cosine ROM 416 and the kar-25 kine blue ROM 418. outputs according to the current octane. The octant detector is easily implemented using the three binary bits of the ROM address. For example, the three most significant bits (MSBs) could be used to indicate an octane, and the remaining bits could be used to indicate ROM for a coarse pointer.
Kuvio 4b on kytkentäkaavio sellaisen digitaalisen värinägeneraattorin esimerkkityypistä, joka on yhteen-sopiva esillä olevan keksinnön digitaalisen oskillaatto-35 rin kanssa. Digitaalinen värinäsignaali voi olla synny-*: tetty millä tahansa useista hyvin tunnetuista näennäis- 26 85076 satunnaisen sekvenssin generointitekniikoista. Yksi värinä- tai satunnaislukugeneraattorin tyyppi on esitetty ja selostettu G.I. Donov'n julkaisussa A High-Speed Random-Number Generator, RADIO ELECTRONICS AND COMMUNICATION 5 SYSTEMS, Voi. 25, nro 4, s. 88 - 90, 1982.Figure 4b is a circuit diagram of an example type of digital vibration generator compatible with the digital oscillator of the present invention. The digital jitter signal may be generated by any of a number of well-known pseudo-random sequence generation techniques. One type of vibration or random number generator is shown and described in G.I. In Donov’s A High-Speed Random-Number Generator, RADIO ELECTRONICS AND COMMUNICATION 5 SYSTEMS, Vol. 25, No. 4, pp. 88-90, 1982.
Nyt viitataan kuvioon 4b, jossa on esitetty kyt-kentäkaaviomuodossa takaisinkytketty siirtorekisterityyp-pinen näennäessatunnaissekvenssigeneraattori, jota voidaan edullisesti käyttää toteutettaessa esillä olevaa 10 keksintöä. Kuvion 4b sekvenssigeneraattoria käytetään aikaansaamaan L-bittinen digitaalinen värinäsignaali kuvion 4a binaarisummaimelle 410. Värinägeneraattori 408 sisältää R-bittisen siirtorekisterin 460, joka voi olla muodostettu useista kiikuista 464 - 499, jotka on kytketty 15 peräkkäin. Esillä olevan keksinnön ensisijaisessa toteutuksessa rinnakkaismuotoinen 3-bittinen värinäsignaali otetaan väliottona siirtorekisteristä kiikkujen 478 -491 ja 499 ulostuloista. Ekslusiivisen TAI-veräjän 462 ulostulo on kytketty kiikun 464 sisääntuloon. Siirtorekis-20 teri tuottaa 3-bittisen näennäissatunnaisen värinäsignaa-lin, joka lisätään kuvion 4a vaiheakun 406 ulostuloon. Kiikut 464 - 499 ja ekslusiivinen TAI-veräjä 462 samoin kuin muut esillä olevaa keksintöä toteutettaessa käyte-... tyt elimet voivat olla mitä tahansa useista hyvin tunne- 25 tuista logiikkaelimistä; kuitenkin suurinopeuksiset TTL-eliraet ovat erityisen hyvin sovitettuja esillä olevan keksinnön toteuttamiseen. Toteutukset, jotka käyttävät muita logiikkaperheitä, ovat myös ilmeisiä alan keskiver-toammattimiehelle. Kuvion 4b värinägeneraattori on aikai-30 semmin esitetty esimerkkinä yhdestä digitaalisesta väri-·.··: nägeneraattorityypistä, joka toimii tyydyttävästi esillä olevan keksinnön digitaalisen oskillaattorin kanssa. Alan ammattimiehelle olisi ilmeistä, että myös muut digitaali---- set värinägeneraattorit voisivat olla edullisesti käytet- 35 tyjä, olettaen että digitaalinen värinägeneraattori tuot-:· taa L-bittisten lukujen näennäissatunnaisen sekvenssin, 27 85076Referring now to Figure 4b, there is shown in circuit diagram form a feedback shift register type pseudo-random sequence generator that may be advantageously used in the practice of the present invention. The sequence generator of Figure 4b is used to provide an L-bit digital vibration signal to the binary adder 410 of Figure 4a. The vibration generator 408 includes an R-bit shift register 460, which may be formed of a plurality of flip-flops 464-499 connected in series. In a preferred embodiment of the present invention, the parallel 3-bit vibration signal is taken as a tap from the shift register from the outputs of flip-flops 478-491 and 499. The output of the exclusive OR gate 462 is connected to the input of flip-flop 464. The transmission register-20 blade produces a 3-bit pseudo-random vibration signal which is added to the output of the phase battery 406 of Figure 4a. Flip-flops 464-499 and exclusive OR gate 462, as well as other elements used in the practice of the present invention, may be any of a number of well-known logic elements; however, high speed TTL elixes are particularly well adapted to the practice of the present invention. Implementations that use other families of logic will also be apparent to one of ordinary skill in the art. The vibration generator of Figure 4b has previously been shown as an example of one type of digital color generator that works satisfactorily with the digital oscillator of the present invention. It would be obvious to a person skilled in the art that other digital vibration generators could also be advantageously used, assuming that the digital vibration generator produces: · a pseudo-random sequence of L-bit numbers, 27 85076
. . N. . OF
joiden jakso on ainakin niin pitkä kuin 2 näytettä ja jonka todennäköisyystiheys on tasainen, jotta katkaisemisen tuottama vaihekohina (valkaistaan).with a period of at least as long as 2 samples and a uniform probability density so that the phase noise produced by the cleavage is (bleached).
Kuten kuviossa 3 on esitetty, välitaajuussuodinosa 5 (IF) vastaanottaa dataa A/D-muuntimelta nopeudella 20 M näytettä/s, sekoittaa vastaanotetun signaalin tasavirtaan (nollavälitaajuus), alipäästösuodattaa vastaanotetun signaalin halutun signaalin erottamiseksi ja lähettää signaalin kuvion 1 loppupäähän 120 (voimakkaasti) pienennetyllä 10 näytteenottonopeudella. Ensisijaisessa toteutuksessa ali-päästösuodatus ja näytteenottotaajuuden pienentäminen eivät ole erillisiä toimintoja? sen sijaan näytteenottono-peutta pienennetään asteittain suodatinosien välissä, kun ei-toivotut signaalit (jotka, mikäli niitä ei poisteta, 15 aiheuttaisivat valetoistoa) suodatetaan pois. Ainoa suo-datusosa, joka toimii sisääntulonäytteenottonopeudellaAs shown in Fig. 3, the intermediate frequency filter section 5 (IF) receives data from the A / D converter at a rate of 20 M samples / s, mixes the received signal with direct current (zero intermediate frequency), low-pass filters the received signal to separate the desired signal, and sends the signal to the end 120 of Fig. 1. At a sampling rate of 10. In the primary implementation, sub-emission filtering and sampling frequency reduction are not separate functions? instead, the sampling rate is gradually reduced between the filter portions as unwanted signals (which, if not removed, would cause spurious reproduction) are filtered out. The only filter data section that operates at the input sampling rate
(f = 20 MHz tässä selostetussa esimerkinomaisessa suori-S(f = 20 MHz in the exemplary straight-S described herein
tusmuodossa) on ensimmäinen osa. Ainot toiset piiristöt, jotka toimivat tällä nopeudella, ovat kvadratuuripaikal-20 lisoskillaattori (LO) ja sekoittimet. Täten juuri tämä suurinopeuksinen piiristö asettaa ylärajan digitaalisen välitaajuuksettoman selektiivisyysosan kokonaistoiminta-nopeudella. Suurinopeuksinen toiminta on hyvin tärkeä • esillä olevan keksinnön digitaaliselle vastaanottimelle 25 keskinäismodulaatio-ongelmien minimoimiseksi, joita esiintyy etupään näytteenotto- ja pitopiirissä ja A/D- muuntimessa ja jotta sallitaan riittävän laajakaistaisen : signaalin vastaanottaminen.form) is the first part. The only other circuits that operate at this speed are the quadrature position-20 lis oscillator (LO) and mixers. Thus, it is this high-speed circuitry that sets the upper limit at the total operating speed of the digital intermediate frequency selectivity portion. High speed operation is very important for the digital receiver 25 of the present invention to minimize the intermodulation problems encountered in the front end sampling and holding circuit and the A / D converter and to allow sufficient broadband: signal reception.
: Kuvio 5a on lohkokaavio kuvion 3 (nopeista) kapea- 30 kaistaisista alipäästösuotimista 308 ja 310. Kvadratuu-ripaikallisoskillaattori 302 ja sekoittimet 304 ja 306 . ovat ei-takaisinkytkettyjä piirejä (pääasiallisesti ROM:eja ja kertojia), jotka ovat sopivia limittäisiin toimintoihin tai muihin rinnakkaismuotoihin niiden no-peuden kasvattamiseksi. Kuitenkin, koska alipäästösuo-dinosat 308, 310 on toteutettu rekursiivisina (ääretön 28 8 5076 impulssivaste) niitä ei voida käyttää limittäin (pipeline) niiden nopeuden kasvattamiseksi. Niiden nopeus on määrätty suljetun (takaisinkytkentä) tien ympäri olevalla mak-simiviiveellä. Esillä olevan keksinnön alipäästösuodinto-5 teutusta varten tämä tie sisältää kaksi digitaalista sum-mainta ja yhden lukkopiirin. Juuri tämä tie rajoittaa A/D-näytteenottonopeutta ja siksi merkittävästi rajoittaa digitaalisen vastaanottimen kokonaissuorituskykyä. Tässä hyvin suuressa nopeudessa esiintyvien ongelmien vuoksi 10 suodin oli suunniteltu limittämällä kaksi 10 MHz TTL-suo-dinta. Valetoisto-ongelmia, joita tavallisesti liittyisi alemman näytteenottonopeuden käyttämiseen, on vähennetty lisäämällä nollia lähelle ei-toivottuja suotimen napoja.Figure 5a is a block diagram of the (fast) narrowband low pass filters 308 and 310 of Figure 3. Quadrature local oscillator 302 and mixers 304 and 306. are non-feedback circuits (mainly ROMs and multipliers) suitable for overlapping functions or other parallel forms to increase their speed. However, because the low-pass filter portions 308, 310 are implemented recursively (infinite 28 8 5076 impulse response), they cannot be used in a pipeline to increase their speed. Their speed is determined by the maximum delay around the closed (feedback) road. For the implementation of the low-pass filter-5 of the present invention, this path includes two digital summers and one latch circuit. It is this path that limits the A / D sampling rate and therefore significantly limits the overall performance of the digital receiver. Due to problems at this very high speed, the 10 filter was designed by overlapping two 10 MHz TTL filters. False playback problems that would normally be associated with using a lower sampling rate have been reduced by adding zeros near unwanted filter poles.
Kuvion 5a "nopea" alipäästöosa 546 on jaettu kah-15 teen puolinopeuksiseen osaan sekä yhdistävään suotimeen, kuten kuviossa 5b on esitetty. Tämä muunnelma sallii digitaalisen välitaajuusosan toimia kaksinkertaisella nopeudella verrattuna siihen mikä muutoin olisi mahdollista ja potentiaalisesti mahdollistaa esillä olevan keksin-20 nön digitaalisen vastaanottimen parannetun suorituskyvyn. Esillä olevan keksinnön "jaettu" suodin on esitetty kuvioiden 3 ja 5 yhteydessä. Muita suotimen jakotekniikoi-ta on selostettu esimerkiksi julkaisussa M. Bellanger, - " G. Bonnerott ja M. Coudreuse, Digital Filtering by ‘ 25 Polyphase Network: Application to Sample-Rate Alteration V-.: and Filter Banks. IEEE TRANSACTIONS ON ACOUSTICS, SPEECH, AND SIGNAL PROCESSING, Voi. ASSP-24, nro 2, huhtikuu 1976.The "fast" low pass section 546 of Figure 5a is divided into two half-speed sections and a connecting filter, as shown in Figure 5b. This variation allows the digital intermediate frequency portion to operate at twice the rate that would otherwise be possible and potentially allows for the improved performance of the digital receiver of the present invention. The "shared" filter of the present invention is shown in connection with Figures 3 and 5. Other filter distribution techniques are described, for example, in M. Bellanger, "G. Bonnerott and M. Coudreuse, Digital Filtering by '25 Polyphase Network: Application to Sample-Rate Alteration V- .: and Filter Banks. IEEE TRANSACTIONS ON ACOUSTICS, SPEECH, AND SIGNAL PROCESSING, Vol. ASSP-24, No. 2, April 1976.
Yhdistävä suodin 554 on ei-rekursiivinen suodin. Yhdistävä suodin, joka on esitetty yksityiskohtaisemmin 30 kuviossa 8, käyttää kahta nollaa taajuudella f /2(z = -1) jakamisessa syntyneiden napojen poistamiseksi. Täl-_ lainen suodin voi olla toteutettu vain summaimilla ja lukkopiireillä (ts. ilman kertojia) ja lisää siten minimaalista piirien määrää.The combining filter 554 is a non-recursive filter. The combining filter, shown in more detail in Figure 8, uses two zeros at a frequency of f / 2 (z = -1) to remove the poles generated in the division. Such a filter can only be implemented with adders and latch circuits (i.e. without multipliers) and thus increases the minimum number of circuits.
: 35 Huomaa, että vaikka osiin jakaminen vaatii lisää piirejä, se nimellisesti kasvattaa tehonkulutusta (CMOS- 29 85076 toteutuksessa), koska kaksi puolinopeuksista piiriä vaatii suurin piirtein saman tehon kuin yksi täysinopeuksi-nen piiri (kun yhdistävän suotimen lisäteho jätetään huomioimatta) .: 35 Note that although partitioning requires more circuits, it nominally increases power consumption (in CMOS-29 85076 implementation) because two half-speed circuits require approximately the same power as one full-speed circuit (excluding the additional power of the combining filter).
5 Kuvio 6 havainnollistaa jakamisprosessia yksityis kohtaisesti useilla suuruuskäyrillä. Erityisesti, kuvio 6a esittää ensimmäisen kaksinapaisen osan alkuperäisen version vasteen sisääntulon näytteenottonopeudella f 20 MHz. Kuvio 6b esittää "jaetun" ominaiskäyrän, joka on tulokse-10 na kahdesta 10 MHz osasta, kun taas kuvio 6c esittää myöhemmän "yhdistävän" suotimen vasteen. Lopuksi kuvio 6d esittää kuvion 6b ja 6c yhdistelmän (ts. peräkkäin kytkennän) , jota on käytännöllisesti katsoen mahdoton erottaa kuviosta 6a, lukuun ottamatta "kuoppaa" taajuudella 10 MHz 15 (joka johtuu kahdesta nollasta taajuudella f /2, jotkaFigure 6 illustrates the division process in detail with several magnitude curves. In particular, Fig. 6a shows the response of the initial version of the first bipolar part at the input sampling rate f 20 MHz. Figure 6b shows a "split" characteristic resulting from two 10 MHz parts, while Figure 6c shows the response of a subsequent "combining" filter. Finally, Fig. 6d shows a combination (i.e., sequential connection) of Figs. 6b and 6c, which is virtually indistinguishable from Fig. 6a, except for a "pit" at 10 MHz 15 (due to two zeros at f / 2, which
SS
poistavat kaksi läheistä napaa).remove the two close poles).
Jaettu suodin voi olla esitetty seuraavasti:The split filter can be shown as follows:
2ND2ND
y (n) = Σ y (n -i) hd (i) + x (n)y (n) = Σ y (n -i) hd (i) + x (n)
20 UI20 UI
missä x ja y ovat kompleksisia suodattimen sisääntuloja ja vastaavasti ulostuloja (ts. niillä on sekä reaaliosa - * että imaginaariosa). Edelleen h^ ovat hajotetun suotimen 25 polynomikertoimia, ja NQ = 2 on alkuperäisen täysino- peuksisen suotimen aste. Koska jaettu 20 MHz suodin on -2 esitetty mudoossa z (kuten seuraavassa osassa tullaan esittämän), se voi olla toteutettu 10 MHz piirin muodossa, missä: 30 hd (i) * hh (i /2), 1 parillinen 0, i pariton missä h^ ovat alkuperäisiä suurinopeuksisia kertoimia.where x and y are complex filter inputs and outputs, respectively (i.e., they have both a real part - * and an imaginary part). Further, h 1 are the polynomial coefficients of the scattered filter 25, and NQ = 2 is the degree of the original full rate filter. Since the split 20 MHz filter is -2 shown in mode z (as will be shown in the next section), it can be implemented in the form of a 10 MHz circuit, where: 30 hd (i) * hh (i / 2), 1 even 0, i odd where h ^ are the original high-speed coefficients.
35 Siten vähennyssuodin voi olla uudelleenesitetty seuraavasti: 30 8507635 Thus, the subtraction filter can be reproduced as follows: 30 85076
2ND2ND
y (n) = Σ y (n -i) hh (i /2) + X (n) i =2 5 step 2y (n) = Σ y (n -i) hh (i / 2) + X (n) i = 2 5 step 2
Muuttujan i korvaaminen muuttujalla 2j yksinkertaistaa tämän yhtälön:Replacing variable i with variable 2j simplifies this equation:
10 ND10 ND
y (n) = Σ y (n -2j) hh (j) + x (n) j=l Tästä yhtälöstä vähennyssuotimen sisääntulot x ja 15 ulostulot y voidaan jakaa kahdeksi virtaukseksi, kuten kuviossa 5a on esitetty: x m ) = i (2m + y ) y ^(m) = y(2m +y) missä: 20 y = mod(n, 2) %0 {0,1}y (n) = Σ y (n -2j) hh (j) + x (n) j = l From this equation, the inputs x and 15 outputs y of the subtraction filter can be divided into two flows, as shown in Figure 5a: xm) = i (2m + y) y ^ (m) = y (2m + y) where: 20 y = mod (n, 2)% 0 {0,1}
Termin n korvaaminen termillä 2m + 1 yllä olevassa vä- - *' hennyssuodinyhtälössä antaa: : 25 % y(n)= I y (2m -2j +1) hj, (j) + x (2m + y) j-1 30 Lopuksi kaksi jaettua vähennyssuodinta (y = 0,1) voidaan ____: esittää:Replacing the term n with the term 2m + 1 in the above dilution filter equation gives:: 25% y (n) = I y (2m -2j +1) hj, (j) + x (2m + y) j-1 30 Finally, the two split subtraction filters (y = 0.1) can be ____:
Nd y (y)(m) - Σ y M(m -j) hh (j) + x (y)(m) ; 35 j-i 3i 85076Nd y (y) (m) - Σ y M (m -j) hh (j) + x (y) (m); 35 j-i 3i 85076
Oletetaan, että halutulla suotimella on napa z = z . Täl-Assume that the desired filter has a pole z = z. such
PP
löin vastaava suodinkäyrä voi olla esitetty seuraavasti: H Ml-ZpZ-1)-· 5the corresponding filter curve can be shown as follows: H Ml-ZpZ-1) - · 5
Jos tämä napa on "toistettu" 180° päässä, saadaan seuraava ominaiskäyrä: 10 “ m * Zp Σ (1 + Zp z ^)] ^ = (1 -Zp2!-2)'1 _ 2If this pole is "repeated" at 180 °, the following characteristic is obtained: 10 “m * Zp Σ (1 + Zp z ^)] ^ = (1 -Zp2! -2) '1 _ 2
Koska tuloksena saatava ominaiskäyrä on muodossa z , se voidaan jakaa (kuten aikaisemmassa osassa on esitetty) 15 kahdeksi puolinopeuksiseksi suotimeksi, joista kummalla- 2 2 kin on napa z = .Since the resulting characteristic is in the form z, it can be divided (as shown in the previous section) into two half-speed filters, each of which has a pole z =.
Alipäästösuodinosat esillä olevan keksinnön digitaalisessa nollavälitaajuusselektiivisyystoteutuksessa on realisoitu käyttäen seuraavaa muotoa, joka on kirjoitettu 20 kertoimien a ja b avulla, missä b = ca. Napaparille z^, zp*, missä:The low-pass filter portions in the digital zero-intermediate-frequency selectivity implementation of the present invention are realized using the following format written by the coefficients a and b, where b = ca. For the pole pair z ^, zp *, where:
Zp = (1 -d )e JQ Cd, q « l) kertoimet ovat: : 25 a (3)2d ja b = d2 + q2 2The coefficients of Zp = (1 -d) e JQ Cd, q «l) are:: 25 a (3) 2d and b = d2 + q2 2
Puolinopeuksisille suotimxlle napapant ovat Zp ja 30 (Zp2)*. Koska zp2 = [(l-d)ei<i]2 @(l-2d)ei2cl 35 Sitten kertoimet puolinopeuksista suodatinta varten voi--;· daan saada täysinopeuksisen tapauksen kertoimien muodos- ·.·. sa analogisesti täysinopeuksiseen tapaukseen nähden: 32 85076 a ’ = 2(2d) = 2a ja b'»(2d + (2q)2 5 = 4(d 2 + q2) = 4b Tämä toteutus on havainnollistettu kuviossa 5b. Toisen asteen IIR-suodin on selostettu julkaisussa, Agarwal, 10 A.C., Burrus C.S., New Recursive Digital Filter StructuresFor half-speed filters, the pole cap is Zp and 30 (Zp2) *. Since zp2 = [(l-d) no <i] 2 @ (l-2d) ei2cl 35 The coefficients of the half-velocities for the filter can then be obtained by forming the coefficients of the full-velocity case. sa analogous to the full-velocity case: 32 85076 a '= 2 (2d) = 2a and b' »(2d + (2q) 2 5 = 4 (d 2 + q2) = 4b This implementation is illustrated in Figure 5b. the filter is described in, Agarwal, 10 AC, Burrus CS, New Recursive Digital Filter Structures
Havinf Very Low Sensitivity and Roundoff Noise, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, Voi. CAS-27, nro 12, joulukuu 1975. Agarwal'n ja Burrus'n ehdottama suo-dinrakenne II on esillä olevan keksinnön tarkoituksia var-15 ten modifioitu omaamaan pienin mahdollinen viive kaikkien takaisinkytkentäsilmukoiden ympäri. Esillä olevan keksinnön suodinrakenne on havainnollistettu kuviossa 7.Havinf Very Low Sensitivity and Roundoff Noise, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, Vol. CAS-27, No. 12, December 1975. Filter structure II proposed by Agarwal and Burrus has been modified for the purposes of the present invention to have the minimum possible delay around all feedback loops. The filter structure of the present invention is illustrated in Figure 7.
Kaikki digitaaliset suodinrakenteet on tehty periaatteessa samoista kolmesta komponentista: summaimet, 20 kertojat ja viivepiirit (yleensä lukkopiirit tai RAM:it). Tekijöiden, jotka vaikuttavat digitaalisen suotimen suorituskykyyn, täytyy kaikkien tulla toimeen tosiasian kanssa, että suotimien erilaiset parametrit kvantisoi-- daan, ts. niillä on äärellinen tarkkuus mieluummin kuin 25 ääretön tarkkuus, joka on saatavilla analogisissa suotimissa. Digitaalisen suotimen äärellinen tarkkuus periaat-teessä kasvattaa kolmea päävaikutusta suorituskykyyn, joita täytyy kontrolloida kaikissa digitaalisen suotimen • : toteutuksissa.All digital filter structures are basically made of the same three components: adders, 20 multipliers, and delay circuits (usually latches or RAMs). Factors that affect the performance of a digital filter must all cope with the fact that the various parameters of the filters are quantized, i.e., they have finite accuracy rather than the infinite accuracy available in analog filters. The finite accuracy of a digital filter basically increases the three main effects on performance that must be controlled in all implementations of the digital filter.
30 Kertoimien pyöristyminen on yksi näistä vaikutuk- sista. Digitaalisessa suotimessa löydettävät vakioarvoi-set kertoimet määrittävät sen taajuusvasteen. Näiden kertoimien pyöristämisen tuloksena siten, että ne voivat olla esitetty digitaalisesti äärellisenä määränä bitte-35 jä, aiheuttaa pysyvän ennustettavissa olevan muutoksen suotimen vasteeseen. Tämä on analoginen RLC-arvojen 33 8 5 076 muuttamiselle analogisessa suotimessa; kuitenkaan digitaaliset suotimet eivät kärsi lämpötilamuutosten haitasta, kuten analogiset suotimet. Yleensä mitä suurempi on suotimen Q arvo (ts. kapea kaistanleveys verrattuna näytteenot-5 totaajuuteen), sitä enemmän kertoimien pyöristyminen vääristää taajuusvastetta, ellei erityisrakenteita käytetä. Järkevä suodinrakenteen valinta on oleellisen tärkeää sen tosiasian valossa, että välitaajuussuotimet ovat yleensä äärimmäisen kapeakaistaisia tai suuren Q-arvon omaavia 10 suotimia.30 Rounding of the coefficients is one of these effects. The constant coefficients found in a digital filter determine its frequency response. As a result of rounding these coefficients so that they can be represented digitally as a finite number of bits, there is a permanent predictable change in the filter response. This is analogous to changing the RLC values 33 8 5 076 in an analog filter; however, digital filters do not suffer from the disadvantages of temperature changes like analog filters. In general, the higher the value of the filter Q (i.e., the narrow bandwidth compared to the sampling-5 total frequency), the more the rounding of the coefficients distorts the frequency response unless special structures are used. A sensible choice of filter design is essential in light of the fact that intermediate frequency filters are generally extremely narrowband or high Q filters.
Pyöristyskohina on toinen suorituskyvyn ominaisuuksista, jota täytyy kontrolloida digitaalisessa suotimessa. Digitaalisen suotimeen sisääntuleva data on pyöristetty äärelliseen lukumäärään bittejä ja on lähes aina tarpeen 15 suorittaa lisäpyöristyksiä tietyissä pisteissä suotimessa. Tällaiset pyöristystoiminnot luovat virhe- tai kohina-signaalin digitaaliseen suotimeen. Esimerkiksi jos digitaalisen sanan pituus, jota käytetään suotimessa, on 16 bittiä ja kertoimet on esitetty 10 bitin muodossa, jokai-20 nen kertolaskutoimenpide loisi 25 bitin tuloksen, joka täytyisi pyöristää 16 bittiin ennen kuin tulos voitaisiin panna takaisin muistiin.Rounding noise is another performance feature that needs to be controlled in a digital filter. The data entering the digital filter is rounded to a finite number of bits and it is almost always necessary to perform additional rounding at certain points in the filter. Such rounding functions generate an error or noise signal in the digital filter. For example, if the length of the digital word used in the filter is 16 bits and the coefficients are expressed in 10-bit format, each multiplication operation of 20 would produce a 25-bit result that would have to be rounded to 16 bits before the result could be put back into memory.
Viimeinen päävaikutus, jota kontrolloidaan digitaa-"... lisessa suotimessa, on ylivuototaso. Tosiasia, että data- 25 näytteet on esitetty äärellisenä määränä bittejä, tarkoit-taa, että on olemassa suurin sallittavissa oleva abso-* ' luuttiarvo, joka liittyy jokaiseen solmuun suotimessa ja ; '** joka, jos se ylitetään, antaa tuloksena ylivuotoilmiön - : (yleensä kierrätys, jos käytetään 2-komplementtistä bi- 30 naariaritmetiikkaa). Tämä suurin sallittava data-arvo, joka on kytketty aikaisemmin selostettuun pyöristyskohina-.‘r. tasoon, määrittää suotimen dynamiikka-alueen.The last major effect controlled in the digital filter is the overflow level. The fact that the data samples are represented as a finite number of bits means that there is a maximum allowable absolute value associated with each node. in the filter and; '** which, if exceeded, results in an overflow phenomenon -: (usually recycling if 2-complementary binary arithmetic is used.) This maximum allowable data value coupled to the previously described rounding noise -.' r. level, determines the dynamic range of the filter.
Useita perinteisiä rakenteita on saatavilla digitaalisten suotimien toteuttamiseksi. Suoraviivaisin suun-35 nittelutapa on laittaa peräkkäin ensimmäisen ja toisen -'· asteen suoramuotosuotimia, kunnes haluttu suodinaste on 34 85076 saavutettu. Tämän menetelmän etuja ovat sen yksinkertaisuus, säännönmukaisuus ja varsinaisen suodinsuunnittelun helppous. Kuitenkin tämä perinteinen tapa kärsii myös monista haitoista, jotka useimmiten ovat lähtöisin tosiasias-5 ta, että kapeakaistaisen suotimen toteuttamiseksi vaaditaan suuritarkkuuksinen (esim. 16 bittiä) suodinkerroin-esitys. Tämä tekee tarpeelliseksi hyvin monimutkaisten kertolaskujen (esim. 16 x 20 bittiä) suorittamisen suodin-osien takaisinkytkentäteillä. Kertolaskut asettavat vaka-10 via nopeus- ja aikarajoituksia suotimien toiminnalle. Lisäksi toimintojen limitystä (pipelining), nopeissa logiikkapiireissä tavanomaisesti käytettyä tekniikkaa, ei voida käyttää takaisinkytkentäsilmukoissa. Lisäksi suuritark-kuuksiset, suurinopeuksiset kertojat kuluttavat valtavia 15 määriä tehoa.Several traditional structures are available to implement digital filters. The most straightforward way to design is to put first and second - '· degree straight-line filters in sequence until the desired filter level of 34,85076 is reached. The advantages of this method are its simplicity, regularity and ease of actual filter design. However, this traditional method also suffers from many disadvantages, most often due to the fact that a high-precision (e.g., 16-bit) filter coefficient representation is required to implement a narrowband filter. This makes it necessary to perform very complex multiplications (e.g. 16 x 20 bits) on the feedback paths of the filter parts. Multiplications set stable-10 via speed and time limits for the operation of the filters. In addition, pipelining, a technique commonly used in high-speed logic circuits, cannot be used in feedback loops. In addition, high-precision, high-speed multipliers consume huge amounts of power.
Nyt viitataan kuvioon 7, jossa on esitetty lohko-kaaviomuodossa digitaalinen alipäästösuodinosa 700. DZISS:ssä toteutettu suodin on rekursiivinen suodin (ts. ulostulosignaali syötetään takaisin, skaalataan ja sum-20 mataan suodatinrakenteen strategisissa pisteissä), jolla on kapea kaistanleveys ja joka on optimoitu suurta nopeutta varten ja pieniherkkyyksiseksi aikaisemmin selostetuille haittailmiöille, jotka johtuvat parametrien ·_ kvantisoinnista digitaalisissa suotimissa. Kuvion 7 toi- ' 25 sen asteen kapeakaistaista, äärettömän impulssivasteen (HR) omaavaa alipäästösuodinta käytetään kuvion 5b jaetussa "nopeassa" alipäästösuotimessa, joka toimii A/D-muuntimen nopeudella. Jakaminen on hyödyllinen pyrittäes-: sä tähän suureen toimintanopeuteen, mutta se vaatii lisä- 30 piiristöä: kaksi toisen asteen IIR-osaa yhden sijasta, ja toisen asteen FIR-osan, jota muutoin ei tarvittaisi.Referring now to Figure 7, the digital low pass filter section 700 is shown in block diagram form. The filter implemented in DZISS is a recursive filter (i.e., the output signal is fed back, scaled, and summed at strategic points in the filter structure) with a narrow bandwidth and optimized for high for velocity and low sensitivity to the adverse effects previously described due to quantization of parameters in _ _ digital filters. The second-order narrowband infinite impulse response (HR) low-pass filter of Figure 7 is used in the split "fast" low-pass filter of Figure 5b, which operates at the speed of the A / D converter. Sharing is useful in achieving this high operating speed, but it requires additional circuitry: two second-order IIRs instead of one, and a second-order FIR that would not otherwise be needed.
Digitaalinenalipäästösuodin 700 aikaansaa toiminnan, joka on kuvattu kuvion 5b toimintalohkoilla 550 ja 552. Digitaalinen alipäästösuodin 700 koostuu neljästä 35 digitaalisesta summaimesta (2-komplementti) 704, 708, 712 ja 716, kahdesta digitaalisesta viiveestä tai lukko- 35 85076 piiristä 710 ja 718 ja kahdesta binaarisesta siirtäjästä 706 ja 714. Kuten aikaisemmin mainittiin, digitaalisen kvadratuuripaikallisoskillaattorin 400 selostuksessa, alipäästösuotimien 308, 310/ 312 ja 313 yksittäiset kyt-5 kennät, jotka on kuvattu kuviossa 3, ovat monibittisiä di-gitaalisanoja eivätkä yksittäisiä sähkölinjoja.The digital low-pass filter 700 provides the operation described in function blocks 550 and 552 of Figure 5b. The digital low-pass filter 700 consists of four 35 digital adders (2-complement) 704, 708, 712 and 716, two digital delays or lock circuits 710 and 718 and two binary shifter 706 and 714. As previously mentioned, in the description of the digital quadrature local oscillator 400, the individual connections of the low-pass filters 308, 310/312 and 313 depicted in Figure 3 are multi-bit digital words and not individual power lines.
Sisääntulosignaali digitaaliselle suotimelle 700 syötetään digitaalisen summaimen 704 ei-invertoivaan sisääntuloon 702. Toine invertoiva sisääntulo digitaaliseen 10 summaimeen 704 otetaan digitaaliselta viiveeltä 718, joka on syötetty takaisin suodatinpiirin ulostulosta 720. Digitaalisen summaimen 704 erotulos (2-komplementti) syötetään seuraavaksi vahvistuselementin 706 sisääntuloon, joka vahvistuselementti esittää siirretyn ensimmäisen sum-15 masignaalin digitaalisen summaimen 708 yhtenä sisääntulona.The input signal to the digital filter 700 is applied to the non-inverting input 702 of the digital adder 704. The second inverting input to the digital adder 704 is taken from the digital delay 718 fed back from the filter circuit output 720. The difference output (2-complement) of the digital adder 704 is then the gain element displays the transmitted first sum-15 mass signal as one input of the digital adder 708.
Bittisiirtäjä 706 siirtää kaikki digitaaliselta summaimelta 704 syötetyn datasanan bitit oikealle (ts. kohti vähiten merkitsevää bittiä) Nc bitin verran, suorittaen kertolaskun kertoimella c, joka on yhtä suuri —Ne 20 kuin 2 . Tämä bittisiirto voi olla toteutettu datalin jojen sopivalla reitityksellä digitaaliselta summaimelta 704 summaimelle 708. Siten digitaalisen suodinosan 700 suurta toimintanopeutta avustetaan, koska ei ole olemas-sa mitään bittisiirtäjään 706 liittyvää aikaviivettä, ' 25 kuten olisi kerroin kertolaskussa, joka on toteutettu perinteisellä kertojapiirillä.Bit shifter 706 shifts all bits of the data word input from digital adder 704 to the right (i.e., toward the least significant bit) by Nc bits, performing a multiplication by a factor c equal to —Ne 20 as 2. This bit transfer may be accomplished by appropriate routing of the data lines from the digital adder 704 to the adder 708. Thus, the high operating speed of the digital filter section 700 is assisted because there is no time delay associated with the bit shifter 706 as if there were a multiplier in the multiplier circuit.
Digitaalinen summain 708 summaa siirretyn ensimmäisen summasignaalin digitaalisen summaimen 708 viimeiseen ulostuloon, joka on pidetty viiveessä 710. Edelleen 30 digitaalisen summaimen 708 viimeinen tai edellinen ulos-tulo syötetään digitaaliselle summaimelle 712. Toinen invertoitu sisääntulo digitaaliselle summaimelle 712 on otettu digitaaliselta viiveeltä 718, joka, kuten aikaisemmin mainittiin, on otettu digitaalisen suotimen ulos-35 tulosta 720. Digitaalisen summaimen 712 tulos syötetään bittisiirtäjälle 714, joka on kytketty digitaaliseen 36 8 5 O 7 6 summaimeen 716. Bittisiirtäjä 714 siirtää kaikki digitaaliselta summaimelta 712 syötetyn datasanan bitit oikealle N bitin verran, suorittaen kertolaskun kertoimella a, joka on yhtä suuri kuin 2 . Bittisiirtäjä 714 edistää 5 myös suurta toimintanopeutta, koska mitään aikaviivettä ei esiinny. Bittisiirtäjiin 716 ja vastaavasti 714 liittyvät parametrit N N säätävät digitaalisen suodinosan 700 C cl taajuusvastetta ja ne voivat olla valittu antamaan vaste, joka sopii aiottuun sovellutukseen, kuten edeltävällä ana-10 lyysillä on osoitettu. Digitaalinen summain 716 summaa toisen siirretyn summasignaalin summaimen 716 aikaisempaan ulostuloon, joka on pidetty viiveessä 718. Viiveen 718 ulostulo on myös digitaalisen alipäästösuodinosan 700 ulostulo ja edustaa sisääntulosignaalin 702, joka aikai-15 semmin syötettiin sumraaispiirin 704 sisääntuloon, kaista-rajoitettua esitystä.The digital adder 708 sums the transferred first sum signal to the last output of the digital adder 708, which is held at delay 710. Further, the last or previous output of the digital adder 708 is input to digital adder 712. A second inverted input to digital adder 712 is taken from digital delay 718. previously mentioned, the output 720 of the digital filter out-35 is taken. The result of the digital adder 712 is input to a bit shifter 714 connected to a digital adder 716. The bit shifter 714 shifts all bits of the data word input from the digital adder 712 to the right by N bits, a multiplication factor a equal to 2. Bit shifter 714 also promotes high operating speed because no time delay occurs. The parameters N N associated with the bit shifters 716 and 714, respectively, control the frequency response of the digital filter section 700 C cl and may be selected to provide a response appropriate to the intended application, as indicated in the foregoing analysis. The digital adder 716 sums the second transmitted sum signal to the previous output of adder 716, which is held at delay 718. The output of delay 718 is also the output of digital low pass filter section 700 and represents the input signal 702 previously applied to the input of summed circuit 704.
Kuvio 8 on lohkokaavio äärellisen impulssivasteen (FIR) omaavasta toisen asteen yhdyssuotimesta, jossa on kuoppa näytteenottotaajuuden puolessa välissä ja jota 20 käytetään kuvion 5b jaetuissa, nopeissa alipäästösuotimis-sa. Sisääntulo 802 suotimelle 800 on kytketty suotimen 700 ulostuloon 720, kuten kuviossa 5b on kuvattu. Kuvion 8 mukaisesti digitaalinen suodin 800 käsittää digitaaliset siirtäjät 804, 806 ja 808, jotka on kytketty digitaali-25 siin viiveisiin 810 ja 814 ja digitaalisiin summaimiin 812 ja 816. Digitaalisen siirtäjät 804, 806 ja 808 käyttävät vastaavasti vahvistuksia 1/4, 1/2 ja 1/4. Sellaisen suotimen toteuttamiseksi, jossa on kaksi nollaa yksikkö-ympyrällä, näytteenottotaajuuden puolessa välissä. Nämä 30 digitaaliset siirtäjät suorittavat sisääntulon 802 siir-— tämisen oikealle 2,1 ja vastaavasti 2 bitin verran. Koska tällainen "bittisiirto" voi olla toteutettu reitittämällä langoituskytkennät sopivalla tavalla, nämä vahvistusope-raatiot eivät kuluta mitään todellista aikaa ja ne eivät 35 vaadi mitään todellista piiristöä. Ensimmäinen osasumma on muodostettu summaimessa 812 käyttäen vahvistuselementin 37 850 76 806 skaalattua ulostuloa ensimmäisenä sisääntulona ja vahvistuselementin 804 aikaisempaa tai viimeistä skaalattua ulostuloa toisena sisääntulona, joka saadaan viive-elementiltä 810. Samalla tavoin ulostulo 818 saadaan toi-5 sena osasummana, joka on muodostettu summaimessa 816 käyttäen vahvistuselementin 808 skaalattua ulostuloa ensimmäisenä sisääntulona ja summaimen 812 aikaisempaa tai viimeistä ensimmäistä osasummaa toisena sisääntulona, joka saadaan viive-elementiltä 814. Tämän suotimen siirto-10 funktio voi olla kirjoitettu: H(z) = Y(z) / X(z) = (1 /4) [ 1 + z*1 (2 + z*1)] Tämän FIR-suotimen tarvitsee ulostulon laskemisek-15 si suorittaa ainoastaan yksi summaus- ja yksi lukitusope-raatio, verrattuna kahteen summaus- ja yhteen lukitusope-raatioon, IIR-osissa, niin että FIR-yhdyssuodin toimii helposti täydellä sisääntulon näytteenottotaajuudella (20 MHz). Vaihtoehtoinen suunnittelu sallisi summaimen 20 toimia alhaisemmalla näytteenottonopeudella käyttämällä ylimääräistä ohjauspiiristöä. Tämä sallisi FIR-suotimen toimia hitaammin sisällyttämällä harvennusta suotimen toimintaan, ts. laskemalla ainoastaan ulostulot, jotka myöhemmät, alhaisemmalla näytteenottonopeudella toimivat 25 suodinosat tarvitsevat. CMOS-toteutuksessa tehonkulutus tyypillisesti pienenee, kun toimintanopeutta pienenne-tään. Tämän vuoksi FIR-yhdyssuotimen tehonkulutusta voitaisiin pienentää pienen ohjauspiiristön kustannuksella.Fig. 8 is a block diagram of a finite impulse response (FIR) second order combining filter with a well halfway through the sampling frequency and used in the split, fast low pass filters of Fig. 5b. Input 802 for filter 800 is connected to output 720 of filter 700, as illustrated in Figure 5b. According to Figure 8, the digital filter 800 comprises digital transmitters 804, 806 and 808 connected to digital delays 810 and 814 and digital adder 812 and 816. Digital transmitters 804, 806 and 808 use gains 1/4, 1/2, respectively. and 1/4. To implement a filter with two zeros on a unit circle, halfway through the sampling frequency. These 30 digital transmitters perform a shift of input 802 to the right by 2.1 and 2 bits, respectively. Because such "bit transfer" can be accomplished by routing the wiring connections in an appropriate manner, these gain operations do not consume any real time and do not require any actual circuitry. The first subtotal is formed in adder 812 using the scaled output of gain element 37 850 76 806 as the first input and the previous or last scaled output of gain element 804 as the second input from delay element 810. Similarly, output 818 is obtained as the second subtotal formed by adder 816. using the scaled output of the gain element 808 as the first input and the previous or last first subtotal of the adder 812 as the second input obtained from the delay element 814. The transfer-10 function of this filter may be written: H (z) = Y (z) / X (z) = (1/4) [1 + z * 1 (2 + z * 1)] In order to calculate the output, this FIR filter only needs to perform one summing operation and one locking operation, compared to two summing operations and one locking operation, In the IIR parts, so that the FIR link filter easily operates at the full input sampling frequency (20 MHz). An alternative design would allow the adder 20 to operate at a lower sampling rate using additional control circuitry. This would allow the FIR filter to operate more slowly by incorporating thinning into the operation of the filter, i.e., counting only the outputs required by subsequent filter sections operating at a lower sampling rate. In a CMOS implementation, power consumption typically decreases as operating speed is reduced. Therefore, the power consumption of the FIR link filter could be reduced at the expense of a small control circuit.
Kuvion 3 "nopeiden" suotimien 308 ja 310 ja "hi-30 taiden" alipäästösuotimien 312 ja 313 välissä on toivot- ____: tavaa suorittaa näytteenottotaajuuden pienentäminen tai harvennus. Kuten alalla on hyvin tunnettua, mahdollinen näytteenottotaajuuden pienentämisen aste riippuu vaimen-nuksen määrästä, jonka "nopeat" alipäästösuotimet aikaan-35 saavat. Esimerkiksi, jos käytetään 20 MHz sisääntulon näytteenottotaajuutta ja "nopeat" suotimet on toteutettu 38 85076 jaettuina suotimina, joilla on alla taulukossa 3 esitetyt kertoimet, niin näytteenottonopeutta 2 MHz voidaan käyttää "nopeiden" suotimien aikaansaaman valetoiston suojauksen 100 dB yli.Between the "high speed" filters 308 and 310 and the "hi-30" low pass filters 312 and 313 in Figure 3, it is desirable to reduce or reduce the sampling rate. As is well known in the art, the possible degree of sampling frequency reduction depends on the amount of attenuation provided by the "fast" low pass filters. For example, if a sampling frequency of 20 MHz input is used and the "fast" filters are implemented as 38 85076 split filters with the coefficients shown in Table 3 below, then a sampling rate of 2 MHz can be used over 100 dB of spurious protection provided by "fast" filters.
5 Taulukko 3 I SuodlP osa_I_a C i 15 Table 3 I SuodlP part_I_a C i 1
nopea (jaettu) 2*^ I 20 Ifast (shared) 2 * ^ I 20 I
I hides L I 2-6 2-2 I 2 | 2® | hidas2 | 2'^ 2"^ | 2 | I hidas I 2*6 2A I 2 iI hides L I 2-6 2-2 I 2 | 2® | hidas2 | 2 '^ 2 "^ | 2 | I hidas I 2 * 6 2A I 2 i
I-J-J_II-J-J_I
"Hitaat" alipäästösuotimet 312 ja 313 voivat olla 15 toteutettu 2-napaisten suodinosien useilla asteilla."Slow" low-pass filters 312 and 313 may be implemented in multiple stages of 2-pole filter sections.
Esimerkiksi jos käytetään kolmea astetta, joista kullakin on kuvion 9a, 9b ja 9c rakenne ja taulukossa 3 listatut kertoimet, jolloin hidas 1, hidas 2 ja hidas 3 vastaavat vastaavasti kuvioita 9a, 9b ja 9c, niin näytteenottotaa-20 juus voidaan pienentää taajuudesta 2 MHz taajuuteen 80 kHz.For example, if three stages are used, each having the structure of Figures 9a, 9b and 9c and the coefficients listed in Table 3, with slow 1, slow 2 and slow 3 corresponding to Figures 9a, 9b and 9c, respectively, then the sampling rate 20 may be reduced from 2 MHz to a frequency of 80 kHz.
Vaihtoehtoinen piiristöä säästävä suunnittelu käsittää samavaiheisten näytteiden ja 90° vaihe-erossa olevien näytteiden näytevirtauksien limittämisen ja kolmen aikajakomultipleksoidun suodatinasteen käyttämisen. Tämä 25 vaatii, että suotimet toimivat kaksi kertaa suuremmalla nopeudella kuin ne toimisivat ei-multipleksoidussa rakenteessa, mutta koska näytteenottonopeutta on pienennetty kertoimen 10 verran nopeasta suotimesta, tämä multipleksoitu suodin voi yhä toimia taajuudella, joka 30 on 1/5 ensimmäisen suodatusasteen taajuudesta.An alternative circuit-saving design involves interleaving the sample streams of in-phase samples and samples with a 90 ° phase difference and using three time division multiplexed filter stages. This requires that the filters operate at twice the rate of operation in a non-multiplexed structure, but because the sampling rate has been reduced by a factor of 10 for a fast filter, this multiplexed filter can still operate at a frequency 30/5 of the first filtering frequency.
Kuvio 9a on lohkokaavio ensimmäisestä aikajako-multipleksoidusta toisen asteen IIR-alipäästösuodatus-asteesta, jota käytetään "hitaiden" alipäästösuotimien aikajakomultipleksoidussa toteutuksessa. Kuviot 9a - 9c 35 esittävät aikajakomultipleksoidun version suodatinraken-teelle, joka on samanlainen kuin kuviossa 7 kuvattu.Figure 9a is a block diagram of a first time division multiplexed second stage IIR low pass filtering stage used in a time division multiplexed implementation of "slow" low pass filters. Figures 9a to 9c 35 show a time division multiplexed version of a filter structure similar to that illustrated in Figure 7.
39 85 076 Pääero kuvion 7 rakenteen ja kuvion 9 multipleksoidun version välillä on, että viive-elementtien pituus on kaksinkertaistettu. Täten z ^ elementtien käyttämisen sijasta, jotka toteutettiin yksittäisinä lukkopiireinä, käyte-_ 2 5 tään z elementtejä, jotka on toteutettu kahtena lukko-piirinä, jotka on järjestetty sarjaan. Tämän rakenteen vaikutus on, että suodin kullakin näytteellä vuorottelee samassa vaiheessa olevien ja 90° vaihe-erossa olevien näytteiden käsittelyn välillä. Seuraavassa selostuksessa 10 kuvion 9 toiminta esitetään yksityiskohtaisesti. Digitaalisella suodattimena 900a tapahtuvan käsittelyn jälkeen signaali kytketään toiseen suodatusasteeseen 900b ja tämän jälkeen kolmanteen suodatusasteeseen, 900c. Digitaalisten suotimien 900a, 900b ja 900c koko suodinrakenne on 15 identtinen, niin että ainoastaan digitaalinen suodin 900a selostetaan yksityiskohtaisesti.39 85 076 The main difference between the structure of Figure 7 and the multiplexed version of Figure 9 is that the length of the delay elements is doubled. Thus, instead of using z-elements implemented as single latch circuits, z-elements implemented as two latch circuits arranged in series are used. The effect of this structure is that the filter on each sample alternates between the processing of samples in the same phase and those with a phase difference of 90 °. In the following description 10, the operation of Fig. 9 will be described in detail. After processing as a digital filter 900a, the signal is coupled to a second filtering stage 900b and then to a third filtering stage, 900c. The entire filter structure of the digital filters 900a, 900b and 900c is identical, so that only the digital filter 900a will be described in detail.
Kuitenkin digitaaliseten suotimien 900a, 900b ja 900c datatiet ja suodinvasteet vaihtelevat hieman eri vaiheiden välillä, kuten on esitetty kuvioilla 9a, 9b ja 20 9c sekä taulukolla 3.However, the data paths and filter responses of the digital filters 900a, 900b and 900c vary slightly between different phases, as shown in Figures 9a, 9b and 20c and Table 3.
Digitaalinen alipäästösuodin 900a muodostuu neljästä digitaalisesta summaimesta (2-komplementti) 904a, 908a, 912a ja 916a, neljästä digitaalisesta lukkopiiris-• tä, kaksi kussakin lohkossa 910a ja 918a ja kahdesta bi- 25 naarisiirtäjästä 906a ja 914a. Sisääntulosignaali digitaaliselle suotimelle 900a syötetään digitaalisen summai-men 904a ei-invertoivaan sisääntuloon 902a. Toinen invertoiva sisääntulo digitaaliselle summaimelle 904a otetaan digitaalisten lukkopiirien parilta 918a, joka signaa-30 li on syötetty takaisin suodatinpiirin ulostulosta 920a. Digitaalisen summaimen 904a erotulos (2-komplementti) syötetään seuraavaksi bittisiirtäjän 906a sisääntuloon, joka antaa siirretyn ensimmäisen summasignaalin digitaalisen summaimen 908a yhtenä sisääntulona.The digital low-pass filter 900a consists of four digital adder (2-complement) 904a, 908a, 912a and 916a, four digital latches, two in each block 910a and 918a, and two binary shifters 906a and 914a. The input signal to the digital filter 900a is applied to the non-inverting input 902a of the digital adder 904a. The second inverting input for the digital adder 904a is taken from the pair of digital latches 918a, which signal-30 is fed back from the output 920a of the filter circuit. The difference result (2-complement) of the digital adder 904a is next input to the input of the bit shifter 906a, which outputs the transmitted first sum signal as one input of the digital adder 908a.
35 Bittisiirtäjä 906a siirtää digitaaliselta summai- melta 904a ulostulona annetun datasanan kaikki bitit 4o 85076 oikealle (ts. kohti vähiten merkitsevää bittiä) N bi- c tin verran suorittaen kertolaskun kertoimella, joka on “Ne yhtä suun kuin 2 . Tämä bittisiirto voi olla toteu tettu reitittämällä sopivasti datalinjat digitaaliselta 5 summaimelta 904a summaimelle 908a. Siten digitaalisen suodinosan 900a suurta toimintanopeutta edesautetaan, koska bittisiirtäjään 906a ei liity mitään aikaviivettä, jota olisi perinteisellä kertojapiirillä toteutetussa kerroinkertolaskussa.35 The bit shifter 906a shifts all bits 40o 85076 of the data word output from the digital adder 904a to the right (i.e., toward the least significant bit) by N bits, performing a multiplication by a coefficient equal to “They are equal to 2. This bit transfer may be accomplished by appropriately routing the data lines from the digital adder 904a to the adder 908a. Thus, the high operating speed of the digital filter section 900a is facilitated because the bit shifter 906a is not associated with any time delay that would occur in a multiplier calculation implemented with a conventional multiplier circuit.
10 Digitaalinen summain 908a summaa siirretyn ensim mäisen summasignaalin digitaalisen summaimen 908a ulostuloon, jota on pidetty kaksi näytejaksoa lukkopiiriparissa 910a. Edelleen digitaalisen summaimen 908a ulostulo, jota on pidetty lukkopiirissä 910a, syötetään digitaaliselle 15 summaimelle 912a. Toinen invertoiva sisääntulo digitaaliselle summaimelle 912a otetaan lukkopiiriltä 918a, joka signaali, kuten aikaisemmin mainittiin, on otettu digitaalisen suotimen ulostulosta 920a. Digitaalisen summaimen 912a tulos syötetään bittisiirtäjälle 914, joka 20 on kytketty digitaaliseen summaimeen 912a. Bittisiirtäjä 914a siirtää digitaaliselta summaimelta 912a ulostulona annetun datasanan kaikki bitit oikealle N bitin verran cl suorittaen kertolaskun kertoimella, joka on yhtä suuri _Na kuin 2 . Bittisiirtäjä 914a myöskin edesauttaa suurta 25 toimintanopeutta, koska mitään aikaviivettä ei esiinny.The digital adder 908a sums the transmitted first sum signal to the output of the digital adder 908a, which is held for two sample periods in the latch circuit pair 910a. Further, the output of the digital adder 908a held in the latch circuit 910a is fed to the digital adder 912a. The second inverting input for the digital adder 912a is taken from the latch circuit 918a, which signal, as previously mentioned, is taken from the output 920a of the digital filter. The result of the digital adder 912a is input to a bit shifter 914 connected to the digital adder 912a. The bit shifter 914a shifts all bits of the data word output from the digital adder 912a to the right by N bits cl, performing a multiplication with a coefficient equal to _Na as 2. The bit shifter 914a also facilitates a high operating speed because no time delay occurs.
Parametrit N ja N , jotka liittyvät bittisiirtäjiin c a 906a ja vastaavasti 914a, ohjaavat digitaalisen suodin-asteen 900a taajuusvastetta ja ne voivat olla valittuja antamaan aiottuun sovellutukseen sopivan vasteen. Digi-30 taalinen summain 916a lisää toisen siirretyn summasignaalin summaimen 916a aikaisempaan ulostuloon, jota on pidetty viiveessä 918a. Viiveen 918a ulostulo on myös digitaalisen alipäästösuodinosan 900a ulostulo ja edustaa sisääntulosignaalin 902a, joka aikaisemmin syötettiin 35 summauspiirin 904a sisääntuloon, kaistarajoitettua esitystä.The parameters N and N associated with the bit shifters c a 906a and 914a, respectively, control the frequency response of the digital filter stage 900a and may be selected to provide a response appropriate to the intended application. The digital-30th adder 916a adds a second transmitted sum signal to the previous output of adder 916a, which is held at delay 918a. The output of the delay 918a is also the output of the digital low-pass filter section 900a and represents a band-limited representation of the input signal 902a previously applied to the input of the summing circuit 904a.
4i 850764i 85076
Alan ammattimiehelle on ilmeistä, että enemmän as-teittaisempaa näytteenottotaajuuden pienentämistä voitaisiin käyttää, esimerkiksi jokaisen neljän alipäästösuodin-osan välissä. Asteittainen näytteenottonopeuden pienentä-5 minen tarjoaa merkittävän edun siinä, että se antaa paljon joustavuutta muodostettaessa sisääntulon näytteenottonopeuden kokonaissuhde ulostulon näytteenottonopeuteen. Tämä sallii A/D-näytteenottonopeuden määrittämisen melkein mielivaltaisesti sopimaan haluttuun esivalitsijän 10 päästökaistaan, joka on altistettu ulostulon näytteenottotaajuuden sitomaksi. Kolmannen (ja viimeisen) "hitaan" alipäästösuodinosan ulostulossa kanaviin on kohdistettu riittävä vaimennus suuremmilla taajuuksilla, niin että valetoisto, jonka harvennus taajuudesta 2 MHz taajuuteen 15 80 kHz aiheuttaa, ei häiritse haluttua kaistaa, joka on keskitetty suurin piirtein nollataajuudella.It will be apparent to one skilled in the art that a more gradual reduction in sampling frequency could be used, for example, between each of the four low-pass filter sections. The gradual reduction of the sampling rate offers a significant advantage in that it provides a lot of flexibility in forming the total ratio of the input sampling rate to the output sampling rate. This allows the A / D sampling rate to be determined almost arbitrarily to match the desired passband of the preselector 10, which is exposed to be bound by the sampling frequency of the output. At the output of the third (and final) "slow" low-pass filter section, the channels are subjected to sufficient attenuation at higher frequencies so that the spurious reproduction caused by thinning from 2 MHz to 15 80 kHz does not interfere with the desired band centered at approximately zero frequency.
Kuvion 1 suurinopeuksisilla selektiivisyysosilla 114 tapahtuvan suodinprosessoinnin ja harvennuksen jälkeen palautettu digitaalinen signaali käsittää vastaanotetun 20 digitaalisen signaalin, jossa on kvadratuurikomponentit. Vastaanotetun digitaalisignaalin kvadratuuriominaisuudet varmistavat, että vaiheinformaatio, joka oli alkuperäisessä radiotaajuussignaalissa, säilytetään käsittelyket-... jun läpi. Vastaanotetut digitaaliset kvadratuurisignaalit 25 kytketään kuvion 1 digitaalisen vastaanottimen takapäähän 120, joka on edullisesti toteutettu ohjelmoitavalla, yleiskäyttöisellä, integroidulla signaalin prosessointi-piirillä, kuten yllä mainittiin. Radion loppupää 120 suorittaa lisäprosessoinnin, joka tarvitaan digitaalisen kan-30 tataajuussignaalin synnyttämiseksi, jota käytetään ai-kaansaamaan palautettu data tai audiosignaali. Lisäksi radion takapää 120 voi aikaansaada palautetun signaalin lopullisen esidemodulointisuodatuksen ja jälkidemoduloin-tikäsittelyn. Kuviot 10 ja 11 esittävät yksityiskohtai-35 sesti digitaaliset suodinrakenteet, jotka ovat sopivia lopullisen esidemodulointiselektiivisyyden suorittamiseksi 42 85076 digitaalisen, integroidun signaalinkäsittelypiirin yhteydessä. Kuvio 12 esittää yksityiskohtaisesti erään tekniikan, joka on sopiva FM-signaalin demoduloimiseksi esillä olevan keksinnön opetusten mukaisesti.After filter processing and thinning by the high speed selectivity portions 114 of Figure 1, the recovered digital signal comprises 20 received digital signals with quadrature components. The quadrature characteristics of the received digital signal ensure that the phase information that was in the original radio frequency signal is stored throughout the processing chain. The received digital quadrature signals 25 are coupled to the rear end 120 of the digital receiver of Figure 1, which is preferably implemented with a programmable, universal, integrated signal processing circuit, as mentioned above. The radio end 120 performs the additional processing required to generate a digital carrier frequency signal that is used to provide the recovered data or audio signal. In addition, the rear end 120 of the radio may provide final pre-demodulation filtering and post-demodulation processing of the recovered signal. Figures 10 and 11 show in detail digital filter structures suitable for performing final pre-demodulation selectivity in connection with a digital integrated signal processing circuit. Figure 12 details a technique suitable for demodulating an FM signal in accordance with the teachings of the present invention.
5 Kuvio 10 esittää viidennen asteen ei-rekursiivisen suotimen 1 000, joka aikaansaa lisävaimennuksen, niin että näytteenottonopeutta voidaan edelleen pienentää taajuudesta 80 kHz taajuuteen 40 kHz, samalla kun aiheutetaan halutun kaistan mitätön valetoistosärö. Koska tämä 10 suodin toimii suhteellisen alhaisella ulostulon näyt- teenottonopeudella 40 kHz (kompleksiset näytteet), se on mahdollista toteuttaa yleiskäyttöisessä, digitaalisessa signaaliprosessorissa. Tällaiset prosessorit ovat tyypillisesti hyvin sopivia limitettyihin kertolaskuoperaa-15 tioihin 1 004, 1 010, 1 016, 1 026, 1 030, 1 036 ja sum-mausoperaatioihin 1 006, 1 012, 1 020, 1 024 ja 1 032, niin että "suoramuotoinen" suodinrakenne valittiin.Figure 10 shows a fifth order non-recursive filter 1,000 that provides additional attenuation so that the sampling rate can be further reduced from 80 kHz to 40 kHz while causing a negated spurious reproduction distortion of the desired band. Because this filter operates at a relatively low output sampling rate of 40 kHz (complex samples), it is possible to implement it in a general purpose digital signal processor. Such processors are typically well suited for interleaved multiplication operations of 1,004, 1,010, 1,016, 1,026, 1,030, 1,036, and summation operations of 1,006, 1,012, 1,020, 1,024, and 1,032, so that " straightforward "filter structure was chosen.
Kuvio 11 esittää suoramuotoisen suodinrakenteen 1 000, jossa on neljä napaa ja neljä nollaa ja jota käy-20 tetään tasoittamaan vastaanottimen yhdyssuotimen päästö-kaistan vaste, se voi olla toteutettu joukolla kertolas-kuoperaatioita 1 104, 1 112, 1 118, 1 120, 1 126, 1 132, - 1 140, 1 146 ja 1 150, joukolla summausoperaatioita 1 106, 1 114, 1 116, 1 122, 1 108, 1 130, 1 136 ja 1 144 25 yleiskäyttöisessä, digitaalisessa signaaliprosessorissa. Koska yksinkertaisen tarkkuuden (tyypillisesti 16 bitin sanan pituus) operaatiot eivät tarjoa riittävää dynamiikka-aluetta matkaradiosovellutuksiin, on tarpeen käyttää kaksoistarkkuuslaskutoimituksia DSP-toteutuksessa.Figure 11 shows a straight filter structure 1000 with four poles and four zeros used to smooth the passband response of the receiver link filter, it may be implemented by a series of multiplication operations 1 104, 11 112, 1118, 1120, 11 126, 1,132, 1,140, 1,146 and 1,150, with a plurality of summing operations 1,106, 1,114, 1,116, 1,122, 1,108, 1,130, 1,136 and 1,144 in a general purpose digital signal processor. Because simple-precision (typically 16-bit word length) operations do not provide sufficient dynamic range for mobile radio applications, it is necessary to use dual-precision computations in a DSP implementation.
30 Alan ammattimiehelle on ilmeistä, että loppuselektiivi-: syysosaa varten saataisiin erilaisia kaistaleveyksiä oh- : : : jelmallisesti valitsemalla erilaiset suodinkertoimet ta- kapään digitaalisessa signaaliprosessorissa. Erilaiset selektiivisyyskaistanleveydet voitaisiin myös saada käyt-35 tämällä erilaisia alasnäytteytystaajuuksia tai erilaisil-la langoitetuilla vahvistuselementeillä (esimerkiksi 43 85076 kahdesta-yhteen valitsimilla) kertojattomissa alipäästö-suodinosissa.It will be apparent to one skilled in the art that different bandwidths for the final selective part could be obtained by systematically selecting different filter coefficients in the rear digital signal processor. Different selectivity bandwidths could also be obtained using different downsampling frequencies or with different wired gain elements (e.g., 43,85076 from two-to-one selectors) in multiplicative low-pass filter sections.
Kuvio 12 on kaavio digitaalisesta FM-demodulaatto-rista, joka on yhteen sopiva esillä olevan keksinnön di-5 gitaalisen radion arkkitehtuurin kanssa. Todellisuudessa digitaalinen demodulaatio on yksi tehtävä muiden joukossa, jonka digitaalinen signaaliprosessoripiiri suorittaa. Kuvion 12 mukaisesti rajoitinosa 1 202 käsittää skaalaus-asteen 1 204 yhdessä samavaiheisen kanavan käänteislas-10 kentageneraattorin 1 210 ja tulonkertojän 1 212 kanssa, missä skaalatun ja pyöritetyn samavaiheisen (I') komponentin käänteisarvo kerrotaan skaalatulla ja pyöritetyllä erivaiheisella (Q') komponentilla tuottaen termin, joka on yhtä suuri kuin skaalatun ja pyöritetyn signaalivek-15 torinäytteen vaihekulman tangentin arvo. Digitaalisen kertojan 1 212 toiminta suorittaa sisääntulosignaalivek-torin kaikkien amplitudivaihteluiden, joita voi olla läsnä, ideaalisen rajoittamisen. Digitaaliselta kertojalta 1 212 päästetty termi edustaa pyöritetyn ja skaalatun 20 signaalivektorinäytteen tangenttia. Tämä termi käsitellään käänteistangenttigeneraattoriasteella 1 214, jonka ulostulo on yhtä suuri kuin pyöritetyn ja skaalatun sig-‘ naalivektorin vaihekulma. Tämä suuruus, kun se on lisät- ty digitaalisella summaimella 1 214 karkeaan vaihearvoon, 25 joka on annettu ulostulona karkeasta vaiheakusta 1 206, edustaa sisääntulosignaalin vektorinäytteen kokonaisvai-hekulmaa. Erosignaali, joka on synnytetty digitaalisen summaimen 1 218 ulostuloon senhetkisen signaalivektorinäytteen vaihekulman ja digitaalisella viiveellä 1 220 30 synnytetyn viivästetyn ulostulon negatiivin välille, edus-taa ulostulon demoduloidun viestin yhtä näytettä.Figure 12 is a diagram of a digital FM demodulator compatible with the di-5 digital radio architecture of the present invention. In reality, digital demodulation is one task among others that is performed by a digital signal processor circuit. As shown in Fig. 12, the limiter section 1 202 comprises a scaling stage 1 204 together with an in-phase channel inverse-10 field generator 1 210 and an input multiplier 1 212, where the inverse of the scaled and rotated in-phase (I ') component is multiplied by the scaled and rotated Q , which is equal to the value of the phase angle tangent of the scaled and rotated signal vector sample. The operation of the digital multiplier 1 212 performs an ideal limitation of any amplitude variations in the input signal vector that may be present. The term released from the digital multiplier 1,212 represents the tangent of the rotated and scaled 20 signal vector samples. This term is processed by an inverse tangent generator stage 1,214, the output of which is equal to the phase angle of the rotated and scaled signal vector. This magnitude, when added by a digital adder 1,214 to the coarse phase value output from the coarse phase battery 1,206, represents the total phase angle of the vector sample of the input signal. The difference signal generated at the output of the digital adder 1,218 between the phase angle of the current signal vector sample and the negative of the delayed output generated by the digital delay 1,220 30 represents one sample of the output demodulated message.
- : : Kuviot 13a - 13c ovat kaavioita, jotka esittävät yksityiskohtaisesti osoittimien periaatteet esillä ole-van keksinnön yhteydessä. Nyt viitataan kuvioon 13a, jos-35 sa skaalaimen 1 204 toiminta on skaalata vaihtelevan suu-ruisen signaalivektorin amplitudi esitetylle varjostetulle 44 85076 alueelle. Karkea vaiheakku 1 206 määrittää signaalivekto-rin 0c karkean vaihekulman ja käänteistangenttigeneraat-toriasteen 1 212 ulostulo on yhtä suuri kuin signaalivek-torin 0f hienovaihe, kuten kuviossa 13b on kuvattu. Sig-5 naalivektori 0f sijaitsee vektorin pyörimisen pakottamana alueella -ίί/450^£+ΤΖ/4 (kuvion 13b varjostettu alue). Näiden kahden suuruuden summa, joka on synnytetty digitaalisen summaimen 1 214 ulostuloon, edustaa sisääntulosignaa-lin vektorinäytteen 0(n) kokonaisvaihekulmaa. Eroarvo 10 Δ(0(η)), jonka digitaalinen summain 1 218 synnyttää sen- hetkkisen vaihenäytteen 0(n) ja kuviossa 13c esitetyllä digitaalisella viiveellä 1 220 synnytetyn vaihenäytteen 0(n-l) välille, edustaa demoduloidun ulostuloviestin yhtä näytettä. Demoduloitua ulostuloviestiä edustavien näyt-15 teiden virta voi olla alipäästösuodatettu viestin kaistanleveyden ulkopuolella olevan kohinan poistamiseksi, kuten on tyypillisesti suoritettu FM-ilmaisun jälkeen.Figures 13a to 13c are diagrams detailing the principles of pointers in the context of the present invention. Referring now to Figure 13a, if the operation of the scaler 1 204 is to scale the amplitude of a signal vector of varying size to the shaded area 44 85076 shown. The coarse phase accumulator 1 206 determines the coarse phase angle of the signal vector 0c and the output of the inverse tangent generator stage 1 212 is equal to the fine phase of the signal vector 0f, as illustrated in Fig. 13b. The Sig-5 nal vector 0f is located in the region -ίί / 450 ^ £ + ΤΖ / 4 (shaded area of Figure 13b) forced by the rotation of the vector. The sum of these two quantities generated at the output of the digital adder 1,214 represents the total phase angle of the vector signal 0 (n) of the input signal. The difference value 10 Δ (0 (η)) generated by the digital adder 1218 between the current phase sample 0 (n) and the phase sample 0 (n-1) generated by the digital delay 1,220 shown in Fig. 13c represents one sample of the demodulated output message. The stream of samples representing a demodulated output message may be low pass filtered to remove noise outside the message bandwidth, as is typically done after FM detection.
Tavalliselle alan ammattimiehelle olisi ilmeistä, että kuvioissa selostettu digitaalinen demodulaattori 20 voisi olla toteutettu erillisistä piireistä muodostuvilla digitaalisilla kertojilla, summaimilla, rekistereillä jne. Esillä olevan keksinnön digitaalinen demodulaattori on erityisesti sopiva toteutettavaksi elimillä, jotka tunne-taan digitaalisina signaaliprosessoreina. Esillä oleva ' . 25 keksintö toimisi tyydyttävästi erilaisissa hyvin tunne tuissa signaaliprosessoreissa, kuten NEC D7720, joka on saatavilla NEC Eletronics U.S.A. Incriltä, One Natick Executive Park, Natick, Mass. 01760 tai TMS 320101, joka on saatavilla Texas Instruments Incriltä, P.O. Box 225012, 30 Dallas, Texas 752265. Digitaaliset signaaliprosessorit sisältävät yleensä suurinopeuksisia digitaalisia kova-kertojia sekä kyvyn prosessoida digitaalista datavirtaa ennalta määrätyn algoritmin mukaisesti.It would be apparent to one of ordinary skill in the art that the digital demodulator 20 described in the figures could be implemented with digital multipliers, adders, registers, etc. consisting of separate circuits. The digital demodulator of the present invention is particularly suitable for implementation by means known as digital signal processors. Present '. The invention would work satisfactorily in various well-known signal processors, such as the NEC D7720 available from NEC Eletronics U.S.A. From Incr, One Natick Executive Park, Natick, Mass. 01760 or TMS 320101, available from Texas Instruments Inc., P.O. Box 225012, 30 Dallas, Texas 752265. Digital signal processors typically include high-speed digital hard multipliers as well as the ability to process a digital data stream according to a predetermined algorithm.
Kuviot 14a ja 14b ovat vuokaavioita, jotka yksi-35 tyiskohtaisesti esittävät esillä olevan keksinnön taus-taprosessoinnin toteutettuna digitaalisella signaali- 45 8 5 076 prosessorilla. Esillä olevan keksinnön kaikissa selostuksissa samavaiheisiin ja erivaiheisiin signaalivektorikom-ponentteihin viitataan tämän jälkeen komponentteina I ja vastaavasti Q. Esillä olevan keksinnön algoritmi alkaa 5 kohdassa 1 402, joka saattaa digitaalisen signaaliprosessorin suorittamaan päätöksenteko 1 404 I-komponentin etumerkin määrittämiseksi. Päätöksenteon 1 404 tulokseen perustuen Q-komponentin etumerkki määritetään päätöksenteoilla 1 406 ja 1 448. Seuraavaksi määritetään I- ja Q-10 komponenttien ero kohdilla 1 410, 1 408, 1 472 ja 1 450, jotka synnyttävät arvot, jotka käsittävät vastaavasti arvot Q-I, I-Q, Q-I ja Q+I. Vastaavien tuloksien etumerkki määritetään vastaavasti päätöksenteoilla 1 430, 1 412, 1 474 ja 1 452. Näiden päätöksentekojen tuloksiin perus-15 tuen tunnetaan komponentti (I tai Q), jolla on suurempi arvo, ja tunnetaan myös aktantti (ts. ft/4:n monikerta), jossa signaalivektori sijaitsee. Tämä arvo, jos se on pienempi kuin nolla, komplementoidaan kohdilla 1 420, 1 486, 1 476 ja vastaavasti 1 462. Arvo, joka edustaa jo-20 ko I- tai Q-kanavan suurinta absoluuttiarvoa, työnnetään ohjelmapinoon kohdilla 1 442, 1 432, 1 422, 1 414, 1 488, 1 478, 1 466 ja vastaavasti 1 454 ja siihen viitataan tämän jälkeen suuruutena SMAX. Suuruutta SMAX käytetään kutsulla skaalausaliohjelmaan nimikkeissä 1 444, 1 434, : 25 1 424, 1 416, 1 490, 1 480, 1 466 tai 1 456 oiken skaa lauksen määrän määrittämiseksi, joka kohdistetaan sisään-tulosignaalin vektorinäytteeseen. Skaalausaliohjelma palauttaa oikein skaalatut signaalivektorikomponentit I ja Q. Seuraavaksi karkea vaihearvo, joka perustuu signaali-30 vektorin oktanttisijaintiin, tallennetaan väliaikaiseen muistipaikkaan kohdilla 1 446, 1 436, 1 426, 1 418, 1 492, 1 482, 1 468 tai vastaavasti 1 460.Figs. 14a and 14b are flowcharts showing in detail the background processing of the present invention implemented with a digital signal processor. In all descriptions of the present invention, in-phase and out-of-phase signal vector components are hereinafter referred to as components I and Q, respectively. The algorithm of the present invention begins at step 402, which causes the digital signal processor to perform decision 4040 to determine the sign of the I component. Based on the result of decision 1 404, the sign of the Q component is determined by decisions 1 406 and 1 448. Next, the difference between the I and Q-10 components is determined at 1 410, 1 408, 1 472 and 1 450, which generate values comprising the values QI, respectively. IQ, QI and Q + I. The sign of the corresponding results is determined by decisions 1 430, 1 412, 1 474 and 1 452, respectively. For the results of these decisions, the component (I or Q) with the higher value is known and the actant (i.e. the ft / 4 multiple) where the signal vector is located. This value, if less than zero, is complemented by 1 420, 1 486, 1 476 and 1 462 respectively. The value representing the maximum absolute value of the already 20 or so I or Q channel is inserted into the program stack at 1 442, 1 432 , 1,422, 1,414, 1,488, 1,478, 1,466 and 1,454, respectively, and is hereinafter referred to as SMAX. The quantity SMAX is used by calling the scaling subroutine at items 1 444, 1 434,: 25 1 424, 1 416, 1 490, 1 480, 1 466 or 1 456 to determine the amount of correct scaling to be applied to the vector sample of the input signal. The scaling subroutine returns the correctly scaled signal vector components I and Q. Next, a rough phase value based on the octane location of the signal-30 vector is stored in a temporary memory location at 1,446, 1,436, 1,426, 1,418, 1,492, 1,482, 1,468, or 1,460, respectively.
-I. Tämä arvo tulee aina olemaan^2-radiaanin monikerta alueella (c) Signaalivektoria pyöritetään sit- 35 ten geometrisesti karkean vaihearvon negatiivilla, joka oli säilytetty, kohdilla 1 440, 1 428, 1 492, 1 484, 46 8 50 76 1 470 tai 1 460. Tuloksena saataviin skaalattuihin ja pyöritettyihin signaalikomponentteihin viitataan tämän jälkeen I'- ja Q1-signaalivektorikomponentteina. Tämän vektoripyörityksen tarkoitus on pyörittää signaalivekto-5 ria siten, että pyöritetyt signaalivektorikomponentit 1' ja Q' antavat yhdistelmävektorin, jonka vaihekulma on alueella -^/ 4*0f 4 .-I. This value will always be a multiple of the ^ 2 radian in the range (c) The signal vector is then rotated with a geometrically coarse phase value negative that was retained at 1 440, 1 428, 1 492, 1 484, 46 8 50 76 1 470 or 1 460. The resulting scaled and rotated signal components are hereinafter referred to as I'and Q1 signal vector components. The purpose of this vector rotation is to rotate the signal vector so that the rotated signal vector components 1 'and Q' give a composite vector with a phase angle in the range - ^ / 4 * 0f 4.
Kuviot 15a ja 15b ovat yllä kuvion 14a yhteydessä selostetun skaalausaliohjelman toiminnan vuokaaviot.Figures 15a and 15b are flow charts of the operation of the scaling subroutine described above in connection with Figure 14a.
10 Skaalausaliohejlma 1 500 tutkii SMAX:n arvon määrittääkseen signaalivektorikomponentteihin I ja Q kohdistettavan skaalauksen oikean määrän. Tämän aliohjelman toiminta on riippuvainen resoluutiosta tai signaalivektorikomponentte-ja edustamaan käytettyjen bittien lukumäärästä. Skaalaus-15 aliohjelman toiminta tullaan selostamaan yhteydessä, jossa käytetään 32-bittiä pitkiä sanoja edustamaan signaali-vektorikomponentteja. Skaalausaliohjelmaan tulon jälkeen kohdassa 1 502 suuruuden SMAX eniten merkitsevää sanaa (MSW) verrataan nollaan päätöksenteolla 1 504. Jos SMAX:n 20 MSW on suurempi kuin nolla, SMAX:n vähiten merkitsevä sana (LSW) hylätään ja MSW:tä verrataan skaalauksen kynnysarvoon kohdassa 1 506. Jos SMAX:n MSW on yhtä suuri kuin nolla, niin MSW hylätään ja LSW:tä verrataan skaa-:·. lauksen kynnysarvoon 1 528. Kohdilla 1 506 ja vastaavasti 25 1 528 synnytettyjen vertailujen tulokset verrataan nol laan päätöksenteoilla 1 508 ja vastaavasti 1 530 ja jos tuloksen havaitaan olevan suurempi kuin nolla, signaali-vektorikomponenttien skaalaus ei ole tarpeen ja aliohjelma poistuu kohdan 1 550 kautta pisteeseen, jossa oh-30 jelma aktivoi aliohjelman 1 500. Jos SMAX:n säilytetty sana (ts. MSW tai LSW) on pienempi kuin kynnysarvo, säilytettyä sanaa koestetaan päätöksenteoilla 1 510 ja 1 532, jotta nähdään, onko absoluuttiarvo suurempi kuin 255. Tämä on ekvivalentti sen määrittämiselle, ovatko SMAX:n 35 säilytetyn sanan ylimmät kahdeksan bittiä suurempi vai ] yhtä suurempi kuin nolla. Jos tämän testin tulos on tosi 47 85076 (ts. SMAX:n MSW tai LSW on suurempi kuin 255), säilytetty sana jaetaan luvulla 256 kohdissa 1 514 tai vastaavasti 1 536. Tällä on se vaikutus, että SMAX:n säilytetyn sanan ylimmät kahdeksan bittiä siirretään tämän sana alemmiksi 5 kahdeksaksi bitiksi. Jos päätöksenteon 1 510 tai 1 532 tulos ilmaisee, että säilytetty sana on pienempi kuin 255, ei jakoa suoriteta. Tätä suuruutta käytetään nyt osoitteen poikkeamana kohdissa 1 516, 1 512, 1 538 tai 1 534 valitsemaan arvot, jotka on tallennettu ROM-datatauluk-10 koon ja skaalaustekijä palautetaan ROM:ista kohdissa 1 520, 1 540. Tämä tekijä säädetään oikeaan arvoon, joka on tarpeen skaalaamaan tämän signaalin vektorikomponen-tit, riippuen aikaisemmista päätöksenteoista 1 510 tai 1 532. Lopuksi signaalivektorikomponentit skaalataan oi-15 kealle alueelle demodulaattorin siällä suoritettavien approksimaatioiden käytettäväksi kohdissa 1 522 ja 1 524 tai 1 542 ja 1 546 ja rutiini poistuu takaisin sitä kutsuneeseen ohjelmaan kohtien 1 526 tai 1 548 kautta.10 The scaling subroutine 1,500 examines the value of SMAX to determine the correct amount of scaling to be applied to the signal vector components I and Q. The operation of this subroutine depends on the resolution or the number of bits used to represent the signal vector components. The operation of the Scaling-15 subroutine will be described in the context of using 32-bit long words to represent signal-vector components. After entering the scaling subroutine, the SMAX most significant word (MSW) of 1 502 is compared to zero by decision 1 504. If the 20 MSW of SMAX is greater than zero, the SMAX least significant word (LSW) is discarded and the MSW is compared to the scaling threshold in 1 506. If the MSW of the SMAX is equal to zero, then the MSW is discarded and the LSW is compared to the scale. the results of the comparisons generated at 1,506 and 25,528, respectively, are compared with zero at decisions 1,508 and 1,530, respectively, and if the result is found to be greater than zero, signal-vector component scaling is not necessary and the subroutine exits via 1,550 to , where the oh-30 program activates the subroutine 1,500. If the stored word in SMAX (i.e., MSW or LSW) is less than the threshold, the stored word is tested by decisions 1,510 and 1,532 to see if the absolute value is greater than 255. This is equivalent to determining whether the upper eight words of the stored word 35 of SMAX are greater than or equal to zero. If the result of this test is true 47 85076 (i.e., the SMW or LSW of SMAX is greater than 255), the retained word is divided by the number 256 at 1,514, or 1,536, respectively. This has the effect that the top eight bits of the retained word in SMAX are moving this word to the lower 5 to eight bits. If the result of a decision of 1,510 or 1,532 indicates that the retained word is less than 255, no division is performed. This value is now used as the address offset at 1,516, 1,512, 1,538, or 1,534 to select the values stored in the ROM data table-10 size and the scaling factor is returned from the ROM at 1,520, 1,540. This factor is set to the correct value, which it is necessary to scale the vector components of this signal, depending on previous decisions 1,510 or 1,532. Finally, the signal vector components are scaled to the right range for use by the demodulator at approximations at 1,522 and 1,524 or 1,542 and 1,546 and the routine exits back to the called program. through items 1,526 or 1,548.
Nyt viitataan kuvioon 16a, jossa .määritetään I'-20 vektorikomponentin inversio tai käänteisarvo. Tämä käsittely on suoritettu toteuttamalla kuudennen asteen Chebyshev-polynomiapproksimaatio funktiolle f(x)=l/x.Referring now to Figure 16a, the inversion or inverse of the vector component I'-20 is determined. This treatment is performed by performing a sixth-order Chebyshev polynomial approximation for the function f (x) = l / x.
Polynomi, joka approksimoi tätä funktiota, on: ‘ 25 f(x) * (1/x) ** {[[[[[ C7(x-l)+C6](x-l)+C5 ](x-l)+C4 ](x-l)+C3 ](x-l)+C2 ](x-1)+01 } missä x = Γ ja Cl = +1,00000,02 = -1,0027, C3 = +1,00278, 04 = -0,91392, 05 = +0,91392, 06 = -1,62475,07 = -1,62475.The polynomial that approximates this function is: '25 f (x) * (1 / x) ** {[[[[[C7 (xl) + C6] (xl) + C5] (xl) + C4] (xl ) + C3] (xl) + C2] (x-1) +01} where x = Γ and Cl = +1.00000.02 = -1.0027, C3 = +1.00278, 04 = -0.91392 .05 = +0.91392, 06 = -1.62475.07 = -1.62475.
3030
Esillä olevan keksinnön periaatteiden mukaisesti Q'-komponentti työnnetään ohjelmapinomuistialueelle koh-dassa 1 604 ja suuruus (I * — 1) lasketaan kohdassa 1 606, johon suuruuteen tämän jälkeen viitataan suuruutena ARG.In accordance with the principles of the present invention, the Q 'component is inserted into the program stack memory area at 1,604 and the magnitude (I * - 1) is calculated at 1,606, hereinafter referred to as ARG.
35 Kerroin C7 haetaan data-ROM:ista kohdassa 1 608 ja se kerrotaan ARG:11a kohdassa 1 610 suuruuden TMP muodosta- 48 85076 miseksi. Kerroin C6 haetaan data-ROM:ista kohdassa 1 612 ja lisätään TMP:hen kohdassa 1 614, joka antaa uuden arvon TMP:lle. Tämä kuvio toistetaan peräkkäisesti kohdissa 1 616 - 1 644, kunnes Q'-komponentti sitten haetaan ohjel-5 mapinomuistista kohdasta 1 648 ja kerrotaan TMP:lla kohdassa 1 650, joka antaa approksimaation suuruudella tan0^= Q'I'. Nyt määritetään kohdassa 1 650 saadun suuruuden käänteistangentti. Tämä käsittely suoritetaan toteuttamalla viidennen asteen Chebyshev-polynomiapproksimaatio 10 funktiolle: = arctan(x)35 The coefficient C7 is retrieved from the data ROMs at 1,608 and is multiplied by the ARG at 1,610 to form the magnitude TMP 48 85076. The coefficient C6 is retrieved from the data ROMs at 1,612 and added to the TMP at 1,614, which gives a new value to the TMP. This pattern is repeated sequentially at 1616 to 1644 until the Q 'component is then retrieved from the program map memory at 1648 and multiplied by the TMP at 1650, which gives an approximation of tan0 ^ = Q'I'. The inverse tangent of the quantity obtained at 1,650 is now determined. This processing is performed by performing a fifth-order Chebyshev polynomial approximation for 10 functions: = arctan (x)
Polynomi, joka approksimoi tätä funtiota, on: 15 arctan(x) - * {[[[[ C6(y) + C5 ] y + C4 ] y + C3 ] y + C2 ] y + Cl } missä x - Qvr 20 y = (Qvr)2 ja C6 = -0,01343, CS » +0,05737, C4 * -0,12109, C3 - +0,19556, C2 = -0,33301, Cl =.^0,99997.The polynomial that approximates this function is: 15 arctan (x) - * {[[[[C6 (y) + C5] y + C4] y + C3] y + C2] y + Cl} where x - Qvr 20 y = (Qvr) 2 and C6 = -0.01343, CS = +057737, C4 * -0.12109, C3 - +0.19556, C2 = -0.33301, Cl = .0.99997.
Suuruus x = (Q */1 *) työnnetään ohjelman pinomuis-tiin kohdassa 1 652 ja neliöön korotetun suuruuden arvo 25 y = x arvo, johon tämän jälkeen viitataan ARG:na, lasketaan kohdassa 1 654. Ketjumaisella tavalla, joka on samanlainen kuin aikaisemmin selostettu käänteisarvon laskenta, lasketaan suuruuden (Q'/1 *) käänteistangentin arvo kohdissa 1 656 - 1 692. Tämän prosessin tulos on etu-30 merkillinen arvo, joka edustaa pyöritetyn signaalivekto-rin edustaa pyöritetyn signaalivektorin vaihekulmaa tai sisääntulosignaalin vektorinäytteen hienoa vaihekulmaa. Sisääntulosignaalin vektorinäytteen karkean vaiheen arvo palautetaan väliaikaisesta muistipaikasta kohdasta 1 694 35 ja se summataan käänteistangentin laskennan tulokseen kohdassa 1 696.The quantity x = (Q * / 1 *) is inserted into the stack memory of the program at 1,652 and the value of the squared quantity 25 y = x, hereinafter referred to as ARG, is calculated at 1,654. In a chain-like manner similar to the previous one described inverse value calculation, calculating the inverse tangent value of the quantity (Q '/ 1 *) at 1 656 to 1 692. The result of this process is an advantage-30 characteristic value representing the phase angle of the rotated signal vector or the fine phase angle of the vector signal of the input signal. The value of the coarse phase of the vector sample of the input signal is returned from the temporary memory location at 1 694 35 and added to the result of the inverse tangent calculation at 1 696.
49 8 5076 Tämä tulos edustaa sisääntulosignaalin vektori-näytteen vaihekulmaa. Aikaisemman sisääntulosignaalin vektorinäytteen vaihekulma haetaan ohjelmapinosta kohdasta 1 700. Senhetkinen vaihenäyte työnnetään ohjel-5 mapinoon kohdassa 1 702. Lopuksi lasketaan aikaisemman vaihenäytteen ja tämänhetkisen vaihenäytteen ero kohdassa 1 704, mikä antaa demoduloidun viestin m(n) ulostulonäyt-teen.49 8 5076 This result represents the phase angle of the vector sample of the input signal. The phase angle of the vector sample of the previous input signal is retrieved from the program stack at 1 700. The current phase sample is inserted into the program stack at 1 702. Finally, the difference between the previous phase sample and the current phase sample is calculated at 1 704, which outputs the demodulated message m (n).
Viestin näyte m(n) käsittää demoduloidun äänisig-10 naalin näytteytetyssä muodossa. Demoduloitu äänisignaali voi olla muunnettu takaisin analogiseen muotoon, sitten vahvistettu ja toistettu kaiuttimen kautta, kuten yllä mainittiin. Vaihtoehtoisesti digitaalinen ääniviesti voi olla tallennettu digitaalisena digitaaliseen muistiin 123 15 myöhempää käyttöä varten. Tiedonsiirtojärjestelmässä (ei esitetty) demoduloidut datasymbolit voi olla reititetty tietokoneelle lisäkäsittelyä varten tai tietokonenäytölle välitöntä näyttöä varten.The message sample m (n) comprises a demodulated audio signal in the sampled form. The demodulated audio signal can be converted back to analog form, then amplified and reproduced through a speaker, as mentioned above. Alternatively, the digital voice message may be stored digitally in a digital memory 123 for later use. In a communication system (not shown), the demodulated data symbols may be routed to a computer for further processing or to a computer screen for immediate display.
Yhteenvetona, on esitetty digitaalinen radiovastaanotin. Esillä olevan keksinnön digitaalinen vastaan-20 otin muodostaa täysin digitaalisen radiovastaanottimen, joka käsittelee vastaanotettua signaalia, joka on muun-nettu digitaaliseen muotoon antennin ulostulossa tapah-tuneen esivalinnan jälkeen. Esillä olevan keksinnön vas-_· - taanotin käsittää esivalitsimen, suurinopeuksisen analo- 25 gia-digitaalimuuntimen (A/D), digitaalisesti toteutetun välitaajuusselektiivisyysosan (IF), jolla on ulostulosignaali oleellissti kantataajuuksilla, ja integroidut, yleiskäyttöiset, digitaaliset signaalinkäsittelypiirit (DSP), jotka suorittavat demoduloinnin ja audiosuodatuk-30 sen. Esillä olevan keksinnön muut käytöt ja muunnelmat ovat ilmeisiä tavalliselle alan ammattimiehelle ilman, että poiketaan esillä olevan keksinnön hengestä ja suo-japiiristä.In summary, a digital radio receiver is shown. The digital receiver of the present invention forms a fully digital radio receiver that processes a received signal that has been converted to digital form after preselection at the antenna output. The receiver of the present invention comprises a preselector, a high-speed analog-to-digital converter (A / D), a digitally implemented intermediate frequency selectivity (IF) section having an output signal at substantially baseband frequencies, and integrated digital signal processing (DSP) integrated circuits. perform demodulation and audio filtering. Other uses and variations of the present invention will be apparent to those of ordinary skill in the art without departing from the spirit and scope of the present invention.
Claims (5)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US77173685A | 1985-09-03 | 1985-09-03 | |
US77173685 | 1985-09-03 | ||
PCT/US1986/001764 WO1987001531A1 (en) | 1985-09-03 | 1986-08-25 | Digital radio frequency receiver |
US8601764 | 1986-08-25 |
Publications (4)
Publication Number | Publication Date |
---|---|
FI871897A FI871897A (en) | 1987-04-29 |
FI871897A0 FI871897A0 (en) | 1987-04-29 |
FI85076B FI85076B (en) | 1991-11-15 |
FI85076C true FI85076C (en) | 1992-02-25 |
Family
ID=25092810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI871897A FI85076C (en) | 1985-09-03 | 1987-04-29 | Digital radio frequency receiver |
Country Status (9)
Country | Link |
---|---|
EP (1) | EP0235264A4 (en) |
JP (1) | JP2829605B2 (en) |
KR (1) | KR880700532A (en) |
AU (4) | AU591181B2 (en) |
CA (1) | CA1304786C (en) |
DK (1) | DK184287A (en) |
FI (1) | FI85076C (en) |
MY (1) | MY103057A (en) |
WO (1) | WO1987001531A1 (en) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4857928A (en) * | 1988-01-28 | 1989-08-15 | Motorola, Inc. | Method and arrangement for a sigma delta converter for bandpass signals |
US4808939A (en) * | 1988-04-04 | 1989-02-28 | Unisys Corporation | Variable rate rectangular matched filter |
JPH0787476B2 (en) * | 1988-10-07 | 1995-09-20 | 日本電気株式会社 | Demodulator |
US5058107A (en) * | 1989-01-05 | 1991-10-15 | Hughes Aircraft Company | Efficient digital frequency division multiplexed signal receiver |
US5146473A (en) * | 1989-08-14 | 1992-09-08 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
NL194632C (en) * | 1989-08-14 | 2002-09-03 | Interdigital Tech Corp | Subscriber unit for a wireless digital telephone communication system. |
US5008900A (en) * | 1989-08-14 | 1991-04-16 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
JP2806997B2 (en) * | 1989-11-15 | 1998-09-30 | 株式会社日立製作所 | Demodulator |
DE69123893T2 (en) * | 1990-08-08 | 1997-07-10 | Nat Semiconductor Corp | Synchronous detection of FSK signals |
FR2702902B1 (en) * | 1993-03-15 | 1995-04-21 | Alcatel Radiotelephone | Digital intermediate frequency receiver and baseband filtering method implemented in this receiver. |
GB2282925B (en) * | 1993-09-30 | 1998-04-15 | Plessey Semiconductors Ltd | Direct conversion receivers |
US6633550B1 (en) | 1997-02-20 | 2003-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transceiver on a chip |
US6160859A (en) * | 1998-10-19 | 2000-12-12 | Motorola, Inc. | Integrated multi-mode bandpass sigma-delta receiver subsystem with interference mitigation and method of using the same |
EP1142144B1 (en) * | 1998-12-30 | 2003-11-12 | Infineon Technologies AG | Circuit for a multi-standard communications terminal |
GB2362279B (en) * | 2000-05-12 | 2004-12-29 | Global Silicon Ltd | Radio receiver |
US6775530B2 (en) * | 2001-11-27 | 2004-08-10 | Qualcomm Inc. | Direct conversion of narrow-band RF signals |
US7447493B2 (en) | 2003-02-28 | 2008-11-04 | Silicon Laboratories, Inc. | Tuner suitable for integration and method for tuning a radio frequency signal |
US7358885B2 (en) | 2003-02-28 | 2008-04-15 | Silicon Laboratories, Inc. | Mixing DAC architectures for a radio frequency receiver |
US7425995B2 (en) | 2003-02-28 | 2008-09-16 | Silicon Laboratories, Inc. | Tuner using a direct digital frequency synthesizer, television receiver using such a tuner, and method therefor |
WO2004079924A2 (en) | 2003-02-28 | 2004-09-16 | Silicon Laboratories Inc. | Tuner for radio frequency receivers and associated method |
US7676210B2 (en) | 2003-09-29 | 2010-03-09 | Tod Paulus | Method for performing dual mode image rejection calibration in a receiver |
US7773968B2 (en) | 2006-11-30 | 2010-08-10 | Silicon Laboratories, Inc. | Interface/synchronization circuits for radio frequency receivers with mixing DAC architectures |
US7599676B2 (en) | 2007-01-31 | 2009-10-06 | Silicon Laboratories, Inc. | Power consumption reduction techniques for an RF receiver implementing a mixing DAC architecture |
RU2726281C1 (en) * | 2019-08-26 | 2020-07-10 | Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации | Active phased antenna array |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3611144A (en) * | 1969-03-03 | 1971-10-05 | Datamax Corp | Signal transmission system with coherent detection and distortion correction |
US4090145A (en) * | 1969-03-24 | 1978-05-16 | Webb Joseph A | Digital quadrature demodulator |
US4037049A (en) * | 1974-10-18 | 1977-07-19 | Intertel, Inc. | Modulator and demodulator for data communications network |
FR2296322A1 (en) * | 1974-12-27 | 1976-07-23 | Ibm France | DIGITAL DATA DETECTION SYSTEM TRANSMITTED BY MODULATION OF A CARRIER |
US4311964A (en) * | 1979-09-21 | 1982-01-19 | Westinghouse Electric Corp. | Coherent phase shift keyed demodulator for power line communication systems |
US4379284A (en) * | 1979-09-21 | 1983-04-05 | Westinghouse Electric Corp. | Coherent phase shift keyed demodulator for power line communication systems |
DE3007907A1 (en) * | 1980-03-01 | 1981-09-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | DIGITAL RECEIVER |
DE3114063A1 (en) * | 1981-04-07 | 1982-10-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | RECEPTION SYSTEM |
GB2106734B (en) * | 1981-09-15 | 1986-01-15 | Standard Telephones Cables Ltd | Radio receiver |
DE3138464A1 (en) * | 1981-09-26 | 1983-04-14 | Robert Bosch Gmbh, 7000 Stuttgart | Method for the digital demodulation of frequency-modulated signals |
US4606045A (en) * | 1982-08-02 | 1986-08-12 | Trw Inc. | Method and apparatus for detecting an equalizer training period in a receiving-end modem |
US4555790A (en) * | 1983-06-30 | 1985-11-26 | Betts William L | Digital modem having a monitor for signal-to-noise ratio |
US4583236A (en) * | 1983-11-04 | 1986-04-15 | Racal Data Communications Inc. | Modified absolute phase detector |
AU572841B2 (en) * | 1984-04-20 | 1988-05-19 | Motorola, Inc. | Extended threshold analog to digital conversion apparatus foran rf receiver |
US4560941A (en) * | 1984-09-21 | 1985-12-24 | General Electric Company | Frequency modulation detector using digital signal vector processing |
EP0216803B1 (en) * | 1985-04-04 | 1993-03-31 | Motorola, Inc. | Digital zero-if selectivity section |
-
1986
- 1986-08-25 JP JP61504791A patent/JP2829605B2/en not_active Expired - Fee Related
- 1986-08-25 EP EP19860905578 patent/EP0235264A4/en not_active Withdrawn
- 1986-08-25 WO PCT/US1986/001764 patent/WO1987001531A1/en not_active Application Discontinuation
- 1986-08-25 AU AU63355/86A patent/AU591181B2/en not_active Ceased
- 1986-08-25 KR KR870700384A patent/KR880700532A/en not_active Application Discontinuation
- 1986-08-29 CA CA000517169A patent/CA1304786C/en not_active Expired - Lifetime
-
1987
- 1987-04-10 DK DK184287A patent/DK184287A/en not_active Application Discontinuation
- 1987-04-29 FI FI871897A patent/FI85076C/en not_active IP Right Cessation
-
1988
- 1988-02-04 MY MYPI88000103A patent/MY103057A/en unknown
-
1989
- 1989-08-21 AU AU40101/89A patent/AU611318B2/en not_active Ceased
- 1989-08-21 AU AU40099/89A patent/AU611317B2/en not_active Ceased
- 1989-08-21 AU AU40100/89A patent/AU611584B2/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
AU611317B2 (en) | 1991-06-06 |
AU611318B2 (en) | 1991-06-06 |
FI871897A (en) | 1987-04-29 |
FI85076B (en) | 1991-11-15 |
JPS63500766A (en) | 1988-03-17 |
MY103057A (en) | 1993-04-30 |
KR880700532A (en) | 1988-03-15 |
FI871897A0 (en) | 1987-04-29 |
DK184287D0 (en) | 1987-04-10 |
AU4009989A (en) | 1989-12-07 |
WO1987001531A1 (en) | 1987-03-12 |
AU611584B2 (en) | 1991-06-13 |
AU4010189A (en) | 1989-12-07 |
AU6335586A (en) | 1987-03-24 |
EP0235264A1 (en) | 1987-09-09 |
AU4010089A (en) | 1989-12-07 |
EP0235264A4 (en) | 1990-02-26 |
JP2829605B2 (en) | 1998-11-25 |
AU591181B2 (en) | 1989-11-30 |
DK184287A (en) | 1987-04-10 |
CA1304786C (en) | 1992-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI85076C (en) | Digital radio frequency receiver | |
US4893316A (en) | Digital radio frequency receiver | |
CA2160045C (en) | Parallel cascaded integrator-comb filter | |
US4974236A (en) | Arrangement for generating an SSB signal | |
US5504455A (en) | Efficient digital quadrature demodulator | |
CA2007149C (en) | Homodyne down-converter with digital hilbert transform filtering | |
AU573966B2 (en) | Zero-if digital receiver | |
US7418062B2 (en) | Image reject circuit using sigma-delta conversion | |
IL149693A (en) | Apparatus for splitting the frequency band of an input signal | |
Castillo et al. | Field-programmable data acquisition and processing channel for optical tomography systems | |
JPH07162383A (en) | Fm stereo broadcasting equipment | |
EP0695028B1 (en) | Small-scale signal adding device and differential detecting device | |
US6664819B2 (en) | Frequency synthesizer for improving a unique DDS characteristic | |
US6608532B2 (en) | Circuit configuration for producing a quadrature-amplitude-modulated transmission signal | |
CN101253681B (en) | Demodulator and demodulation method | |
JP2003298456A (en) | Software wireless apparatus and signal processing method for software wireless apparatus | |
CA1318358C (en) | Digital radio frequency receiver | |
US5204683A (en) | Radar receiver for a radar having a digital beam forming antenna | |
Tammali et al. | FPGA Implementation of Polyphase Mixing and Area efficient Polyphase FIR Decimation algorithm for High speed Direct RF sampling ADCs | |
CA2150389C (en) | Efficient digital quadrature demodulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FG | Patent granted |
Owner name: MOTOROLA, INC. |
|
MA | Patent expired |