FI60629C

FI60629C - FUNCTION BLOCKORIENTERAT SPC-SYSTEM

Info

Publication number: FI60629C
Application number: FI810/74A
Authority: FI
Inventors: Goeran Anders Henrik Hemdal
Original assignee: Ericsson Telefon Ab L M
Priority date: 1973-04-09
Filing date: 1974-03-18
Publication date: 1982-02-10
Also published as: BE813238A; CA1005583A; CS171660B2; AU6764474A; JPS503506A; FI60629B; SE365093B; YU96874A; IN141379B; NO741286L; JPS5751315B2; FR2224806A1; PL97263B1; GB1470328A; NO135616B; HU170133B; NL7404826A; FR2224806B1; ES425091A1; DK151439B

Description

R3SF*1 ΓβΙ mjKUULUTusjULKAisu 6062 9R3SF * 1 ΓβΙ mjKUULUTusjULKAisu 6062 9

Wa IBJ (11) UTLAGG N I NGSSKRI FT ° U ° ^ * C Patentti oySnrsetty 10 02 1932 'potent meddelat (51) Kv.lk.3/lnt.ci.3 H 04 Q 3/54 SUOM I — FI N LAN D (21) PetennJhakemus — PecentM*eicnin( 810/7^ (22) H«keml»pllvl — Anseknlngsdef 1Ö.03· ^ (23) Alkupthrt—Glltl|h«t*dag 18.03-7^ (41) Tulkit Julkiseksi — Bllvlt offMtltf 10.10.7^Wa IBJ (11) PUBLISHED NI N SCRIPT FT ° U ° ^ * C Patentti oySnrsetty 10 02 1932 'Potentially Announced (51) Q3 / lnt.ci.3 H 04 Q 3/54 SUOM I - FI N LAN D (21) PetennJhakemus - PecentM * eicnin (810/7 ^ (22) H «keml» pllvl - Appointment Date 1 O.03 · ^ (23) Alkupthrt — Glltl | h «t * day 18.03-7 ^ (41) Tulkit Christmas Chilli - Bllvlt offMtltf 10.10.7 ^

Patentti- ja rekisterihallitus ,.,„ .. , , , . . , _ . . \ . . _. , (44) Nihttvlkslpenon ja kuuLJulkalsun pvm. —Patentti-ja rekisterihallitus,., „..,,,. . , _. . \. . _. , (44) Nihttvlkslpenon ja kuuLJulkalsun pvm. -

Patent» och registerstyrelsen v ' Ansttken utlagd och utl.skrHten public·»* 30.10.8l (32)(33)(31) Pyydetty etuoikeus —Begird prlorltet 09· 0U. 73Patents »and the Register Board of Appeals Laid Out and the Public Prosecution Public» »* 30.10.8l (32) (33) (31) Pyydetty etuoikeus —Begird prlorltet 09 · 0U. 73

Ruotsi-Sverige(SE) 730U982-7 (71) 0/Y L M Ericsson A/B, 02U20 Jorvas, Suomi-Finland(Fl) (72) Göran Anders Henrik Hemdal, Skärholmen, Ruotsi-Sverige(SE) (7^) Oy Kolster Ab (5^) Funktionsblockorienterat SPC-system - Toimintalohko läheinen SPC-järjestelmäRuotsi-Sweden (SE) 730U982-7 (71) 0 / YLM Ericsson A / B, 02U20 Jorvas, Suomi-Finland (Fl) (72) Göran Anders Henrik Hemdal, Skärholmen, Ruotsi-Sweden (SE) (7 ^) Oy Kolster Ab (5 ^) Function block oriented SPC system - Toimintalohko läheinen SPC järjestelmä

Uppfinningen hänför sig till ett programminnoeetyrt-system, som för utförande av funktioner inneh&ller organ, som styres av en datamaskin, t.ex. en programalnnesetyrd formedlingestation, vara organ utför teleteknieka funktioner.The invention relates to a program internal system which for carrying out functions contains means controlled by a computer, e.g. a software-controlled form switching station, being a body performing teletechnical functions.

För att bygga konventionella förmedlingsstationer, dvs. för att ut-föra teletekniska funktioner i stationer utan databehandling, är det känt att dela upp förmedlingsstationen i enstaka funktionsblock sd att funktioner genomföres i varje block, vilka gär lätt att avgränsa mot‘funktioner hos andra block sä att det blir vid samarbete mellan funktionsblocken enklast möjliga gränsavsnitt med sä fd signalledningar som möjligt, Exempel pd funktionsblock är: abonnentövervakningsblock, block för väljarsteg, block för att ansluta förmedlingsstationen till olika signalsystem hos interurbanfor-bindelser, block för att analysera möjliga förbindelsevägar och för att väljä en utav de möjliga förbindelsevägarna, block för debiteringsändamdl.To build conventional switching stations, ie. in order to carry out telecommunication functions in stations without data processing, it is known to divide the switching station into individual function blocks so that functions are performed in each block, which like to easily delimit the functions of other blocks so that it becomes easier in collaboration between the function blocks. possible interfaces with as many signal lines as possible, Examples of function blocks are: subscriber monitoring blocks, selector blocks, blocks for connecting the switching station to different signal systems of interurban connections, blocks for analyzing possible connection paths and for selecting one of the possible connection paths. for billing purposes.

Principiellt finns det endast tvd funktionsblocktyper. Den första typen omfattar verkställande organ, dvs. organ, som utför direkta teletekniska funktioner, t.ex, enligt koordinatprincipen arbetande väljare, och 2 60629 styrande organ, som styr de verkställande organen, t.ex. förorsakar poten-tialändringar vid koordinatväljarens manöverpunkter. Den andra funktions-blocktypen omfattar endast styrande organ, som huvudsakligen styr samarbe-tet mellan funktionsblocken, t.ex. hör en markerare, som genomför nämnda vai av en möjlig förbindelseväg tili denna andra funktionsblocktyp.In principle, there are only two function block types. The first type comprises executive agencies, viz. means which perform direct telecommunication functions, for example, according to the coordinator principle working voters, and 2 60629 governing bodies, which control the executive bodies, e.g. causes potential changes at the coordinate selector control points. The second function block type comprises only controlling means which mainly control the cooperation between the function blocks, e.g. hears a marker which executes said path of a possible connection path to this second function block type.

Tillsättes en datamaskin för att styra ett sädant system som bestär av funktionsblock av de bäda nämnda typerna sd erhdlles en systemutvidg-ning vid vilken det är känt t.ex. genom publikationen "D-1C Electronic Switching System" i tidskriften "Japan Telecommunications Review - Voi. 13s No. 3 and 4 and Voi. 14: No. 1", att utföra samtliga styrande organ hos det ursprungligt konventionella systemet som delar av datamaskinen.Datamaskinen bestär av minst en dator med en styrenhet och med ett minne för instruktio-ner och data, varvid funktionerna hos det egentliga systemet respektive de verkställande organens tillst&ndsdata lagras i form av instruktionskolumner i instruktionsminnet respektive i form av instruktionskolumner i instruktions-minnet respektive i form av datagrupper, s.k. variabelgrupper, i dataminnet och adresseras, bearbetas och förändras medelst styrenheten. Styrenheten in-nehdller en aritmetisk enhet och ett antal register, t.ex. informations-register och adressnummerregister, för att kortvarigt lagra instruktioner respektive variabler och deras adresser i instruktions- respektive dataminnet, vilka adresser erhälles antingen som resultat av en adressberäkning medelst en aritmetisk enhet eller avläses eom direkt användbar variabel frän minnena. Det är inte denna beskrivnings uppgift att förklara i och för eig kända arbetssätt av en datamaskin, endast de i kända system använda adresse-ringsmetoderna mä beviljas ett förklarande stycke enär grundidftn hoe det föreslagna SPC-systemet därigenom kommer att framträda mycket tydligare.If a computer is added to control such a system consisting of function blocks of both types of sd, a system extension is obtained in which it is known e.g. through the publication "D-1C Electronic Switching System" in the journal "Japan Telecommunications Review - Voi. 13s No. 3 and 4 and Voi. 14: No. 1", to perform all the control organs of the original conventional system as parts of the computer. The computer consists of at least one computer with a controller and with a memory for instructions and data, wherein the functions of the actual system and the state of the executing data are stored in the form of instruction columns in the instruction memory and in the form of instruction columns in the instruction memory and in the form respectively. of data groups, so-called variable groups, in the data memory and addressed, processed and changed by the controller. The controller includes an arithmetic unit and a number of registers, e.g. information registers and address number registers, for storing briefly instructions and variables and their addresses in the instruction and data memory respectively, which addresses are either obtained as a result of an address calculation by an arithmetic unit or read as a directly usable variable from the memories. It is not the task of this description to explain in and for the known working methods of a computer, only the addressing methods used in known systems, but is granted an explanatory paragraph as the basic idea of the proposed SPC system will thereby appear much clearer.

Som ovan nämnts lagras i instruktionsminnet instruktionskolumner, som var och en bestär av ett flertal instruktioner. Varje instruktion till-delas ett nummer som adress och instruktionerna i en kolumn har i ett an-vänt räknesätt konsekutivt stigande adressnummer. Vid bearbetning av en kolumn är det normalt att kolumnene första instruktion adresseras, läses och bearbetas och att det sista steget i varje instruktion innebär att dennas tillordnade adressnummer höje med en enhet hos räknesättet medelst en "+1"-adderare, varigenom inledes adresseringen av den nästa tili kolumnen höran-de instruktionen. Utom denna normals bearbetning förekommer s.k. hoppinstruk-tioner, som istället för steget innebärande en adressnummerhöjning med en enhet anger ett helt nytt adressnummer hos instruktionsminnet, tili vilket adressnummer skall hoppas för att bearbeta den under detta hoppadressnummer 3 60629 lagrade instruktionen och därefter fortsätta med instruktionerna, vars kon-sekutiva adressnummer erhilles enligt det normala räknesättet.As mentioned above, instruction columns are stored in the instruction memory, each consisting of a plurality of instructions. Each instruction is assigned a number as the address and the instructions in a column have a consecutive rising address number in a used method. When processing a column, it is normal for the first instruction of the columns to be addressed, read and processed, and the last step of each instruction involves raising its assigned address number by a unit of the counting method by means of a "+1" adder, thereby addressing the next to the column heard the instruction. Apart from the processing of this norm, so-called. jump instructions, which instead of the step of an address number increase with a unit, specify a whole new address number of the instruction memory, to which address number it is hoped to process the instruction stored under this jump address number 3 60629 and then proceed with the instructions whose consecutive address numbers are obtained according to the normal calculation method.

Som ovan nämnts lagras i dataminnet s.k. variabler, som uttrycker adresser, konBtanter eller tillstindsinformationer. Medan varje instruktion bestir utav ett för instruktionsminnet valt konstant antal binära bits, bestir variablerna utav olika antal konsekutiva bits i dataminnet. 1 dataminnet lagras ord, vilka vart och ett bestir utav ett för dataminnet valt konstant antal binära bits, varvid ett adressnummer tillhör varje ord. Det finns variabler, som omfattar delar av ett ord, ett helt ord eller mera än ett ord och det är en av styrenhetens uppgifter att bearbeta en bestämd variabel. Om det t.ex. gäller tillstindsinformationerna hos sinsemellan lika organ definieras organen medelst löpande indextal och samtliga organs variabler förenas i dataminnet tili en sammanhängande variabelgrupp. Hos dataminnet är en variabel av ett bestämt organ accesserbar om adressnumret av det ord som innehiller början av gruppens första variabel, det konstan-ta antalet bits, som varje variabel i gruppen bestir utav och organindexta-let är kända. Donna i och för sig kända datateknik för accessen av en variabel skall förklaras med ledning av ett exempel, hos vilket det är antaget, att dataminnets ord innehiller vart och ett 16 bits, att en variabelgrupp, som bestir utav 256 variabler om vardera 4 bits, har startadressnumret 3022 och att variabeln av organet med indextalet 45 bland de förekommande indextalen 0 tili 255 skall bearbetas. De 4 x 45 - 1Θ0 bits som gir it för variablerna av organen med indextalen 0 tili 44 tar upp 11 hela ord och de första 4 bits av det 12:te ordet i variabelgruppen (180 11 x 16 + 4) och den sökta variabeln tar följaktligen upp den andra fjärdedelen i det 12:te ordet med adressnumret 3033· Styrenheten innehiller en omräknare, som genom-för nämnda för en access av en variabel nödvändiga beräkningar, emellertid behöver man inte gi in pi omräknarens arbetssätt för att beskriva det före-slagna SPC-systemet.As mentioned above, the so-called so-called memory is stored in the data memory. variables that express addresses, constants, or state information. While each instruction consists of a constant number of binary bits selected for the instruction memory, the variables consist of different numbers of consecutive bits in the data memory. In the data memory, words are stored, each of which consists of a constant number of binary bits selected for the data memory, an address number belonging to each word. There are variables that include parts of a word, a whole word or more than one word and it is one of the tasks of the controller to process a specific variable. For example, With regard to the state information of mutually similar organs, the organs are defined by continuous index numbers and all the variables of the organs are combined in the data memory into a continuous variable group. In the data memory, a variable of a particular organ is accessible if the address number of the word containing the beginning of the first variable of the group, the constant number of bits that each variable in the group consists of, and the organ index are known. The data technology known per se for the access of a variable is to be explained by an example in which it is assumed that the words of the data memory contain each 16 bits, that a variable group consisting of 256 variables of each 4 bits, has the starting address number 3022 and that the variable of the means having the index number 45 from among the occurring index numbers 0 to 255 is processed. The 4 x 45 - 1Θ0 bits that give it for the variables of the organs with the index number 0 to 44 take up 11 whole words and the first 4 bits of the 12th word in the variable group (180 11 x 16 + 4) and the searched variable takes Accordingly, the second quarter of the 12th word with the address number 3033 · The control unit contains a calculator, which, for the purpose of accessing a variable necessary calculations, does not need to enter in the method of the calculator to describe the proposed SPC system.

De ovan förklarade adressnumren för instruktionernas adressering i instruktionsminnet och ordens adressering i dataminnet utgör i de kända SPC-systemen delar i instruktioner och variabler och man erhiller en i sig själv inflätad databehandling hos vilken den i det konventionella systemet valda uppdelningen i funktionsblock totalt försvinner. Nämnda adressilätverk innebär i och för sig ingen nackdel för SPC-systemet di databehandlingen en ging har kömmit i drift pi rätt sätt, di datamaskinen arbetar felfritt och di ingenting ändras pi det egentliga systemet, dvs. di antalet verkställan-de organ inte förändras och di de först befintliga organen aldrig skall förnyas medelst tekniskt bättre organ, som kännetecknas av andra tillstinds- 4 60629 informationer och andra variabelformer. Fackmannen sammanfattar nämnda be-grepp och eager att nämnda flätverk är inte ofördelaktigt s& länge det in-te behöver hanteras med SPG-systemet. Grundat p& erfarenheten visar det sig redsm vid idriftsättningen om de använda databehandlingametoderna är han-teringevänliga eller hanteringsfientliga. Vid idriftsättningen utgör hos de kända SPC-systemen de uppkomna hanteringsomkostnaderna en alldeles för stor andel av totalkostnaderna för det driftsklara systemet och även hanteringsomkostnaderna under drift vid störningar eller vid en systemutbyggnad m&ste minakas om SPC-systemen skall hävda sig ekonomiskt mot konventionella system.The above-mentioned address numbers for the instructions addressing in the instruction memory and the addressing of the words in the data memory form part of instructions and variables in the known SPC systems and one obtains a self-interleaved data processing in which the division into functional blocks selected in the conventional system disappears altogether. Said addressing network does not in itself constitute a disadvantage for the SPC system if the data processing has been started in the correct way, that the computer works flawlessly and that nothing is changed in the actual system, ie. di the number of executing organs is not changed and di the first existing organs should never be renewed by technically better means, which are characterized by other state information and other variable forms. Those skilled in the art will summarize said concept and eager that said braid is not disadvantageous as long as it does not need to be handled with the SPG system. Based on the experience and experience, it becomes clear when commissioning whether the data processing methods used are management-friendly or hostile. When commissioned, the known SPC systems comprise the incurred handling costs which constitute a far too large proportion of the total costs for the ready-to-use system and also the handling costs during operation in the event of a disturbance or in a system extension must be minimized if the SPC systems are to economically against conventional systems.

Syftet med uppfinningen är att föreslä ett hanteringsvänligt SPC-sys-tem hos vilket uppdelningen i funktionsblock inte försvinner även vid data-behandlingen, och hos vilket nämnda flätverk för adresserna undvikes och vilket kännetecknas väsentligen av det som anges i det efterföljande patent-kravets 1 kännetecknande del.The object of the invention is to propose a manageable SPC system in which the division into function blocks does not disappear even in the data processing, and in which said braid for the addresses is avoided and which is characterized essentially by the characterization of the following patent claim 1. part.

Det föreslagna SPC-systemet skall nu beskrivas med ledning av figu-rerna 1-4, varvid figur 1 utgör den principiella och figur 2 den mer utför-liga beskrivningen av sädana system, vars funktionsblock tillordnas sinsemel-lan separerade minnen medan figurerna 3 och 4 beskriver sädana system, hos vilka nämnda separata minnen är förenade i systemminnen.The proposed SPC system will now be described with reference to Figures 1-4, with Figure 1 being the principal and Figure 2 being the more detailed description of such systems, whose function blocks are assigned to each other as separate memories while Figures 3 and 4 discloses such systems in which said separate memories are joined into system memories.

Enligt figur 1 användes vid det föreslagna SPC-systemet den inled-ningsvis beskrivna systemuppdelningen med nämnda bäda funktionsblocktyper.According to Figure 1, the proposed SPC system is initially used as the system breakdown with said both function block types.

I funktioneblocken FBI respektive FBJ av den första typen antydes abonnent-övervakningskretsar LAH respektive väljarsteg TLN som verkställande organ och tillhörande styrande organ LAS respektive TLS. Däremot är block FB2 ett funktionsblock av den andra typen och innehäller en förbindelseväganalysa-tor PA. I figur 1 symboliserar nämnda funktionsblock FBI, FB2 och FB3 en konventionell förmedlingsstation. Tillsammans med en datamaskin D, av vilken i figur 1 antydes styrenheten CPU och tvä funktionsblock FB4 och FB5 och i vilken nämnda styrande organ LAS, PA och TLS ing&r, erhÄlles ett SPC-system. Principiellt skiljer sig fxmktionsblocken FB4 och FB5 inte mot funktions-blocken i den egentliga förmedlingsstationen enär även vid databehandlingen ldter sig den inledningsvis beskrivna funktionsblockuppdelningen genomföras. Sä symboliserar t.ex. funktionsblocket FB4 den andra funktionsblocktypen och omfattar endast styrande organ JOB med uppgiften att tilldela funktioner-na prioritetsgrader och att därigenom bestämmä ordningsföljden vid funktio-nernas genomförande. Funktionsblocket FB5 symboliserar den första typen som omfattar även verkställande organ. Vid datamaskinen är s&dana t.ex. in- och 5 60629 utmatningsanordningar I0Q, som antydes i figur 1 genom symbolen av an mag-netbandspelare med tillhörande Styrande organ IOS. För att förstä det före-slagna SPC-systemets hanteringsvänlighet är det inte nödvändigt att sätta aig in i datamaskinens och det styrda systemets arbetssätt mer än det har förklarats ovan.In the function blocks FBI and FBJ of the first type, subscriber monitoring circuits LAH and selector steps TLN respectively are indicated as the executive body and the related controlling bodies LAS and TLS respectively. In contrast, block FB2 is a functional block of the second type and contains a connection path analyzer PA. In Figure 1, said function blocks FBI, FB2 and FB3 symbolize a conventional switching station. Together with a computer D, of which in Figure 1, the control unit CPU and two function blocks FB4 and FB5 are indicated and in which said control means LAS, PA and TLS are included, an SPC system is obtained. In principle, the function blocks FB4 and FB5 do not differ from the function blocks in the actual switching station, but even in the data processing, the function block division described initially is implemented. It symbolizes, for example, the function block FB4 is the second type of function block and comprises only controlling bodies JOB with the task of assigning the functions priority grades and thereby determining the order in the execution of the functions. Function block FB5 symbolizes the first type which also includes executive organs. At the computer, for example, input and output 60629 devices IOQ, which are indicated in Figure 1 by the symbol of a magnetic tape recorder with associated Controller IOS. In order to understand the ease of use of the proposed SPC system, it is not necessary to introduce yourself into the operation of the computer and the controlled system more than has been explained above.

Om det lyckas att beh&lla den beskrivna funktionsblockuppdelningen helt och hället även i SPC-systemet realieeras en lätt hantering. Detta upp-näs därigenom att varje funktionsblock oberoende av om det tillhör det egent-liga systemet eller datamaskinen för sinä styrande organ i princip omfattar ett eget instruktionsminne PS och ett eget dataminne DS med adresseringain-gängar och las- respektive skrivkontakter. Det beror pä datamaskinstypen om ett funktionsblocks instruktions- och dataminnen anordnas separerade fr&n varandra eller sammanbyggda. Figur 1 visar det sist nämnda fallet, vilket betingar ett överensstämmande antal bits hos instruktionerna i instruktions-minnet och hos orden i dataminnet och i vilket fall nämnda las- respektive skrivkontakter är anslutna via en gemensam läs- respektive skrivledning tili ett informationsregister IR i styrenheten. Vid styrenhetens läs- och skriv-operationer i instruktions- respektive dataminnena registreras i informations-registrerb temporärt instruktioner respektive variabler. Varje funktionsblock omfattar dessutom ett tili styrenheten anslutet adresseringsorgan AD. Det är uteslutet att aktivera adresseringsing&ngarna hos ett respektive minne pä ett annat sätt än med hjälp av nämnda adresseringsorgan, varvid tili minnet ankommande adressignaler pä känt sätt avkodas i en adressavkodare ADEG.If you manage to maintain the described function block division completely and poured even in the SPC system, easy handling is realized. This is excited by the fact that each function block, regardless of whether it belongs to the actual system or computer for its controlling means, comprises in principle its own instruction memory PS and its own data memory DS with addressing inputs and read and write contacts. It depends on the type of computer whether the instruction block and the memory of a function block are arranged separately from each other or together. Figure 1 shows the last mentioned case, which conditions a corresponding number of bits of the instructions in the instruction memory and of the words in the data memory and in which case said read and write contacts are connected via a common read and write line to an information register IR in the controller. In the control unit's read and write operations in the instruction and data memories, information instructions are temporarily registered in the respective information variables. Each function block additionally comprises a addressing means AD connected to the control unit. It is not possible to activate the addressing inputs of a respective memory in a different way than by means of said addressing means, whereby the address signals arriving in the memory in a known manner are decoded in an address decoder ADEG.

Detär känt, att anordna i funktionsblock av den första typen separata s.k. regionaldatorer, vilka själva omfattar regionalstyrenheter, regional-instruktionsminnen och regionaldataminnen och vilka genomför rutinfunktioner av underordnat slag t.ex. avsökning av testpunkter hos de verkst&llande or-ganen eller omvandling av anropssignaler. Nämnda regionalstyrenheter p&-verkar emellertid inte samarbetet mellan funktionsblocken och kommunicerar med centralstyrenheten CPU pä exakt samma sätt som de ovan nämnda instruktions- och dataminnena PS och DS uteslutande via adresseringsorganen AD. I figur 1 visas för överskädlighetens skull inga regionaldatorer.It is known to arrange in function blocks of the first type separate so-called. regional computers, which themselves include regional control units, regional instruction memories and regional computer memories and which perform routine functions of a subordinate type, for example. scanning of test points of the operative organ or conversion of call signals. However, said regional controllers p & -s do not interact with the function blocks and communicate with the central controller CPU in exactly the same way as the above mentioned instruction and data memories PS and DS exclusively via the addressing means AD. Figure 1 shows no regional computers for the sake of clarity.

Samarbetet mellan styrenheten och adresseringsorganen antydes i figur 1 endast principiellt och kommer detaljerat att beskrivas längre ner. Grund-tanken är att varje adresseringsorgan omfattar adresseringsparameterregister APR i vilka lagras adresseringsparametrar, som är knutna tili datastruktu-ren i de tillhörande funktionsblockminnena och behövs för att beräkna ad-ressema för instruktioner och ord. D& adressberäkningssätten är lika för 6 60629 samtliga funktionsblock anordnas i styrenheten för samtliga adresserings-organ en adressberäkningsenhet ACU, som omfattar en väljaromkopplare SD, en aritmetisk enhet ARU, t.ex. den inledningsvis nämnda "+l"-adderaren, ett adressnummerregister AH och den inledningsvis nämnda omräknaren TD. Funktions-blocken tillordnas blocknummer och väljaromkopplaren ställes med hjälp av ett blocknummer som inskrives av styrenheten i ett blocknummerregister BNR. Däri-genom är ett av funktionsblocken anropat för en databehandlingsoperation. Nämnda blocknummerregister är ett av ett antal operationsparameterregister OPR via vilka styrenheten överför operationsparametrar tili adressberäkninge-enheten. Operationsparametrarna anger i en terminologi för funktionerna hos det styrda systemet vilken av nämnda funktioner som skall utföras och är alltsä inte bundna tili datastrukturen i respektive blockminnena. P& grund av de 1 adressberäkningsenheten sammanförda adresserings- och operationsparametrarna beräknar derma adressnumret för en instruktion eller för ett ord i de anropade funktionsblockmiimena. Det beräknade adressnumret, som endast gäller för det anropade funktionsblocket registreras under själva operationen i nämnda adressregister och överföres via väljaromkopplaren tili respektive adressavkodare. Det tidsberoende förloppet av operationsstegen styres av styrenheten enligt i och för sig kända datamaskinsmetoder som här inte behöver förklaras närmare.The cooperation between the controller and the addressing means is indicated in Figure 1 only in principle and will be described in more detail below. The basic idea is that each addressing means comprises addressing parameter register APR in which addressing parameters which are associated with the data structure in the associated function block memories are stored and are needed to calculate the addresses for instructions and words. The D & address calculation modes are the same for all 660629 all function blocks are arranged in the control unit for all addressing means an address calculation unit ACU, which comprises a selector switch SD, an arithmetic unit ARU, e.g. the "+1" addresser initially mentioned, an address number register AH and the initially mentioned converter TD. The function blocks are assigned to block numbers and the selector switch is set by means of a block number which is entered by the controller in a block number register BNR. Thereby, one of the function blocks is called for a data processing operation. Said block number register is one of a number of operational parameter registers OPR through which the control unit transmits operation parameters to the address calculation unit. The operating parameters specify in a terminology for the functions of the controlled system which of said functions to be performed and are thus not bound to the data structure in the respective block memories. Due to the addressing and operation parameters brought together by the 1 addressing unit, this calculates the address number for an instruction or for a word in the called function block memory. The calculated address number, which only applies to the called function block, is registered during the operation itself in said address register and transmitted via the selector switch to the respective address decoder. The time-dependent course of the operation steps is controlled by the controller according to computer methods known per se which need not be explained here.

Med ledning av figurerna 2 och 3 beskrives utförligt de i adresserings-parameterregistren APR registrerade adresseringsparametrarna och de av styrenheten GPU via operationeparameterregistren OPR tili adressberäkningsenheten ACU överförda operationsparametrarna. Tvä av adresseringsorganen AD är visade, som vart och ett omfattar ett tillständskodregister SR, ett antal hoppregister JR och ett antal beräkningsdataregieter CDR. Väljaromkopplaren SD omfattar ett antal väljarplan, som enligt ovan ställes medelst ett i block-nummerregistret BNR inskrivet blocknummer.With reference to Figures 2 and 3, the addressing parameters registered in the addressing parameter register APR and the operational parameters transmitted by the control unit GPU via the operation parameter register OPR to the addressing unit ACU are described in detail. Two of the addressing means AD are shown, each comprising a state code register SR, a number of jump registers JR and a number of calculation data regions CDR. The selector switch SD comprises a plurality of selector planes, which are set as above by a block number inscribed in the block number register BNR.

Respektive funktionsblocks tillst&nd är i binärt kodad form regist-rerat i tillständskodregistret SR, varigenom t.ex. det är definierat att blocket befinner sig i normalt driftstillständ, att blockets instruktions-minne h&ller pÄ att laddas med en instruktionskolumn, att blockets variab-ler uppdateras, att blocket testas. En tillständsväljare SSD förbinder till-st&ndskodregistret hos det anropade blocket med en tillständetabell ST i beräkningsenheten. Tillst&ndstabellen bestämmer om pä grund av det förelig-gande blocktillst&ndet ä ena sidän och ett kontrollnummer ä andra aidan ett adresenummer fär överföras eller inte tili det anropade funktionsblockets adressavkodare ADEC i det att taballen aktiverar eller desaktiverax en grind 7 60629The state of each function block is registered in binary coded form in the state code register SR, whereby e.g. it is defined that the block is in normal operating state, that the block's instruction memory is to be loaded with an instruction column, that the block's variables are updated, that the block is tested. A state selector SSD connects the state code register of the called block to a state table ST in the computing unit. The state table determines whether, because of the present block state on one side and a control number on the other side, an address number may be transmitted or not to the address decoder ADC of the called function block in that the table activates or deactivates a gate 7 60629

Gl. Styrenheten registrerar i ett till operationsregistren OPR hörande hjälpregister AXR nämnda kontrollnummer som t.ex. best&r utav det anropande blockets blocknummer. Om t.ex. i figur 1 abonnentövervakningsblocket FBI be-finner sig i normalt driftstillst&nd f4r det inte vara accesserbart för in-matningsblocket FB5. Dä ett s&dant acceseförsök inte fär uppträda vid en felfritt arbetande station utlöser tillst&ndstabellen i detta fall alarm i en alarmenhet AA. En mera exakt beskrivning av tillständstabellen behövs inte för att förstä adresseringsförlöppen i det föreslagna SPC-systemet. Det ovan nämnda adressregistret AH är via grinden Gl med en adressväljare ASD för-bunden, vars utgängar är anslutna tili funktionsblockens adressavkodare.Gl. The control unit registers in the auxiliary register AXR that belongs to the operating register OPR, such as e.g. consists of the block number of the calling block. For example, In Figure 1, the subscriber monitoring block FBI is in normal operating condition before it can be accessed for the input block FB5. Where such an attempt to access may not occur at a faulty working station, the state table in this case triggers alarms in an alarm unit AA. A more accurate description of the state table is not needed to understand the addressing processes in the proposed SPC system. The above-mentioned address register AH is connected via the gate G1 with an address selector ASD, whose outputs are connected to the function decoder's address decoder.

I det föreslagna SPC-systemet innehäller en s.k. global hoppinstruktion de operationsparametrar som anger till vilket funktionsblock det skall hoppas och vid vilket inhoppsläge inom dess instruktionskolumn databehandlingen skall sätta in. Emellertid är inhoppsläget inte som i de kända systemen uttryckt medelst ett adressnummer utan modelst ett s.k. hopptal. Genom att använda hopptalen erhälles fördelen att det i samband med konstruktionen eller om-konstruktionen av ett funktionsblock, men oberoende av instruktionskolumnens struktur, definieras att det skall hoppas in vid en genom ett tillordnat hopptal bestämd operation. Nämnda inhoppsoperation är en av funktionerna som utföres av blocket och förblir oförändrat även om den t.ex. i samband med en omkonstruktion erhdller ett nytt löpnummer i respektive instruktions-minnets PS instruktionskolumn. Styrenheten registrerar ett beordrat hopptal som en av de ovan nämnda operationspasametrarna i ett tili operationspara-meterregistren hörande hopptalregister JNR, vars utgäng är ansluten tili en hopptalväljare JSD, vilken som alla väljare i väljaromkopplaren ställes pä det anropade funktionsblocket och vilken överför hopptalet tili en hopp-talsavkodare JDEC i det anropade blockets adresseringsorgan. Hopptalsavkoda-ren är ansluten tili nämnda hoppregister JR, sä. att det hoppregister läses som hör tili det överförda hopptalet. I hoppregistren är löpnummer registre-rade, som vart och ett definierar hos den tillhörande instruktionskolumnen skillnaden mellan adressniunret för den första instruktionen, det s.k. kolumn-adressnumret, och adressnumret för ett genom ett av hopptalen definierat inhoppsläge. Principiellt anslutes läsutgängarna hos samtliga hoppregister i samtliga adresseringeorgan tili den aritmetiska enheten i adressberäknings-enheten. Om emellertid som det är antaget i figur 2 varje funktionsblocks koäumnadressnummer är "0” anslutes hoppregistren direkt tili nämnda adress-register AR, vilket dessutom samarbetar med en "+l"-adderare ADD4· Utan att beskriva styrenhetens enstaka styrningssteg framg&r det att adressregistret 8 60629 pi grund av ett hopptal mottager och registrerar det adressnummer som ef-ter överföringen via den aktiverade grinden G1 och adressväljaren tili ad-reseavkodaren hos det anropade funktionsblocket adresserar den nämnda hopptal tillordnade instruktionen och att det registrerade adreeenuinret vid ett normalt fortsatt genomförande av instruktionskolumnen ging för ging höjs med en löpnummerenhet.In the proposed SPC system, a so-called global jump instruction the operating parameters that specify to which function block it should jump and to which entry mode within its instruction column the data processing should insert. However, the mode of entry is not, as in the known systems, expressed by an address number, but modeled a so-called. jump number. By using the jump numbers, the advantage is obtained that in connection with the construction or the re-construction of a function block, but regardless of the structure of the instruction column, it is defined that it should be jumped in during an operation determined by an assigned jump number. Said hop-in operation is one of the functions performed by the block and remains unchanged even if it is e.g. in conjunction with a redesign, a new serial number in the respective instruction memory PS instruction column is obtained. The controller registers an ordered jump number as one of the above-mentioned operating parameters in a jump parameter register belonging to the jump number register JNR, whose output is connected to a jump number selector JSD, which, like all switches in the selector switch, is set on the called function block and which transmits a jump number. voice decoder JDEC in the addressing means of the called block. The hop number decoder is connected to said jump register JR, say. that the jump register is read that belongs to the transferred jump number. In the jump registers, serial numbers are registered, each defining in the associated instruction column the difference between the address number of the first instruction, the so-called. the column address number, and the address number of a hop position defined by a jump number. In principle, the read outputs of all jump registers in all addressing means are connected to the arithmetic unit of the address calculation unit. However, as assumed in Figure 2, each function block's column address number is "0", the jump register is directly connected to said address register AR, which also cooperates with a "+ 1" adder ADD4 · 60629 p because of a hop number receives and records the address number after transmission via the enabled gate G1 and the address selector to the address decoder of the called function block addresses the said instruction number assigned to the instruction and that the registered address number in a normally continued execution of the instruction column for ging is increased by a serial number unit.

Nog brytes vid s.k. lokala hoppinstruktioner likaledes det normala genomförandet av en instruktionskolumn, men det skall hoppas tili ett lokalt inhoppsläge inom den egna kolumnen. Past det rent principiellt inte betyder nigot om det vid definitionen av ett inhoppsläge handlar om en lokal eller en global hoppinstruktion, kommer dock den genom användningen av hopptal uppnidda och ovan beskrivna fördelen huvudsakligen vid globalfallet tili sin rätt. SPC-systemets hanterbarhet piverkas nämnligen ej av de lokala hopp-instruktionerna och därför behöver inga hopptal tillordnas de lokala inhopps-lägena. För att undvika ett allt för stort antal hoppregister är det ofta rent av fördelaktigare att enligt den inledande beskrivningen definiera de lokala inhoppslägena medelst adressnummer, som styrenheten direkt överför tili adressnummerregistret.Enough is broken at s.k. local jump instructions are similar to the normal execution of an instruction column, but it should be hoped for in a local drop-in position within the own column. If it does not in principle mean anything if it is a local or a global jump instruction in the definition of a hop-in position, however, the benefit obtained by the use of jump numbers and described above mainly in the global case will come to its right. Namely, the manageability of the SPC system is not hampered by the local jump instructions and therefore no jump numbers need to be assigned to the local jump positions. In order to avoid an excessive number of jump registers, it is often even more advantageous to define, according to the introductory description, the local drop-in locations by address numbers, which the controller directly transfers to the address number register.

Hos det föreslagna SPC-systemet innehiller en instruktion för en läs-respektive skrivoperation i ett av dataminnena PS förutom det aktuella block-numret operationsparametrar, som anger den beordrade variabelsorten och vid en variabelgrupp indextalet för det organ som skall behandlas. Emellertid är variabelsorten inte som i kända system och inledningsvis förklarat be-stämd genom adressnumret för det ord som innehiller variabelgruppens början, utan genom ett s.k. variabeltal. Genom att använda variabeltal erhilles fördelen att las- respektive skrivinstruktionerna förblir oförändrade även om uppdelningen i minnesfält för de befintliga variablerna.och variabelgrupper-na hos det anropade dataminnet ändras. En sidan uppdelningsändring pitvingas av t.ex. ytterligare organ i samband med en utbyggnad av stationen eller me-ra moderna organ, vars tillstindsvariabler relativt tili variablerna hos de hittills använda organen bestir utav ett annat antal bits. Styrenheten registrerar ett beordrat variabeltal som en av de ovan nämnda operationspara-metrarna i ett operationsregistren tillhörande variabeltalregister VNR, vars utging är ansluten tili en pi det anropade funktionsblocket ställd varia-beltalväljare VSD som överför variabeltalet tili en variabeltalavkodare VDEC i adresseringsorganet hos det anropade blocket. Variageltaldekodaren är ansluten tili de ovan nämnda beräkningsdataregistren CDR, si att beräknings-dataregistret läses som hör tili det överförda variabeltalet och som enli&t 9 60629 äen inledande beskrivningen har registrerat adressnumret för det dataminnes-ord, vilket innehäller början av den genom respektive variabeltal definie-rade variabelgruppen och antalet bits utav vilka varje variabel i nämnda grupp bestär. Innehället hos det accesserade beräkningsdataregistret och innehället hos ett organindextalregister DIR överföres till den inlednings-vis nämnda omräknaren TD, som pä känt sätt tillför adressregistret adressnumret för ordet vilket skall läsas respektive skrivas och definierar respektive variabels bitläge i informationsregistrets IR innehäll; Därvid behövs in-te att gä in pä detaljer i känd datamaskinsteknik och i figurerna 2 och 3 är bitlägesbestämningen endast antydd genom en streckad funktionslinje frän omräknaren tili informationsregistret.In the proposed SPC system, an instruction for a read and write operation is contained in one of the data memories PS in addition to the current block number of operating parameters, which specifies the ordered variable type and, in a variable group, the index number of the organ to be processed. However, the variable type is not, as in known systems and initially explained, determined by the address number of the word containing the beginning of the variable group, but by a so-called. variabeltal. By using variable numbers, the advantage is obtained that the read and write instructions remain unchanged even if the division into memory fields of the existing variables and the variable groups of the called data memory are changed. A side partition change is pitted by e.g. additional means in connection with an extension of the station or more modern means, whose state variables relative to the variables of the means used so far consist of a different number of bits. The controller registers an ordered variable number as one of the aforementioned operating parameters in an operation register belonging to the variable number register VNR, the output of which is connected to a variable number selector VSD which is assigned to the variable number in a variable number code in a variable number code of a variable number code. The variable number encoder is connected to the above mentioned computational data registers CDR, in that the computational data register is read which belongs to the transmitted variable number and which according to the introductory description has registered the address number of the data memory word, which contains the beginning of the variable defined by the respective variable number. the variable group and the number of bits from which each variable in said group controls. The contents of the accessed computational data register and the contents of an organ index register DIR are transmitted to the initially mentioned converter TD, which in known manner supplies the address register the address number of the word to be read and written and defines the respective bit state in the information register IR; In this case, there is no need to go into details of known computer technology and in Figures 2 and 3 the bit position determination is only indicated by a dashed function line from the converter to the information register.

Det framgär redan ur den hittillsvarande beskrivningen, att funktions-blockuppdelningen inte upphäves pä grund av databehandlingen, ty styrenhe-ten har principiellt access endast tili instruktionerna och variablema till-hörande det funktionsblock, vars blocknummer är registrerat i blocknummer-registret. Följaktligen kan i det föreslagna SPC-systemet vart och ett av funktionBblocken, t.ex. i samband med konstruktionen, med ett byte pä grund av ett fel eller med en omkonstruktion behandlas helt och hället för sig själv under förutsättningen att ett respektive driftstillstdnd är registrerat i det tillhörande tillständsregistret. Hanteringsvänligheten hos det föreslagna systemet kommer att förtydligas med ledning av ytterligare exem-pel vid slutet av beskrivningen.It is already clear from the previous description that the function block division is not canceled due to the data processing, since the controller has in principle access only to the instructions and variables associated with the function block, whose block number is registered in the block number register. Accordingly, in the proposed SPC system, each of the functionB blocks, e.g. in conjunction with the design, with a replacement due to a fault or with a restructure, the entire process is processed for itself provided that a respective operating state is registered in the associated state register. The ease of handling of the proposed system will be clarified with reference to further examples at the end of the description.

Även om det vid den närvarande datamaskinstekniken är mera ekonomiskt att istället för mänga smä.,minnen anordna ett fätal stora minnen behövs där-för inte att avstä frän de ovan beskrivna fördelarna med en total funktions-blockorientering. Det antages att samtliga minnen av funktionsblocken skall bestä av minnesfält hos ett systeminstruktionsminne SPS och ett systemdata-minne SDS och att nämnda systemminnen är anordnade i en i figur 3 visad sam-manbyggd form, sä att systemminnenas adresseringsingängar är anslutna tili en gemensam systemadressavkodare SADEC och systemminnenas läs- och skriv-kontakter är anslutna via en gemensam ledning tili informationsregistret IR i styrenheten CPU. Pä det sättet är den i samband med figur 2 beskrivna adressväljaren överflödig, vilken resulterar i en enda adressignalledning frän utgängen hos grinden G1 tili ingängen tili systemadressavkodaren.Although in the present computer technology it is more economical that instead of many small ones, memories provide a large number of memories, so it is not necessary to distance themselves from the advantages described above with a total functional block orientation. It is assumed that all the memory blocks of the function blocks shall consist of memory fields of a system instruction memory SPS and a system data memory SDS and that said system memories are arranged in a reconstructed form shown in Figure 3, so that the address memory input inputs are connected to a common system address decoder SADEC and The system memory read and write contacts are connected via a common line to the information register IR in the CPU controller. In this way, the address selector described in connection with Figure 2 is superfluous, which results in a single address signal line from the output of gate G1 to the input of the system address decoder.

Sammanfattningen av fimktionsblockens instruktionskolumner i system-instruktionsminnet betingar, att i en första utföringsform varje adresse-ringsorgan AD, av vilka tvä är antydda i figur 3» omfattar ett tili adresse-ringsparameterregistren hörande kolumnadressregister CAR, i vilket det tili 10 60629 funktionsblocket hörande kolumnadressnumret är lagrat. Adresseringsorga-nens kolumnadressregister är anslutna tili en kolumnväljare CSD, vilken ställd pä ett av blocknumren överför respektive kolumnadressnummer tili en första summandingäng hos en i den aritmetiska enheten ARU ing&ende adder-krets ADD1, vars summautgäng är ansluten tili adressnummerregistret AR.The summary of the function blocks instruction columns in the system instruction memory states that, in a first embodiment, each addressing means AD, two of which are indicated in FIG. 3, comprises an addressing parameter register belonging to the column address register CAR, in which the associated block address column 60 is the address block. stored. The addressing body's column address register is connected to a column selector CSD, which transmits one of the block numbers to the respective column address numbers to a first sum input of an ADD1 arithmetic unit ARD, whose sum output is connected to the address number register AR.

Den upprepade gdnger nämnda "+l"-adderaren ADD4 respektive nämnda hoppre-gistrens JR läsledningar är anslutna till adderkretsens ADD1 andra respektive tredje summanding&ng. Utöver de i samband med i figur 2 beskrivna stegen adderas pä det sättet t.ex. vid genomförandet av en hoppinstruktion kolumn-adressnumret tili ett av löpnumren.The repeated threads of the "+ 1" adder ADD4 and said jump register JR read wires are connected to the second and third sum circuits of the adder circuit ADD1, respectively. In addition to the steps described in connection with Figure 2, in this way, e.g. in the execution of a jump instruction, the column address number of one of the serial numbers.

Eos en andra utföringsform, som inte visas i figur 3, lagras i hopp-registren istället för löpnumren, som hör tili de genom hopptalen definie-rade inhoppslägena, s^steminstruktionsminnets motsvarande adressnummer, som överföres direkt tili styrenhetens adressnummerregister. Nämnda andra ut-föringsform behöver alltsd varken kolumnadressregistren CAR eller kolumn-väljaren CSD och adderkretsen ÄDD1 och synes därför ytligt betraktat att arbeta enklare än den i figur 3 visade första utföringsformen. En viktig fördel med den första utföringsformen är emellertid att i samband med en omdisponering av systeminstruktionsminnet, vid vilken instruktionskolumnerna, vars inre struktur inte ändras, flyttas tili nya minnesomräden, endast ko-lumnadressnumren behövs ändras medan hos den andra utföringsformen samtliga hoppregister mäste laddas pä nytt.Eos a second embodiment, not shown in Figure 3, is stored in the jump registers instead of the run numbers, which belong to the jump states defined by the jump numbers, the corresponding address number of the system instruction memory, which is transferred directly to the address number register of the controller. Said second embodiment, therefore, needs neither the column address register CAR nor the column selector CSD and the adder circuit ÄDD1, and therefore appears superficially considered to work simpler than the first embodiment shown in Figure 3. An important advantage of the first embodiment, however, is that in connection with a redistribution of the system instruction memory, in which the instruction columns, whose internal structure is not changed, are moved to new memory areas, only the column address numbers need to be changed, while in the second embodiment all jump registers must be reloaded. .

Dä det inte är nödvändigt, utan tvärtom vore en nackdel för ett opti-malt utnyttjande av systemdataminnet, att lagra samtliga variabelgrupper hos ett fvmktionsblock konsekutivt tili varandra, betingar sammanfattningen av alla variabelgrupper hos alla funktioniblock i systemdataminnet endast, att i adresseringsorganens beräkningsdataregister CDR registreras motsvarande adressnummer av systemdataminnet SDS för variabelgruppernas startadresser. Detta leder tili en dataadressering som är jämförbar med nämnda andra ut-föringsform för instruktionsadresseringen.Since it is not necessary, but on the contrary, a disadvantage for an optimal utilization of the system data memory, to store all the variable groups of a function block consecutively to one another, the summary of all variable groups of all function blocks in the system data memory only means that in the computing data register of the addressing means address number of the system data memory SDS for the variable addresses start addresses. This results in a data addressing comparable to said second embodiment of the instruction addressing.

Vad angär bäde dataadresseringen och instruktionsadresseringen har instruktionskolumnernas och variabelgruppernas placering i systemminnena inte ändrat nägot för det föreslagna systemet princip, att tili vart och ett av funktionsblocken hör minnen, som är accesserbara endast med hjälp av det tillordnade adresseringsorganet.With regard to both the data addressing and the instructional addressing, the placement of the instructional columns and variable groups in the system memories has not changed anything for the proposed system principle, that each of the function blocks contains memories which are accessible only by means of the assigned addressing means.

I figur 4 visar en sammanslagning av funktionsblockens samtliga ad-resseringsorgan, varvid adresseringsorganens ovah nämnda register ing&r i 1re minnesfält hos ett systemadresseringsorgan SAD. Det första minnesfältet SFI, u 60629Figure 4 shows a merge of all the function blocks 'addressing means, wherein the addressing means' above mentioned register is included in the first memory field of a system addressing means SAD. The first memory field SFI, u 60629

Bom adresseras med hjälp av en blocknummeravkodare BDEC, lagrar för varje funktionsblock ett adresseringsord, vilket är sammansatt utav längre ner förklarade basadressnummer JBA och CBA för det andra och tredje minnesfältet, utav nämnda tillständskod och utav nämnda kolumnadressnummer. Bet andra minnesfältet SF2, vilket adresserad med hjälp av en systemhopptalavkodare SJBEC omfattar de ovan beskrivna hoppregistren JR i samtliga adresseringaorgan, varvid de till ett funktionsblock hörande hoppregistren bildar en grupp med konsekutiva adressnummer, ett nummer for varje hopptal, och varvid det ad-res snummer som hör till det första hopptalet i en grupp bildar en av bas-adressnumren hos det andra minnesfältet, vilket hoppbasadressnummer JBA hör till respektive funktionsblocks adresseringsord i det första minnesfältet.Booms are addressed by means of a block number decoder BDEC, for each function block stores an addressing word, which is composed of further down-explained base address numbers JBA and CBA for the second and third memory fields, of said state code and of said column address number. Bet second memory field SF2, which is addressed by means of a system hop decoder SJBEC comprises the above described jump registers JR in all addressing means, whereby the jump registers belonging to a function block form a group with consecutive address numbers, a number for each jump number, and the address snumber belonging to the first hop number in a group forms one of the base address numbers of the second memory field, which hop base address number JBA belongs to the address words of the respective function block in the first memory field.

Det tredje minnesfältet SF3, som adresseras med hjälp av en systemvariabel-talavkodare SVEC, omfattar de ovan beskrivna beräkningsdataregistren CDR för alla adresseringsorgan, varvid de tili ett funktionsblock hörande beräkningsdataregistren bildar en grupp med konsekutiva adressnummer, ett nummer för varje variabeltal, och varvid det adressnummer som hör tili det första va-riabeltalet i en grupp bildar en av basadressnumren för det tredje minnesfältet, vilket beräkningsdatabasadressnummer CBA hör tili respektive funktionsblocks adresseringsord i det första minnesfältet.The third memory field SF3, which is addressed by means of a system variable speech decoder SVEC, comprises the above described computational data registers CDR for all addressing means, whereby the computational data registers belonging to a function block form a group with consecutive address numbers, a number for each variable number, and belonging to the first variable number in a group forms one of the base address numbers for the third memory field, which calculation database address number CBA belongs to the respective function block's address words in the first memory field.

I adressberäkningsenheten ACU hos ett med nämnda systemadresserings-organ SAD försett SPC-system är den ovan beskrivna väljaromkopplaren över-flödig, därför att blocknummerregistret BNR matar direkt blocknummeravkoda-ren BDEC för det första minnesfältet och därför att tillständskoden respektive kolumnadressnumret, vilka ing&r i det därigenom accesserade adresserings-ordet, överföres direkt tili tillständstabellen ST respektive tili adder-kretsen ADB1. Hoppbasadressnumret respektive beräkningsdatabasadressnumret i det accesserade adresseringsordet överföres till en adderkrete ADD2 respektive ADD3 i den aritmetiska enheten ARU. De andra summandingängarna hos nämnda adderkretsar ADD2 respektive ADD3 är anslutna till hopptalregistrer JNR respektive till variabeltalregistret VNR och deras summautgängar är anslutna till systemhopptalavkodaren SJDEC respektive tili systemvariabeltalavkoda-ren SVEC.In the address calculation unit ACU of an SPC system provided with said system addressing means SAD, the above-described selector switch is superfluous, because the block number register BNR directly feeds the block number decoder BDEC for the first memory field and because the state code and the column address number, which are entered thereafter accessed addressing word, is transmitted directly to the state table ST and to the adder circuit ADB1 respectively. The hop base address number and the computational database address number in the accessed addressing word are transmitted to an addercrete ADD2 and ADD3 respectively in the arithmetic unit ARU. The other sum inputs of the adder circuits ADD2 and ADD3 are connected to the hop number registers JNR and to the variable number register VNR and their sum outputs are connected to the system count decoder SJDEC and to the system variable number decoder SVEC.

För att förklara adresseringsstegen bättre är decimaltalexempel in-förda i figur 4, och det antages, att det skall hoppaa tili funktionsblocket med blocknumret 55 vid inhoppsläget med hopptalet 2. Pä. basis av denna hopp-instruktion registrerar styrenheten i blocknummerregistret talet 55 och i hopptalregistret talet 2. Blocknummeravkodaren aktiverar adresseringsingängen nr 55 hos det första tältet SF1 i systemadresseringsorganet SAD och det f tillhörande adresseringsordet läses. Det antages, att nämnda adresserings- 12 6062 9 ord inneh&ller 320 för beräkningsdatabasadressnumret, 750 för hoppbasad-ressnumret och 460 för kolumnadressnumret och att tillst&ndskoden aktive-rar grinden Gl. I adderkretsen ADD2 bildas summan 750 + 2 - 752 ur hoppbasad-re8snummer och hopptal, vilken summa överföres till systemhopptalavkodaren SJDEC, varigenom i det andra minneefältet SF2 access erhdlles till hopp-registret med adressnumret 752. Det antages, att hoppregistergruppen för funktionsblocket med blocknumret 55 best&r utav 4 hoppregister med adress-numren 750 till 753. I samband med figur 2 har beskrivits, att löpnummer är lagrade i hoppregistren, varvid löpnumret 0 definierar en instruktions-kolumns början med ett tillordnat hopptal 0. Detta betyder, att tinder varje hoppbasadressnummer, t.ex. under adressnumret 750 för blocknumret 55, är registrerat talet 0 som löpnummer. Vidare antages att i hoppregistret med adressnummer 752 är talet 25 registrerat som löpnummer, vilket adderkretsen ADD1 adderar till kolumnadressnumret 460. Detta resulterar i att instruk-tionskolumnen av funktionsblocket med blocknummer 55 i systeminstruktions-minnet börjar under adressnumret 460 och att inhoppsläget med hopptalet 2 har adressnumret 460 + 25 - 485.To better explain the addressing steps, decimal examples are entered in Figure 4, and it is assumed that it will jump to the function block with block number 55 at the hop-in position with the jump number 2. On. On the basis of this jump instruction, the controller registers in the block number register the number 55 and in the jump number register the number 2. The block number decoder activates the address input number 55 of the first tent SF1 in the system addressing means SAD and the associated address word is read. It is assumed that said addressing words contain 6060 for the computational database address number, 750 for the hop-based resource number and 460 for the column address number and that the state code activates the gate G1. In the ADD2 adder circuit, the sum 750 + 2 - 752 is generated from hop-based reference numbers and hop numbers, which sum is transmitted to the system hop decoder SJDEC, whereby in the second memory field SF2 access is obtained to the jump register with the address number 752. It is assumed that the jump register group for the function block 55 consists of 4 jump registers with address numbers 750 to 753. In connection with Figure 2, it has been described that run numbers are stored in the jump registers, where the run number 0 defines an instruction column beginning with an assigned jump number 0. This means that each jump base address number is pinned, e.g. below the address number 750 for block number 55, the number 0 is registered as a serial number. Furthermore, it is assumed that in the jump register with address number 752, the number 25 is registered as a serial number, which the adder circuit ADD1 adds to the column address number 460. This results in the instruction column of the function block with block number 55 in the system instruction memory starting under the address number 460 and that the entry mode has the jump number 2 address number 460 + 25 - 485.

Vidare antages att nämnda instruktion med adressnumret 4Θ5 inneh&ller ordern, att läsa i det egnafunktionsblocket med blocknumret 55 i tur och ordning variablerna av variabelgruppen med variabeltalet 1 och att organet med indextalet 45 är i tur. Styrenheten registrerar variabeltalet 1 i varia-beltalregistret VNR och indextalet 45 i ett till omräknaren TD anslutet organindexregister DIR. Adderkretsen ADD3 bildar ur beräkningedatabasadress-numret och variabeltalet summan 320 + 1 « 321, som överförs till system-variabeltalavkodaren, varigenom i det tredje minneefältet SF3 access erh&l-les till beräkningsdataregistret med adressnumret 321. Det antages att be-räkningsdataregistergruppen för funktionsblocket med blocknumret 55 bestär utav 3 register med tillhörande adressnummer 320 till 322, varvid även variabeltalet 0 användes för att definiera en av de tre befintliga variabel-grupperna. Slutligen antages att i det accesserade beräkningsdataregistret SDR med adressnumret 321 är lagrat, som startadress för den beordrade variabelgruppen, numret 3022 i systemdataminnet och talet 4 som konstant, vilken anger antalet bits per variabel. Den inledningsvis omnämnda omräknaren TD i adressberäkningsenheten ACU utvärderar de överförda beräkningsdata och organindextalen och beräknar, att, som det har förklarats p& sidan 3» i systemdataminnet skall läsas den andra ordfjärdedelen i ordet med adress-numret 3033.Further, it is assumed that said instruction with the address number 4Θ5 contains the order, to read in the custom function block with block number 55 in turn and order the variables of the variable group with the variable number 1 and that the body with the index number 45 is in turn. The controller registers the variable number 1 in the variable number register VNR and the index number 45 in an organ index register DIR connected to the converter TD. The adder circuit ADD3 forms from the calculation database address number and variable number sum 320 + 1 «321, which is transmitted to the system variable number decoder, whereby in the third memory field SF3 access is obtained to the calculation data register with the address number 321. consists of 3 registers with associated address numbers 320 to 322, wherein the variable number 0 is also used to define one of the three existing variable groups. Finally, it is assumed that in the accessed computational data register SDR with the address number 321 is stored as the start address of the ordered variable group, the number 3022 in the system data memory and the number 4 as constant, which indicates the number of bits per variable. The initially mentioned converter TD in the address calculation unit ACU evaluates the transmitted calculation data and the organ indexes and calculates that, as explained on page 3 of the system data memory, the second word fourth part of the word with the address number 3033 is read.

Fastän de föfealagna adresseringsstegen är beskrivna med ledning av nämnda tre minnesfält hos systemadresseringsorganet och nämnda tre obero- 15 60629 ende av varandra arbetande adderkretsar kommer det inte att bereda för datamaskinfackmannen ndgra som heist svdrigheter, att anpassa nämnda stag till det använda styrenhetssystemets arbetssätt. Om det t.ex. användes yt-terligare register och grindar gdr det att klara sig med endast en adderkrets eller att förena nämnda tre avkodare hos systemadresseringsorganet SAD till en enda avkodare. Dessutom är det en av styrenhetens uppgifter att skilja tillträdena tili instruktionsminnet i tid frdn tillträdena i dataminnet och att även styxa t.ex. "+l"-adderarens ADD4 insats. Den föreliggande beskriv-ningen behöver inte gd in pd den i och för sig kända datamaskintekniken, vilken i figurerna 2-4 blott antydes genom tre grindar G2, GJ och G4, som styr ingdngarna hos adressnummerregistret AH och ',+l"-adderarens ADD4 insats.Although the pre-existing addressing steps are described with reference to said three memory fields of the system addressing means and said three independent working adder circuits, it will not prepare the computer skilled person to raise difficulties to adapt said stays to the operating system system used. For example, additional registers and gates are used to manage with only one adder circuit or to combine the three decoders of the system addressing means SAD into a single decoder. In addition, it is one of the tasks of the controller to distinguish the accesses to the instruction memory in time before the accesses in the data memory and to also control e.g. "+ l" ADD4 insert. The present description does not need to go into the computer technology known per se, which in Figures 2-4 is only indicated by three gates G2, GJ and G4, which control the entries of the address number register AH and the "+1" adder ADD4 bet.

I figurerna 2-4 är adresseringsorganens register respektive syste-madresseringsorganets minnesfält endast genom läsledningar förbundna med styrenheten och förloppen vid adresseringen av ett funktionsblocks instruk-tioner och variabler beskrives under förutsättning att basadresserna, löp-numren, beräkningsdata osv. är redan registrerade i därför avsedda register respektive minnesfält. Ätminstone vid SPC-systemets idriftsättning, men även vid utökningar, förbättringar och undanröjande av fel, mdste adresee-ringsorganen laddas. Därför är det fördelaktigt att inordna systemadresseringsorganet i ett funktionsblock av den andra typen, varvid detta adresse-ringsfunktionsblock tillordnas en motsvarande adresseringsinstruktionsko-lumn i systeminstruktionsminnet och varvid systemadresseringsorganets minnesfält bildar systemadresseringsfunktionsblockets variabelgrupper. Med hjälp av adresseringsblockets instruktionskolumn bestämmes utöver de beskriv-na adresseringsstegen t.ex. ocksd pd vilket sätt, medelst laddningeanord-ningarna och pd basis av en undersökning av outnyttjade omrdden i datamas-kinens minne, erhdlles och inskrives systemadresseringsorganets variabler.In Figures 2-4, the addressing register and the system addressing memory field, respectively, are connected only by reading lines to the controller and the processes of addressing a function block's instructions and variables, provided that the base addresses, run numbers, calculation data, etc. are described. are already registered in designated registers and memory fields. At least during the commissioning of the SPC system, but also in the case of extensions, improvements and the elimination of faults, the addressing means must be charged. Therefore, it is advantageous to arrange the system addressing means into a function block of the second type, whereby this addressing function block is assigned to a corresponding addressing instruction column in the system instruction memory and wherein the system addressing memory field forms the variable addressing group of the system addressing function block. By means of the instruction block of the addressing block, in addition to the described addressing steps, e.g. also, by which means, by means of the charging devices and pd on the basis of an examination of unused areas in the memory of the computer, the variables of the system addressing means are obtained and inscribed.

För att visa det föreslagna SPC-systemets hanteringsvänlighet med led-ning av ett exempel, antages, att hos ett av funktionsblocken skall införas en förbättrad instruktionskolumn, vilken dtgärd hos de kända i sig ejälv inflätade systemen skulle pdtvinga en omorganisation hos minnena, dvs. en principiell nyladdning och en ny test för samtliga instruktionskolumner och i samband därmed ett totalt systemstopp. Vid det föreslagna systemet införes den nya instruktionskolumnen i ett reservfunktionsblock med ett reservblock-nummer. Laddningen respektive uppdateringen och testningen av reservblocket sker i tidsavsnitt, som enligt de i och för sig kända reglerna för olika prio-ritetsgrader är avsedda för sddana qpecialfunktioner sd att därigenom det normala arbetet inte störes, vilket med det ursprungliga funktionsblocket fortsätter sd länge, tills reservblocket är berett att ta över. Likaledes 14 60629 utan att störa det normala arbetet sker blockutbytet, vilket bestär i att det ursprungliga blocket tilldelas ett väntetillständ och reservblocket till-delas det normala driftstillständet och att en blocknummeromvandlare BNCT, till vilken som det antydes i figur 4 blocknummerregistret BNR är anslutet, omvandlar det ursprungliga blockets blocknummer till reservblocknumret.In order to show the handling friendliness of the proposed SPC system with the help of an example, it is assumed that an improved instruction column is to be inserted in one of the function blocks, which operation of the known per se systems would also force a reorganization of the memories, ie. a principle new charge and a new test for all instructional columns and in connection with this a total system shutdown. In the proposed system, the new instruction column is inserted into a reserve function block with a reserve block number. The charging and updating and testing of the backup block are performed in time sections, which according to the rules known per se for different priority degrees are intended for such special functions so that the normal work is not disturbed, which with the original function block continues so long until the spare block is ready to take over. Similarly, without interrupting the normal work, the block exchange occurs, which consists in assigning the initial block to a hold state and the reserve block being assigned to the normal operating state and a block number converter BNCT to which it is indicated in Figure 4 the block number register BNR is converter. the block number of the original block to the backup block number.

Skulle det nya blocket vid det normala arbetet ännu inte arbeta felfritt, är det bara att ätergä till det gamla blocket. M det efter en provperiod har visat sig, att det gamla blocket inte behövs mera, ersättes dess ursprungliga adresseringsord med reservblockets adresseringsord. Därigenom tilldelas automatiskt reservblocket det ursprungliga blocknumret, sä att nämnda blockomvandlare friställes och reservblocknumret äter är disponibelt för nästa hantering. Ett totalt stopp med en fullständigt ny laddning av minnena eller ett annat driftsavbrott uppstär inte vid hanteringen med det föreslagna systemet.If the new block in normal work still does not work flawlessly, just return to the old block. If, after a trial period, it has been found that the old block is no longer needed, its original address word is replaced with the reserve block address word. Thereby, the reserve block is automatically assigned the original block number, so that said block converter is released and the spare block number eats is available for the next operation. A complete stop with a completely new recharge of the memories or other interruptions does not occur during handling with the proposed system.

Det är lätt att inse att det ovan beskrivna störningsfria övergängs-förloppet frän ett gammalt tili ett nytt funktionsblock har särskilt bety-delse för en SPC-förmedlingsstation, som ur driftssäkerhetsskäl pä känt sätt använder tvä parallellt arbetande datorer. Hos kända system omöjlig-gör nämnda omorganisation av den ena datorns minnen ett parallellt samar-bete med den ännu inte omorganiserade andra datorn, därför att varje opera-tionssteg hos den ena datorn skall jämföras med steget hos den andra datorn. Först dä bäda datorerna är omorganiserade, vilket är förenat med en system-äterstart, vid vilken mamtliga just dä bestäende förbindelser bryter sämmän, är den önskade driftssäkerheten vid parallelldriften äter tillförsäk-rad.It is easy to recognize that the above described interference-free transition from an old tile to a new function block has special significance for an SPC switching station which, for operational security reasons, uses two parallel operating computers in known manner. In known systems, said reorganization of one computer's memories makes it possible to cooperate in parallel with the not yet reorganized second computer, because each operation step of one computer must be compared with the step of the other computer. Only when the two computers are reorganized, which is associated with a system restart, at which exact time when persistent connections interrupt, does the desired operational security in parallel operation eat assured.

Om tvä system enligt det föreliggande förslaget arbetar parallellt och ett fel uppstär underlättas felsökningen redan därför att det just vid alarmtillfället anropade funktionsblocket alltid är registrerat i blocknummerregistret. När det pä i och för sig känt sätt har konstaterats, hos vilken dator nämnda block är felatigt, anslutes det felfria blocket tili bäda datorerna. Detta betyder, att driftssäkerheten är nästan hundraprocentigt omedelbart äterställd. Därefter utbytes det felaktiga blocket säsom det har beskrivits ovan och slutligen äterupptas det kompletta samarbetet. En tele-trafikäterstart förekommer överhuvudtaget inte i samband med att avlägena ett fel.If two systems according to the present proposal work in parallel and an error occurs, the troubleshooting is already facilitated because the function block called at the time of alarm is always registered in the block number register. When it has been ascertained in a manner known per se, in which computer said block is incorrect, the error-free block is connected to both computers. This means that operational safety is almost 100% immediately restored. Thereafter, the incorrect block is replaced as described above and finally the complete cooperation is resumed. A telephone traffic restart does not occur at all when removing an error.

Om en förbättrad instruktionskolumn skall införas i det föreslagna SPC-systemet med tvä parallellt arbetande datorer, utbytes kolumnerna i bäda datorerna som dat har beskrivits ovan under användning av reservblock-nurneer, varvid nämnda steg vid skiftningen utföree hait parallellt i bäda datorerna. Ingen driftsetörning förorsakas pä grund av denna hantering och driftssäkerheten rainskas inte under hanteringen.If an improved instructional column is to be introduced into the proposed SPC system with two parallel operating computers, the columns of the two computers as described above are replaced by the use of backup block neurons, said step of shifting running parallel in both computers. No operational degradation is caused due to this handling and operational safety is not cleaned during handling.

Claims

15 60629

1. Program control system, which for performing functions includes organs, such as control of a computer, e.g. a program memory controlled switching station, whose means performs telecommunication functions, characterized in that it comprises, for the execution of various organ and computer machine functions, a function block (FBI, FB3, FB5) of a first type, each of which performs functions , which are delimited by the functions of other blocks, and each of which contains executive bodies, e.g. selector steps (TLN) in the switching station and input and output devices (IOQ) in the computer, as well as the controlling means necessary for the control of the executing bodies, and partly function blocks (FB2, FB4) of a second type, each of which only contains controlling means ( PA, J0B), which performs control functions, e.g. selecting a possible telecommunication path and assigning priority degrees during the execution of the functions, wherein the controlling means of both types of function blocks are included in the computer, which for the implementation of the system control includes a controller (CPU), which is connected to the controlling means of a number of of said function blocks, each of which is defined by an associated function block number, further that for each of said number of function blocks is provided for storing the control information of the respective controlling means an instruction and data memory (PS, DS), whose write and read contacts are connected to an information register (IR) in the control unit and whose addressing inputs are over an address decoder (ADEC) connected to a respective respective function block of addressing means (AD), and finally that a selector switch (SD) is provided, which is set with a of the block number registered and mentioned in a block number register (BNR), so that adr the essence means of the thus defined function block is connected to the control unit, which by means of the addressing means controls the writing and the reading respectively in the instruction and data memory (fig. l).

2. A system according to claim 1, characterized in that each addressing means (AD) comprises a state code register (SR), in which the operating state of the associated function block is stored in coded form and which is connected to a state selector switch (SSD) of the selector switch (SD). , and that the controller (CPU) comprises state monitoring devices (ST, AXR, Gl), which, depending on the state code received via the state selector, monitor the write and read respectively in the function block memories (PS, DS) (Fig. 2). 16 60629

3. A system according to claim 1, characterized in that each addressing means (AD) comprises addressing parameter registers (APRs), in which addressing parameters are stored, which define the storage structure of the control information in the memories of the associated function block, and that one addressing unit (ACU) common to all addressing means and associated operation parameter registers (OPRs) are arranged in the controller (CPU) to which operating parameter registers said block number register (BNR) belongs and in which for carrying out a control operation stored such parameters which are not bound to said storage structure, the computing unit comprises an arithmetic unit (LFS) and records in an address number register (AR) a p & base of the address and operation parameters calculated address number, which is transmitted to the associated memory (PS, DS) address decoder (ADEC) via a p function block set address selector (ASD) at selector room illusion (SD) (fig. 2).

4. A system according to claim 5, characterized in that the addressing parameter registers (APR) in each of the addressing means (AD) comprise a number of accessible computational data registers (VDECs) defined by each variable numbers and which record computational data, which contains a number constant, which specifies how many consecutive bits in the data memory (DS) determine each of a number through a variable defined by said variable number, which belongs to the control information for each function block and which in consecutive order forms a variable group, the beginning of which enters into a data memory word, whose address number also belongs to said calculation data, which is transmitted to a recalculator (TD) arranged in the address calculation unit (ACU), to be converted therein to the address number register (AR). under which in the data memory (DS) is accessed a variable commanded by the controller (CPU) in said v and the operation parameter register (OPR) comprises a variable number register (VND) for registering variable numbers, which is supplied via a variable number dialer (VSD) of the selector room switch (SD) to one of said variable number decoders (VDEC) (Fig. 2).

· A system according to claim 3, characterized in that the address parameter register (APR) in each of the addressing means (AD) comprises a column address register (CAR), in which a column address number is registered and a number by means of a hop number decoder (JDEC) accessible jump registers (JR), in which serial numbers are registered, wherein the mean column address number is accessed at the beginning of an instruction column, the mean consecutive address number for the instruction memory is accessible and belonging to the respective function block control information, and wherein each of the serial numbers is 17 the difference between the column address number and the address number of an instruction defined by one of a plurality of hop numbers in said instruction column, that the operation parameter register (OPR) comprises a hop number register (JNR) for registering said hop number, which defines each of its addressing means jump register and which via a jump number selector (JSD) of the selector switch (SD) adds is one of said jump speech decoders (JDEC), and that a tile selector switch associated with the addressing column column address register (CAR) column selector (CSD) is connected to a first input on a tile of the arithmetic unit (ARU) belonging to circuit (ADD1), to whose second input jump register (JR) of all addressing means is connected and whose sum output is connected to the address number register (AH) (fig. 3) ·

System according to one of claims 3 to 5, characterized in that said instruction unit and data memory (PS, DS) equipped with separate address decoder (ADEC) and said address selector (ASD) are constituted of memory fields in a system instruction memory (SPS) and in a system data memory (SDS), which are provided with At least one address number register (AR) connected to the system address decoder (SADEC), whereby in each memory field one of the variable groups and an instruction column, respectively, is stored. which a function block's control information consists of.

7. A system according to claims 2 and 6, characterized in that said state register and addressing parameter register for all addressing means are memory fields (SF1, SP2, SF3) in a system addressing means (SAD), said selector switch is a block number decoder (BDEC). and said hop speech decoder and variable speech decoder of all addressing means are issued by a system speech decoder (SJDEC) and a system variable speech decoder (SVDEC), respectively, which access the address word and said run number of the register register (JRD) in the said memory field (SF1, SF2, SF3). (CDR), each addressing word accessed by one of the block numbers, except for the state code and said column address number, contains a hop base address number (JBA), which accesses the memory field (SF2) connected to the system header decoder (SF2) for the instruction column of each function block defined by the serial number. hope the number "0", and a computational database address number (CBA), which accesses the memory data field (SF3) connected to the system variable number decoder (SVDEC) for the variable group defined by the variable number "0", furthermore a The hop number register (JNR) registered the hop number and said jump base address number (JBA) is added to a second adder 6062 9 (ADD2), the sum of which is connected to said system header decoder (SJDEC), and that the variable number register (Vlffi) registered variable number C is added a third adder (ADD3) circuit whose sum output is connected to said system variable number decoder (SVDEC) (FIG. 4).

6. A system according to claim 7, characterized in that said system addressing means (SAD) is such that its memory fields (SF1, SF2, SF3) are arranged as memory fields of the system instruction and system data memory (SPS, SDS) and said addressing word, serial number and calculation data are accessed through the system address decoder (SADSC). 19 60629