FI117489B - Förfarande för adressering av ett minneskort, system som använder ett minneskort samt minneskort - Google Patents

Förfarande för adressering av ett minneskort, system som använder ett minneskort samt minneskort Download PDF

Info

Publication number
FI117489B
FI117489B FI20030191A FI20030191A FI117489B FI 117489 B FI117489 B FI 117489B FI 20030191 A FI20030191 A FI 20030191A FI 20030191 A FI20030191 A FI 20030191A FI 117489 B FI117489 B FI 117489B
Authority
FI
Finland
Prior art keywords
memory
address
memory card
card
size
Prior art date
Application number
FI20030191A
Other languages
English (en)
Finnish (fi)
Other versions
FI20030191A (sv
FI20030191A0 (sv
Inventor
Marko T Ahvenainen
Kimmo Mylly
Original Assignee
Nokia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8565569&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=FI117489(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nokia Corp filed Critical Nokia Corp
Priority to FI20030191A priority Critical patent/FI117489B/sv
Publication of FI20030191A0 publication Critical patent/FI20030191A0/sv
Priority to EP20040706201 priority patent/EP1590739B1/en
Priority to EP15199224.5A priority patent/EP3040867B1/en
Priority to PCT/FI2004/050007 priority patent/WO2004075065A1/en
Priority to ES04706201T priority patent/ES2445820T3/es
Priority to EP13179105.5A priority patent/EP2664992B1/en
Priority to US10/770,852 priority patent/US7257669B2/en
Publication of FI20030191A publication Critical patent/FI20030191A/sv
Publication of FI117489B publication Critical patent/FI117489B/sv
Application granted granted Critical
Priority to US13/902,258 priority patent/USRE45486E1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Claims (18)

1. Förfarande för att adressera minnesplatser (M1-Mn) pä ett minnes-kort (13), vilket minneskort (13) omfattar flera minnesplatser (M1-Mn) 5 för lagring av information, varvid för att adressera en bestämd minnes-plats (M1-Mn) en adress (ADDR1, ADDR2) genereras; pä minnes-kortet (13) lagras ätminstone en parameter (C_SIZE, C_SIZE_MULT, READ_BL_LEN), pä basis av vilken antalet minnesplatser (M1-Mn) pä minneskortet kan räknas, och för sagda ätminstone en parameter 10 reserveras ett bestämt antal bitar, kännetecknat av, att med en adress (ADDR1, ADDR2) adresseras ett av flera än en minnesplats (M1-Mn) bestäende minnesomräde, och/eller antalet bitar som stär tili för-fogande i en adress (ADDR1, ADDR2) ökas, och att informationen som indikerar adresseringsförfarandet som används för att adressera min-15 nesplatser (M1-Mn) är lagrad pä minneskortet (13), varvid adressen som genereras för att indikera en bestämd minnesplats (M1-Mn) bestäms pä basis av sagda information som indikerar adresseringsförfarandet samt storleken av minnesomrädet som indikeras med en adress. 20
2. Förfarande enligt patentkrav 1, kännetecknat av, att man väljar adressen av en minnesplats som skall användas för lagring av infor- ... mation som skall behandlas, man pä basis av sagda adress för en minnesplats och sagda ätminstone en parameter räknar adressen som 25 indikerar sagda minnesplats pä minneskortet, varvid sagda adress transmitteras tili minneskortet (13). ·· · • · · • · • · :.**,*: 3. Förfarande enligt patentkrav 1 eller 2, kännetecknat av, att med en adress (ADDR1, ADDR2) adresseras ett minnesomräde som omfattar : 30 flera än en minnesplats (M1-Mn), och att pä minneskortet lagras • * * ;**·; information om antalet minnesplatser som ingär i ett minnesomräde som skall adresseras med en adress. * · · · • · # . ···
4. Förfarande enligt patentkrav 1, 2 eller 3, kännetecknat av, att pä ·:··: 35 minneskortet lagras information och av minneskortet läses information i .··*. block. • · • · · ' i 117489 22 ' ' . '%
5. Förfarande enligt patentkrav 4, kännetecknat av, att pä minnes-kortet har lagrats tre parametrar (CJ3IZE, C_SIZE_MULT, READ_BL_LEN), pä basis av vilka minneskortets minneskapacitet kan räknas, och att den första (CJ3IZE) och den andra parametern 5 (C_SIZE_MULT) indikerar antalet block, och den tredje parametern (READ_BL_LEN) indikerar blockens storlek.
6. Förfarande enligt patentkrav 5, kännetecknat av, att minneskortets kapacitet räknas med formeln:
10 BLOCKNR*BLOCK LEN, där BLOCKNR = (C_SIZE +1) * 2C SIZb MULT + 2 BLOCK_LEN = 2read-bl-len. 15 7. Förfarande enligt patentkrav 5 eller 6, kännetecknat av, att längden av den första parametern (C_SIZE) är 12 bitar, längden av den andra parametern (C_SIZE_MULT) är tre bitar, och längden av den tredje parametern (READJ3LJ-EN) är fyra bitar, och att av värden för den tredje parametern alla möjliga värden star till förfogande för att indikera 20 minneskortets minneskapacitet.
8. Förfarande enligt patentkrav 5, 6 eller 7, kännetecknat av, att enheten av den första parametern (C_SIZE) är en kilobyte. • · · • * · t *j *** 25 9. Förfarande enligt patentkrav 1 eller 2, kännetecknat av, att med en adress (ADDR1, ADDR2) adresseras en minnesplats (M1-Mn), att för : adressen (ADDR1, ADDR2) som skall transmitteras till minneskortet har bestämts en maximilängd, och att adressen som skall transmitteras till minneskortet sänds i ätminstone tvä delar sä, att adressens längd är : 30 större än sagda maximilängd. • · · * * · • ·
10. System som omfattar ett minneskort (13) med flera minnesplatser (M1-Mn) för lagring av information, pä vilket minneskort (13) har lag-rats ätminstone en parameter (C_SIZE, C_SIZE_MULT,
35 READ_BL_LEN), pä basis av vilken antalet minnesplatser (M1-Mn) pä .*··. minneskortet kan räknas, och för sagda ätminstone en parameter har reserverats ett bestämt antal bitar, och vilket system omfattar vidare en 117489 adressgenerator för att adressera minnesplatser (M1-Mn) pä minneskortet, kännetecknat av, att med en adress (ADDR1, ADDR2) har anordnats att adresseras ett minnesomräde som bestär av flera än en minnesplats (M1-Mn), och/eller antalet bitar som star till förforgande i 5 en adress (ADDR1, ADDR2) har ökats, och att informationen som indi-kerar adresseringsförfarandet som används för att adressera minnesplatser (M1-Mn) har lagrats pä minneskortet (13), varvid adressgene-ratorn omfattar medel för att adressera en bestämd minnesplats (M1-Mn) pä basis av informationen som indikerar sagda adresseringsför-10 farande för att bestämma en adress som skall bildas samt storleken av minnesomrädet som skall adresseras med en adress.
11. System enligt patentkrav 10, kännetecknat av, att systemet omfattar en anordning (1) tili vilken minneskortet (13) har anslutits, att 15 anordningen omfattar ett gränssnitt (11) med en kortanslutning (12) för ; att ansluta minneskortet (13) tili anordningen (1), samt en kortstyrenhet (14) och en kommunikationsbuss (15) för att överföra kommandon och information mellan anordningen (1) och minneskortet (13).
12. Anordning som omfattar en kortanslutning (12) för att ansluta ett minneskort (13) tili anordningen (1), vilket minneskort (13) omfattar ..... flera minnesplatser (M1-Mn) för lagring av information och pä vilket ... minneskort (13) har lagrats ätminstone en parameter (C„SIZE, *·* [ C_SIZEJVIULT, READ_BL_LEN), pä basis av vilken antalet minnes- *····' 25 platser (M1-Mn) pä minneskortet kan räknas, och för sagda ätmin-stone en parameter har reserverats ett bestämt antal bitar, och vilken ** · : anordning omfattar vidare en adressgenerator för att adressera min- ·***.*.· nesplatser (M1-Mn) pä minneskortet, kännetecknad av, att med en adress (ADDR1, ADDR2) har anordnats att adresseras ett minnes- : :*· 30 omräde som bestär av flera än en minnesplats (M1-Mn), och/eller ··**. antalet bitar som star till förforgande i en adress (ADDR1, ADDR2) har • · · ökats, och att informationen som indikerar adresseringsförfarandet som * * * används för att adressera minnesplatser (M1-Mn) har lagrats pä min-:···: neskortet (13), varvid adressgeneratorn omfattar medel för att adres- ·:·*: 35 sera en bestämd minnesplats (M1-Mn) pä basis av informationen som indikerar sagda adresseringsförfarande för att bestämma en adress « * « 117489 som skall bildas samt storleken av minnesomrädet som skall adresse-ras med en adress.
13. Anordning (1) enligt patentkrav 12, kännetecknad av att anord-5 ningen (1) omfattar medel (8, 9) för att utföra funktioner av en mobil station.
14. Minneskort (13) med flera minnesplatser (M1-Mn) för lagring av information, pä vilket minneskort (13) har lagrats atminstone en para- 10 meter (CJ3IZE, C_SIZE_MULT, READ_BL_LEN), pä basis av vilken antalet minnesplatser (M1-Mn) pä minneskortet kan räknas, och för sagda ätminstone en parameter har reserverats ett bestämt antal bitar, kännetecknat av, att med en adress (ADDR1, ADDR2) har anordnats att adresseras ett minnesomräde som bestär av flera än en minnes-15 plats (M1-Mn), och/eller antalet bitar som star till förforgande i en adress (ADDR1, ADDR2) har ökats, och att informationen som indike-rar adresseringsförfarandet som skall användas för att adressera minnesplatser (M1-Mn) har lagrats pä minneskortet (13), varvid en adressgenerator omfattar medel för att adressera en bestämd minnes-20 plats (M1-Mn) pä basis av informationen som indikerar sagda adresse-ringsförfarande för att bestämma en adress som skall bildas samt . storleken av minnesomrädet som skall adresseras med en adress. #····. • · • · · *·*) 15. Minneskort (13) enligt patentkrav 14, kännetecknat av, att det 25 omfattar ett bussanslutningsblock (16) för att ansluta minneskortet (13) till anordningen (1) och för att överföra information mellan anordningen • V (1) och minneskortet (13). • ·· • V ♦ · *·♦
16. Minneskort (13) enligt patentkrav 14 eller 15, kännetecknat av, att . .*. 30 pä minneskortet (13) har anordnats att lagras och läses information i .···. block. • · • · · *·« : 17. Minneskort (13) enligt patentkrav 16, kännetecknat av, att med en * * * adress (ADDR1, ADDR2) har anordnats att adresseras minnesplatser ....: 35 (M1-Mn) av ett block. • · · • · • · •»« 117489
18. Minneskort (13) enligt nägot av patentkraven 14-17, kännetecknat av att minneskortet (13) är ett minneskort enligt MultiMediaCard™-bestämningarna. 5 • · • M • I « • ♦ · • 1 **· * · • 1 · ·· 1 • · · * ♦ * · · • · ·· · • $ • · · • · · • · ♦ · **· ··· • · · · · • · • · • · · • · * · • · • · ·
FI20030191A 2003-02-07 2003-02-07 Förfarande för adressering av ett minneskort, system som använder ett minneskort samt minneskort FI117489B (sv)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FI20030191A FI117489B (sv) 2003-02-07 2003-02-07 Förfarande för adressering av ett minneskort, system som använder ett minneskort samt minneskort
EP13179105.5A EP2664992B1 (en) 2003-02-07 2004-01-29 Method for addressing a memory card, a system using a memory card, and a memory card
PCT/FI2004/050007 WO2004075065A1 (en) 2003-02-07 2004-01-29 A method for addressing a memory card, a system using a memory card, and a memory card
EP15199224.5A EP3040867B1 (en) 2003-02-07 2004-01-29 A method for addressing a memory card, a system using a memory card, and a memory card
EP20040706201 EP1590739B1 (en) 2003-02-07 2004-01-29 A method for addressing a memory card, a system using a memory card, and a memory card
ES04706201T ES2445820T3 (es) 2003-02-07 2004-01-29 Procedimiento para direccionar una tarjeta de memoria, sistema que utiliza una tarjeta de memoria, y tarjeta de memoria
US10/770,852 US7257669B2 (en) 2003-02-07 2004-02-02 Method for addressing a memory card, a system using a memory card, and a memory card
US13/902,258 USRE45486E1 (en) 2003-02-07 2013-05-24 Method for addressing a memory card, a system using a memory card, and a memory card

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20030191A FI117489B (sv) 2003-02-07 2003-02-07 Förfarande för adressering av ett minneskort, system som använder ett minneskort samt minneskort
FI20030191 2003-02-07

Publications (3)

Publication Number Publication Date
FI20030191A0 FI20030191A0 (sv) 2003-02-07
FI20030191A FI20030191A (sv) 2004-10-11
FI117489B true FI117489B (sv) 2006-10-31

Family

ID=8565569

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20030191A FI117489B (sv) 2003-02-07 2003-02-07 Förfarande för adressering av ett minneskort, system som använder ett minneskort samt minneskort

Country Status (5)

Country Link
US (2) US7257669B2 (sv)
EP (3) EP3040867B1 (sv)
ES (1) ES2445820T3 (sv)
FI (1) FI117489B (sv)
WO (1) WO2004075065A1 (sv)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117489B (sv) * 2003-02-07 2006-10-31 Nokia Corp Förfarande för adressering av ett minneskort, system som använder ett minneskort samt minneskort
US7199603B2 (en) * 2004-07-30 2007-04-03 Microchip Technology Incorporated Increment/decrement, chip select and selectable write to non-volatile memory using a two signal control protocol for an integrated circuit device
US7386700B2 (en) * 2004-07-30 2008-06-10 Sandisk Il Ltd Virtual-to-physical address translation in a flash file system
KR100827227B1 (ko) * 2005-06-24 2008-05-07 삼성전자주식회사 저성능 저장장치의 ｄｒｍ 권리 객체를 효율적으로관리하는 방법 및 장치
KR100746289B1 (ko) 2005-07-11 2007-08-03 삼성전자주식회사 메모리 용량 정보를 갱신하는 비휘발성 메모리 카드 장치및 방법
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
WO2011106049A1 (en) 2010-02-23 2011-09-01 Rambus Inc. Time multiplexing at different rates to access different memory types
US9417998B2 (en) 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US10055343B2 (en) 2015-12-29 2018-08-21 Memory Technologies Llc Memory storage windows in a memory system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143689A (ja) 1986-12-06 1988-06-15 Tokyo Electric Co Ltd メモリカ−ドの容量検出装置
JPH023841A (ja) 1988-06-20 1990-01-09 Mitsubishi Electric Corp Ｉｃメモリカード
US5119486A (en) 1989-01-17 1992-06-02 Prime Computer Memory board selection method and apparatus
JPH05233901A (ja) 1992-02-18 1993-09-10 Mitsubishi Electric Corp Ｉｃカード、ｉｃカード搭載用メモリｉｃ及びｉｃカードのメモリ容量の確認方法
US5375222A (en) 1992-03-31 1994-12-20 Intel Corporation Flash memory card with a ready/busy mask register
US5860157A (en) 1994-01-26 1999-01-12 Intel Corporation Nonvolatile memory card controller with an optimized memory address mapping window scheme
KR0158765B1 (ko) * 1994-09-21 1999-02-01 모리사다 요이치 반도체 집적회로
JPH09147545A (ja) 1995-09-19 1997-06-06 Ricoh Co Ltd メモリカードおよび情報処理装置
JP3274604B2 (ja) 1996-04-26 2002-04-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 周辺デバイスの自動イネーブル方法
JPH11203191A (ja) * 1997-11-13 1999-07-30 Seiko Epson Corp 不揮発性記憶装置、不揮発性記憶装置の制御方法、および、不揮発性記憶装置を制御するプログラムを記録した情報記録媒体
US6023281A (en) 1998-03-02 2000-02-08 Ati Technologies, Inc. Method and apparatus for memory allocation
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
GB9903490D0 (en) * 1999-02-17 1999-04-07 Memory Corp Plc Memory system
US6725322B1 (en) * 1999-02-22 2004-04-20 Renesas Technology Corp. Memory card, method for allotting logical address, and method for writing data
EP1058216B1 (en) 1999-06-04 2002-12-11 D'Udekem D'Acoz, Xavier Guy Bernard Memory card
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6505269B1 (en) * 2000-05-16 2003-01-07 Cisco Technology, Inc. Dynamic addressing mapping to eliminate memory resource contention in a symmetric multiprocessor system
US6721843B1 (en) * 2000-07-07 2004-04-13 Lexar Media, Inc. Flash memory architecture implementing simultaneously programmable multiple flash memory banks that are host compatible
US6684289B1 (en) * 2000-11-22 2004-01-27 Sandisk Corporation Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory
US6791557B2 (en) * 2001-02-15 2004-09-14 Sony Corporation Two-dimensional buffer pages using bit-field addressing
US6754765B1 (en) 2001-05-14 2004-06-22 Integrated Memory Logic, Inc. Flash memory controller with updateable microcode
CN1122281C (zh) * 2001-06-30 2003-09-24 深圳市朗科科技有限公司 一种多功能半导体存储装置
US6499094B1 (en) * 2001-09-14 2002-12-24 Unisys Corporation Management of memory heap space for data files accessible to programs operating in different addressing modes
FI117489B (sv) * 2003-02-07 2006-10-31 Nokia Corp Förfarande för adressering av ett minneskort, system som använder ett minneskort samt minneskort
JP4515793B2 (ja) * 2004-03-11 2010-08-04 株式会社東芝 メモリカード装置およびメモリカード制御方法

Also Published As

Publication number Publication date
FI20030191A (sv) 2004-10-11
US7257669B2 (en) 2007-08-14
US20040225860A1 (en) 2004-11-11
FI20030191A0 (sv) 2003-02-07
ES2445820T3 (es) 2014-03-05
EP3040867B1 (en) 2018-07-18
EP3040867A1 (en) 2016-07-06
EP2664992B1 (en) 2016-01-27
EP2664992A2 (en) 2013-11-20
EP1590739A1 (en) 2005-11-02
EP2664992A3 (en) 2014-03-19
EP1590739B1 (en) 2013-11-20
USRE45486E1 (en) 2015-04-21
WO2004075065A1 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
FI121559B (sv) Flash-hanteringssystem och -metod, som använder bara sekventiella skrivoperationer
USRE45486E1 (en) Method for addressing a memory card, a system using a memory card, and a memory card
US8281072B2 (en) Data processing system, controller, and method thereof for searching for specific memory area
US8296466B2 (en) System, controller, and method thereof for transmitting data stream
US8510497B2 (en) Flash storage device with flexible data format
JP7229326B2 (ja) メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト
KR20140093505A (ko) 단말기의 메모리 확장 장치 및 방법
CN116431530B (zh) 一种cxl内存模组、内存的处理方法及计算机系统
CN100544471C (zh) 扩展移动终端的存储空间的方法和系统
CN115729849B (zh) 内存管理方法及计算设备
JP2007052769A (ja) メモリカードインターフェイス変換フレームワーク
US7979606B2 (en) Method for storing data
WO2005072058A2 (en) A method and apparatus for addressing in mass storage non-volatile memory devices
US7447899B2 (en) Method for conserving system resources
US7213142B2 (en) System and method to initialize registers with an EEPROM stored boot sequence
CN101527165B (zh) 存储系统及读取其扩充只读存储器影像的方法
TWI841113B (zh) 記憶體定址方法及相關聯的控制器
CN115705298A (zh) 一种存储设备
CN113467843A (zh) 嵌入式设备的启动方法、嵌入式设备和计算机可读存储介质
CN116547652A (zh) 闪存的数据处理方法和数据处理装置
CN117742985A (zh) 多核场景下的内存访问方法、装置、电子设备和存储介质
CN116827797A (zh) PCIe带宽分配方法及服务器

Legal Events

Date Code Title Description
FG Patent granted

Ref document number: 117489

Country of ref document: FI

PC Transfer of assignment of patent

Owner name: MEMORY TECHNOLOGIES LLC