FI112131B - Förfarande och kretsanordning för att minska offsett-potential i en signal - Google Patents
Förfarande och kretsanordning för att minska offsett-potential i en signal Download PDFInfo
- Publication number
- FI112131B FI112131B FI960578A FI960578A FI112131B FI 112131 B FI112131 B FI 112131B FI 960578 A FI960578 A FI 960578A FI 960578 A FI960578 A FI 960578A FI 112131 B FI112131 B FI 112131B
- Authority
- FI
- Finland
- Prior art keywords
- signal
- voltage
- circuit arrangement
- output
- arrangement according
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
- Transceivers (AREA)
Claims (13)
1. Förfarande för att minska en signals differensspänning, varvid likspänning i signalen separeras med organ (Cl) för att separera likspänning pä signallinjen, och i 5 syfte att minska differensspänningen, kopplas en andra signal (Vref, S2) tili utgängen av nämnda separeringsorgan, som nämnda andra signal (S2) genereras pä basis av den första signalen (SI) före nämnda separeringsorgan, kännetecknat av att den första signalen (SI) före likspänningens separeringsorgan (Cl) högpassfiltreras och nämnda andra signal (S2) genereras pä basis av nämnda 10 högpassfiltrerade signal (S3).
2. Förfarande enligt patentkrav 1, kännetecknat av att den lägsta gränsfrekvens som används vid nämnda högpassfiltrering är högre än pä nämnda signallinje. 15
3. Förfarande enligt patentkrav 1 eller 2, kännetecknat av att nämnda andra signal (S2) genereras sä att en standardspänning (Vref) summeras tili nämnda högpassfilterade signal (S3).
4. Förfarande enligt nägot av föregäende patentkrav, kännetecknat av att 20 nämnda andra signal (S2) kopplas tili utgängen (P2) frän nämnda differensorgan under en pä förhand bestämd tid.
5. Kretsarrangemang för att minska differensspänningen hos en signal, varvid kretsarrangemanget innefattar ett differensorgan (Cl) pä signallinjen för att skilja : 25 signalens likspänningskomponent, organ (3) för att koppia en andra signal (Vref, . S2) tili differensorganets (Cl) utgäng (P2) och organ (4, 5) för att generera nämnda andra signal (S2) pä basis av den första signalen (SI) före separeringsorganet (Cl), kännetecknat av att organen för att generera en andra signal (S2) innefattar ett , , högpassfilter (4) för att filtrera nämnda första signal (S 1). 30
» ; ·' 6. Kretsarrangemang enligt patentkrav 5, kännetecknat av att nämnda högpassfilter (4) har en lägsta gränsfrekvens som är högre än signallinjens lägsta ; ' : gränsfrekvens som bildas av nämnda separeringsorgan (Cl) tillsammans med signallinjens impedans. :;ϊ 35
'···’ 7. Kretsarrangemang enligt nägot av patentkraven 5-6, kännetecknat av att organen för att generera en andra signal (S2) innefattar en adderare (5) för att 13 112121 summera referensspänningen (Vref) till signalen (S3) som letts fran nämnda första signal (SI).
8. Kretsarrangemang enligt nägot av patentkraven 5-7, kännetecknat av att 5 organen för att generera en andra signal (S2) innefattar en operationsförstärkare (17a, 18a) och en styrbar halvledarkopplare (15, 16) kopplad till operationsförstärkarens utgäng.
9. Kretsarrangemang enligt nägot av patentkraven 5-7 , kännetecknat av att 10 nämnda organ (3) för att koppia den andra signalen (S2) innefattar en operationsförstärkare (17a, 18a), vars utgäng kan styras i högimpedansläge.
10. Kretsarrangemang enligt nägot av patentkraven 5-9, kännetecknat av att det innefattar organ för att generera och tillföra en styrpuls (DCN) till organen (3) för 15 att ansluta den andra signalen (S2) till separeringsorganens utgäng (P2) under en pä förhand bestämd tid.
11. Användning av ett förfarande enligt nägot av patentkraven 1-4 eller ett kretsarrangemang enligt nägot av patentkraven 5-10 i en 20 direktomvandlingsmottagare för att minska differensspänningen hos en signal pä basfrekvens.
·· 12. Användning av ett förfarande enligt nägot av patentkraven 1-4 eller ett kretsarrangemang enligt nägot av patentkraven 5-10 i mottagaren i en 25 mobilteleapparat. I · , ·.
13. Användning av ett förfarande enligt nägot av patentkraven 1-4 eller ett » * kretsarrangemang enligt nägot av patentkraven 5-10 i ett digitalt, tidsuppdelat .. . mobiltelesystem. • ·
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI960578A FI112131B (sv) | 1996-02-08 | 1996-02-08 | Förfarande och kretsanordning för att minska offsett-potential i en signal |
| AU16047/97A AU1604797A (en) | 1996-02-08 | 1997-02-06 | Method and circuit arrangement for reducing offset voltage of a signal |
| DE69733000T DE69733000T2 (de) | 1996-02-08 | 1997-02-06 | Verfahren und schaltung zur reduktion von offsetspannung eines signals |
| EP97902386A EP0875096B1 (en) | 1996-02-08 | 1997-02-06 | Method and circuit arrangement for reducing offset voltage of a signal |
| PCT/FI1997/000072 WO1997029551A1 (en) | 1996-02-08 | 1997-02-06 | Method and circuit arrangement for reducing offset voltage of a signal |
| US09/117,751 US6144243A (en) | 1996-02-08 | 1997-02-06 | Method and circuit arrangement for reducing offset voltage of a signal |
| JP52819497A JP3866290B2 (ja) | 1996-02-08 | 1997-02-06 | 信号のオフセット電圧を低減させる方法および回路装置 |
| CNB971936064A CN1175583C (zh) | 1996-02-08 | 1997-02-06 | 减小信号偏移电压的方法和电路配置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI960578 | 1996-02-08 | ||
| FI960578A FI112131B (sv) | 1996-02-08 | 1996-02-08 | Förfarande och kretsanordning för att minska offsett-potential i en signal |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI960578A0 FI960578A0 (sv) | 1996-02-08 |
| FI960578A FI960578A (sv) | 1997-08-09 |
| FI112131B true FI112131B (sv) | 2003-10-31 |
Family
ID=8545363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI960578A FI112131B (sv) | 1996-02-08 | 1996-02-08 | Förfarande och kretsanordning för att minska offsett-potential i en signal |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6144243A (sv) |
| EP (1) | EP0875096B1 (sv) |
| JP (1) | JP3866290B2 (sv) |
| CN (1) | CN1175583C (sv) |
| AU (1) | AU1604797A (sv) |
| DE (1) | DE69733000T2 (sv) |
| FI (1) | FI112131B (sv) |
| WO (1) | WO1997029551A1 (sv) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2366460A (en) * | 2000-08-24 | 2002-03-06 | Nokia Mobile Phones Ltd | DC compensation for a direct conversion radio receiver |
| GB2371931B (en) * | 2001-02-06 | 2004-10-20 | Nokia Mobile Phones Ltd | Processing received signals |
| DE10131676A1 (de) * | 2001-06-29 | 2003-01-16 | Infineon Technologies Ag | Empfängeranordnung mit Wechselstrom-Kopplung |
| KR100403814B1 (ko) * | 2001-08-13 | 2003-10-30 | 삼성전자주식회사 | 멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트컨버젼 수신기 |
| US6784751B2 (en) | 2001-09-18 | 2004-08-31 | Nokia Corporation | Method and apparatus providing resampling function in a modulus prescaler of a frequency source |
| DE60111056T2 (de) * | 2001-10-26 | 2006-05-04 | Stmicroelectronics N.V. | Direktmischempfänger für einem Kommunikationssystem mit nicht konstanter Hüllkurve |
| GB0130849D0 (en) * | 2001-12-22 | 2002-02-06 | Weatherford Lamb | Bore liner |
| JP3805258B2 (ja) | 2002-01-29 | 2006-08-02 | 松下電器産業株式会社 | ダイレクトコンバージョン受信機 |
| US6952123B2 (en) * | 2002-03-22 | 2005-10-04 | Rambus Inc. | System with dual rail regulated locked loop |
| US6759881B2 (en) | 2002-03-22 | 2004-07-06 | Rambus Inc. | System with phase jumping locked loop circuit |
| US7139542B2 (en) * | 2003-03-03 | 2006-11-21 | Nokia Corporation | Method and apparatus for compensating DC level in an adaptive radio receiver |
| GB2402008B (en) * | 2003-04-30 | 2006-09-06 | Synad Technologies Ltd | Method and apparatus for DC offset control |
| DE102004009038B4 (de) * | 2004-02-23 | 2005-12-29 | Zentrum Mikroelektronik Dresden Ag | Verfahren und Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen |
| EP1724937A1 (en) * | 2004-03-08 | 2006-11-22 | Matsushita Electric Industrial Co., Ltd. | Receiving circuit, and receiving apparatus and transmitting/receiving apparatus using the receiving circuit |
| US8036622B2 (en) * | 2005-09-28 | 2011-10-11 | Qualcomm, Incorporated | DC offset cancellation circuit for a receiver |
| GB0803710D0 (en) * | 2008-02-28 | 2008-04-09 | Nokia Corp | DC compensation |
| CN105893992A (zh) * | 2016-05-31 | 2016-08-24 | 京东方科技集团股份有限公司 | 指纹识别结构和方法、显示装置 |
| CN111970585B (zh) * | 2020-07-08 | 2022-07-15 | 武汉光迅科技股份有限公司 | 一种信号解调方法、装置、计算机存储介质及设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4514685A (en) * | 1981-07-27 | 1985-04-30 | Electric Power Research Institute, Inc. | Integrating circuit for use with Hall effect sensors having offset compensation means |
| GB2175473A (en) * | 1985-05-17 | 1986-11-26 | Philips Electronic Associated | D.c. block capacitor circuit |
| JPS62180603A (ja) * | 1986-02-03 | 1987-08-07 | Nec Corp | Ｓｃｆ用オフセツト補償回路 |
| US4829594A (en) * | 1986-09-23 | 1989-05-09 | Motorola, Inc. | Adaptive correction of DC error transients |
| GB2210744B (en) * | 1987-10-05 | 1992-01-29 | Marconi Instruments Ltd | Offset voltage nulling circuit |
| US5212826A (en) * | 1990-12-20 | 1993-05-18 | Motorola, Inc. | Apparatus and method of dc offset correction for a receiver |
| US5289059A (en) * | 1992-06-05 | 1994-02-22 | Nokia Mobile Phones, Ltd. | Switched capacitor decimator |
| DE69228816T2 (de) * | 1992-10-28 | 1999-08-19 | Alcatel | Offsetgleichspannungskorrektur für Direktmisch-TDMA-Empfänger |
| US5748681A (en) * | 1995-10-27 | 1998-05-05 | Lucent Technologies Inc | Offset correction for a homodyne radio |
| DE19628257C1 (de) * | 1996-07-12 | 1997-12-11 | Siemens Ag | Schaltungsanordnung zur Offset-Kompensation |
-
1996
- 1996-02-08 FI FI960578A patent/FI112131B/sv not_active IP Right Cessation
-
1997
- 1997-02-06 AU AU16047/97A patent/AU1604797A/en not_active Abandoned
- 1997-02-06 CN CNB971936064A patent/CN1175583C/zh not_active Expired - Lifetime
- 1997-02-06 US US09/117,751 patent/US6144243A/en not_active Expired - Lifetime
- 1997-02-06 WO PCT/FI1997/000072 patent/WO1997029551A1/en active IP Right Grant
- 1997-02-06 JP JP52819497A patent/JP3866290B2/ja not_active Expired - Fee Related
- 1997-02-06 EP EP97902386A patent/EP0875096B1/en not_active Expired - Lifetime
- 1997-02-06 DE DE69733000T patent/DE69733000T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FI960578A (sv) | 1997-08-09 |
| JP3866290B2 (ja) | 2007-01-10 |
| AU1604797A (en) | 1997-08-28 |
| CN1215511A (zh) | 1999-04-28 |
| DE69733000T2 (de) | 2006-03-02 |
| FI960578A0 (sv) | 1996-02-08 |
| DE69733000D1 (de) | 2005-05-19 |
| US6144243A (en) | 2000-11-07 |
| EP0875096A1 (en) | 1998-11-04 |
| EP0875096B1 (en) | 2005-04-13 |
| CN1175583C (zh) | 2004-11-10 |
| WO1997029551A1 (en) | 1997-08-14 |
| JP2000504187A (ja) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI112131B (sv) | Förfarande och kretsanordning för att minska offsett-potential i en signal | |
| EP0948128B1 (en) | DC offset cancellation in a quadrature receiver | |
| US5724653A (en) | Radio receiver with DC offset correction circuit | |
| US5613233A (en) | Apparatus with distortion cancelling feedback signal | |
| US6393070B1 (en) | Digital communication device and a mixer | |
| KR100466471B1 (ko) | 집적수신기 | |
| US6560449B1 (en) | Image-rejection I/Q demodulators | |
| EP0877476B1 (en) | Down conversion mixer | |
| US5507036A (en) | Apparatus with distortion cancelling feed forward signal | |
| US5867777A (en) | Variable-gain amplifier circuit, offset control method in variable-gain amplifier circuit, radio receiver with variable-gain amplifier circuit, and radio receiving method in radio receiver with variable-gain amplifier | |
| US6753727B2 (en) | Sequential DC offset correction for amplifier chain | |
| KR100297243B1 (ko) | 믹서회로를위한보정회로,보정회로를이용한더블슈퍼헤테로다인수신기,보정회로를이용한주파수스펙트럼변환회로 | |
| EP0977351A1 (en) | Method and apparatus for radio communication | |
| WO2000074252A1 (en) | Method and apparatus for receiving a signal | |
| JP2003509909A (ja) | 角度変調ｒｆ信号に対する位相補間受信機 | |
| US7787853B2 (en) | Method and device for the reduction of the DC component of a signal transposed into baseband, in particular in a receiver of the direct conversion type | |
| FI106328B (sv) | Förfarande och kretsanordning för att behandla en mottagen signal | |
| US6771945B1 (en) | Dynamic DC balancing of a direct conversion receiver and method | |
| JP3216597B2 (ja) | ダイレクトコンバージョン受信装置 | |
| US7043206B2 (en) | Fully integrated offset compensation feedback circuit | |
| CN212392875U (zh) | 一种带直流失调校正的直接变频接收机装置 | |
| EP1330023B1 (en) | Direct conversion receiver architecture | |
| KR20050073586A (ko) | 무선 수신기 및 ａｍ 억제와 ｄｃ-오프셋 제거를 위한 방법 | |
| JP4717309B2 (ja) | 多相受信機における改良、又は多相受信機に関する改良 | |
| US6608999B1 (en) | Communication signal receiver and an operating method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MA | Patent expired |