ES3051622T3 - Electronic transistors - Google Patents
Electronic transistorsInfo
- Publication number
- ES3051622T3 ES3051622T3 ES22737769T ES22737769T ES3051622T3 ES 3051622 T3 ES3051622 T3 ES 3051622T3 ES 22737769 T ES22737769 T ES 22737769T ES 22737769 T ES22737769 T ES 22737769T ES 3051622 T3 ES3051622 T3 ES 3051622T3
- Authority
- ES
- Spain
- Prior art keywords
- channel
- contact element
- electrolytic
- gate
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
La presente divulgación se refiere a un transistor electrónico que comprende un cuerpo con al menos una estructura electrolítica, un canal en contacto con dicha estructura, una compuerta en contacto con dicha estructura; al menos tres elementos de contacto configurados para conectarse a un circuito externo. Al menos uno de estos elementos, denominado elemento de contacto de compuerta, está separado de la estructura electrolítica mediante la compuerta, y los demás elementos de contacto, denominados elemento de contacto de fuente y elemento de contacto de drenaje, están interconectados y separados de la estructura electrolítica mediante el canal. La estructura electrolítica comprende una estructura electrolítica conductora de iones de oxígeno, siendo dicha estructura una estructura BiMEVOX, donde Bi es bismuto, ME es un metal, V es vanadio y OX es un óxido. (Traducción automática con Google Translate, sin valor legal)
Description
[0001] DESCRIPCIÓN
[0002] Transistores electrónicos
[0003] Esta solicitud reivindica la prioridad de la solicitud de patente europea 21382543.3 presentada el 18 de junio de 2021.
[0004] La presente divulgación se refiere a transistores electrónicos y a métodos para formar transistores electrónicos. ANTECEDENTES
[0005] Los transistores de efecto de campo metal-óxido-semiconductor (MOSFET) se utilizan ampliamente en la industria electrónica y de la informática. Los semiconductores complementarios de óxido metálico (CMOS) son un tipo de MOSFET que utiliza pares complementarios y simétricos de MOSFET de tipo p y tipo n para funciones lógicas. El CMOS se utiliza para construir circuitos integrados que comprenden procesadores, microprocesadores, microcontroladores, chips de memoria (por ejemplo, CMOS BIOS) y otros circuitos lógicos digitales. Estos circuitos integrados basados en la tecnología CMOS se utilizan ampliamente en la electrónica informática. A medida que se reduce el tamaño (en nm) de los transistores CMOS, mejora el rendimiento informático.
[0006] Además, el rendimiento informático actual se basa en la arquitectura Von Neumann y utiliza enfoques de procesamiento de información discretos y/o almacenamiento jerárquico. Es ideal para resolver problemas computacionales complejos, pero limita la eficiencia del rendimiento computacional debido al cuello de botella de Von Neumann.
[0007] Con ese fin, se ha desarrollado la computación neuromórfica para reproducir la funcionalidad del cerebro humano como alternativa al enfoque de Von Neumann. Este enfoque ofrece una computación masivamente paralela y distribuida que combina el procesamiento y la memoria con un consumo de energía muy bajo.
[0008] Al alcanzar los límites de escalabilidad del CMOS, es necesario desarrollar otros dispositivos y tecnologías informáticos para superar las limitaciones de bajo voltaje, baja potencia y alto rendimiento del CMOS.
[0009] Como resultado, se han desarrollado transistores con puerta electrolítica (EGT). La puerta electrolítica ofrece ventajas significativas para la realización de dispositivos/arquitecturas neuromórficos, incluyendo el funcionamiento con voltaje ultrabajo y la capacidad de formar redes interconectadas en paralelo.
[0010] Además, se han desarrollado dispositivos de tres terminales que utilizan un transistor con puerta electrolítica para controlar la resistencia y/o la conductancia de un canal mediante la inyección o extracción de iones (por ejemplo, H+, Ag+, Li+, Cu2+, O2') que se activa mediante un voltaje aplicado al electrodo de puerta, donde el electrolito (por ejemplo, sólido o líquido), en contacto con la puerta y el canal, conduce los iones. Modificando la resistencia y/o la conductancia del canal que entra en contacto con un electrodo de drenaje con un electrodo de fuente, se puede obtener un conmutador. Sin embargo, la conmutación de estos dispositivos puede ser lenta y/o carecer de conmutación multinivel reversible.
[0011] No obstante, los EGT y/o los dispositivos de tres terminales que utilizan EGT son difíciles de integrar con dispositivos de estado sólido (por ejemplo, dispositivos basados en CMOS). Los EGT y/o los dispositivos de tres terminales son sensibles a la temperatura y/o inestables en condiciones de humedad. En el caso de los conductores de ion litio, los materiales descritos presentan una estabilidad deficiente en la atmósfera ambiental y los problemas de autodescarga dificultan su implementación real en EGT. En el caso de los EGT basados en conductores de oxígeno, la falta de espacio y/o la baja temperatura de los conductores iónicos de óxido obligan a operar a temperaturas elevadas inviables (por ejemplo, por encima de 200 °C).
[0012] Además, estos dispositivos tienen una compatibilidad deficiente o nula con los procesos de fabricación de microelectrónica convencionales (por ejemplo, los procesos de fabricación CMOS). Los procesos de fabricación CMOS permiten la escalabilidad y métodos de fabricación bien conocidos. Por lo tanto, se necesitan EGT compatibles con el proceso de fabricación CMOS.
[0013] El documento US 2008 149 911 A1 se refiere a una celda de memoria de resistencia programable, un método de fabricación y un dispositivo de memoria no volátil que incorpora dicha celda de memoria.
[0014] Los documentos US 2018/358552 A1, US 2009/122465 A1, US 10 497 866 B1 y KIDA T ET AL: «Sensor de electrolito sólido BiCuVOx de tipo planar para la detección de compuestos orgánicos volátiles» se refieren a dispositivos con un electrolito.
[0015] Los ejemplos de la presente divulgación pretenden reducir, al menos parcialmente, uno o varios de los problemas mencionados anteriormente.
[0016] SUMARIO
[0017] Según un primer aspecto, se proporciona un transistor electrónico. El transistor puede comprender un cuerpo. El cuerpo puede comprender al menos una estructura electrolítica; un canal dispuesto en contacto con la estructura electrolítica; una puerta dispuesta en contacto con la estructura electrolítica. El transistor puede comprender al menos tres elementos de contacto configurados para conectarse a un circuito externo. Al menos uno de los elementos de contacto, denominado elemento de contacto de puerta, puede estar separado de la estructura electrolítica por medio de la puerta. Los otros elementos de contacto, denominados «elemento de contacto de fuente» y «elemento de contacto de drenaje», pueden estar interconectados por medio del canal y pueden estar separados de la estructura electrolítica también por medio del canal. La estructura electrolítica puede comprender una estructura electrolítica conductora de ion oxígeno. La estructura electrolítica conductora de ion oxígeno puede comprender una estructura BiMEVOX, donde Bi es bismuto, ME es un metal, V es vanadio y OX es un óxido.
[0018] La estructura BiMEVOX utilizada como estructura electrolítica proporciona algunas ventajas al transistor electrónico, tales como estabilidad (la estructura BiMEVOX, como estructura de óxido, puede utilizarse para ampliar la ventana de potencial redox y, por lo tanto, ampliar el rango de tensión de la puerta debido a la excelente estabilidad bajo una gran aplicación de polarización de corriente continua), independencia de las condiciones externas (por ejemplo, humedad, etc.), ya que los iones óxido migran a través de un mecanismo de vacantes o un mecanismo intersticial, ambos mecanismos de conducción masiva que no requieren absorción superficial; mejora de la compatibilidad de fabricación (compatible con la tecnología microelectrónica mayoritaria) o su rendimiento a bajas temperaturas (por ejemplo, temperatura de funcionamiento a temperatura ambiente). De esta manera, la estructura BiMEVOX proporciona las ventajas de los óxidos, al tiempo que permite el funcionamiento a temperatura ambiente.
[0019] Esta última característica abre la puerta a una gama completamente nueva de aplicaciones en el sector microelectrónico, tal como la computación neuromórfica y la computación estocástica. En este transistor electrónico, se aplica una polarización de puerta a través del electrolito a temperatura ambiente (estructura BiMEVOX) para cambiar la estequiometría del oxígeno del canal bombeando iones de oxígeno a través de él. De este modo, el voltaje de la puerta «programa» la conductancia del canal que, en ausencia de polarización de la puerta, permanece inalterada durante mucho tiempo (~años), dando lugar a un transistor multistado no volátil. Además, el transistor electrónico es compatible con las tecnologías de microfabricación.
[0020] En resumen, las principales características distintivas de dichos transistores electrónicos en comparación con los EGT existentes son:
[0021] - se basa totalmente en conductores de iones de óxido que funcionan a una temperatura inferior a 200 °C, tal como la temperatura ambiente, lo que lo hace insensible a la temperatura (al menos hasta 200 °C) y estable bajo humedad;
[0022] - compatiblilidad con la industria de los semiconductores;
[0023] - menor voltaje y potencia necesarios, y mayor rendimiento en comparación con la tecnología CMOS actual.
[0024] En algunos ejemplos, la estructura BiMEVOX puede configurarse para funcionar a una temperatura entre 0 °C y 200 °C, por ejemplo, a temperatura ambiente.
[0025] En algunos ejemplos, el metal ME puede seleccionarse de entre al menos uno de los siguientes:
[0026] - Cobre (BiCuVOX);
[0027] - Cobalto (BiCoVOX);
[0028] - Níquel (BiNiVOX);
[0029] - Magnesio (BiMgVOX).
[0030] Por ejemplo, el BiCuVOX puede proponerse debido a su rendimiento a bajas temperaturas (es decir, entre 0 °C y 200 °C).
[0031] En los ejemplos, la estequiometría de la estructura BiMEVOX es BÍ4V2-<x>ME<x>O<h>-<b>, donde 0<x<1 y 0<8<1, por ejemplo, BÍ4Vi ,8Cuq,2Oiq,7.
[0032] En algunos ejemplos, el espesor de la estructura BiMEVOX puede estar entre 1 nm y 1 mm.
[0033] Según algunos ejemplos, el canal puede comprender un óxido conductor mixto iónico y electrónico (MIEC) configurado para variar su contenido de oxígeno, lo que supone una variación consecuente en su conductividad electrónica.
[0034] En algunos ejemplos, la puerta puede comprender un óxido conductor mixto iónico y electrónico (MIEC) configurado para variar su contenido de oxígeno, lo que supone una variación consecuente en su conductividad electrónica. En ambos casos, el óxido conductor mixto iónico y electrónico (MIEC) puede seleccionarse entre al menos uno de los siguientes:
[0035] - un óxido de fluorita;
[0036] - un óxido de perovskita;
[0037] - una estructura derivada de la perovskita.
[0038] En algunos ejemplos, el óxido de fluorita puede comprender ceria dopada con tierras raras (Re), tal como Ce1-x Rex O2-8, seleccionando Re de entre al menos uno de los siguientes: Sm, Gd, Y, Pr, La.
[0039] En algunos ejemplos, el óxido de perovskita puede comprender La-i* Sr-i-x Tm O3-5, seleccionándose el metal de transición (Tm) de entre al menos uno de los siguientes: Ti, V, Cr, Mn, Fe, Co, Cu, Ni, y 0<x<1, por ejemplo, el óxido de perovskita puede comprender un MIEC Lao5 Sro5 FeO3-s(LSF), donde 0<8<0,5.
[0040] Según algunos ejemplos, la estructura derivada de la perovskita puede comprender una fase Ruddlesden-Popper La-i-x Srx T1T1O4+5, siendo Tm un metal de transición seleccionado de entre al menos uno de los siguientes: Mn, Cu, Ni y 0<x<1.
[0041] En los ejemplos, el grosor del canal está entre 1 nm y 1 mm.
[0042] En los ejemplos, el grosor de la puerta está entre 1 nm y 1 mm.
[0043] En algunos ejemplos, el material de cada uno de los al menos tres elementos de contacto puede seleccionarse de entre al menos uno de los siguientes:
[0044] - un material metálico;
[0045] - un material polimérico eléctricamente conductor;
[0046] - un material cerámico eléctricamente conductor.
[0047] El material de los elementos de contacto puede ser de alta conductividad eléctrica, por ejemplo, con una conductividad superior a 103 S/cm.
[0048] En los ejemplos, el material metálico puede seleccionarse de entre al menos uno de los siguientes: oro (Au); níquel (Ni); cobre (Cu); platino (Pt); paladio (Pd); cualquier combinación de los mismos.
[0049] Según algunos ejemplos, el espesor de cualquiera de los al menos tres elementos de contacto puede estar entre 1 nm y 1 mm.
[0050] En algunos ejemplos, el transistor puede comprender además una semilla entre el elemento de contacto de la puerta y la puerta y/o entre al menos uno de los elementos de contacto de la fuente y el drenaje, y el canal. La semilla puede ser necesaria para mejorar la adherencia entre un elemento de contacto y el canal. La semilla puede ser del mismo tamaño o similar al del elemento de contacto, ocupando solo la superficie del elemento de contacto.
[0051] Según otro aspecto, se proporciona un método para formar un transistor electrónico. El método puede comprender: - depositar un canal;
[0052] - formar un primer elemento de contacto, denominado elemento de contacto de fuente, y un segundo elemento de contacto, denominado elemento de contacto de drenaje, sobre el canal;
[0053] - depositar una estructura electrolítica, en la que la estructura electrolítica comprende una estructura BiMEVOX, donde Bi es bismuto, ME es un metal, V es vanadio y OX es un óxido;
[0054] - depositar una puerta sobre la estructura electrolítica;
[0055] - formar al menos un tercer elemento de contacto, denominado elemento de contacto de puerta, sobre la puerta.
[0056] Es importante señalar que los pasos descritos del método pueden ejecutarse en cualquier orden adecuado para formar un transistor electrónico.
[0057] En algunos ejemplos, depositar el canal y depositar la puerta pueden comprender depositar el canal y la puerta en el mismo lado de la estructura electrolítica depositada, estando el canal y la puerta en contacto con la estructura electrolítica. De esta manera, se obtiene una configuración en plano de un transistor electrónico.
[0058] En algunos ejemplos, depositar la estructura electrolítica puede comprender depositar la estructura electrolítica en el lado del canal depositado que es opuesto al lado del canal depositado en el que se forman el primer elemento de contacto y el segundo elemento de contacto, estando el canal en contacto con la capa electrolítica. Además, depositar la puerta sobre la estructura electrolítica puede comprender depositar la puerta sobre el lado de la estructura electrolítica que se encuentra opuesto al lado en el que la estructura electrolítica está en contacto con el canal, estando la puerta en contacto con la estructura electrolítica. En este caso, se obtiene una configuración fuera del plano de un transistor electrónico.
[0059] En algunos ejemplos, el método puede comprender además depositar una semilla sobre el canal antes de formar el primer elemento de contacto y/o el segundo elemento de contacto, estando la semilla entre el canal y el primer elemento de contacto y/o el canal y el segundo elemento de contacto. Uno de los primeros y segundos elementos de contacto o ambos pueden comprender la semilla. La semilla puede ser necesaria para mejorar la adherencia entre un elemento de contacto y el canal. La semilla puede ser del mismo tamaño o similar al del elemento de contacto, ocupando solo la superficie del elemento de contacto.
[0060] En algunos ejemplos, el método puede comprender además depositar una semilla sobre la puerta antes de formar el tercer elemento de contacto, estando la semilla entre la puerta y el tercer elemento de contacto. La semilla mejora la adherencia entre el tercer elemento de contacto y la puerta. La semilla puede ser del mismo tamaño o de un tamaño similar al del tercer elemento de contacto, ocupando solo la superficie del tercer elemento de contacto.
[0061] Según otro aspecto, se proporciona un método para formar un transistor electrónico. El método puede comprender: - depositar una estructura electrolítica, en la que la estructura electrolítica comprende una estructura BiMEVOX, donde Bi es bismuto, ME es un metal, V es vanadio y OX es un óxido;
[0062] - depositar un canal sobre la estructura electrolítica depositada;
[0063] - depositar una puerta sobre la estructura electrolítica en el mismo lado de la estructura electrolítica en el que se deposita el canal;
[0064] - formar un primer elemento de contacto, denominado elemento de contacto de fuente, y un segundo elemento de contacto, denominado elemento de contacto de drenaje, sobre el canal;
[0065] - formar al menos un tercer elemento de contacto, denominado elemento de contacto de puerta, sobre la puerta.
[0066] De esta manera, se obtiene una configuración en plano de un transistor electrónico.
[0067] Según otro aspecto más, se proporciona un método para formar un transistor electrónico. El método puede comprender:
[0068] - depositar un canal;
[0069] - formar un primer elemento de contacto, denominado elemento de contacto de fuente, y un segundo elemento de contacto, denominado elemento de contacto de drenaje, sobre el canal;
[0070] - depositar una estructura electrolítica sobre el canal, en la que la estructura electrolítica comprende una estructura BiMEVOX, donde Bi es bismuto, ME es un metal, V es vanadio y OX es un óxido;
[0071] - depositar una puerta sobre la estructura electrolítica;
[0072] - formar al menos un tercer elemento de contacto, denominado elemento de contacto de puerta, sobre la puerta.
[0073] De esta manera, se obtiene una configuración fuera del plano de un transistor electrónico.
[0074] El término «estructura» puede entenderse como un patrón espacial a lo largo de tres direcciones diferentes (es decir, x, y, z) de un espacio tridimensional que puede ser cualquier disposición espacial adecuada, como, por ejemplo, una capa, una oblea, un cubo, un cono, un cilindro, un disco, un prisma hexagonal, un prisma triangular, un prisma pentagonal, un tetraedro, un octaedro, una esfera y cualquier combinación de los mismos.
[0075] El término «medio externo» puede utilizarse para referirse al entorno del transistor electrónico, por ejemplo, el entorno externo y las condiciones del entorno externo.
[0076] Las condiciones del entorno externo pueden comprender presiones parciales de gases (por ejemplo, presión parcial de oxígeno); condiciones de humedad; y temperatura.
[0077] El término «oxígeno» puede utilizarse para referirse a cualquier alótropo del oxígeno, por ejemplo, Oí, O2, O3. Por lo tanto, el término «iones de oxígeno» puede utilizarse para referirse a cualquier ion de cualquier alótropo del oxígeno, por ejemplo, O-, O2-.
[0078] BREVE DESCRIPCIÓN DE LOS DIBUJOS
[0079] A continuación se describen ejemplos no limitativos de la presente divulgación, con referencia a los dibujos adjuntos, en los que:
[0080] Las figuras 1a y 1b muestran respectivamente un ejemplo de un transistor electrónico en una configuración en el plano y fuera del plano según la presente divulgación;
[0081] La figura 2 ilustra un diagrama de flujo para operar las operaciones de conmutación del transistor electrónico según un ejemplo de la presente divulgación;
[0082] La figura 3 ilustra un diagrama de flujo de un método para formar un transistor electrónico según un ejemplo de la presente divulgación.
[0083] DESCRIPCIÓN DETALLADA DE LOS EJEMPLOS
[0084] En estas figuras se han utilizado los mismos signos de referencia para designar elementos coincidentes.
[0085] Las figuras 1a y 1b muestran, respectivamente, un ejemplo de un transistor electrónico en una configuración en el plano (fig. 1a) y fuera del plano (fig. 1b) según la presente divulgación.
[0086] El transistor electrónico 100 es un dispositivo de tres terminales que puede ser un transistor con puerta electrolítica (EGT). Los transistores con puerta electrolítica pueden ofrecer ventajas significativas para la realización de dispositivos/arquitecturas neuromórficos, incluyendo el funcionamiento a voltaje ultrabajo y la capacidad de formar redes interconectadas en paralelo.
[0087] Un transistor electrónico puede configurarse como un conmutador (es decir, operaciones de conmutación que comprenden dos estados diferentes que pueden conmutarse) o como un amplificador (es decir, cuando una señal de entrada es amplificada por el transistor electrónico y se obtiene una señal de salida amplificada).
[0088] En la figura 1a, la parte superior de una estructura electrolítica 112 puede entrar en contacto con un canal 114 en un extremo 115 de la estructura electrolítica 112. De manera similar, en la figura 1b, la parte inferior de una estructura electrolítica 112 puede entrar en contacto con un canal 114.
[0089] En las figuras 1a y 1b, la estructura electrolítica 112 es una estructura electrolítica conductora de iones de oxígeno. La estructura electrolítica conductora de iones de oxígeno puede ser sólida o líquida. En este ejemplo, la estructura electrolítica 112 es una estructura electrolítica conductora de iones de oxígeno sólida y puede tener un espesor comprendido entre 1 nm y 1 mm, concretamente un espesor de la estructura electrolítica conductora de iones puede estar comprendido entre 2o nm y 5 pm.
[0090] En algunos ejemplos, la estructura electrolítica 112 puede comprender una estructura BiMeVOX, donde Bi es bismuto, Me es un metal, V es vanadio y OX es un óxido. Cabe señalar que la estructura BiMeVOX es una estructura electrolítica conductora de iones sólida.
[0091] La estructura BiMeVOX tiene una estructura aurivillius en capas que comprende capas alternas de [Bi2 O2 ]2+ y perovskita [VO]2- dopada con metal de transición. La estructura BiMeVOX puede utilizarse para el transporte de iones (por ejemplo, O2-) desde una estructura donante de iones (es decir, una estructura que puede donar iones) a una estructura receptora de iones (es decir, una estructura que puede aceptar iones). El aumento de las vacantes de oxígeno desordenadas en las capas de perovskita [VO]2- puede mejorar la movilidad de los iones (por ejemplo, O2-). Además, la movilidad de los iones (por ejemplo, O2-) puede maximizarse cuando se estabiliza la fase<y>tetragonal de la estructura BiMeVOX. La fase<y>tetragonal puede alcanzarse a temperaturas de trabajo superiores a 550 °C. Por lo tanto, se puede obtener una estructura de electrolito conductor de iones con una conductividad iónica mejorada (por ejemplo, O2-).
[0092] Además, la fase y tetragonal de la estructura BiMeVOX puede estabilizarse a temperaturas de trabajo más bajas (es decir, por debajo de 550 °C) dopando el vanadio con diferentes metales (es decir, mediante sustituciones catiónicas en las posiciones del vanadio). Por lo tanto, la estructura BiMeVOX puede funcionar a una temperatura entre 0 °C y 200 °C, y más específicamente a temperatura ambiente (es decir, 20 °C - 25 °C).
[0093] El metal Me de la estructura BiMeVOX puede seleccionarse entre al menos uno de los siguientes metales: cobre (formando una estructura BiCuVOX); cobalto (formando una estructura BiCoVOX); níquel (formando una estructura BiNiVOX); o magnesio (formando una estructura BiMgVOX). Se pueden utilizar otros metales.
[0094] Además, la estequiometría de la estructura BiMeVOX puede ser Bi4 V2-X Mx O11-5 donde x está comprendido entre 0 < x< 1 y/o 8 está comprendido entre 0 < 8 < 1. Concretamente, a modo de ejemplo, la estequiometría de la estructura BiMeVOX puede ser Bi4 Vi ,8 Cuo,2010,7.
[0095] En algunos ejemplos, la estructura electrolítica 112 puede depositarse mediante métodos convencionales de síntesis y deposición, tales como la deposición física en fase vapor (PVD), por ejemplo, la deposición por arco catódico, la deposición física en fase vapor por haz de electrones, la sublimación en espacio cerrado, la deposición por láser pulsado; evaporación térmica; evaporación por haz de electrones; pulverización, por ejemplo, pulverización por diodo, pulverización por diodo RF, pulverización por triodo, pulverización por magnetrón, pulverización reactiva o pulverización por haz de iones; deposición asistida por iones; deposición química en fase vapor (CVD); recubrimientos sol-gel; o deposición de capas atómicas (ALD).
[0096] En particular, la estructura electrolítica 112 puede depositarse mediante deposición por láser pulsado. En este ejemplo (es decir, deposición por láser pulsado), la estructura electrolítica 112 puede depositarse sobre un sustrato, por ejemplo, silicio, cristal de titanato de estroncio SrTi03, polímeros, metales o cerámicas. Alternativamente, el sustrato puede comprender una capa de cristal de titanato de estroncio SrTi03 con una capa de silicio subyacente. Además, el sustrato puede ser un sustrato sustancialmente plano y/o compatible con la fabricación microelectrónica. El espesor del sustrato puede estar entre 50 nm y 1000 pm, específicamente el espesor del sustrato puede estar entre 100 nm y 300 nm.
[0097] Además, una estructura BiMeVOX como Bi4 V2-X Mx O11-8 (donde x está comprendido entre 0 < x< 1 y/o 8 está comprendido entre 0 < 8 < 1), específicamente una estructura BiMeVOX como Bi4 V18 Cu0,2010,7, puede crecer epitaxialmente sobre sustratos orientados (001).
[0098] Por un lado, la estructura BiMeVOX puede presentar una anisotropía en la conducción de iones de oxígeno. La estructura BiMeVOX puede proporcionar una primera conducción de iones de oxígeno a lo largo de los ejes principales en el plano [010] y [100].
[0099] Por otro lado, la estructura BiMeVOX a lo largo del eje [001] puede proporcionar una segunda conducción de iones de oxígeno que es varios órdenes de magnitud inferior a la primera conducción de iones de oxígeno. Como resultado, la conductividad de los iones de oxígeno a lo largo del eje [001] es inferior a la conductividad de los iones de oxígeno a lo largo del eje principal en el plano [010] y [100].
[0100] Por lo tanto, la deposición de estructuras BiMeVOX orientadas (001) puede permitir promover la migración de vacantes de oxígeno y/o la conducción de iones de oxígeno desde el canal 114 a una puerta 116; y/o desde la puerta 116 al canal 114.
[0101] Además, los sustratos pueden seleccionarse en función de sus parámetros de red para que coincidan con el parámetro de red de la estructura BiMeVOX, lo que puede permitir un crecimiento epitaxial de la estructura BiMeVOX. En consecuencia, las estructuras BiMeVOX pueden crecer epitaxialmente sobre un sustrato mediante deposición por láser pulsado con una presión de deposición que puede estar entre 0,0067 mbar y 0,267 mbar, concretamente la presión de deposición puede ser de 0,267 mbar.
[0102] En consecuencia, se pueden obtener estructuras electrolíticas conductoras de iones, que pueden ser estables a temperaturas entre 0 °C y 200 °C, y más específicamente a temperatura ambiente (es decir, 20 °C - 25 °C). Además, las estructuras electrolíticas conductoras de iones pueden ser compatibles con los procesos de fabricación CMOS. Como se ha mencionado anteriormente, la estructura electrolítica 112 puede entrar en contacto con el canal 114. El canal 114 puede comprender una capa de óxido conductor mixto iónico y electrónico (MIEC). Las capas MIEC pueden seleccionarse entre al menos una de las siguientes: óxidos de fluorita, por ejemplo, ceria dopada con tierras raras (Re) Ce1_xRexO2-5 con tierras raras (Re) tales como samario (Sm), gadolinio (Gd), itrio (Y), praseodimio (Pr), lantano (La); óxidos de perovskita La1-xSr1-xTmO3-5 con metal de transición Tm, tales como titanio (Ti), vanadio (V), cromo (Cr), manganeso (Mn), hierro (Fe), cobalto (Co), cobre (Cu), níquel (Ni), donde x puede estar comprendido entre 0 < x< 1; o estructuras derivadas de perovskita, como la fase Ruddlesden-Popper, por ejemplo, La1-xSrxTmO4+s con metal de transición Tm, como manganeso (Mn), cobre (Cu), níquel (Ni), donde x puede estar comprendido entre 0 < x< 1. Concretamente, el canal 114 puede ser un óxido de perovskita con la estequiometría La0.5Sr0.5FeO3-5 (LSF), donde 8 puede estar comprendido entre 0 < 8 < 0,5. Alternativamente, las capas MIEC pueden tener una estructura ABO3.
[0103] Además, el canal 114 puede tener un espesor comprendido entre 1 nm y 1 mm, concretamente, el espesor del canal 114 puede estar entre 20 nm y 5 pm.
[0104] En algunos ejemplos, el canal 114 puede depositarse mediante métodos convencionales de síntesis y deposición, tales como deposición física en fase vapor (PVD), por ejemplo, deposición por arco catódico, deposición física en fase vapor por haz de electrones, sublimación en espacio cerrado, deposición por láser pulsado; evaporación térmica; evaporación por haz de electrones; pulverización, por ejemplo, pulverización por diodo, pulverización por diodo RF, pulverización por triodo, pulverización por magnetrón, pulverización reactiva o pulverización por haz de iones; deposición asistida por iones; deposición química en fase vapor (CVD); recubrimientos sol-gel; o deposición de capas atómicas (ALD).
[0105] Tal como se describirá más adelante en la figura 2, el contenido de oxígeno del canal 114 puede variar, lo que disminuye o aumenta la conductividad electrónica del canal, de modo que el canal puede ser un aislante o un conductor en función de su contenido de oxígeno. Por lo tanto, el canal 114 puede ser una estructura donante de iones (es decir, una estructura que puede donar iones) o una estructura receptora de iones (es decir, una estructura que puede aceptar iones).
[0106] Siguiendo el ejemplo, en la figura 1a, la parte superior de la estructura electrolítica 112 puede entrar en contacto con la puerta 116 en un segundo extremo 117 de la estructura electrolítica 112. De manera similar, en la figura 1b, la parte superior de la estructura electrolítica 112 puede entrar en contacto con la puerta 116. La puerta 116 puede comprender una capa de óxido conductor mixto iónico y electrónico (MIEC). Las capas MIEC pueden seleccionarse entre al menos una de las siguientes: óxidos de fluorita, por ejemplo, ceria dopada con tierras raras (Re) Ce-i_xRexO2-5 con tierras raras (Re) como samario (Sm), gadolinio (Gd), itrio (Y), praseodimio (Pr), lantano (La); óxidos de perovskitas La1-xSr-i-xTmO3-5 con metal de transición Tm tal como titanio (Ti), vanadio (V), cromo (Cr), manganeso (Mn), hierro (Fe), cobalto (Co), cobre (Cu), níquel (Ni), donde x puede estar comprendido entre 0 < x< 1; o estructuras derivadas de perovskita, como la fase Ruddlesden-Popper, por ejemplo, La-i-xSrxTmO4+5 con metal de transición Tm, como manganeso (Mn), cobre (Cu), níquel (Ni), donde x puede estar comprendido entre 0 < x< 1. Concretamente, la puerta 116 puede ser un óxido de perovskita La1-xSr-i-xTmO3-5 con la estequiometría La0.5Sr0.5FeO3-5 (LSF), donde 5 puede estar comprendido entre 0 < 5 < 0,5. Alternativamente, las capas MIEC pueden tener una estructura ABO3.
[0107] Además, la puerta 116 puede tener un espesor comprendido entre 1 nm y 1 mm, concretamente, el espesor de la puerta 116 puede estar entre 20 nm y 5 pm.
[0108] En algunos ejemplos, la puerta 116 puede depositarse mediante métodos convencionales de síntesis y deposición, tales como la deposición física en fase vapor (PVD), por ejemplo, la deposición por arco catódico, la deposición física en fase vapor por haz de electrones, la sublimación en espacio cerrado, la deposición por láser pulsado; evaporación térmica; evaporación por haz de electrones; pulverización, por ejemplo, pulverización por diodo, pulverización por diodo RF, pulverización por triodo, pulverización por magnetrón, pulverización reactiva o pulverización por haz de iones; deposición asistida por iones; deposición química en fase vapor (CVD); recubrimientos sol-gel; o deposición de capas atómicas (ALD).
[0109] Tal como se describirá más adelante en la figura 2, el contenido de oxígeno de la puerta 116 puede variar, lo que disminuye o aumenta la conductividad electrónica del canal, de modo que el canal puede ser un aislante o un conductor en función de su contenido de oxígeno. Por lo tanto, la puerta 116 puede ser una estructura donante de iones (es decir, una estructura que puede donar iones) o una estructura receptora de iones (es decir, una estructura que puede aceptar iones).
[0110] En resumen, el transistor electrónico 100 ilustrado en la figura 1a y/o la figura 1b es un dispositivo de tres terminales que puede ser un transistor con puerta electrolítica (EGT) y puede incluir un cuerpo 110 que comprende la estructura electrolítica 112, el canal 114 y la puerta 116. Además, dependiendo de la orientación y/o posición del canal 114 y la puerta 116 con respecto a la estructura electrolítica 112, se pueden obtener dos configuraciones diferentes del transistor electrónico 100.
[0111] Por lo tanto, la figura 1a puede representar una configuración en el plano del transistor electrónico 100. En este ejemplo (es decir, la figura 1a), el transporte de iones (por ejemplo, O2-) puede bombearse o transportarse a través de la estructura electrolítica 112, donde el canal 114 y la puerta 116 pueden estar en el mismo lado (por ejemplo, ambos en la parte superior o ambos en la parte inferior) de la estructura electrolítica 112. Alternativamente, la figura 1b puede representar una configuración fuera del plano del transistor electrónico 100. En este ejemplo (es decir, la figura 1b), el transporte de iones (por ejemplo, O2-) puede bombearse o transportarse a través de la estructura electrolítica 112, donde el canal 114 y la puerta 116 pueden estar en lados opuestos (por ejemplo, en la parte superior y en la parte inferior) de la estructura electrolítica 112.
[0112] De nuevo en la figura 1a y la figura 1b, el transistor electrónico 100 puede comprender además tres elementos de contacto. Un elemento de contacto de puerta 122 puede estar en la parte superior de la estructura electrolítica 112. Por lo tanto, el elemento de contacto de puerta 122 puede estar separado de la estructura electrolítica 112 por medio de la puerta 116. De manera similar, un elemento de contacto de fuente 124 y un elemento de contacto de drenaje 126 pueden estar en los extremos opuestos del canal 114. Por lo tanto, el elemento de contacto de fuente 124 y el elemento de contacto de drenaje 126 pueden estar separados de la estructura electrolítica 112 por medio del canal 114.
[0113] En algunos ejemplos, se puede proporcionar una semilla entre la puerta 116 y el elemento de contacto de puerta 122; y/o entre el canal 114 y el elemento de contacto de fuente 124; y/o entre el canal 114 y el elemento de contacto de drenaje 126. La semilla puede mejorar la adhesión de los elementos de contacto (es decir, el elemento de contacto de puerta 122, el elemento de contacto de fuente 124 y el elemento de contacto de drenaje 126).
[0114] Cabe señalar que la adhesión puede referirse a la atracción molecular que mantiene unidas las superficies de dos sustancias diferentes.
[0115] La semilla puede ser de un material adecuado para mejorar la adhesión de los elementos de contacto, como metales, por ejemplo, cobre (Cu), oro (Au), paladio (Pd) o cualquier combinación de los mismos.
[0116] Los elementos de contacto (es decir, el elemento de contacto de puerta 122, el elemento de contacto de fuente 124 y el elemento de contacto de drenaje 126) pueden ser de un material adecuado para conducir cargas eléctricas (por ejemplo, un material con una conductividad eléctrica superior a 103 S/cm), tal como metales, por ejemplo, platino (Pt), oro (Au), níquel (Ni), cobre (Cu), paladio (Pd) o cualquier combinación de los mismos; polímeros eléctricamente conductores; o cerámicas eléctricamente conductoras.
[0117] Además, los elementos de contacto pueden tener un espesor comprendido entre 1 nm y 1 mm. Más concretamente, el espesor de los elementos de contacto puede estar entre 20 nm y 5 pm. No es necesario que todos los elementos de contacto tengan el mismo espesor.
[0118] Los elementos de contacto y/o la semilla pueden depositarse mediante métodos convencionales de síntesis y deposición, tales como deposición física en fase vapor PVD (por ejemplo, deposición por arco catódico, deposición física en fase vapor por haz de electrones, sublimación en espacio cerrado, deposición por láser pulsado); evaporación térmica; evaporación por haz de electrones; pulverización (por ejemplo, pulverización por diodo, pulverización por diodo RF, pulverización por triodo, pulverización por magnetrón, pulverización reactiva o pulverización por haz de iones); deposición asistida por iones; deposición química en fase vapor (CVD); recubrimientos sol-gel; o deposición de capas atómicas (<a>L<d>).
[0119] Además, el elemento de contacto de fuente 124 y el elemento de contacto de drenaje 126 pueden establecer contacto eléctrico con el canal 114. De manera similar, el elemento de contacto de puerta 122 puede establecer contacto eléctrico con la puerta 116.
[0120] En algunos ejemplos, se puede configurar una capa de recubrimiento sobre el canal 114 y/o la puerta 116.
[0121] En algunos de estos ejemplos, la capa de recubrimiento puede estar configurada para estar adicionalmente sobre la estructura electrolítica 112, y/o el elemento de contacto de puerta 122; y/o el elemento de contacto de fuente 124; y/o el elemento de contacto de drenaje 126.
[0122] En estos ejemplos, la capa de recubrimiento puede ser de un material adecuado para aislar los iones de oxígeno, por ejemplo, alúmina Al2Ü3 u óxido de magnesio MgO. Como resultado, la capa de recubrimiento puede impedir la fuga de iones de oxígeno del transistor electrónico 100 (por ejemplo, del canal 114, de la puerta 116) a un medio externo; y/o la inclusión de oxígeno del medio externo al transistor electrónico 100 (por ejemplo, al canal 114, a la puerta 116).
[0123] Además, la capa de recubrimiento puede tener un espesor comprendido entre 1 nm y 500 nm, concretamente entre 1 nm y 100 nm.
[0124] La capa de recubrimiento puede depositarse mediante métodos convencionales de síntesis y deposición, tales como deposición física en fase vapor PVD (por ejemplo, deposición por arco catódico, deposición física en fase vapor por haz de electrones, sublimación en espacio cerrado, deposición por láser pulsado); evaporación térmica; evaporación por haz de electrones; pulverización (por ejemplo, pulverización por diodo, pulverización por diodo RF, pulverización por triodo, pulverización por magnetrón, pulverización reactiva o pulverización por haz de iones); deposición asistida por iones; deposición química en fase vapor (CVD); recubrimientos sol-gel; o deposición de capas atómicas (ALD).
[0125] En algunos ejemplos, la capa de recubrimiento puede depositarse mediante deposición de capa atómica ALD que comprende una cámara de deposición. En estos ejemplos, puede elegirse un precursor de aluminio (por ejemplo, alquil trimetilaluminio metálico TMA) para la deposición de alúmina AhO3. Cada ciclo ALD puede comprender:
[0126] - una primera etapa con una duración de 0,1 segundos que comprende un pulso de TMA;
[0127] - una segunda etapa con una duración de 6 segundos que comprende una purga de la cámara de deposición con gas nitrógeno;
[0128] - una tercera etapa con una duración de 0,1 segundos que comprende un pulso de agua sobre el transistor electrónico 100; y
[0129] - una cuarta etapa con una duración de 6 segundos que comprende una purga de la cámara de deposición con gas nitrógeno.
[0130] Los ciclos ALD pueden repetirse para obtener un espesor de capa de recubrimiento de entre 1 nm y 500 nm, concretamente entre 1 nm y 100 nm; y más concretamente 100 nm. Durante los ciclos ALD, la cámara de deposición puede mantenerse a 300 °C.
[0131] La figura 2 ilustra un diagrama de flujo para operar las operaciones de conmutación del transistor electrónico. En la figura 2 se describe el funcionamiento del transistor electrónico 100. En este ejemplo, las operaciones de conmutación pueden realizarse entre dos estados diferentes que pueden conmutarse.
[0132] En el bloque 200, se puede aplicar un pulso de tensión de escritura en el elemento de contacto de la puerta 122 a través de un circuito eléctrico externo. Como se ha descrito anteriormente en la figura 1, la puerta 116 puede entrar en contacto con la estructura electrolítica 112. Por lo tanto, cuando se aplica un pulso de tensión de escritura en el elemento de contacto de la puerta 122, la estructura electrolítica 112 que entra en contacto con la puerta 116, que está en contacto eléctrico con el elemento de contacto de la puerta 122, puede transportar y/o bombear iones (por ejemplo, O2') desde una estructura donante de iones (es decir, una estructura que puede donar iones) a una estructura receptora de iones (es decir, una estructura que puede aceptar iones).
[0133] Cuando se aplica un pulso de tensión de escritura positivo en el elemento de contacto de la puerta 122, los iones (por ejemplo, O2') pueden transportarse a través de la estructura electrolítica 112 desde la puerta 116 (es decir, la estructura donante de iones) hasta el canal 114 (es decir, la estructura receptora de iones). Al inyectar iones (por ejemplo, O2') en el canal 114, se puede variar (es decir, aumentar) el contenido de oxígeno del canal 114. Cabe señalar que el contenido de oxígeno del canal 114 puede variar la conductancia del canal 114 debido al efecto de compuerta iónica. En consecuencia, la conductividad eléctrica del canal puede variar de forma inherente debido a la variación de la conductancia del canal. De este modo, la conductividad eléctrica del canal puede cambiar, por ejemplo, el canal 114 puede pasar de un estado aislante a un estado conductor.
[0134] Un pulso de tensión de escritura negativo puede servir para devolver el canal a su estado aislante original, lo que permite realizar operaciones de escritura y reescritura. Cuando se aplica un pulso de tensión de escritura negativo en el elemento de contacto de la puerta 122, los iones (por ejemplo, O2') pueden transportarse a través de la estructura electrolítica 112 desde el canal 114 (es decir, la estructura de iones donantes) hasta la puerta 116 (es decir, la estructura de iones receptores). Por lo tanto, los iones (por ejemplo, O2') pueden extraerse del canal 114 a la puerta 116. En consecuencia, el contenido de oxígeno del canal 114 puede variar (es decir, disminuir). De este modo, se puede cambiar la conductividad eléctrica del canal, por ejemplo, el canal 114 puede cambiar de un estado conductor a un estado aislante. Así, aplicar un pulso de tensión de escritura negativo puede restaurar la conductancia del canal 114 a su estado original (antes de la aplicación del pulso de tensión de escritura positivo). Además, dependiendo del voltaje aplicado en la puerta (es decir, el pulso de voltaje de escritura), se pueden obtener una pluralidad de estados intermedios del canal entre un primer estado del canal en el que la conductancia del canal puede corresponder a un estado aislante y un segundo estado del canal en el que la conductancia del canal puede corresponder a un estado conductor. La conductancia del canal de cada estado del canal de la pluralidad de estados intermedios del canal puede estar comprendida entre la conductancia del canal del primer estado del canal y la conductancia del canal del segundo estado del canal. Por lo tanto, se puede obtener una conmutación multinivel entre, por ejemplo, el primer estado del canal y cada estado del canal de la pluralidad de estados intermedios del canal; y/o entre cada estado del canal de la pluralidad de estados intermedios del canal y el segundo estado del canal. En consecuencia, el transistor electrónico 100 puede comprender una pluralidad de estados (por ejemplo, correspondientes al primer estado de canal, la pluralidad de estados de canal intermedios y/o el segundo estado de canal). Por lo tanto, el transistor electrónico 100 puede corresponder a una pluralidad de transistores CMOS que pueden tener solo un estado.
[0135] En consecuencia, un transistor electrónico 100 configurado para realizar operaciones de escritura reversibles y no volátiles puede funcionar aplicando un pulso de tensión de escritura (por ejemplo, positivo o negativo) en el elemento de contacto de la puerta 122.
[0136] En el bloque 210, el transistor electrónico 100 puede realizar una operación de lectura. La conductancia del canal puede leerse entre el elemento de contacto de fuente 124 y el elemento de contacto de drenaje 126. La conmutación de conductancia puede producirse cuando los iones (por ejemplo, O2-) se inyectan o extraen de forma reversible dentro y fuera del canal 114 cuando se aplica un pulso de tensión de escritura en el elemento de contacto de puerta 122.
[0137] La figura 3 ilustra un diagrama de flujo de un método para formar un transistor electrónico 100.
[0138] En el bloque 300, se puede depositar un canal mediante métodos convencionales de síntesis y deposición.
[0139] En el bloque 310, se pueden depositar un primer elemento de contacto (es decir, el elemento de contacto de fuente) y un segundo elemento de contacto (es decir, el elemento de contacto de drenaje) en los extremos opuestos del canal mediante métodos convencionales de síntesis y deposición.
[0140] En el bloque 320, se puede depositar una estructura electrolítica en el lado del canal opuesto al lado del canal en el que se forman el primer elemento de contacto y el segundo elemento de contacto (por ejemplo, la estructura electrolítica puede estar en la parte inferior del canal, mientras que el primer elemento de contacto y el segundo elemento de contacto pueden estar en la parte superior del canal) mediante métodos convencionales de síntesis y deposición.
[0141] En el bloque 330, se puede depositar una puerta sobre la estructura electrolítica mediante métodos convencionales de síntesis y deposición.
[0142] En algunos ejemplos, la puerta puede depositarse en el lado de la estructura electrolítica opuesto al lado de la estructura electrolítica en el que se deposita el canal (por ejemplo, la puerta puede estar en la parte inferior de la estructura electrolítica, mientras que el canal puede estar en la parte superior de la estructura electrolítica).
[0143] Alternativamente, la puerta puede depositarse en el lado de la estructura electrolítica en el que se deposita el canal (por ejemplo, la puerta puede estar en la parte superior de la estructura electrolítica y el canal puede estar en la parte superior de la estructura electrolítica; o la puerta puede estar en la parte inferior de la estructura electrolítica y el canal puede estar en la parte inferior de la estructura electrolítica).
[0144] En el bloque 340, se puede depositar un tercer elemento de contacto (es decir, el elemento de contacto de la puerta) sobre la puerta mediante métodos convencionales de síntesis y deposición.
[0145] En algunos ejemplos, el método de formación de un transistor electrónico puede comprender además depositar una semilla en el canal antes de formar el primer elemento de contacto y/o el segundo elemento de contacto, estando la semilla entre el canal y el primer elemento de contacto y/o el canal y el segundo elemento de contacto. La semilla puede depositarse mediante métodos convencionales de síntesis y deposición.
[0146] En algunos ejemplos, el método de formación de un transistor electrónico puede comprender además depositar una capa de recubrimiento dispuesta sobre el transistor electrónico. Concretamente, la capa de recubrimiento puede estar configurada para estar sobre el canal y/o la puerta.
[0147] En algunos de estos ejemplos, la capa de recubrimiento puede estar configurada para estar adicionalmente sobre el electrolito, y/o el elemento de contacto de la puerta; y/o el elemento de contacto de la fuente; y/o el elemento de contacto del drenaje.
[0148] Cabe señalar que los métodos convencionales de síntesis y deposición pueden comprender la deposición física en fase vapor (PVD), por ejemplo, la deposición por arco catódico, la deposición física en fase vapor por haz de electrones, la sublimación en espacio cerrado, la deposición por láser pulsado; evaporación térmica; evaporación por haz de electrones; pulverización, por ejemplo, pulverización por diodo, pulverización por diodo RF, pulverización por triodo, pulverización por magnetrón, pulverización reactiva o pulverización por haz de iones; deposición asistida por iones; deposición química en fase vapor (CVD); recubrimientos sol-gel; o deposición de capas atómicas (ALD). En consecuencia, se puede formar un transistor electrónico 100, que puede ser compatible con los procesos de fabricación CMOS.
Claims (15)
1. REIVINDICACIONES
1. Un transistor electrónico (100) que comprende:
5 - un cuerpo que comprende al menos:
- una estructura electrolítica (112);
- un canal (114) dispuesto en contacto con la estructura electrolítica (112);
- una puerta (116) dispuesta en contacto con la estructura electrolítica (112);
- al menos tres elementos de contacto configurados para conectarse a un circuito externo, al menos uno 10 de los elementos de contacto, denominado elemento de contacto de puerta, estando separado de la estructura electrolítica (112) por medio de la puerta (116), y los otros elementos de contacto, denominados elemento de contacto de fuente y elemento de contacto de drenaje, estando interconectados y separados de la estructura electrolítica (112) por medio del canal (114);
caracterizado por el hecho de que la estructura electrolítica (112) comprende una estructura electrolítica conductora 15 de ion oxígeno (112), en la que la estructura electrolítica conductora de ion oxígeno (112) comprende una estructura BiMEVOX, donde Bi es bismuto, ME es un metal, V es vanadio y OX es un óxido; en la que la estequiometría de la estructura BiMEVOX es Bi4 V2-x MEx O11-5, donde 0<x<1 y 0<5<1.
2. El transistor (100) según la reivindicación 1, en el que el metal ME de la estructura BiMEVOX se selecciona de 20 entre al menos uno de los siguientes:
- Cobre (BiCuVOX);
- Cobalto (BiCoVOX);
- Níquel (BiNiVOX);
- Magnesio (BiMgVoX).
25
3. El transistor (100) según cualquiera de las reivindicaciones 1 o 2, en el que la estructura BiMEVOX está configurada para funcionar a una temperatura entre 0 °C y 200 °C.
4. El transistor (100) según cualquiera de las reivindicaciones 1 a 3, en el que el canal (114) comprende un óxido de 30 conductor mixto iónico y electrónico (MIEC) configurado para variar su contenido de oxígeno, lo que supone una variación consecuente en su conductividad electrónica.
5. El transistor (100) según cualquiera de las reivindicaciones 1 a 4, en el que la puerta (116) comprende un óxido de conductor mixto iónico y electrónico (MIEC) configurado para variar su contenido de oxígeno, lo que supone una 35 variación consecuente en su conductividad electrónica.
6. El transistor (100) según cualquiera de las reivindicaciones 4 o 5, en el que el óxido de conductor mixto iónico y electrónico (MIEC) se selecciona de entre al menos uno de los siguientes:
- un óxido de fluorita;
40 - un óxido de perovskita;
- una estructura derivada de perovskita.
7. El transistor (100) según la reivindicación 6, en el que el óxido de fluorita comprende ceria dopada con tierras raras (Re), tal como Ce-i-x Rex O2-5, seleccionando Re de entre al menos uno de los siguientes: Sm, Gd, Y, Pr, La. 45
8. El transistor (100) según cualquiera de las reivindicaciones 6 o 7, en el que el óxido de perovskita comprende La-i. xSr1_xTmO3-5, seleccionándose el metal de transición (Tm) de entre al menos uno de los siguientes: Ti, V, Cr, Mn, Fe, Co, Cu, Ni, y 0<x<1, tal como un MIEC La0,5Sr0,5FeO3-5 (LSF), donde 0<8<0,5.
50 9. El transistor (100) según cualquiera de las reivindicaciones 6 a 8, en el que la estructura derivada de perovskita comprende una fase Ruddlesden-Popper La1_xSrxTmO4+5, siendo Tm un metal de transición seleccionado de entre al menos uno de los siguientes: Mn, Cu, Ni y 0<x<1.
10. El transistor (100) según cualquiera de las reivindicaciones 1 a 9, en el que el material de cada uno de los al 55 menos tres elementos de contacto se selecciona de entre al menos uno de los siguientes:
- un material metálico;
- un material polimérico eléctricamente conductor;
- un material cerámico eléctricamente conductor.
60
11. Método para formar un transistor electrónico (100), el método comprende:
- depositar un canal (114);
- formar un primer elemento de contacto, denominado elemento de contacto de fuente, y un segundo elemento de contacto, denominado elemento de contacto de drenaje, sobre el canal (114);
- depositar una estructura electrolítica (112), en la que la estructura electrolítica (112) comprende una estructura BiMEVOX, donde Bi es bismuto, ME es un metal, V es vanadio y OX es un óxido; en la que la estequiometría de la estructura BiMEVOX es Bi4V2-xMExOn.5, donde 0<x<1 y 0<8<1;
- depositar una puerta (116) sobre la estructura electrolítica (112);
5 - formar al menos un tercer elemento de contacto, denominado elemento de contacto de puerta, sobre la puerta (116).
12. El método según la reivindicación 11, en el que depositar el canal (114) y depositar la puerta (116) comprende: - depositar el canal (114) y la puerta (116) sobre el mismo lado de la estructura electrolítica depositada 0 (112), estando el canal (114) y la puerta (116) en contacto con la estructura electrolítica (112).
13. El método según la reivindicación 11, en el que el depósito de la estructura electrolítica (112) comprende:
- depositar la estructura electrolítica (112) sobre el lado del canal depositado (114) que es opuesto al lado del canal depositado (114) en el que se forman el primer elemento de contacto y el segundo elemento de 5 contacto, estando el canal (114) en contacto con la estructura electrolítica (112);
en el que depositar la puerta (116) sobre la estructura electrolítica (112) comprende:
- depositar la puerta (116) sobre el lado de la estructura electrolítica (112) que se encuentra opuesto al lado en el que la estructura electrolítica (112) está en contacto con el canal (114), estando la puerta (116) en contacto con la estructura electrolítica (112).
0
14. El método según cualquiera de las reivindicaciones 11 a 13, que comprende además:
- depositar una semilla sobre el canal (114) antes de formar el primer elemento de contacto y/o el segundo elemento de contacto, estando la semilla entre el canal (114) y el primer elemento de contacto y/o el canal (114) y el segundo elemento de contacto.
5
15. El método según cualquiera de las reivindicaciones 11 a 14, que comprende además:
- depositar una semilla sobre la puerta (116) antes de formar el tercer elemento de contacto, estando la semilla entre la puerta (116) y el tercer elemento de contacto.
0
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP21382543 | 2021-06-18 | ||
| PCT/EP2022/066614 WO2022263659A1 (en) | 2021-06-18 | 2022-06-17 | Electronic transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES3051622T3 true ES3051622T3 (en) | 2025-12-29 |
Family
ID=76553713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES22737769T Active ES3051622T3 (en) | 2021-06-18 | 2022-06-17 | Electronic transistors |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20240292763A1 (es) |
| EP (1) | EP4356441B1 (es) |
| KR (1) | KR20240026175A (es) |
| CN (1) | CN117918065A (es) |
| ES (1) | ES3051622T3 (es) |
| WO (1) | WO2022263659A1 (es) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100568532C (zh) | 2006-12-21 | 2009-12-09 | 国际商业机器公司 | 存储单元及其制造方法 |
| US7724499B2 (en) | 2007-11-13 | 2010-05-25 | Industrial Technology Research Institute | Electrolyte transistor |
| US10340447B2 (en) | 2017-06-07 | 2019-07-02 | International Business Machines Corporation | Three-terminal metastable symmetric zero-volt battery memristive device |
| US10497866B1 (en) | 2018-06-19 | 2019-12-03 | National Technology & Engineering Solutions Of Sandia, Llc | Ionic floating-gate memory device |
-
2022
- 2022-06-17 ES ES22737769T patent/ES3051622T3/es active Active
- 2022-06-17 WO PCT/EP2022/066614 patent/WO2022263659A1/en not_active Ceased
- 2022-06-17 EP EP22737769.4A patent/EP4356441B1/en active Active
- 2022-06-17 US US18/571,676 patent/US20240292763A1/en active Pending
- 2022-06-17 KR KR1020247001273A patent/KR20240026175A/ko active Pending
- 2022-06-17 CN CN202280043480.2A patent/CN117918065A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240026175A (ko) | 2024-02-27 |
| EP4356441A1 (en) | 2024-04-24 |
| WO2022263659A1 (en) | 2022-12-22 |
| CN117918065A (zh) | 2024-04-23 |
| US20240292763A1 (en) | 2024-08-29 |
| EP4356441B1 (en) | 2025-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12342547B2 (en) | Non-volatile ferroelectric storage element and devices comprising them | |
| Wang et al. | Emerging perovskite materials for high density data storage and artificial synapses | |
| Saleem et al. | Electric field control of phase transition and tunable resistive switching in SrFeO2. 5 | |
| CN102959750B (zh) | 离子控制的三栅极器件和量子电子器件 | |
| Panda et al. | Perovskite oxides as resistive switching memories: a review | |
| JP5156023B2 (ja) | 相関電子メモリ | |
| US9343677B2 (en) | GCIB-treated resistive device | |
| CN100568532C (zh) | 存储单元及其制造方法 | |
| Hao et al. | Enhanced resistive switching and magnetic properties of Gd-doped NiFe2O4 thin films prepared by chemical solution deposition method | |
| Eshita et al. | Ferroelectric random access memory (FRAM) devices | |
| US10885431B2 (en) | Three-terminal neuromorphic vertical sensing | |
| CN103107283A (zh) | 非易失性存储元件及包括该非易失性存储元件的存储装置 | |
| CN103797573A (zh) | 基于氮化物的忆阻器 | |
| ES3051622T3 (en) | Electronic transistors | |
| Jayakrishnan et al. | Growth of emergent simple pseudo-binary ferroelectrics and their potential in neuromorphic computing devices | |
| Lee et al. | Switching mechanism of Al/La 1− x Sr x MnO 3 resistance random access memory. I. Oxygen vacancy formation in perovskites | |
| Zhong et al. | Hafnia-based neuromorphic devices | |
| Wong et al. | Modulating magnetism in ferroelectric polymer-gated perovskite manganite films with moderate gate pulse chains | |
| WO2002067341A1 (es) | Procedimiento para aumentar la temperatura de curie en óxidos magnetoresistivos con estructura de doble perovskita | |
| Wu et al. | Resistive Switching Characteristics of Al 2 O 3/ZnO Bilayer Thin Films for Flexible Memory Applications | |
| Bogusz et al. | Resistive switching in thin multiferroic films | |
| Hou et al. | Investigation of multilevel data memory using filament and polarization control | |
| Jung et al. | Hafnia-based ferroelectrics: alloying, doping, and applications | |
| Bagdzevicius et al. | Interface-Type Resistive Switching | |
| Xu et al. | Unusual resistive switching induced by voltage in La0. 7Sr0. 3MnO3 thin films |