ES2897827T3 - Celda EPROM acopada a compuerta para cabezal de impresión - Google Patents

Celda EPROM acopada a compuerta para cabezal de impresión Download PDF

Info

Publication number
ES2897827T3
ES2897827T3 ES07778530T ES07778530T ES2897827T3 ES 2897827 T3 ES2897827 T3 ES 2897827T3 ES 07778530 T ES07778530 T ES 07778530T ES 07778530 T ES07778530 T ES 07778530T ES 2897827 T3 ES2897827 T3 ES 2897827T3
Authority
ES
Spain
Prior art keywords
transistor
eprom
gate
drain
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES07778530T
Other languages
English (en)
Inventor
Trudy Benjamin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Application granted granted Critical
Publication of ES2897827T3 publication Critical patent/ES2897827T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0458—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04543—Block driving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0455—Details of switching sections of circuit, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Un circuito de control del cabezal de impresión para una impresora de chorro de tinta, el circuito de control del cabezal de impresión que comprende una celda EPROM (270), el circuito de control del cabezal de impresión que tiene un sustrato semiconductor (252), una y solo una capa de polisilicio (256) dispuesta sobre el sustrato semiconductor (252), y una capa conductora (260) dispuesta encima de la capa de polisilicio (256), la celda EPROM (270) que comprende: un transistor de control (272), que tiene una compuerta flotante (280) que comprende una parte de la capa de polisilicio (256); un transistor EPROM (274), que tiene una compuerta flotante (282) que comprende una parte de la capa de polisilicio (256); y una interconexión eléctrica, que comprende una parte de la capa conductora (260), que interconecta la compuerta flotante (280) del transistor de control (272) y la compuerta flotante (282) del transistor EPROM (274), en donde el transistor de control (272) comprende una fuente (278) y un drenaje (276), y el transistor EPROM (274) comprende un drenaje (284), en donde la capa conductora (260) está configurada para conectar la fuente (278) del transistor de control (272) al drenaje (284) del transistor EPROM (274).

Description

DESCRIPCIÓN
Celda EPROM acopada a compuerta para cabezal de impresión
Antecedentes
Un sistema de impresión de chorro de tinta es un tipo de dispositivo de expulsión de fluido e incluye un cabezal de impresión, un suministro de tinta y un controlador electrónico que controla el cabezal de impresión. El cabezal de impresión expulsa gotas de tinta líquida a través de un arreglo de orificios o boquillas dispuestas en una matriz calentando rápidamente pequeños volúmenes de tinta localizados en las cámaras de vaporización. La tinta se calienta con pequeños calentadores eléctricos, tales como resistencias de película delgada o resistencias de disparo. Calentar la tinta hace que una parte de la tinta líquida se vaporice y de ese modo expulse una sola gota a través de la boquilla hacia una hoja del medio de impresión, tal como una hoja de papel, para imprimir una imagen. Las boquillas de tinta se disponen típicamente en uno o más arreglos en la matriz del cabezal de impresión, de modo que la expulsión de tinta correctamente secuenciada de las boquillas hace que se impriman caracteres u otras imágenes a medida que el cabezal de impresión escanea a través del medio de impresión.
Para expulsar cada gota de tinta, el controlador electrónico que controla el cabezal de impresión activa una corriente eléctrica desde una fuente de alimentación externa al cabezal de impresión. La corriente eléctrica pasa a través de una resistencia de disparo seleccionada para calentar la tinta en una cámara de vaporización seleccionada correspondiente y expulsar la tinta a través de una boquilla correspondiente. Los generadores de gotas conocidos incluyen una resistencia de disparo, una cámara de vaporización correspondiente y una boquilla correspondiente. En los sistemas de impresión por chorro de tinta, es conveniente tener varias características de cada cartucho de impresión fácilmente identificables por un controlador, y es conveniente que tal información de identificación sea suministrada directamente por el cartucho de impresión. Esta "información de identificación" puede proporcionar información al controlador para ajustar el funcionamiento de la impresora y garantizar un funcionamiento correcto. Además, a medida que aumentan los diferentes tipos de dispositivos de expulsión de fluido y sus parámetros operativos, existe la necesidad de proporcionar una mayor cantidad de información de identificación sin agregar más interconexiones al circuito de lengüeta flexible o aumentar el tamaño de la matriz para proporcionar dicha información de identificación.
Por estas y otras razones, se han desarrollado celdas de identificación de plumas e integrado con los circuitos de las matrices de los cabezales de impresión de chorro de tinta. En una configuración, el circuito del cabezal de impresión es un circuito semiconductor de óxido metálico de canal negativo (NMOS) y las celdas de identificación están configuradas para direccionarse individualmente. Cada celda de identificación incluye un bit de identificación que almacena un bit de información.
Los bits de identificación de las celdas de identificación generalmente emplean fusibles y, aunque son diferentes de los chips de memoria de solo lectura programable estándar (PROM), estos bits se programan y utilizan básicamente de la misma manera. Para programar el chip, se enruta selectivamente una corriente relativamente alta a ciertos fusibles para hacer que se quemen. Los bits donde quedan los fusibles tienen un valor de 1, mientras que aquellos en los que los fusibles se han quemado proporcionan un valor de 0 en la lógica binaria del circuito.
Programar y usar chips ROM de esta manera tiene algunos inconvenientes. Si un chip está programado incorrectamente desde el inicio, no hay forma de arreglarlo y el chip debe descartarse. Además, los fusibles son relativamente grandes y pueden no ser fiables. En los circuitos del cabezal de impresión de chorro de tinta, por ejemplo, los fusibles pueden dañar la capa del orificio de chorro de tinta durante la programación, y después de que se quema un fusible, los restos metálicos del fusible pueden introducirse en la tinta y causar un bloqueo en una pluma o dar como resultado una impresión de mala calidad.
En los últimos años, también se han desarrollado dispositivos de memoria de solo lectura programables electrónicamente (EPROM). A diferencia de los chips PROM, los chips EPROM no incluyen fusibles. Al igual que los chips ROM típicos, los EPROM incluyen una rejilla conductora de columnas y filas. La celda en cada intersección tiene dos compuertas que están separadas entre sí por una fina capa de óxido que actúa como dieléctrico. Una de las compuertas se llama compuerta flotante y la otra se llama compuerta de control o compuerta de entrada. El único enlace de la compuerta flotante a la fila es a través de la compuerta de control. Un EPROM en blanco tiene todas las compuertas completamente abiertas, lo que le da a cada celda un valor de 1. Es decir, la compuerta flotante inicialmente no tiene carga, lo que hace que el voltaje umbral sea bajo.
Para cambiar el valor del bit a 0, se aplica un voltaje de programación (por ejemplo, de 10 a 16 voltios) a la compuerta de control y al drenaje. Este voltaje de programación atrae electrones excitados a la compuerta flotante, aumentando de esta manera el voltaje umbral. Los electrones excitados se empujan y atrapan en el otro lado de la fina capa de óxido, lo que le da una carga negativa. Estos electrones cargados negativamente actúan como una barrera entre la compuerta de control y la compuerta flotante. Durante el uso de la celda EPROM, un sensor de celda monitorea el voltaje umbral de la celda. Si el voltaje umbral es bajo (por debajo del nivel de umbral), la celda tiene un valor de 1. Si el voltaje umbral es alto (por encima del nivel de umbral), la celda tiene un valor de cero. Debido a que las celdas EPROM tienen dos compuertas en cada intersección, un chip EPROM requiere capas adicionales en comparación con un chip NMOS o PROM estándar, incluidos muchos de estos chips que se utilizan con frecuencia en circuitos de cabezales de impresión de chorro de tinta. En consecuencia, si bien algunos de los inconvenientes de los fusibles en los circuitos NMOS podrían eliminarse mediante la aplicación de circuitos EPROM, el uso de una celda EPROM típica requiere que el chip se proporcione con capas adicionales, lo que aumenta el costo y la complejidad del chip, o que se proporcione un chip EPROM por separado.
El documento GB2320807 describe una celda de memoria flash EEPROM en la que la primera y segunda regiones de canal están formadas en un sustrato de silicio y un par de electrodos de compuerta, formados en la primera y segunda regiones del canal, están interconectados por una película conductora.
Resumen de la invención
De acuerdo con un aspecto de la presente invención, se proporciona un circuito de control del cabezal de impresión de acuerdo con la reivindicación 1. Los desarrollos adicionales de la invención se definen en las reivindicaciones dependientes. Todas las siguientes apariciones del término "realización(es)", si se refieren a una combinación de características diferente de las definidas por las reivindicaciones, se refieren a ejemplos que se presentaron originalmente, pero que no representan realizaciones de la invención actualmente reivindicada.
Breve descripción de los dibujos
Diversas características y ventajas de la invención serán evidentes a partir de la descripción detallada que sigue, tomada junto con los dibujos acompañantes, que juntos ilustran, a manera de ejemplo solamente, características de la invención, y en donde:
La Figura 1 es un diagrama de bloques de una realización de un sistema de impresión por chorro de tinta;
La Figura 2 es un diagrama que ilustra una parte de una realización de una matriz de cabezal de impresión; La Figura 3 es un diagrama esquemático que ilustra una realización de un arreglo de celdas de disparo de un cabezal de impresión de chorro de tinta;
La Figura 4 es un diagrama esquemático de una realización de una celda de identificación en una realización de una matriz de cabezal de impresión;
La Figura 5 es un diagrama esquemático de un transistor EPROM típico;
La Figura 6 es una vista en sección transversal que muestra las capas de circuitos en un chip EPROM típico; La Figura 7 es una vista en sección transversal que muestra las capas en una realización de una matriz de cabezal de impresión de chorro de tinta que proporciona el circuito mostrado en la Figura 3;
La Figura 8 es un diagrama esquemático de una realización de una celda EPROM acoplada a la compuerta que puede adaptarse para su uso como bit de identificación en el circuito del cabezal de impresión de la Figura 4; La Figura 9 es un diagrama esquemático de una realización de una celda de identificación que tiene un bit de identificación EPROM acoplado a una compuerta; y
La Figura 10 es un diagrama esquemático de un arreglo de celdas EPROM acopladas a una compuerta para un circuito de cabezal de impresión.
Descripción detallada
Ahora se hará referencia a realizaciones ilustrativas ilustradas en los dibujos, y se utilizará en la presente descripción un lenguaje específico para describir las mismas. No obstante, se entenderá que por ello no se pretende limitar el alcance de la invención. Las alteraciones y modificaciones adicionales de las características inventivas ilustradas en la presente descripción, y las aplicaciones adicionales de los principios de la invención como se ilustra en la presente descripción, que se le ocurrirían a un experto en la técnica relevante y que posea esta divulgación, deben considerarse dentro del alcance de la invención.
Como se muestra en la Figura 1 es un diagrama de bloques de una realización de un sistema de impresión de chorro de tinta 20. El sistema de impresión de chorro de tinta incluye generalmente un conjunto de cabezal de impresión de chorro de tinta 22 y un conjunto de suministro de fluido, tal como el conjunto de suministro de tinta 24. El sistema de impresión de chorro de tinta incluye además un conjunto de montaje 26, un conjunto de transporte de medios 28 y un controlador electrónico 30. Una fuente de alimentación 32 proporciona energía a los diversos componentes eléctricos del sistema.
En una realización mostrada en la Figura 1, el conjunto del cabezal de impresión de chorro de tinta 22 incluye al menos un cabezal de impresión o matriz de cabezal de impresión 40 que expulsa gotas de tinta a través de una pluralidad de orificios o boquillas 34 hacia un medio de impresión 36, para imprimir sobre el medio de impresión. El medio de impresión puede ser cualquier tipo de material adecuado de tipo lámina, tal como papel, cartulina, transparencias, Mylar®, tela y similares. Habitualmente, las boquillas 34 están dispuestas en una o más columnas o arreglos, de manera que la expulsión de tinta correctamente secuenciada desde las boquillas causa la impresión de caracteres, símbolos y/u otros gráficos o imágenes en el medio de impresión, a medida que el conjunto del cabezal de impresión de chorro de tinta y el medio de impresión se desplazan uno con relación al otro. El cabezal de impresión 40 es una realización de un dispositivo de expulsión de fluido. Si bien la siguiente descripción se refiere a la expulsión de tinta desde el conjunto del cabezal de impresión 22, se comprende que otros líquidos, fluidos o materiales fluidos, que incluyen fluido transparente, pueden ser expulsados desde el conjunto del cabezal de impresión.
El conjunto de suministro de tinta 24 es una realización de un conjunto de suministro de fluido y proporciona tinta al conjunto de cabezal de impresión 22. El conjunto de suministro de tinta incluye un depósito 38 para almacenar tinta, que fluye desde el depósito al conjunto del cabezal de impresión de chorro de tinta. El conjunto de suministro de tinta y el conjunto del cabezal de impresión de chorro de tinta pueden formar o bien un sistema de suministro de tinta de un solo sentido o un sistema de suministro de tinta de recirculación. En un sistema de suministro de tinta de un solo sentido, sustancialmente toda la tinta proporcionada al conjunto del cabezal de impresión de chorro de tinta se consume durante la impresión. En un sistema de suministro de tinta de recirculación, solo una parte de la tinta proporcionada al conjunto del cabezal de impresión se consume durante la impresión. En tal sistema, la tinta que no se consume durante la impresión retorna al conjunto de suministro de tinta.
En una realización de un sistema de impresión de chorro de tinta, el conjunto del cabezal de impresión de chorro de tinta 22 y el conjunto de suministro de tinta 24 están alojados juntos en un cartucho de chorro de tinta o pluma. Alternativamente, el conjunto de suministro de tinta puede estar separado del conjunto de cabezal de impresión de chorro de tinta y proporcionar tinta al conjunto de cabezal de impresión de chorro de tinta a través de una conexión de interfaz, tal como un tubo de suministro (no se muestra). En cualquier realización, el depósito 38 se puede retirar, reemplazar y/o rellenar.
El conjunto de montaje 26 posiciona el conjunto de cabezal de impresión de chorro de tinta 22 con relación al conjunto de transporte de medios 28, que posiciona el medio de impresión 36 con relación al conjunto de cabezal de impresión de chorro de tinta. Por tanto, se define una zona de impresión 37 adyacente a las boquillas 34 en un área entre el conjunto de cabezal de impresión de chorro de tinta y el medio de impresión. El conjunto de cabezal de impresión de chorro de tinta puede ser un conjunto de cabezal de impresión de tipo escaneo, en donde el conjunto de montaje incluye un carro (no se muestra) para mover el conjunto de cabezal de impresión de chorro de tinta con relación al conjunto de transporte de medios para escanear el medio de impresión. Alternativamente, el conjunto de cabezal de impresión de chorro de tinta puede ser un conjunto de cabezal de impresión de tipo no escaneo, en donde el conjunto de montaje fija el conjunto de cabezal de impresión de chorro de tinta en una posición prescrita con relación al conjunto de transporte de medios 28.
El controlador electrónico o el controlador de la impresora 30 habitualmente incluye un procesador, microprograma y otros componentes electrónicos, o cualquier combinación de los mismos, para comunicarse con y controlar el conjunto del cabezal de impresión de chorro de tinta 22, el conjunto de montaje 26 y el conjunto de transporte de medios 28. El controlador electrónico recibe datos 39 de un sistema anfitrión, tal como un ordenador, y generalmente incluye memoria (no se muestra) para almacenar datos de manera temporal. Habitualmente, los datos se envían al sistema de impresión de chorro de tinta 20 a lo largo de una ruta de transferencia de información electrónica, infrarroja, óptica u otra. Los datos representan, por ejemplo, un documento a imprimir, e incluyen uno o más comandos de trabajo de impresión y/o parámetros de comando, formando de esta manera un trabajo de impresión para el sistema de impresión por chorro de tinta. El patrón de gotas de tinta expulsadas está determinado por los comandos del trabajo de impresión y/o los parámetros del comando.
El conjunto de cabezal de impresión de chorro de tinta 22 puede incluir un cabezal de impresión 40, o puede ser un conjunto de cabezal de impresión de arreglo amplio o de múltiples cabezales. El conjunto de cabezal de impresión de chorro de tinta puede incluir un portador, que lleva las matrices del cabezal de impresión, proporciona comunicación eléctrica entre las matrices del cabezal de impresión y el controlador electrónico 30, y proporciona comunicación fluida entre las matrices del cabezal de impresión y el conjunto de suministro de tinta 24.
La Figura 2 es un diagrama que ilustra una parte de una realización de un matriz de cabezal de impresión 40. La matriz de cabezal de impresión incluye un arreglo de elementos de impresión o de expulsión de fluido 42. Los elementos de impresión están formados sobre un sustrato 44, que tiene una ranura de alimentación de tinta 46 formada en el mismo. La ranura de alimentación de tinta proporciona un suministro de tinta líquida a los elementos de impresión y es una realización de una fuente de alimentación de fluido. Otras realizaciones de fuentes de alimentación de fluido incluyen, pero no están limitadas a, orificios individuales de alimentación de tinta correspondientes que alimentan cámaras de vaporización correspondientes y múltiples surcos de alimentación de tinta más cortos que alimentan, cada uno, a grupos correspondientes de elementos de expulsión de fluido.
Se proporciona una estructura de película delgada 48 con un canal de alimentación de tinta 54 formado en la misma. Este canal se comunica con la ranura de alimentación de tinta 46 formada en el sustrato 44. Una capa de orificio 50 tiene una cara frontal 50a y una abertura de boquilla 34 formada en la cara frontal. La capa de orificios también tiene una cámara de boquilla o cámara de vaporización 56 formada en esta, que se comunica con la abertura de la boquilla y el canal de alimentación de tinta de la estructura de película delgada. Una resistencia de disparo 52 está posicionada dentro de la cámara de vaporización, y los conductores 58 acoplan eléctricamente esta resistencia de disparo al circuito que controla la aplicación de corriente eléctrica a través de resistencias de disparo seleccionadas. Como se usa en la presente descripción, el término "generador de gotas" 60 incluye la resistencia de disparo 52, la cámara de boquilla o cámara de vaporización 56 y la abertura de boquilla 34.
Durante la impresión, la tinta fluye desde la ranura de alimentación de tinta 46 a la cámara de vaporización 56 a través del canal de alimentación de tinta 54. La abertura de la boquilla 34 está operativamente asociada con la resistencia de disparo 52, de manera que las gotas de tinta dentro de la cámara de vaporización se expulsan a través de la abertura de la boquilla (por ejemplo, sustancialmente normal al plano de la resistencia de disparo) y hacia el medio de impresión 36 al energizar la resistencia de disparo.
Hay una variedad de tipos de matrices de cabezal de impresión. Estas incluyen cabezales de impresión térmicos, cabezales de impresión piezoeléctricos, cabezales de impresión electrostáticos y cualquier otro tipo de dispositivo de expulsión de fluido conocido en la técnica que pueda integrarse en una estructura multicapa. El sustrato 44 puede formarse, por ejemplo, de silicio, vidrio, cerámica o un polímero estable, y la estructura de película delgada 48 puede formarse para incluir una o más capas de pasivación o aislamiento de dióxido de silicio, carburo de silicio, nitruro de silicio, tántalo, vidrio de polisilicio, u otro material adecuado. La estructura de película delgada también incluye al menos una capa conductora, que define la resistencia de disparo 52 y los conductores 58. La capa conductora puede estar hecha de, por ejemplo, aluminio, plata, oro, tántalo, tántalo-aluminio u otro metal o aleación metálica. Los circuitos de la celda de disparo, tal como se describe en detalle a continuación, se pueden implementar en el sustrato y las capas de película delgada.
La capa de orificios 50 puede ser de una resina epoxi fotosensible, tal como un epoxi denominado SU8, comercializado por Micro-Chem, de Newton, Massachusetts. Las técnicas para fabricar la capa de orificios con SU8 u otros polímeros son bien conocidas por los expertos en la técnica. En una realización, la capa de orificios está formada por dos capas separadas, denominadas capas de barrera (por ejemplo, una capa de barrera fotorresistente de película seca) y una capa de orificios de metal (por ejemplo, una capa de níquel, cobre, aleaciones de hierro/níquel, paladio, oro o rodio) formada sobre la capa de barrera. También se pueden emplear otros materiales adecuados para formar la capa de orificios.
Como se muestra en la Figura 3 es un diagrama esquemático de una parte de una realización de un circuito de celda de disparo del cabezal de impresión de chorro de tinta 80. El circuito de la celda de disparo incluye una pluralidad de grupos de disparo 82 (por ejemplo, seis grupos de disparo), cada grupo de disparo comprende un arreglo de celdas de disparo precargadas 84. Un primer grupo de disparo 82a y una parte de un segundo grupo de disparo 82b se muestran en la Figura 3. Las celdas de disparo precargadas en cada grupo de disparo están dispuestas esquemáticamente en 13 filas y ocho columnas. El número de celdas de disparo precargadas y su disposición pueden variar según se desee.
Las ocho columnas de celdas de disparo precargadas 84 están acopladas eléctricamente a ocho líneas de datos 88, etiquetadas como D1-D8. Cada una de las celdas de disparo en cada columna de celdas de disparo precargadas está eléctricamente acoplada a una de las líneas de datos, y estas líneas de datos se extienden a las columnas correspondientes de celdas de disparo precargadas en el grupo de disparo 82b y grupos de fuego posteriores (no se muestra).
Las filas de celdas de disparo precargadas 84 están acopladas eléctricamente a líneas de dirección 86, etiquetadas como A1-A7, que reciben señales de dirección. Cada celda de disparo precargada en una fila de celdas de disparo precargadas, denominada en la presente descripción subgrupo o subgrupo de fila, está acoplada eléctricamente al mismo par de líneas de dirección, este par es único para cada subgrupo de fila. El arreglo de celdas de disparo mostrado en el grupo de disparo 82 incluye subgrupos de 13 filas, pero será evidente que el conjunto puede incluir cualquier número adecuado de subgrupos. Las líneas de dirección también se extienden para conectarse con los subgrupos de filas del grupo de disparo 82b y los grupos de disparo subsiguientes (no se muestras).
La línea de precarga 90a (etiquetada como PRE 1) recibe una señal de precarga y proporciona la señal de precarga a todas las celdas de disparo precargadas 84 en el primer grupo de disparo 82a. Los grupos de disparo adicionales tienen cada uno una línea de precarga separada, como la línea de precarga 90b (etiquetada como PRE2) para el grupo de disparo 82b.
Una línea de selección 92a (etiquetada como SEL 1) recibe una señal de selección y proporciona esta señal de selección a todas las celdas de disparo 84 en un grupo de disparo correspondiente 82 y una línea de disparo 94a (etiquetada como DISPARO 1) proporciona una señal de disparo a todas las celdas de disparo precargadas en el grupo de disparo asociado. La línea de disparo está acoplada eléctricamente a las resistencias de disparo (52 en la Figura 2) de todas las celdas de disparo precargadas 84 en un grupo de disparo. Los grupos de disparo adicionales tienen cada uno sus propias líneas de disparo y selección separadas.
Además, todas las celdas de disparo precargadas 84 en el arreglo 80 están acopladas eléctricamente a una línea de referencia 96 que está ligada a un voltaje de referencia, tal como tierra. Dada esta estructura, las celdas de disparo precargadas en un subgrupo de filas de celdas de disparo precargadas están conectadas eléctricamente a las mismas líneas de dirección 86, línea de precarga 90, línea de selección 92, línea de disparo 94 y línea de tierra 96.
Las celdas de disparo 84 hacen que las resistencias de disparo individuales (52 en la Figura 2) de las boquillas de tinta funcionen selectivamente, para expulsar tinta en el patrón deseado. Los grupos de disparo se precargan primero a través de las respectivas líneas PRE 90. Las señales de dirección se proporcionan en las líneas de dirección 86 para dirigirse a un subgrupo de filas en cada uno de los grupos de disparo 82, incluido un subgrupo de filas en el grupo de disparo precargado. Las señales de datos se proporcionan en las líneas de datos 88 para proporcionar datos a todos los grupos de disparo, incluido el subgrupo de filas direccionado en el grupo de disparo precargado. A continuación, se proporciona una señal de selección en la línea de selección 92 del grupo de disparo precargado para seleccionar el grupo de disparo precargado. La señal seleccionada define un intervalo de tiempo de descarga para descargar la capacitancia de nodo en cada conmutador de accionamiento (no mostrado) en una célula de disparo precargada que no se encuentra en el subgrupo de filas direccionado en el grupo de disparo seleccionado o direccionado en el grupo de filas de disparo seleccionado y que recibe una señal de datos de nivel. La capacitancia del nodo no se descarga en las celdas de disparo precargadas que están direccionadas en el grupo de disparo seleccionado y que reciben una señal de datos de bajo nivel. Un nivel de alta tensión en la capacitancia de nodo activa (hace que conduzca) el conmutador de accionamiento.
Después de que los conmutadores de accionamiento en el grupo de disparo seleccionado 82 se han ajustado para conducir o no conducir, se proporciona un impulso de energía o un impulso de tensión en la línea de disparo 94 del grupo de disparo seleccionado. Las celdas de disparo precargadas 84 que tienen conmutadores de accionamiento conductores, conducen la corriente a través de la resistencia de disparo (52 en la Figura 2) para calentar la tinta y expulsar la tinta desde el generador de gotas correspondiente (60 en la Figura 2). En funcionamiento, la pluralidad de grupos de disparo 82 se puede seleccionar para disparar en sucesión, u otras secuencias, y también se pueden utilizar selecciones no secuenciales. Las señales de dirección proporcionadas en las líneas de dirección 86 se pueden establecer en una dirección de subgrupo de fila durante cada ciclo a través de los grupos de incendios y, por lo tanto, recorrer las direcciones de subgrupo de 13 filas en cada grupo de incendios antes de repetir una dirección de subgrupo de filas. Después del último subgrupo de filas, las señales de dirección seleccionan el primer subgrupo de filas para comenzar nuevamente el ciclo de direcciones.
Con los grupos de disparo 82 operados en sucesión, la señal de selección para un grupo de disparo se utiliza como señal de precarga para el siguiente grupo de disparo. La señal de precarga para un grupo de disparo precede a la señal de selección y la señal de disparo para el grupo de disparo. Después de la señal de precarga, las señales de datos son multiplexadas en el tiempo y almacenadas en el subgrupo de filas direccionado del grupo de disparo mediante la señal de selección. La señal de selección para el grupo de disparo seleccionado es también la señal de precarga para el siguiente grupo de disparo. Una vez que se completa la señal de selección para el grupo de disparo seleccionado, se proporciona la señal de selección para el siguiente grupo de disparo. Las celdas de disparo precargadas 84 en el subgrupo seleccionado disparan o calientan la tinta en base a la señal de datos almacenados cuando la señal de disparo, que incluye un pulso de energía, se proporciona al grupo de disparo seleccionado.
Como se señaló anteriormente, puede ser conveniente proporcionar una mayor cantidad de información de identificación en el circuito del cabezal de impresión, sin agregar más interconexiones al circuito de lengüeta flexible o aumentar el tamaño de la matriz para proporcionar dicha información de identificación. Por consiguiente, se han desarrollado celdas de identificación que pueden incluirse en el circuito del cabezal de impresión, como la que se muestra en la Figura 3. En la Figura 4 se proporciona un diagrama esquemático de una realización de una celda de identificación 100 que se puede fabricar en el circuito de una realización de una matriz de cabezal de impresión (40 en las Figuras 1 y 2). La matriz del cabezal de impresión puede incluir una pluralidad de dichas celdas de identificación acopladas eléctricamente a una línea de identificación 102 que recibe una señal de identificación y proporciona la señal de identificación a las celdas de identificación.
La celda de identificación 100 incluye un elemento de memoria o bit de identificación, indicado en 103. El elemento de memoria almacena un bit de información. En una realización, representada en la Figura 4, el elemento de memoria comprende un fusible, representado por el elemento del fusible 104 y la resistencia del fusible 108. La celda de identificación incluye un transistor de accionamiento o un conmutador de accionamiento 106 acoplado eléctricamente al elemento de memoria 103. El conmutador de accionamiento puede ser un FET (transistor de efecto de campo) que tiene una ruta de fuente de drenaje que está acoplada eléctricamente en un extremo a un terminal del elemento de memoria y en el otro extremo a una referencia 110, tal como tierra. El otro terminal del elemento de memoria está acoplado eléctricamente a la línea de identificación 102. La línea de identificación recibe una señal de identificación y proporciona la señal de identificación al elemento de memoria. La señal de identificación, que incluye la señal de programa y la señal de lectura, se puede conducir a través del elemento de memoria si el conmutador de accionamiento 106 está encendido (que conduce). Esto permite que solo las celdas de identificación específicas en una sola línea de identificación respondan a las señales de lectura y programación en la línea de identificación, mientras que otras celdas de identificación en la misma línea de identificación no responden a las señales de lectura y programación.
La compuerta del conmutador de accionamiento 106 forma una capacitancia de nodo de almacenamiento 112, que funciona como una memoria para almacenar carga según la activación secuencial del transistor de precarga 114 y el transistor de selección 116. La ruta drenaje-fuente y la compuerta del transistor de precarga están acopladas eléctricamente a una línea de precarga 118 que recibe una señal de precarga. La línea de precarga se puede conectar eléctricamente a la línea de precarga 90 en la Figura 3.
La compuerta del conmutador de accionamiento 106 es una entrada de control que está acoplada eléctricamente a la ruta drenaje-fuente del transistor de precarga 114 y a la ruta drenaje-fuente del transistor de selección 116. La compuerta del transistor de selección está acoplada eléctricamente a la línea de selección 120 que recibe una señal de selección. El transistor de selección se puede conectar eléctricamente a la línea de selección (92 en la Figura 3). La capacitancia de nodo de almacenamiento 112 se muestra en líneas discontinuas, ya que forma parte del conmutador de accionamiento 106. Alternativamente, se puede usar un condensador separado del conmutador de accionamiento para almacenar carga.
La celda de identificación también incluye un primer transistor 122, un segundo transistor 124 y un tercer transistor 126 que tienen rutas de drenaje-fuente que están acopladas eléctricamente en paralelo. La combinación en paralelo de estos tres transistores está acoplada eléctricamente entre la ruta de drenaje-fuente del transistor de selección 116 y la referencia 110. El circuito en serie que incluye el transistor de selección acoplado a la combinación en paralelo del primer, segundo y tercer transistores está acoplado eléctricamente a través de la capacitancia del nodo 112 del conmutador de accionamiento 106.
Las compuertas del primer, segundo y tercer transistores, 122, 124 y 126, están acopladas eléctricamente a tres de las líneas de datos del grupo de disparo asociado (82 en la Figura 3). Las tres líneas de datos así conectadas pueden ser cualquier grupo único de tres de las ocho líneas de datos D1-D8 asociadas con el grupo de disparo correspondiente. Como se muestra en la Figura 4, las líneas de datos pueden ser las etiquetadas como D1-D3 en el grupo de disparo 82 en la Figura 3.
La señal de precarga puede ser la señal de precarga proporcionada en la línea de precarga 90a (etiquetada como PRE 1) al grupo de disparo 82, y la señal de selección puede ser la señal de selección proporcionada en la línea de selección 92a (etiquetada como SEL 1) para el grupo de disparo 82 en la Figura 3. Para programar el elemento de memoria 103, la celda de identificación 100 recibe la señalización de habilitación, que incluye la señal de precarga, la señal de selección y las señales de datos D1-D3 para encender el conmutador de accionamiento 106. La línea de identificación 102 proporciona la señal de programa en la señal de identificación al elemento de memoria. La señal del programa proporciona un voltaje relativamente alto (por ejemplo, 16 voltios) a través del elemento de memoria al conmutador de accionamiento conductor y la referencia 110. Este alto voltaje cambia el estado del elemento de memoria de un estado de baja resistencia a un estado de alta resistencia al quemar el fusible 104.
Para leer el estado del elemento de memoria 103, la celda de identificación 100 recibe la señalización de habilitación, que incluye la señal de precarga, la señal de selección y las señales de datos D1-D3 para encender el conmutador de accionamiento 106. La línea de identificación 102 proporciona la señal de lectura en la señal de identificación al elemento de memoria. La señal de lectura proporciona una corriente a través del elemento de memoria al conmutador de accionamiento conductor 106 y la referencia 110. El voltaje en la línea de identificación se puede detectar para determinar el estado resistivo del elemento de memoria. En una realización, se determina que el elemento de memoria está en el estado de alta resistencia si la resistencia es mayor de aproximadamente 1000 ohmios (es decir, el fusible se quema) y en el estado de baja resistencia si la resistencia es menor de aproximadamente 400 ohmios (es decir, el fusible está intacto).
Usando la configuración de la Figura 4, cada celda de identificación 100 puede habilitarse individualmente y, por lo tanto, puede programarse de manera individual. Además, dado que las celdas de identificación se pueden leer individualmente, las combinaciones utilizadas para almacenar datos aumentan considerablemente. Por ejemplo, una sola celda de identificación se puede utilizar en múltiples combinaciones, cada una de las cuales representa información diferente.
Con tres de las ocho señales de datos D1-D8 seleccionando cada celda de identificación 100 en una pluralidad de celdas de identificación, se pueden seleccionar hasta cincuenta y seis celdas de identificación diferentes mediante combinaciones de tres de las ocho señales de datos. Por tanto, con una línea de precarga, una línea de selección, ocho líneas de datos y una línea de identificación, el circuito puede controlar cincuenta y seis bits de identificación, o aproximadamente 5,1 bits de celda de identificación por línea de control. Alternativamente, cada celda de identificación puede configurarse para responder a cualquier número adecuado de señales de datos, como dos, cuatro o más señales de datos.
Cabe señalar que, si bien la Figura 4 describe la utilización de una única línea de identificación 102 que está acoplada a cada una de las celdas de identificación 100, se puede utilizar más de una línea de identificación, permitiendo por lo tanto un mayor número de celdas de identificación. Además, el número de celdas de identificación que se proporcionan puede ser más o menos de 56 dependiendo de factores tales como el tamaño de la matriz, los parámetros de funcionamiento del dispositivo de expulsión de fluido u otras consideraciones. Además, el número de celdas de identificación que están codificadas con información puede ser menor que el número total de celdas de identificación en la matriz.
Si bien la configuración de la celda de identificación descrita anteriormente se puede usar de diversas formas para almacenar información de identificación en el cabezal de impresión, los fusibles presentan algunos inconvenientes señalados anteriormente. El inventor ha reconocido que la memoria de sólo lectura programable electrónicamente, o EPROM, puede ser conveniente para eliminar los fusibles en los circuitos NMOS, como en los cabezales de impresión de chorro de tinta y otras aplicaciones. Las celdas EPROM no incluyen fusibles y ofrecen una serie de ventajas sobre los bits NMOS.
Como se muestra en la Figura 5 es un diagrama esquemático de una celda EPROM típica o bit 210. Una celda EPROM generalmente incluye una compuerta de entrada 212 (también llamada compuerta de control), una compuerta flotante 214 y un sustrato semiconductor 216 que incluye una fuente 218 y un drenaje 220. Como se muestra en la Figura 5, el sustrato está provisto de regiones dopadas con N+ adyacentes a la fuente y el drenaje, respectivamente, y una región dopada p 222 entre estas. La compuerta de control y la compuerta flotante están acopladas capacitivamente entre sí, con un material dieléctrico 224 entre estas, de manera que el voltaje de la compuerta de control esté acoplado a la compuerta flotante. También se dispone otra capa de material dieléctrico 226 entre la compuerta flotante 214 y el sustrato semiconductor 216.
Una polarización de alto voltaje en el drenaje 220 genera electrones "calientes" energéticos. Una polarización de voltaje positiva entre la compuerta de control 212 y el drenaje arrastra algunos de estos electrones calientes hacia la compuerta flotante 214. A medida que los electrones se introducen en la compuerta flotante, aumenta el voltaje umbral de la celda, es decir, el voltaje requerido para hacer que la compuerta/drenaje conduzca la corriente. Si se arrastran suficientes electrones hacia la compuerta flotante, esos electrones bloquearán el flujo de corriente de manera que el voltaje umbral eventualmente aumentará a un nivel por encima del voltaje umbral deseado (por ejemplo, el voltaje de funcionamiento del circuito). Esto hará que la celda bloquee la corriente a ese nivel de voltaje, lo que cambia el estado operativo de la celda de 1 a cero. Después de programar la celda, se usa un sensor de celda (no se muestra) durante el funcionamiento normal para detectar el estado de la celda EPROM.
Debido a que las celdas EPROM incluyen dos compuertas en cada localización de bit, estos chips requieren más capas que un chip PROM o NMOS como se usa típicamente en un circuito de cabezal de impresión de chorro de tinta. Como se muestra en la Figura 6 es una vista en sección transversal de las capas en un chip EPROM típico 230. Se dispone sobre el sustrato de silicio semiconductor 232 un óxido de compuerta 236. Se dispone sobre la capa de óxido de compuerta una capa de material de polisilicio 238, en la que se forma la compuerta flotante (14 en la Figura 5). Cuando está debidamente dopado, este material de polisilicio funciona como conductor. La capa de óxido de compuerta 236 funciona como una capa dieléctrica (26 en la Figura 5) entre la compuerta flotante y el sustrato semiconductor.
Se dispone sobre la capa de compuerta flotante otra capa 240 de material de óxido de compuerta, que proporciona otra capa dieléctrica, sobre la cual hay otra capa de polisilicio 242, en la que se forma la compuerta de control (12 en la Figura 5). Se dispone sobre la capa de la compuerta de control una o más capas de metal 244, 248, separadas por otra capa dieléctrica 246. Las capas de metal proporcionan líneas de filas y columnas para el circuito EPROM y también hacen las diversas conexiones eléctricas entre la compuerta de control, el drenaje y otros componentes del circuito.
Estas capas de circuito en un circuito EPROM típico contrastan con las capas que se encuentran en un circuito de cabezal de impresión de chorro de tinta típico. Se muestra en la Figura 7 una vista en sección transversal de las capas en un chip de control de chorro de tinta 250, como la que proporciona el circuito de control de disparo de chorro de tinta mostrado en la Figura 3. Este chip incluye un sustrato semiconductor 252, sobre el cual hay una capa de óxido 254 (como dióxido de silicio, SO2), seguida de una capa de polisilicio 256, una capa dieléctrica 258, luego una capa de Metal 1260 y una capa de Metal 2264, estas capas de metal están separadas por una capa dieléctrica 262.
Las dos capas de metal 260, 264 proporcionan los conductores para las líneas de dirección, líneas de datos, líneas de precarga, de selección y de disparo, y otras conexiones de circuitos. Será evidente que esta configuración de capa carece de una capa de polisilicio y un dieléctrico de compuerta adicionales que serían necesarios para la creación de una celda EPROM estándar. Los intentos anteriores de implementar EPROM en este tipo de circuito se han centrado en agregar pasos de proceso adicionales para agregar una compuerta flotante adicional y un dieléctrico de compuerta. Otra opción es agregar un chip EPROM por separado. Ambas opciones agregan complejidad y costo
De manera ventajosa, el inventor ha desarrollado una estructura y un método acoplados a la compuerta para proporcionar la funcionalidad EPROM utilizando las capas en este chip PROM, sin agregar capas de proceso ni costos. Como se muestra en la Figura 8 es un diagrama esquemático de un bit EPROM acoplado a la compuerta 270 que se puede crear usando las capas existentes del chip de control de la pluma de chorro de tinta mostrado en la Figura 7. El bit EPROM acoplado a la compuerta comprende dos transistores que tienen sus compuertas flotantes unidas. El primer transistor 272 es un transistor de control y el segundo transistor es el transistor EPROM 274. El transistor de control incluye dos conexiones de control o terminales de control, el primer terminal 276 está etiquetado como Control1 y el segundo terminal 278 está etiquetado como Control2.
La compuerta flotante 280 del transistor de control 272 está acoplada eléctricamente a la compuerta flotante 282 del transistor EPROM 274. El transistor EPROM incluye un drenaje 284 y una fuente 286, que se pueden conectar a tierra. El voltaje de la compuerta flotante depende de la capacitancia de superposición de la fuente y el drenaje del transistor de control 272, y si la compuerta del transistor de control está encendida. La superposición y la capacitancia de la compuerta acoplan el voltaje en Control1 y Control2 a la compuerta flotante. La capacitancia debe ser lo suficientemente grande para proporcionar un voltaje de acoplamiento adecuado a la compuerta flotante. Una EPROM estándar usa la capacitancia en la capa dieléctrica entre la compuerta de control y la compuerta flotante para acoplar el voltaje a la compuerta flotante. En el dispositivo acoplado a la compuerta descrito en la presente descripción, la compuerta para drenar la capacitancia de superposición entre Control1 276 acopla el voltaje en Control1 a la compuerta flotante. La capacitancia de superposición de compuerta a fuente en Control2278 acopla el voltaje en Control2 a la compuerta flotante. El objetivo es encontrar alguna estructura de capacitancia para acoplarla a la compuerta flotante. En esta configuración, la capa de óxido de compuerta (254 en la Figura 7) que proporciona la capacitancia de compuerta de un transistor estándar se usa en una dirección inversa para proporcionar esta capacitancia.
Esta estructura acoplada a una compuerta es totalmente compatible con la estructura de la capa del cabezal de impresión que se muestra en la Figura 7, y solo requiere la modificación de la disposición geométrica de las distintas capas del circuito. Las compuertas flotantes 280, 282 de los transistores de control y EPROM, así como la conexión de acoplamiento entre estos, se pueden fabricar en la capa de polisilicio 256 del circuito del cabezal de impresión. Además, estas regiones de compuerta flotante en la capa de polisilicio pueden interconectarse eléctricamente mediante la capa de Metal 1260. El acoplamiento de compuerta/drenaje es desde la región de drenaje n+ del sustrato 252 a la compuerta, a través de la capa de óxido de compuerta 254. La capa de Metal 1260 se puede configurar para conectar la fuente del transistor de control 272 (Control2, 278) al drenaje del transistor EPROM 274 (Drenaje 284). Una característica ventajosa de esta configuración es que hay un acoplamiento de fuente y de drenaje a la compuerta flotante. Esto proporciona un acoplamiento capacitivo adicional desde el nodo de control a la compuerta flotante. En general, cuanto más capacitivo sea el acoplamiento, mejor.
Con referencia nuevamente a la Figura 8, los terminales de control 276, 278 del transistor de control 272 pueden unirse entre sí, o Control2 puede vincularse al drenaje del transistor EPROM 274. Para algunas implementaciones, Control1, Control2 y Drenaje se pueden vincular a voltajes separados para obtener un acoplamiento más eficiente. Con Control2278 y Drenaje 284 unidos, el voltaje en Drenaje puede limitar el voltaje en Control2 y la cantidad de voltaje acoplado a la compuerta flotante 280.
En una realización, se puede obtener un diseño eficiente en el espacio atando el Drenaje 284 del transistor EPROM 274 a la fuente (Control2) 278 del transistor de control 272. Si no se necesita una resistencia para limitar la corriente de drenaje (por ejemplo, limitar el sobrecalentamiento controlando el ancho del pulso en su lugar, o confiando en la resistencia de los transistores de Selección (cuando se implementan en arreglos) para limitar la corriente), Control1, Control2 y Drenaje pueden todos atarse juntos. Esta configuración proporciona un alto nivel de acoplamiento en un área pequeña, pero también tiene una mayor sensibilidad al exceso de corriente de drenaje y al sobrecalentamiento. Alternativamente, el drenaje 284 del transistor EPROM 274 se puede conectar a la fuente (Control2) 278 del transistor de control 272, con una resistencia 277 (mostrada en líneas discontinuas en la Figura 8) entre Control1 276 y Control2278 para limitar la corriente de drenaje. Esta configuración puede ser más robusta con respecto a los problemas de corriente de drenaje, aunque el voltaje en el nodo Control2-Drenaje será menor y proporcionará menos voltaje a la compuerta flotante.
Otro enfoque que no pertenece al alcance reivindicado es conectar los terminales 278 y 276 del transistor de control 272 juntos, con una resistencia 283 (mostrada en líneas discontinuas en la Figura 8) en serie entre estos y el Drenaje 284 del transistor EPROM 274. La resistencia limitaría la corriente en el Drenaje, pero el voltaje en los nodos etiquetados como Control1 y Control2 aún estaría en el voltaje máximo para un mayor acoplamiento de voltaje a la compuerta flotante.
La programación de esta celda EPROM 270 acoplada a la compuerta, como las celdas EPROM típicas, se realiza aplicando un pulso de voltaje a los terminales 276, 278 del transistor de control 272. Esto se hace para proporcionar una cantidad de electrones calientes a la compuerta flotante 280. Es conveniente que el voltaje en el Drenaje 284 esté cerca del voltaje de ruptura del circuito. El voltaje de ruptura es el voltaje al que el transistor EPROM 274 comienza a conducir con la compuerta por debajo del voltaje umbral (compuerta a cero voltios). En una realización, el inventor ha programado el circuito EPROM a un voltaje de aproximadamente 16 ± 1 V donde el circuito tiene un voltaje de ruptura de 15 voltios
Como se señaló anteriormente, en un ejemplo que no pertenece al alcance reivindicado, Control2 278 se puede conectar al Drenaje 284 con una resistencia 283 (que tiene una resistencia de, por ejemplo, 100 ohmios) para limitar el voltaje de ruptura. Además, el tamaño físico de la longitud del canal (compuerta), es decir, la longitud del canal debajo de las compuertas del transistor EPROM 274, puede manipularse para modificar la tensión de ruptura. Por ejemplo, una compuerta más estrecha reducirá el voltaje de ruptura. En una realización, el inventor ha utilizado una longitud de compuerta de 3,0 pm a 3,5 pm, en lugar de 4 pm para este propósito.
El tiempo requerido para la programación es una función del voltaje de la compuerta flotante, la cantidad de electrones calientes atraídos hacia la compuerta flotante, el cambio de voltaje umbral deseado, la capacitancia total de la estructura de la compuerta y el grosor del óxido de la compuerta (capa 254 en la Figura 7). El grosor del óxido de la compuerta determina el porcentaje de electrones calientes energéticos que pueden alcanzar la compuerta flotante 280. En una realización, el voltaje de la compuerta flotante está en el rango de 5 voltios a 12 voltios, aunque se pueden usar otros rangos de voltaje. El voltaje de la compuerta flotante depende del voltaje en los terminales de control 276, 278 del transistor de control 272, y la relación de acoplamiento del sustrato de silicio y las capas de polisilicio (252, 256, respectivamente, en la Figura 7). Si bien los electrones calientes deseados se proporcionarán con cualquier grosor de óxido de compuerta, el grosor del óxido de compuerta a veces se fijará para una configuración de chip determinada. Por ejemplo, en una realización de un chip de control del cabezal de impresión, el grosor del óxido de compuerta se fija en aproximadamente 700 A.
La cantidad de electrones calientes proporcionados durante la programación es mayor cuando la programación se realiza cerca del voltaje de ruptura y con una corriente más alta. En una realización, el inventor ha programado con una corriente de 25 mA, aunque también se pueden usar otras corrientes. El inventor también ha contemplado una corriente de programación de 20 mA, por ejemplo, y también se pueden usar otras corrientes. Un rango para el voltaje umbral que ha usado el inventor es de 3 voltios a 7 voltios, pero también se pueden usar otros rangos de voltaje umbral. Bajo los parámetros anteriores, el inventor ha descubierto que se puede usar un tiempo de programación de 10 milisegundos. Sin embargo, también se pueden usar diferentes tiempos de programación, particularmente si se varían los diversos parámetros mencionados anteriormente. Por ejemplo, el tiempo de programación puede variar desde menos de 100 ps hasta varios segundos (por ejemplo, 4 segundos).
La lectura de las celdas EPROM se realiza detectando el voltaje umbral a través de la celda EPROM 270 acoplada a la compuerta usando un sensor de celda (no se muestra) en otra parte del circuito. La detección del voltaje umbral se puede realizar configurando el voltaje de compuerta/drenaje y midiendo la corriente correspondiente, o configurando la corriente y midiendo el voltaje. El inventor ha descubierto que la resistencia de encendido (Rencendido) de la celda EPROM cambia en un factor de aproximadamente 2 antes y después de la programación.
El inventor ha construido y probado este tipo de celda EPROM en un laboratorio. En la configuración de prueba, se construyó una celda modificada para monitorear el voltaje de la compuerta flotante. Se aplicó un pulso de voltaje a la compuerta y al drenaje para programar la celda EPROM a un voltaje umbral deseado. Para probar que la celda detecta el voltaje de la compuerta, la compuerta de un segundo transistor de detección (no se muestra) se conectó a la compuerta flotante de la celda EPROM. Esto hace que el voltaje de la compuerta del transistor de detección sea el mismo que el voltaje de la compuerta flotante. La resistencia de encendido (Rencendido) del segundo transistor es proporcional al voltaje de la compuerta. Al monitorear la resistencia de encendido del segundo transistor, se pudo determinar el voltaje de la compuerta flotante.
La celda EPROM acoplada a la compuerta mostrada en la Figura 8 se puede incorporar en un circuito en el que cada celda de identificación EPROM está asociada con un circuito de control separado, como el de la Figura 4, o los bits de identificación acoplados a la compuerta se pueden incorporar en un arreglo de celdas de identificación que comparten circuitos de control. Como se muestra en la Figura 9 es una realización de una celda EPROM acoplada a la compuerta asociada con un circuito de control individual. Esta figura muestra una parte del circuito de la celda de identificación de la Figura 4, con la celda EPROM acoplada a la compuerta 270 insertada en lugar del bit de identificación (103 en la Figura 4). Tal configuración proporcionará una línea de control por celda, con el funcionamiento de cada celda EPROM controlada por un transistor de control individual. Este tipo de configuración tiene un tamaño físico mayor que la disposición de circuitos compartidos, pero es similar a algunos esquemas de control que se utilizan actualmente con fusibles.
Como se muestra en la Figura 9, la línea de identificación 102 está conectada a la fuente y el drenaje del transistor de control 272 y el drenaje del transistor EPROM 274, y la fuente 286 del transistor EPROM está acoplada al drenaje del conmutador de accionamiento 106, que tiene su fuente acoplada a tierra 110. Se puede proporcionar una compuerta 282a más estrecha en el transistor 274 EPROM para proporcionar un voltaje de ruptura más bajo. Esto permite que la celda EPROM acoplada a la compuerta obtenga una cantidad adecuada de electrones calientes en el transistor EPROM sin exceder los voltajes de ruptura de otros transistores en el circuito. Como se discutió anteriormente con respecto a la Figura 8, en un ejemplo que no pertenece al alcance reivindicado, se podría agregar una resistencia 283 (por ejemplo, aproximadamente 100 ohmios) entre el drenaje 284 del transistor EPROM 274 y la fuente 278 del transistor de control 272, o se puede colocar una resistencia 277 entre la fuente del transistor de control y el drenaje 276 del transistor de control. El método elegido dependería de las decisiones de diseño y la técnica utilizada para controlar la corriente de drenaje.
Volviendo a la Figura 9, cuando el transistor 106 está encendido, la fuente del transistor EPROM 274 está esencialmente a tierra, y la celda EPROM funciona como se describe para la celda en la Figura 8. Un voltaje en la línea ID 102 se acopla a través del óxido de compuerta del transistor de control 272 a la compuerta flotante (280/282 en la Figura 8). Un alto voltaje (16 V) programará la EPROM. Se utilizará un voltaje más bajo para leer detectando el voltaje umbral o la resistencia de encendido. Si el transistor 106 está apagado, cualquier voltaje aplicado a la línea ID no tendrá una ruta a tierra y la celda EPROM no se verá afectada
Como se muestra en la Figura 10 es un diagrama esquemático parcial de un arreglo EPROM 300 que se puede producir usando la celda EPROM acoplada a la compuerta descrita en la presente descripción. En esta configuración, un arreglo de bits de identificación EPROM acoplados a la compuerta comparten circuitos de control. En este arreglo, una pluralidad de celdas EPROM 270 acopladas a la compuerta están dispuestas en filas y columnas. La línea de entrada de cada celda EPROM acoplada a la compuerta está ligada al voltaje de entrada Ventrada (designado en 304) a través de la línea de entrada 308. La línea de fuente 286 de cada transistor EPROM 274 está conectada al drenaje de un transistor de fila 310. Los transistores de fila están conectados a través de sus fuentes 312 a los drenajes de los transistores de columna 314. Si se desea, en un ejemplo que no pertenece al alcance reivindicado, se puede agregar una resistencia limitadora de corriente de drenaje (no se muestra) a la celda EPROM, como se describió anteriormente con respecto a la Figura 9. En lugar de una resistencia individual para cada celda acoplada a la compuerta, podría proporcionarse una única resistencia 322 (mostrada en líneas discontinuas en la Figura 10) para alimentar todos los transistores en paralelo. Esta resistencia se puede conectar entre el voltaje Ventrada y el drenaje del transistor EPROM (284 en la Figura8), con una sola línea desde Ventrada a la resistencia, y líneas separadas 324 (mostradas en líneas discontinuas en la Figura10) que se extienden desde la resistencia a los drenajes de cada uno de los transistores EPROM en el arreglo. La conexión entre la fuente y el drenaje del transistor de control EPROM 272 se eliminaría entonces, y todas las conexiones del transistor de controldrenaje de la celda EPROM 270 se vincularían directamente a la línea de entrada 308.
Las líneas de fila, etiquetadas 316a para Fila 1, 316b para Fila 2, etc., se conectan a las compuertas de todos los transistores de selección de fila 310 en una fila dada. Las fuentes 312 de todos los transistores de fila en una columna dada están conectadas al drenaje del transistor de columna 314 para esa columna. Las compuertas 318 de cada transistor de columna están conectadas a una fuente de voltaje (no se muestra) a través de líneas de columna (no se muestras). Las fuentes 320 de los transistores de columna están conectadas a un voltaje común, como tierra. Los transistores de columna están etiquetados como 314a para la Columna 1, 314b para la Columna 2, y así sucesivamente.
Los transistores de fila 310 y los transistores de columna 314 permiten la selección de celdas EPROM acopladas a la compuerta específicas, tanto para programación como para lectura. Los transistores de columna son transistores normales y las interconexiones a estos transistores se pueden fabricar en la capa de Metal 1 (260 en la Figura 7). Algunas de las ventajas de este circuito son que es más compacto que la implementación de celdas de identificación con circuitos de control separados, y no requiere la capa Metal2 y sus reglas de diseño asociadas. Además, el tamaño del arreglo EPROM acoplado a la compuerta 300 no está limitado por la configuración de los circuitos de control de la celda de disparo del cabezal de impresión (80 en la Figura 3). Este arreglo puede ser tan grande o tan pequeña como se desee, independientemente del número de líneas de datos asociadas con el circuito de control de la celda de disparo.
Para programar una celda 270 del arreglo 300, la celda se selecciona aplicando un voltaje a una línea de fila (por ejemplo, 316a) y una línea de columna (por ejemplo, a la compuerta del transistor de columna 314a), y luego un pulso de voltaje Ventrada relativamente alto (por ejemplo, 16 V). Para detectar el estado de la celda, se aplica un pulso voltaje de entrada Ventrada menor (por ejemplo, 5 V) de la misma manera y se monitorea la corriente. En este arreglo, no hay alto voltaje a través del drenaje a la fuente del transistor EPROM excepto durante la programación. Ventajosamente, no hay problemas de acoplamiento de voltaje de drenaje a compuerta porque el drenaje y la compuerta de los transistores EPROM se conmutan juntos. Además, el acoplamiento de compuerta a drenaje es realmente ventajoso debido a que aumenta el acoplamiento de voltaje a la compuerta.
El inventor ha descubierto que el tamaño de los transistores de selección de fila 316 es significativo debido a que deben manejar la corriente de programación, tal como 20 mA, 25 mA o más. Para este propósito, el inventor ha utilizado transistores de selección de fila que tienen un ancho de 150 pm. Será evidente que se pueden usar tamaños más pequeños para una corriente de programación más baja, y se necesitarán tamaños más grandes para una corriente más alta.
En funcionamiento, una señal de fila enciende todos los transistores de control de fila 316 en esa fila. Una señal de columna enciende un transistor 314 de control de columna seleccionado. Luego se aplica un voltaje de entrada Ventrada, y solo la celda 270 con su transistor de fila y columna encendidos tendrá el voltaje completo a través de este. Todas las demás celdas tendrán la fuente del transistor EPROM flotando. Es decir, la fuente del transistor EPROM no se accionará a ningún voltaje fijo, sino que simplemente flotará a los voltajes en los otros terminales. No habrá voltaje en el transistor EPROM.
Se puede configurar un arreglo EPROM de la manera descrita anteriormente para su uso al proporcionar bits de ID de pluma en un cabezal de impresión de chorro de tinta. En esta configuración, las señales de fila y columna pueden ser suministradas por el registro de desplazamiento del circuito de control de la pluma. Es decir, en lugar de controlar las líneas de fila y columna individualmente, los valores respectivos pueden cambiarse a un registro de desplazamiento y controlarse desde las salidas del registro de desplazamiento. El registro de desplazamiento se dirige a las selecciones de fila y columna del arreglo 2x10. Será evidente para los expertos en la técnica del diseño de semiconductores que la configuración geométrica de los circuitos se puede configurar de diversas formas.
El inventor ha construido y programado un arreglo de 4 bits basado en el diseño anterior. Después de la programación, las células EPROM han mantenido su carga durante más de un año.
La fiabilidad y longevidad de la celda EPROM acoplada a la compuerta descrita en la presente descripción depende de varios factores. Debido a que la estructura es diferente a la configuración típica de la celda EPROM, algunos aspectos del diseño resultante afectan su robustez. Por ejemplo, el tamaño más grande de la compuerta flotante (280 en la Figura 8) puede permitir más área para la corriente de fuga. Además, el óxido de compuerta (254 en la Figura 7) no se procesa para la corriente de fuga mínima absoluta.
Además, la planitud de las capas puede afectar su rendimiento. Leves ondulaciones en las superficies de las capas y variaciones en el grosor de las diferentes capas pueden causar concentraciones de carga y fugas entre las capas. En un circuito de control de pluma configurado con las capas del chip PROM mostrado en la Figura 7, por ejemplo, el grosor y la planitud de la capa de polisilicio 256 y la capa dieléctrica adyacente 254 no son tan críticas para el funcionamiento del circuito PROm . Este factor afecta el nivel de control de calidad aplicado a la formación de estas capas. Sin embargo, en un circuito EPROM, estos factores tienen un efecto mayor.
Al mismo tiempo, existen otros factores que afectan a los fusibles que no afectan a las EPROMS, o que no las afectan de la misma forma ni en la misma medida. Como se señaló anteriormente, los fusibles tienen varios inconvenientes que con frecuencia son molestos. Se cree que, en última instancia, las EPROM serán más fiables que los fusibles en la solicitud descrita en la presente descripción. Cuando se puedan tolerar las posibles limitaciones de la celda EPROM acoplada a la compuerta descrita en la presente descripción, esta configuración puede ser útil sin la necesidad de aumentar el control de calidad. Esto es cierto para las plumas de chorro de tinta. La vida útil del diseño de una pluma de chorro de tinta normalmente es de aproximadamente 18 meses, principalmente debido a que los cartuchos de chorro de tinta normalmente se venden poco después de su fabricación y debido a que la pluma se agota. En consecuencia, si las celdas EPROM pueden mantener su carga de manera confiable durante ese período de tiempo, hay pocas probabilidades de que el dispositivo no funcione como se pretende. Sin embargo, esta misma estructura se puede utilizar de forma eficaz en otras aplicaciones en las que se desea una mayor fiabilidad ejerciendo un mayor control sobre la planitud y el grosor de las capas.
La estructura de EPROM acoplada a la compuerta descrita en la presente descripción puede reemplazar los fusibles en los circuitos de control de la pluma de chorro de tinta sin agregar capas de proceso y costos. Esta configuración proporciona celdas que son más grandes que las celdas EPROM tradicionales, pero más pequeñas que los fusibles. Las celdas de identificación acopladas a la compuerta se pueden usar para almacenar una amplia variedad de información de identificación que indica características u otra información sobre la matriz del cabezal de impresión. Por ejemplo, una impresora que emplea un cabezal de impresión que tiene celdas de identificación EPROM puede usar la información de identificación para una amplia variedad de propósitos para optimizar la calidad de impresión o realizar otras funciones. Por ejemplo, las celdas de identificación seleccionadas pueden almacenar información de identificación sobre la matriz del cabezal de impresión, o sobre el cartucho de chorro de tinta o la pluma en la que se inserta la matriz del cabezal de impresión, tal como información que indique un nivel de detección de falta de tinta. Las celdas de identificación también pueden almacenar información de identificación que indica un valor de resistencia de detección térmica (TSR) para determinar la temperatura del cabezal de impresión. Las celdas de identificación seleccionadas pueden almacenar información de identificación que indica un número de unicidad del cabezal de impresión para identificar y responder adecuadamente al cabezal de impresión. Las celdas de identificación se pueden usar para almacenar información de identificación que indique el peso de una gota de tinta para un cabezal de impresión. Una impresora puede tener en cuenta los valores de peso de las gotas almacenadas en celdas de identificación seleccionadas y la información del nivel de detección de falta de tinta almacenada en otras celdas de identificación seleccionadas para determinar los niveles reales de detección de falta de tinta.
La impresora también puede utilizar información de identificación con fines de marketing, tal como marketing regional y marketing de fabricantes de equipos originales (OEM). Por ejemplo, las celdas de identificación seleccionadas almacenan información de identificación que indica una región de marketing para el dispositivo de expulsión de fluido. En una realización, las celdas de identificación seleccionadas pueden almacenar información de identificación que indica el vendedor de un dispositivo de expulsión de fluido OEM. Las celdas de identificación seleccionadas también pueden almacenar la identificación que indica si una impresora OEM está desbloqueada. Por ejemplo, la impresora OEM puede responder a la información desbloqueada del OEM para desbloquear una impresora OEM, de modo que la impresora OEM puede aceptar cabezales de impresión OEM vendidos por una determinada empresa o grupo de empresas y cabezales de impresión vendidos por empresas distintas de la empresa o grupo de empresas dados tales como la empresa fabricante original real.
Las celdas de identificación seleccionadas almacenan información de identificación que indica el tipo de producto y la revisión del producto de un dispositivo de expulsión de líquido. Una impresora puede utilizar el tipo de producto y la revisión del producto para determinar las características físicas de un cabezal de impresión. Las características físicas de revisión del producto, tal como el espacio entre columnas de boquillas, que pueden cambiar en productos futuros, también se pueden almacenar en celdas de identificación seleccionadas de un cabezal de impresión. En esta realización, la impresora puede utilizar la información de las características físicas de revisión del producto para ajustar los cambios de las características físicas entre las revisiones del producto.
Las celdas EPROM acopladas a la compuerta configuradas de esta manera también se pueden usar para muchos otros propósitos además de los indicados anteriormente. Debido a que la carga en la compuerta flotante del transistor EPROM (282 en la Figura 8) es acumulativa, esta configuración puede usarse para almacenar cantidades acumulativas. Por ejemplo, en un cabezal de impresión de chorro de tinta, las celdas EPROM acopladas a la compuerta se pueden reprogramar sucesivamente para rastrear el número de páginas impresas o para otros fines. Dado que la programación de las celdas EPROM modifica el voltaje umbral de la celda EPROM 270, la programación sucesiva de estas celdas puede usarse para controlar circuitos analógicos, tal como para crear un retardo de tiempo variable. También son posibles otras aplicaciones.
Debe entenderse que las disposiciones mencionadas anteriormente son ilustrativas de la aplicación de los principios de la presente invención. Será evidente para los expertos en la técnica que se pueden realizar numerosas modificaciones sin apartarse de los principios y conceptos de la invención tal como se establece en las reivindicaciones.

Claims (6)

REIVINDICACIONES
1. Un circuito de control del cabezal de impresión para una impresora de chorro de tinta, el circuito de control del cabezal de impresión que comprende una celda EPROM (270), el circuito de control del cabezal de impresión que tiene un sustrato semiconductor (252), una y solo una capa de polisilicio (256) dispuesta sobre el sustrato semiconductor (252), y una capa conductora (260) dispuesta encima de la capa de polisilicio (256), la celda EPROM (270) que comprende:
un transistor de control (272), que tiene una compuerta flotante (280) que comprende una parte de la capa de polisilicio (256);
un transistor EPROM (274), que tiene una compuerta flotante (282) que comprende una parte de la capa de polisilicio (256); y
una interconexión eléctrica, que comprende una parte de la capa conductora (260), que interconecta la compuerta flotante (280) del transistor de control (272) y la compuerta flotante (282) del transistor EPROM (274),
en donde el transistor de control (272) comprende una fuente (278) y un drenaje (276), y el transistor EPROM (274) comprende un drenaje (284),
en donde la capa conductora (260) está configurada para conectar la fuente (278) del transistor de control (272) al drenaje (284) del transistor EPROM (274).
2. Un circuito de control de cabezal de impresión de acuerdo con la reivindicación 1, en donde el transistor de control (272) comprende un terminal de drenaje (276) y un terminal de fuente (278), y que comprende además una interconexión eléctrica entre los terminales de drenaje y fuente.
3. Un circuito de control de cabezal de impresión de acuerdo con la reivindicación 2, en donde la interconexión eléctrica (277) entre los terminales de drenaje y fuente (276, 278) del transistor de control (272) comprende una resistencia (277).
4. Un circuito de control de cabezal de impresión de acuerdo con la reivindicación 1, en donde la compuerta flotante (282) del transistor EPROM (274) está dispuesta para recibir y acumular una carga de programación, de manera que la celda EPROM (274) pueda cargarse sucesivamente para almacenar valores acumulativos.
5. Un circuito de control de cabezal de impresión de acuerdo con la reivindicación 1, en donde el transistor de control (272) incluye una conexión de drenaje, y el transistor EPROM incluye una conexión de fuente, y que comprende además una línea de entrada, conectada a la conexión de drenaje del transistor de control (272), de manera que se pueden proporcionar señales de programación al transistor EPROM (274).
6. Un circuito de control de cabezal de impresión de acuerdo con la reivindicación 5, la celda EPROM que comprende además un transistor de accionamiento (106), que tiene un drenaje conectado a la fuente (286) del transistor EPROM (274), una compuerta del transistor de accionamiento (106) que se asocia con una línea de precarga, una línea de selección y una línea de datos de un arreglo de celdas de disparo, de manera que la programación y lectura de la celda EPROM (270) se puede controlar mediante señales enviadas a través de la línea de entrada y a través de la línea de precarga, la línea de selección y la línea de datos.
ES07778530T 2006-02-23 2007-02-23 Celda EPROM acopada a compuerta para cabezal de impresión Active ES2897827T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/360,801 US7365387B2 (en) 2006-02-23 2006-02-23 Gate-coupled EPROM cell for printhead
PCT/US2007/062644 WO2007120988A2 (en) 2006-02-23 2007-02-23 Gate-coupled eprom cell for printhead

Publications (1)

Publication Number Publication Date
ES2897827T3 true ES2897827T3 (es) 2022-03-02

Family

ID=38427316

Family Applications (1)

Application Number Title Priority Date Filing Date
ES07778530T Active ES2897827T3 (es) 2006-02-23 2007-02-23 Celda EPROM acopada a compuerta para cabezal de impresión

Country Status (11)

Country Link
US (1) US7365387B2 (es)
EP (1) EP1994553B1 (es)
JP (1) JP4824780B2 (es)
KR (1) KR101313389B1 (es)
CN (1) CN101390196B (es)
AU (1) AU2007238482B2 (es)
BR (1) BRPI0707017B1 (es)
CA (1) CA2641471C (es)
ES (1) ES2897827T3 (es)
PL (1) PL1994553T3 (es)
WO (1) WO2007120988A2 (es)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
WO2009059329A1 (en) * 2007-11-01 2009-05-07 Jonker, Llc Integrated circuit embedded with non-volatile one-time-programmable and multiple-time programmable memory
US8580622B2 (en) 2007-11-14 2013-11-12 Invensas Corporation Method of making integrated circuit embedded with non-volatile programmable memory having variable coupling
US7787295B2 (en) * 2007-11-14 2010-08-31 Jonker Llc Integrated circuit embedded with non-volatile multiple-time programmable memory having variable coupling
US7876615B2 (en) * 2007-11-14 2011-01-25 Jonker Llc Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data
EP2242652B1 (en) * 2007-12-19 2015-03-18 Hewlett-Packard Development Company, L.P. Fuse chambers on a substrate
WO2009082391A1 (en) * 2007-12-20 2009-07-02 Hewlett-Packard Development Company, L.P. Droplet generator
US7815287B2 (en) * 2008-09-24 2010-10-19 Hewlett-Packard Development Company, L.P. Fluid ejection device and method
US8460947B2 (en) 2008-09-24 2013-06-11 Hewlett-Packard Development Company, L.P. Fluid ejection device and method
US8305805B2 (en) * 2008-11-03 2012-11-06 Invensas Corporation Common drain non-volatile multiple-time programmable memory
US7750694B1 (en) * 2008-11-11 2010-07-06 Altera Corporation Power on reset circuitry for manufacturability and security using a fuse
US8203861B2 (en) * 2008-12-30 2012-06-19 Invensas Corporation Non-volatile one-time—programmable and multiple-time programmable memory configuration circuit
KR101068571B1 (ko) * 2009-07-03 2011-09-30 주식회사 하이닉스반도체 반도체 메모리 장치
US8988103B2 (en) 2010-09-15 2015-03-24 David K. Y. Liu Capacitively coupled logic gate
WO2012154973A1 (en) 2011-05-10 2012-11-15 Jonker, Llc Zero cost nvm cell using high voltage devices in analog process
US8477539B2 (en) * 2011-07-15 2013-07-02 Vangaurd International Semiconductor Corporation Non-volatile memory cell and methods for programming, erasing and reading thereof
EP2761656A4 (en) * 2011-09-27 2015-06-24 Hewlett Packard Development Co CIRCUIT SELECTING MEMORIES EPROM INDIVIDUALLY AND IN PARALLEL
WO2013158103A1 (en) 2012-04-19 2013-10-24 Hewlett-Packard Development Company, L.P. Detecting a drive bubble formation and collapse
US8864260B1 (en) * 2013-04-25 2014-10-21 Hewlett-Packard Development Company, L.P. EPROM structure using thermal ink jet fire lines on a printhead
CN104228347B (zh) * 2013-06-18 2016-08-17 研能科技股份有限公司 喷墨头芯片
EP3063009A4 (en) 2013-10-31 2018-03-21 Hewlett-Packard Development Company, L.P. Printheads having memories formed thereon
US9919517B2 (en) 2014-01-17 2018-03-20 Hewlett-Packard Development Company, L.P. Addressing an EPROM on a printhead
US9953991B2 (en) * 2014-03-14 2018-04-24 Hewlett-Packard Development Company, L.P. EPROM cell with modified floating gate
US9776397B2 (en) 2014-04-17 2017-10-03 Hewlett-Packard Development Company, L.P. Addressing an EPROM on a printhead
US9472288B2 (en) * 2014-10-29 2016-10-18 Hewlett-Packard Development Company, L.P. Mitigating parasitic current while programming a floating gate memory array
US10224335B2 (en) * 2015-01-29 2019-03-05 Hewlett-Packard Development Company, L.P. Integrated circuits
WO2016167763A1 (en) * 2015-04-15 2016-10-20 Hewlett-Packard Development Company, L.P. Printheads with high dielectric eprom cells
CN108215513B (zh) * 2018-02-05 2019-06-21 杭州旗捷科技有限公司 可变阈值的反馈电路、耗材芯片、耗材
JP7137712B2 (ja) 2019-02-06 2022-09-14 ヒューレット－パッカード デベロップメント カンパニー エル．ピー． 通信する印刷構成要素
EP3717246B1 (en) 2019-02-06 2021-06-16 Hewlett-Packard Development Company, L.P. Multiple circuits coupled to an interface
CN113365836B (zh) 2019-02-06 2022-10-14 惠普发展公司，有限责任合伙企业 集成电路和在可更换打印头墨盒中写入存储的数据的方法
CA3126693A1 (en) 2019-02-06 2020-08-13 Hewlett-Packard Development Company, L.P. Communicating print component
KR102621218B1 (ko) 2019-02-06 2024-01-04 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 유체 다이의 메모리
WO2020162970A1 (en) 2019-02-06 2020-08-13 Hewlett-Packard Development Company, L.P. Print component with memory circuit
US11787173B2 (en) 2019-02-06 2023-10-17 Hewlett-Packard Development Company, L.P. Print component with memory circuit
CN113396064B (zh) 2019-02-06 2023-02-24 惠普发展公司，有限责任合伙企业 集成电路及其操作方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015885A (en) * 1986-09-19 1991-05-14 Actel Corporation Reconfigurable programmable interconnect architecture
US5057447A (en) * 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
JP2915583B2 (ja) * 1991-01-14 1999-07-05 キヤノン株式会社 画像記録装置
US5371698A (en) * 1992-05-13 1994-12-06 Koehler; Dale R. Random access optical memory
JP3570724B2 (ja) * 1994-05-04 2004-09-29 アトメル・コーポレイション 領域信号経路指定およびユニバーサル信号経路指定を伴うプログラマブルロジックデバイス
US5625211A (en) * 1995-01-12 1997-04-29 Actel Corporation Two-transistor electrically-alterable switch employing hot electron injection and fowler nordheim tunneling
US5716874A (en) * 1996-02-20 1998-02-10 United Microelectronics Corporation Method of fabricating EPROM memory by individually forming gate oxide and coupling insulator
US6113208A (en) * 1996-05-22 2000-09-05 Hewlett-Packard Company Replaceable cartridge for a printer including resident memory with stored message triggering data
US5773862A (en) * 1996-08-27 1998-06-30 Zycad Corporation Floating gate FGPA cell with separated select device
KR100241524B1 (ko) * 1996-12-28 2000-02-01 김영환 플래쉬 메모리 셀
US5880991A (en) * 1997-04-14 1999-03-09 International Business Machines Corporation Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure
KR100218275B1 (ko) * 1997-05-09 1999-09-01 윤종용 벌크형 1트랜지스터 구조의 강유전체 메모리소자
US5981335A (en) * 1997-11-20 1999-11-09 Vanguard International Semiconductor Corporation Method of making stacked gate memory cell structure
US6439697B1 (en) * 1999-07-30 2002-08-27 Hewlett-Packard Company Dynamic memory based firing cell of thermal ink jet printhead
US6255164B1 (en) * 1999-08-03 2001-07-03 Worldwide Semiconductor Manufacturing Corp. EPROM cell structure and a method for forming the EPROM cell structure
US6324097B1 (en) * 1999-08-26 2001-11-27 Mosel Vitelic Inc. Single poly non-volatile memory structure and its fabricating method
US7019866B1 (en) * 1999-08-30 2006-03-28 Hewlett-Packard Development Company, L.P. Common communication bus and protocol for multiple injet printheads in a printing system
US6222764B1 (en) * 1999-12-13 2001-04-24 Agere Systems Guardian Corp. Erasable memory device and an associated method for erasing a memory cell therein
US6631087B2 (en) * 2000-06-23 2003-10-07 Gennum Corporation Low voltage single poly deep sub-micron flash eeprom
US6325483B1 (en) * 2000-07-19 2001-12-04 Hewlett-Packard Company Techniques for increasing ink-jet pen identification information in an interconnect limited environment
US20020109535A1 (en) * 2001-02-09 2002-08-15 Telcom Semiconductor, Inc. Power on reset circuit arrangement
US6616260B2 (en) * 2001-05-25 2003-09-09 Hewlett-Packard Development Company, L.P. Robust bit scheme for a memory of a replaceable printer component
DE10141962A1 (de) 2001-08-28 2003-03-20 Koninkl Philips Electronics Nv Nicht-flüchtiger Halbleiterspeicher
US6528842B1 (en) * 2001-12-31 2003-03-04 Jet City Electronics, Inc. Electronically erasable memory cell using CMOS technology
TW535265B (en) * 2002-04-29 2003-06-01 Powerchip Semiconductor Corp Structure and manufacturing method of CMOS process compatible single poly-silicon erasable and programmable ROM
US6794908B2 (en) * 2002-05-31 2004-09-21 Honeywell International Inc. Radiation-hard circuit
US6762093B2 (en) * 2002-08-21 2004-07-13 Micron Technology, Inc. High coupling floating gate transistor
US6818936B2 (en) * 2002-11-05 2004-11-16 Taiwan Semiconductor Manufacturing Company Scaled EEPROM cell by metal-insulator-metal (MIM) coupling
US7249825B2 (en) * 2003-05-09 2007-07-31 Hewlett-Packard Development Company, L.P. Fluid ejection device with data storage structure
US7311385B2 (en) * 2003-11-12 2007-12-25 Lexmark International, Inc. Micro-fluid ejecting device having embedded memory device
US7278715B2 (en) * 2004-04-19 2007-10-09 Hewlett-Packard Development Company, L.P. Device with gates configured in loop structures
US7497536B2 (en) 2004-04-19 2009-03-03 Hewlett-Packard Development Company, L.P. Fluid ejection device
US7278703B2 (en) * 2004-04-19 2007-10-09 Hewlett-Packard Development Company, L.P. Fluid ejection device with identification cells
US7488056B2 (en) * 2004-04-19 2009-02-10 Hewlett--Packard Development Company, L.P. Fluid ejection device
US7436020B2 (en) * 2004-06-30 2008-10-14 Micron Technology, Inc. Flash memory with metal-insulator-metal tunneling program and erase

Also Published As

Publication number Publication date
WO2007120988A2 (en) 2007-10-25
US7365387B2 (en) 2008-04-29
US20070194371A1 (en) 2007-08-23
EP1994553A2 (en) 2008-11-26
BRPI0707017A2 (pt) 2011-04-12
JP4824780B2 (ja) 2011-11-30
CN101390196B (zh) 2010-09-08
BRPI0707017B1 (pt) 2022-09-27
CA2641471A1 (en) 2007-10-25
PL1994553T3 (pl) 2021-12-20
WO2007120988A3 (en) 2008-04-10
EP1994553B1 (en) 2021-10-06
CN101390196A (zh) 2009-03-18
AU2007238482B2 (en) 2011-08-18
JP2009528183A (ja) 2009-08-06
CA2641471C (en) 2015-08-18
KR20080106909A (ko) 2008-12-09
AU2007238482A1 (en) 2007-10-25
KR101313389B1 (ko) 2013-10-01

Similar Documents

Publication Publication Date Title
ES2897827T3 (es) Celda EPROM acopada a compuerta para cabezal de impresión
ES2384438T3 (es) Dispositivo de eyección de fluido con celdas de identificación
US12030312B2 (en) Print component with memory circuit
JP7218439B2 (ja) プリントヘッド用のダイ
ES2938242T3 (es) Cartucho de inyección de tinta con un cabezal de impresión
US11787173B2 (en) Print component with memory circuit