ES2785404T3 - Circuito amplificador y método - Google Patents

Circuito amplificador y método Download PDF

Info

Publication number
ES2785404T3
ES2785404T3 ES14793644T ES14793644T ES2785404T3 ES 2785404 T3 ES2785404 T3 ES 2785404T3 ES 14793644 T ES14793644 T ES 14793644T ES 14793644 T ES14793644 T ES 14793644T ES 2785404 T3 ES2785404 T3 ES 2785404T3
Authority
ES
Spain
Prior art keywords
amplifier
transmission line
cascade
peak
amplifiers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES14793644T
Other languages
English (en)
Inventor
Richard Hellberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Application granted granted Critical
Publication of ES2785404T3 publication Critical patent/ES2785404T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Una disposición de amplificador que comprende: N etapas de amplificador (101 a 10N), las cuales comprenden una etapa de amplificador principal y una pluralidad de etapas de amplificador de pico; una línea de transmisión (11), que comprende una impedancia variable para transformar una impedancia de carga en una impedancia más alta en la etapa de amplificador principal (102), de tal manera que la pluralidad de amplificadores de pico están acoplados en posiciones intermedias (121 a 12N-1) a la línea de transmisión; y de modo que la disposición de amplificador está configurada de tal manera que al menos dos de los amplificadores de pico son excitados colectivamente con versiones retardadas en el tiempo de sustancialmente la misma señal; en la que la línea de transmisión (11) comprende una cascada de líneas de transmisión acopladas entre las N etapas de amplificador y un nodo de salida (15) de la disposición del amplificador, y en la cual la disposición de amplificador está configurada para funcionar en un modo de funcionamiento de Doherty; caracterizada por que: la longitud de al menos una de las líneas de transmisión de la cascada está configurada para compensar la capacitancia parásita, de tal manera que una línea de transmisión más cercana al lado de entrada de la cascada se acorta en una cantidad mayor en comparación con una línea de transmisión más cercana al lado de salida de la cascada.

Description

DESCRIPCIÓN
Circuito amplificador y método
Campo técnico
La presente invención se refiere a un circuito amplificador y a un método, y, más particularmente, a un circuito amplificador y a un método que proporcionan una eficiencia mejorada, por ejemplo, en una disposición de amplificador de Doherty de banda ancha arbitraria.
Antecedentes
En las estaciones de base de radio y otros sistemas, se utilizan a menudo amplificadores de potencia para amplificar señales o combinaciones de señales de banda ancha con una cierta relación de potencia de pico alto y media (PAR o PAPR). Los amplificadores deben ser entonces capaces de suministrar como salida repetidamente una potencia muy alta durante períodos muy cortos, incluso aunque la mayor parte de la potencia de salida se genere al nivel de potencia promedio mucho más bajo. En sistemas con combinaciones de fase aleatorias de muchas señales (sin que ninguna de ellas sea dominante), la amplitud de la señal sigue una distribución de Rayleigh.
Un amplificador de potencia convencional de un solo transistor (por ejemplo, un amplificador de potencia de clase B, AB o F) tiene una resistencia de carga de radiofrecuencia (RF) fija y un suministro de tensión eléctrica fija. La polarización en los amplificadores de clase B o AB hace que la corriente de salida tenga una forma cercana a la de un tren de impulsos formado por impulsos de corriente sinusoidal rectificada de media onda. La intensidad de corriente continua (CC) (y, por lo tanto, la potencia de CC) es, por lo tanto, en gran medida proporcional a la amplitud (y tensión) de corriente de salida de RF. La potencia de salida, sin embargo, es proporcional a la corriente de salida de RF al cuadrado. La eficiencia, es decir, la potencia de salida dividida por la potencia de CC, también es, por tanto, proporcional a la amplitud de salida. Si bien la eficiencia es alta con las potencias de salida más altas, la eficiencia promedio de un amplificador de potencia es, en consecuencia, baja cuando se amplifican señales que, en promedio, tienen una amplitud (o potencia) de salida baja en comparación con la amplitud (o potencia) de salida máxima requerida, es decir, PAR alta.
El amplificador de Chireix (como se describe en la divulgación "Modulación en desfase de alta potencia”, Proc. IRE, vol. 23, n° 11, págs. 1370-1392, noviembre de 1935, por H. Chireix) o el amplificador de Doherty (como se describe en la divulgación "Un nuevo amplificador de potencia de alta eficiencia para ondas moduladas", por W. H. Doherty, Proc. IRE, vol. 24, n° 9, págs. 1163-1182, sept. De 1936) fueron los primeros ejemplos de amplificadores basados en múltiples transistores con interacción y combinación de red de salida pasiva.
Estos tienen una alta eficiencia promedio para señales moduladas en amplitud con una alta relación de pico a promedio (PAR), ya que tienen una suma promedio mucho menor de las magnitudes de corriente de salida de RF debido a los transistores, a bajas amplitudes. Esto causa una alta eficiencia promedio, ya que las corrientes de CC trazadas por los transistores son en gran medida proporcionales a las magnitudes de corriente de RF.
La reducida corriente de salida promedio se obtiene mediante el uso de dos transistores que influyen, cada uno de ellos, en las tensiones y corrientes de salida del otro a través de una red de salida reactiva (que también está acoplada a la carga). Al excitar los transistores constituyentes con las amplitudes y fases apropiadas, la suma de las corrientes de salida de RF se reduce en todos los niveles, excepto en el máximo. También para estos amplificadores se incrementa la tensión de RF en una o en ambas salidas de transistor.
En 2001, el autor de la presente solicitud inventó amplificadores de alta eficiencia de dos etapas con una mayor robustez frente a las variaciones del circuito y con un ancho de banda radicalmente mayor de alta eficiencia, como se divulga en la Patente número WO2003/061115 por el presente solicitante. El presente solicitante ha implementado con éxito un amplificador de banda ancha (100% de ancho de banda relativo, es decir, que tiene una relación de borde de banda alta a borde de banda baja de 3:1). El modo central de dicho amplificador es un modo de Doherty de banda ancha.
Al diseñar redes similares con más amplificadores y con redes de línea de transmisión con una longitud eléctrica máxima más larga, se pueden lograr anchos de banda aún más amplios, como se muestra, por ejemplo, en la Solicitud de Patente número PCT/SE2013/051217, en trámite junto con la presente. Estos amplificadores tienen un gran ancho de banda total de alta eficiencia, incluso con pequeños números de subamplificadores, por ejemplo, incluso con tres o cuatro subamplificadores.
Los amplificadores de Doherty de banda ancha son un asunto de gran interés, y se han intentado muchos enfoques. Por ejemplo, el uso de una línea de transmisión de un cuarto de longitud de onda con la misma impedancia que la carga da como resultado una eficiencia de banda ancha en el punto de transición, tal y como se divulga en un artículo de D. Gustafsson et al. titulado "Teoría y diseño de un amplificador novedoso de banda ancha y alta eficiencia media reconfigurable”, Proc. IMS 2012.
Los amplificadores multietapa de banda ancha de los documentos WO2003/061115 o PCT/SE2013/051217 tienen diferentes modos de funcionamiento en diferentes bandas de frecuencia, lo que tiene la desventaja de complicar los circuitos de excitación de entrada. El modo central de Doherty del documento WO2003/061115 puede ser de hasta un 60% de banda ancha, pero la amplitud del punto de transición varía entonces considerablemente dentro del ancho de banda.
Un amplificador de Doherty que tiene una línea de un cuarto de longitud de onda con la misma impedancia que la carga, por ejemplo, como se divulga en el documento antes mencionado de Gustafsson, tiene la desventaja de requerir una tensión de suministro diferente para cada uno de los dos subamplificadores. Esto da como resultado un transistor principal sobredimensionado e infrautilizado en caso de que se utilice la misma tecnología para ambos subamplificadores. La eficiencia de banda ancha en el punto de transición se obtiene sacrificando tanto la utilización del transistor de banda ancha como la eficiencia a la máxima potencia, lo que reduce el ancho de banda de la alta eficiencia promedio a la vez que aumenta el costo del transistor.
El uso de un resonador LC, por ejemplo, como se divulga en un artículo de M. Naseri Ali Abadi et al., titulada "Un amplificador de potencia de Doherty de ancho de banda extendido que utiliza un novedoso combinador de salida", Proc. IMS 2014, o el uso de un fragmento resonante en el nodo de salida, tiene el inconveniente de disminuir el ancho de banda de potencia total y el ancho de banda de eficiencia a plena potencia (en oposición a la técnica del documento WO2003/061115, que no tiene este inconveniente).
Por otra parte, el uso de otra técnica que implica la utilización de un acoplador de línea de derivación y de múltiples secciones tiene limitaciones en el ancho de banda de eficiencia, tanto en el punto de transición como a plena potencia, y también en el ancho de banda de potencia a plena potencia, al menos en sus materializaciones actuales según se describe en un artículo de Piazzon et al. titulado "Un método para diseñar amplificadores de potencia de Doherty de banda ancha", Progress in Electromagnetics Research, vol. 145, págs. 319-331,2014, o en un artículo de R. Giofre et al. titulado "Una red distribuida de emparejamiento / combinación adecuada para diseñar amplificadores de potencia de Doherty que cubren un ancho de banda de más de una octava", Proc. IMS 2014 (tomando como base el resumen).
El documento WO2012076924 (A1) divulga el hecho de que un circuito amplificador de radiofrecuencia, RF, comprende una entrada para recibir una señal de entrada de RF y una salida de circuito para suministrar como salida una señal de salida de RF amplificada a una carga. Un camino amplificador de portadora comprende un amplificador de portadora que tiene una entrada de amplificador de portadora conectada a la entrada para recibir la señal de entrada, y una salida de amplificador de portadora destinada a suministrar como salida una señal portadora amplificada tanto en un modo de baja potencia de entrada del circuito amplificador de RF como en un modo de alta potencia de entrada del circuito amplificador de RF. Un primer camino amplificador de pico comprende un primer amplificador de pico conectado a la entrada, para recibir la señal de entrada y suministrar como salida una primera señal de pico amplificada, estando el primer amplificador de pico inactivo en el modo de baja potencia de entrada. Un segundo camino amplificador de pico comprende un segundo amplificador de pico conectado a la entrada, para recibir la señal de entrada y suministrar como salida una segunda señal de pico amplificada, de tal manera que el segundo amplificador de pico está inactivo en el modo de baja potencia de entrada.
El documento EP1959563 (A2) divulga el hecho de que un aparato amplificador de potencia de Doherty incluye un amplificador de Doherty controlado en armónicos (606,607); y una unidad de emparejamiento de entrada (602,604) y una unidad de emparejamiento de salida (612,614) para emparejar a su entrada y emparejar a su salida el amplificador de Doherty controlado en armónicos (606,607), respectivamente. El amplificador de Doherty controlado en armónicos incluye un amplificador de portadora (606); un amplificador de pico (607), dispuesto en paralelo con el amplificador de portadora (606); y un circuito de control de armónicos (608,610), dispuesto delante de la unidad de emparejamiento de salida (612,614) para controlar un componente de armónicos de una salida del amplificador de Doherty (606,607), con el fin de permitir que el amplificador de Doherty realice una operación de conmutación o de saturación.
El documento US2010176885 (A1) divulga un amplificador de potencia que utiliza una estructura de Doherty de N vías con un seguimiento de potencia de alimentación de polarización adaptativa, a fin de extender la región de eficiencia sobre la alta relación de potencia de pico a potencia promedio de las señales moduladas en multiplexación, como en el acceso múltiple por división en código de banda ancha y la multiplexación por división de frecuencia ortogonal. En una realización, la presente invención usa una estructura distribuida de doble alimentación a un amplificador de Doherty de N vías para mejorar el aislamiento entre al menos un amplificador principal y al menos un amplificador de pico, y también para mejorar el rendimiento tanto en ganancia como en eficiencia a alta potencia de retirada en la salida. Se pueden utilizar acopladores híbridos en una o en ambas de la entrada y la salida. En al menos algunas implementaciones, el espacio del circuito también se conserva debido a la integración de la amplificación, la división de potencia y su combinación.
Compendio
Es un objetivo de la presente invención proporcionar un método y un aparato que eviten o mitiguen al menos una o más de las desventajas mencionadas anteriormente.
De acuerdo con un primer aspecto de la presente invención, se proporciona una disposición de amplificador de acuerdo con una cualquiera de las reivindicaciones 1-10.
De acuerdo con otro aspecto de la presente invención, se proporciona un método, en una disposición de amplificador, de acuerdo con una cualquiera de las reivindicaciones 11-15.
Breve descripción de los dibujos
Para una mejor comprensión de los ejemplos de la presente invención, y para mostrar más claramente cómo se pueden llevar a cabo los ejemplos, se hará referencia a continuación, únicamente a modo de ejemplo, a los siguientes dibujos, en los que:
La Figura 1 a muestra un ejemplo de un circuito amplificador de tres etapas;
La Figura 1 b muestra la variación de la amplitud en el punto de transición, la Figura 1 c, la eficiencia en los picos del punto de transición, y la Figura 1d, la variación del ángulo de fase relativo requerido para la realización de la Figura 1a;
La Figura 1 e muestra curvas de eficiencia de clase B para el circuito de la Figura 1 a;
La Figura 2a muestra un método en una disposición de amplificador;
La Figura 2b muestra un ejemplo de una disposición de amplificador;
La Figura 3a muestra un ejemplo de una disposición de amplificador;
La Figura 3b muestra la variación de la amplitud en el punto de transición, la Figura 3c, la eficiencia en los picos del punto de transición, y la Figura 3d, la variación del ángulo de fase relativo requerido para la disposición de amplificador de la Figura 3a;
La Figura 4a muestra un ejemplo de disposición de amplificador;
La Figura 4b muestra la variación en la amplitud del punto de transición, la Figura 4c, la eficiencia en los picos del punto de transición, y la Figura 4d, la variación del ángulo de fase relativo requerido para la disposición de amplificador de la Figura 4a;
La Figura 5 muestra un ejemplo de una implementación, que incluye un ejemplo de circuito de accionamiento de entrada;
La Figura 6 muestra un ejemplo de amplitudes de corriente de salida de RF;
La Figura 7a muestra un ejemplo de una disposición de amplificador;
La Figura 7b muestra la variación en la amplitud del punto de transición, la Figura 7c, la eficiencia en los picos del punto de transición, y la Figura 7d, la variación del ángulo de fase relativo requerido para la disposición de amplificador de la Figura 7a;
La Figura 8a muestra las curvas de eficiencia a lo largo del ancho de banda, ilustrando también la frecuencia;
La Figura 8b muestra otra ilustración de las curvas de eficiencia a lo largo del ancho de banda (sin ilustrar la frecuencia);
La Figura 9a muestra un ejemplo de disposición de amplificador de acuerdo con una realización;
La Figura 9b muestra la variación en la amplitud del punto de transición, la Figura 9c, la eficiencia en los picos del punto de transición, y la Figura 9d, la variación del ángulo de fase relativo requerido para la realización de la Figura 9a;
La Figura 10a muestra un ejemplo de disposición de amplificador;
La Figura 10b muestra la variación en la amplitud del punto de transición, la Figura 10c, la eficiencia en los picos del punto de transición, y la Figura 10d, la variación del ángulo de fase relativo requerido para la disposición de la Figura 10a;
La Figura 11a muestra un ejemplo de disposición de amplificador de acuerdo con otra realización;
La Figura 11 b muestra la variación en la amplitud del punto de transición, la Figura 11c, la eficiencia en los picos del punto de transición, y la Figura 11d, la variación del ángulo de fase relativo requerido para la disposición de amplificador de la Figura 11a;
La Figura 12a muestra un ejemplo de disposición de amplificador;
La Figura 12b muestra la variación en la amplitud del punto de transición, la Figura 12c, la eficiencia en los picos del punto de transición, y la Figura 12d, la variación del ángulo de fase relativo requerido para la disposición de amplificador de la Figura 12a;
La Figura 13a muestra un ejemplo de disposición de amplificador; y
La Figura 13b muestra la variación en la amplitud del punto de transición, la Figura 13c, la eficiencia en los picos del punto de transición, y la Figura 13d, la variación del ángulo de fase relativo requerido para la disposición de amplificador de la Figura 13a.
Descripción detallada
La Figura 1 a muestra un ejemplo de circuito amplificador de tres etapas que está optimizado para un ancho de banda de una octava, 67% (la relación de borde de banda alta a borde de banda baja de 2:1 es igual al 67% de ancho de banda relativo), y para señales de amplitud distribuida según Rayleigh con una relación de pico a promedio (PAR) de 10 dB.
La disposición de amplificador comprende tres etapas de amplificador 101 a 103. La disposición de amplificador comprende una cascada de líneas de transmisión de un cuarto de longitud de onda, 111 a 112, acopladas entre una salida de uno de los tres subamplificadores o etapas de amplificador (el 102 en este ejemplo, también denominado amplificador "principal") y un nodo de salida 15 de la disposición de amplificador.
Uno de los amplificadores, por ejemplo, la última etapa de amplificador, también conocido como el último amplificador de pico (es decir, la tercera etapa de amplificador 103 de este ejemplo) está acoplado al nodo de salida 15. La salida del amplificador principal (es decir, la segunda etapa de amplificador 102 de este ejemplo) está acoplada a la entrada de la primera sección 111 de la cascada de líneas de transmisión de un cuarto de longitud de onda. El amplificador de pico restante (es decir, la primera etapa de amplificador 101 de este ejemplo) está acoplado a una unión respectiva 121 de la cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 112.
En este ejemplo, las resistencias de carga óptimas (para el funcionamiento a plena potencia) para los subamplificadores son las siguientes: 4 veces la carga común para el subamplificador principal 102, y 2,5 y 2,8 veces la carga común para los dos amplificadores de pico 101 y 103, respectivamente (las resistencias de carga óptimas ilustradas por los valores "R" en la Figura 1 a). La potencia de salida máxima de los amplificadores, y los aumentos en la admitancia en cada unión, son proporcionales a la inversa de estos números. Los aumentos de ancho ilustran estos aumentos de admitancia.
La Figura 1b muestra la variación en la amplitud del punto de transición para el ejemplo de la Figura 1a. Como se puede observar, el punto de transición varía entre 0,34 y 0,39 dentro del ancho de banda de 2:1 (la curva gruesa designada por la referencia 6 en la Figura 1b). La desviación de la curva delgada designada por la referencia 8 con respecto a la curva gruesa designada por la referencia 6 muestra que el intervalo de amplitudes bajas con alta eficiencia se termina en una amplitud demasiado baja debido a una tensión adicional en la salida del transistor principal, que proviene de la reactancia en serie.
La Figura 1c muestra la eficiencia en los picos de los puntos de transición, y puede observarse que la eficiencia promedio, con la excitación apropiada, está cerca de la óptima en el medio, pero cae algunos puntos porcentuales hacia los bordes.
La Figura 1 d muestra la variación del ángulo de fase relativo requerido para la disposición de amplificador de la Figura 1a. Como se puede observar, en este ejemplo, el ángulo de fase relativo requerido en el punto de transición varía entre -0,4 y 0,4 radianes.
La Figura 1 e muestra curvas de eficiencia de clase B para el circuito amplificador en el ejemplo de la Figura 1 a dentro del ancho de banda, en las que se puede observar cómo la región de amplificador único se termina en una amplitud (y eficiencia de pico en el punto de transición) demasiado baja en las frecuencias fuera del ancho de banda relativo del 40% interior.
Las realizaciones de la invención según se describirán a continuación proporcionan un método para construir amplificadores de banda muy ancha, por ejemplo, amplificadores de Doherty. Las disposiciones de amplificador de acuerdo con las realizaciones de la invención tienen alta eficiencia y propiedades consistentes a lo largo de grandes anchos de banda (en ausencia de capacidades parásitas y otras consideraciones prácticas de circuito). Como se describirá, la capacidad y la inductancia parásitas se pueden manejar con métodos para compensar tales capacidades e inductancias parásitas (para amplificadores de alto ancho de banda).
Las realizaciones descritas a continuación tienen el efecto de proporcionar una disposición de amplificador, tal como una disposición de amplificador de Doherty, con "más etapas de las necesarias". Esto es posible utilizando al menos dos de los amplificadores de pico colectivamente para combinación en fase, por ejemplo, excitando colectivamente dos o más amplificadores de pico, a fin de producir la máxima potencia de salida. Esto tiene la ventaja de proporcionar libertad en cuanto al número y tamaños de los amplificadores de pico, y, por lo tanto, en cuanto al número y las impedancias de la red de salida reactiva, tal como las líneas de transmisión de un cuarto de longitud de onda en un amplificador Doherty de etapas múltiples.
Las impedancias de las líneas de transmisión de un cuarto de longitud de onda se pueden entonces disponer para optimizar el ancho de banda de baja ondulación en la transimpedancia desde el primer amplificador (principal) hasta la carga. Los subamplificadores de pico pueden haberse configurado para tener resistencias de carga óptimas (para salida completa) que coinciden con la diferencia de admitancias entre las líneas de transmisión de un cuarto de longitud de onda.
La baja ondulación de esta transimpedancia genera una amplitud de punto de transición casi constante a lo largo del ancho de banda de diseño, lo que tiene la ventaja de que se pueden usar configuraciones de ganancia y polarización estáticas muy simples. Para cierto punto de transición y número de amplificadores de pico, se puede llegar a un compromiso entre la ondulación del punto de transición y el ancho de banda. Este compromiso puede mejorarse aumentando el número de amplificadores de pico y, por lo tanto, el número de líneas de transmisión de un cuarto de longitud de onda.
Las realizaciones de la invención consisten en amplificadores multietapa modificados, tales como amplificadores de Doherty, en los que la mayoría de los grados de libertad se utilizan para obtener propiedades consistentes y alta eficiencia en grandes anchos de banda. Dos o más de los amplificadores de pico son excitados por versiones retardadas en el de tiempo de sustancialmente la misma señal, por ejemplo, con la misma función de amplitud (por ejemplo, obtenida por polarización de clase C en los propios amplificadores de pico o en una o más etapas de excitación), por lo que al menos algunos de los puntos de transición más altos no se utilizan. Esto significa que las amplitudes reales de los puntos de transición (excepto la más baja en un caso en el que todos los amplificadores de pico son excitados por versiones retardadas en el tiempo de la misma señal) se vuelven insignificantes y, por lo tanto, los grados de libertad que proporciona el mayor número de etapas pueden ser utilizados para aumentar el ancho de banda.
La combinación en fase para obtener la suma de las potencias de salida máximas de cualquier número de subamplificadores es posible a lo largo de cualquier ancho de banda. Esto se puede lograr asegurándose de que las sumas de admitancias en cualquier unión de las líneas de transmisión sean las mismas, las que entran y las que salen (hacia la salida), y de que todas las ondas entrantes (procedentes de sucesivamente más subamplificadores) están en fase en las uniones.
A fin de lograr plena potencia de salida mientras se carga de manera óptima cada amplificador, los ejemplos de las realizaciones que se describen a continuación se han configurado de modo que los subamplificadores de pico tienen resistencias de carga óptimas (para salida completa) que se han hecho coincidir con la diferencia de admitancias entre las secciones de línea de transmisión de la cascada de un cuarto de longitud de onda de Doherty de múltiples etapas. La regulación temporal de las señales de excitación hacia los amplificadores de pico puede estar descentrada en el mismo tiempo que el tiempo de desplazamiento de la onda a través de todas las secciones de línea de transmisión anteriores. El presente solicitante presenta un ejemplo de una red de lado de entrada para gestionar este aspecto en la Solicitud de referencia P43345, en tramitación junto con la presente.
Dado que las realizaciones de la invención proporcionan una potencia de salida conocida a lo largo de cualquier ancho de banda, y no se preocupan por uno o más de los puntos de transición más altos, las realizaciones de la invención pueden usar todos los grados de libertad para aumentar el ancho de banda para el subamplificador principal.
Por ejemplo, una forma de aumentar el ancho de banda es disponer las líneas de transmisión, por ejemplo, las secciones de un cuarto de longitud de onda de una cascada, de manera que formen un transformador de impedancia escalonada de múltiples secciones. Para hacer que el tratamiento de la señal de excitación sea lo más simple posible a la vez que se tiene una eficiencia alta y constante, las líneas de transmisión de un cuarto de longitud de onda se pueden disponer de forma que se obtenga una ondulación baja en la transimpedancia desde el primer amplificador (el principal) 102 hasta la carga a través del ancho de banda, junto con una baja reactancia en la autoimpedancia del amplificador principal. La baja ondulación y la baja reactancia hacen posible una amplitud de punto de transición casi constante con una alta eficiencia a lo largo del ancho de banda de diseño, lo que tiene la ventaja de que se pueden usar configuraciones de ganancia y polarización estáticas comparativamente simples.
La ondulación de transimpedancia y el requisito de baja reactancia también pueden traducirse en un requisito de coeficiente de reflexión (coincidencia de impedancias), que puede entonces cumplirse con transformadores escalonados de múltiples secciones obtenidos de tablas estandarizadas, por ejemplo, con respuestas de Chebyshev o de Butterworth.
El objetivo de la coincidencia de impedancias, por ejemplo, es el cociente de transimpedancia al cuadrado; es decir, si el objetivo de transimpedancia es 3 veces la resistencia de la carga (para un punto de transición de 0,33 de la amplitud máxima), el objetivo de la transformación de impedancia carga a autoimpedancia es 9 veces.
Se observa que las realizaciones de la invención pueden implementarse con diferentes números de etapas de amplificador. Como se mencionó anteriormente, de acuerdo con las realizaciones de la invención, un aumento en el número de etapas generalmente da lugar a un mejor rendimiento en términos de ancho de banda y/o de ondulación dentro del ancho de banda.
La Figura 2a muestra un método, en una disposición de amplificador que comprende N etapas de amplificador 10i a 10n, que comprenden una etapa de amplificador principal y una pluralidad de etapas de amplificador de pico, y una línea de transmisión que comprende una impedancia variable para transformar una impedancia de carga en una impedancia más alta en la etapa de amplificador principal, según el cual la pluralidad de amplificadores de pico se acopla en posiciones intermedias a la línea de transmisión. El método comprende la etapa de hacer funcionar la disposición del amplificador de tal manera que al menos dos de los amplificadores de pico sean controlados colectivamente con versiones retardadas en el tiempo de sustancialmente la misma señal; etapa 201.
De acuerdo con un ejemplo, la disposición de amplificador se excita de tal manera que la disposición del amplificador comprenda N-2 o menos puntos de transición.
Puesto que hay N-2 o menos puntos de transición, la disposición del amplificador tiene efectivamente más etapas de amplificador de las que se requieren nominalmente en una disposición de amplificador de Doherty. En otras palabras, el número de amplificadores de pico se ve incrementado en comparación con el número de amplificadores de pico de un amplificador de Doherty configurado de manera que tenga el mismo número de puntos de transición.
En una disposición de amplificador, la línea de transmisión comprende una cascada de líneas de transmisión acopladas entre las N etapas de amplificador y un nodo de salida de la disposición de amplificador, y, en ella, el método comprende hacer funcionar la disposición de amplificador en un modo de funcionamiento de Doherty.
La pluralidad de amplificadores de pico puede distribuirse variando las longitudes eléctricas a lo largo de la cascada de líneas de transmisión.
De acuerdo con una disposición de amplificador, el tamaño de cada etapa de amplificador puede seleccionarse de manera que tenga una resistencia de carga óptima que coincida con un salto de admitancia en una unión correspondiente entre segmentos de línea de transmisión.
Una línea de transmisión que conecta cada amplificador a una unión entre segmentos de línea de transmisión puede tener una impedancia característica que se hace coincidir con la del salto de admitancia en una unión correspondiente entre segmentos de línea de transmisión, como se describirá con más detalle más adelante.
La Figura 2b muestra un ejemplo de una disposición de amplificador. La disposición de amplificador comprende N etapas de amplificador 101 a 10n, las cuales comprenden una etapa de amplificador principal 102 y una pluralidad de etapas de amplificador de pico 101 y 103 a 10n La disposición de amplificador comprende una línea de transmisión 11 que comprende una impedancia variable para transformar una impedancia de carga Rcarga en una impedancia más alta en la etapa de amplificador principal 102. La pluralidad de amplificadores de pico están acoplados en posiciones intermedias 121 a 12n-1 a la línea de transmisión 11. La disposición de amplificador está configurada de tal manera que al menos dos de los amplificadores de pico se excitan colectivamente con versiones retardadas en el tiempo de sustancialmente la misma señal.
La disposición de amplificador puede configurarse de manera que comprenda N-2 o menos puntos de transición.
En una disposición de amplificador, la línea de transmisión 11 comprende una cascada de líneas de transmisión acopladas entre las N etapas de amplificador y un nodo de salida 15 de la disposición de amplificador, y es de tal manera que la disposición de amplificador está configurada para funcionar en un modo de funcionamiento de Doherty.
La pluralidad de amplificadores de pico puede distribuirse variando las longitudes eléctricas a lo largo de la cascada de líneas de transmisión.
En una disposición de amplificador, el número de amplificadores de pico se incrementa en comparación con el número de amplificadores de pico de un amplificador de Doherty configurado de manera que tenga el mismo número de puntos de transición.
Como se observará para la descripción de las disposiciones de amplificador detallada que se da a continuación, el tamaño de cada etapa de amplificador puede seleccionarse de manera que tenga una resistencia de carga óptima que coincida con un salto de admitancia en una unión correspondiente entre segmentos de línea de transmisión.
Una línea de transmisión que conecta cada amplificador a una unión entre segmentos de línea de transmisión puede tener una impedancia característica que coincida con el salto de admitancia en una unión correspondiente entre segmentos de línea de transmisión.
Las impedancias de la cascada de líneas de transmisión pueden haberse configurado de modo que las impedancias optimicen el ancho de banda de baja ondulación en una transimpedancia desde el amplificador principal hasta una carga.
De acuerdo con algunas disposiciones de amplificador, la línea de transmisión 11 comprende una cascada de líneas de transmisión de un cuarto de longitud de onda acopladas entre una salida del amplificador principal 102 de las N etapas de amplificador 101 a 10n y un nodo de salida 15 de la disposición de amplificador, de tal manera que la cascada comprende N-1 líneas de transmisión de cuarto de longitud de onda 111 a 11n-1. En tales disposiciones de amplificador, una salida de un primer amplificador de pico 10n de las N etapas de amplificador está acoplada al nodo de salida 15, y los amplificadores de pico restantes 101, 103 a 10n-1 de las N etapas de amplificador se acoplan a las uniones respectivas de la cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 11 n-1.
La Figura 3a muestra otro ejemplo de disposición de amplificador. En particular, la Figura 3a muestra cómo el hecho de aumentar el número de etapas de amplificador puede mejorar el rendimiento. La Figura 3a es un ejemplo de una disposición de amplificador de cuatro etapas que se ha optimizado para los mismos criterios que el ejemplo de la Figura 1 a, es decir, ancho de banda de una octava y PAR de Rayleigh de 10 dB, pero que comprende más etapas de amplificador (es decir, una etapa de amplificador adicional, en este ejemplo).
La disposición de amplificador comprende cuatro etapas de amplificador 101 a 104. La disposición de amplificador comprende una línea de transmisión que comprende una impedancia variable para transformar una impedancia de carga en una impedancia más alta en la etapa de amplificador principal (es decir, la red de salida reactiva), por ejemplo, una cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 113, acopladas entre una salida de uno de los cuatro subamplificadores o etapas de amplificador (102 en este ejemplo, a la que se hace también referencia como amplificador "principal") y un nodo de salida 15 de la disposición de amplificador. La pluralidad de amplificadores de pico están acoplados en posiciones intermedias a la línea de transmisión 11.
Uno de los amplificadores, por ejemplo, la última etapa de amplificador, también conocida como el último amplificador de pico (es decir, la cuarta etapa de amplificador 104 de este ejemplo), está acoplado al nodo de salida 15. La salida del amplificador principal (es decir, la segunda etapa de amplificador 102 de este ejemplo) está acoplada a la entrada de la primera sección 111 de la cascada de líneas de transmisión de un cuarto de longitud de onda. Los amplificadores de pico restantes, por ejemplo, los amplificadores de pico primero y tercero (es decir, la primera etapa de amplificador 101 y la tercera etapa de amplificador 103 de este ejemplo), están acoplados a posiciones (o uniones) intermedias respectivas 121 y 122 en la cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 113.
En uso, la disposición de amplificador de la Figura 3a está configurada para funcionar con N-2 o menos puntos de transición en el modo de funcionamiento de Doherty (en lugar de los N-1 puntos de transición que normalmente se usarían en un amplificador de Doherty). Esto se debe a que al menos dos o más de los amplificadores de pico se excitan con versiones retardadas en el tiempo de sustancialmente la misma señal. Esto significa que la disposición de amplificador de la Figura 3a comprende más etapas de amplificador que las que realmente se necesitan. En otras palabras, el número de amplificadores de pico se incrementa en comparación con un valor nominal de amplificadores de pico requerido para proporcionar N-1 puntos de transición en un modo de funcionamiento de Doherty.
Por lo tanto, la Figura 3a muestra un ejemplo de una disposición de amplificador que comprende N etapas de amplificador 101 a 10n, la cual comprende una etapa de amplificador principal y una pluralidad de etapas de amplificador de pico. Una cascada de líneas de transmisión está acoplada entre las N etapas de amplificador y un nodo de salida de la disposición de amplificador, de tal manera que la disposición de amplificador se ha configurado para funcionar en un modo de funcionamiento de Doherty. La disposición de amplificador está configurada para funcionar con N-2 o menos puntos de transición en el modo de funcionamiento de Doherty.
Como se mencionó anteriormente, la disposición de amplificador de la Figura 3a se ha configurado de tal manera que al menos dos de la pluralidad de amplificadores de pico (es decir, dos o más de los amplificadores de pico 101, 103 o 104, en este ejemplo) son excitados colectivamente por versiones retardadas en el tiempo de sustancialmente la misma señal durante el funcionamiento.
La resistencia de carga de cada etapa de amplificador se puede configurar para que sea un valor óptimo para una carga de salida dada, Ropt. Por ejemplo, el tamaño de cada amplificador y la admitancia de su sección correspondiente de la cascada de líneas de transmisión de un cuarto de longitud de onda pueden haberse configurado para que sean inversamente proporcionales al valor óptimo de la resistencia de carga. El tamaño de cada etapa de amplificador se selecciona de tal modo que la resistencia de carga óptima coincida con un salto de admitancia en una unión correspondiente entre segmentos de línea de transmisión.
De acuerdo con el ejemplo de la Figura 3a, la resistencia de carga óptima (para plena potencia de salida) para el subamplificador principal 102 se muestra de manera que es 5,3 veces la carga común. Los amplificadores de pico 101, 103 y 104 tienen resistencias de carga óptimas de 5,2, 2,9 y 3,6 veces la carga común, respectivamente (ilustradas por los valores "R").
Se observa que un procedimiento de diseño para una disposición de amplificador de acuerdo con una realización de la presente invención puede comprender, en primer lugar, la etapa de determinar los saltos de impedancia (admitancia) en la red de salida reactiva, por ejemplo, el transformador de un cuarto de longitud de onda y de múltiples etapas de banda ancha (es decir, en cascada). Los saltos de impedancia (admitancia) pueden estar relacionados con la configuración o ajuste del ancho de banda, con los requisitos de ondulación y con el número de etapas (amplificadores de pico). Los saltos de admitancia (diferencia entre las admitancias de las líneas de transmisión antes / después de una unión) determinan el tamaño más pequeño de amplificador, es decir, la Ropt más alta, que se puede utilizar. Por lo tanto, el valor 1 / Ropt del transistor factible más pequeño es "emparejado" con el salto de admitancia. Se observa que se pueden usar transistores más grandes, es decir, con una corriente de salida más alta y, por lo tanto, una Ropt más baja, pero estos serán infrautilizados. Se observa que, a veces, se puede hacer uso de una infrautilización porque esta puede proporcionar otros beneficios. La magnitud general de la impedancia viene determinada por la oscilación de voltaje en los transistores y por la potencia de salida total.
Por lo tanto, una realización de la invención puede determinar la admitancia de cada etapa de una cascada basándose en uno o más criterios de aplicación, y, a continuación, seleccionar un tamaño de amplificador para cada etapa correspondiente.
De esta forma, el tamaño de cada etapa de amplificador puede seleccionarse de manera que tenga una resistencia de carga óptima que coincida con un salto de admitancia en una unión correspondiente entre segmentos de línea de transmisión. Además, una línea de transmisión que conecta cada amplificador a una unión entre segmentos de línea de transmisión puede tener una impedancia característica en coincidencia con la del salto de admitancia en una unión correspondiente entre segmentos de línea de transmisión.
Con referencia a la Figura 3b, se puede observar en ella que la variación en la amplitud del punto de transición se ha reducido a menos de la mitad de la del ejemplo de tres etapas de la Figura 1a anterior, de manera que permanece entre 0,36 y 0,38 a lo largo del ancho de banda. La desviación de la curva delgada designada por la referencia 8 con respecto a la curva gruesa designada por la referencia 6 se ha reducido aún más, lo que significa que la eficiencia en los picos de los puntos de transición se acerca al máximo posible a lo largo de todo el ancho de banda.
Como se muestra en la Figura 3d, el ángulo de fase relativo requerido en el punto de transición se ha reducido a entre aproximadamente -0,12 y 0,12 radianes, lo que significa que una fase de excitación relativa constante del amplificador principal no afectará mucho la eficiencia. La eficiencia promedio resultante, como se muestra en la Figura 3c, está cerca de la óptima en todo el ancho de banda.
Algunas aplicaciones solo pueden tener acceso a un pequeño número de tamaños de transistores. Otras aplicaciones tienen que realizar amplificadores más grandes disponiendo en paralelo una pluralidad de amplificadores más pequeños. Las realizaciones de la presente invención pueden proporcionar un buen rendimiento en tales situaciones si los tamaños de transistor de la solución óptima se encuentran suficientemente cerca del conjunto disponible.
La Figura 4a muestra un ejemplo de una disposición de amplificador, y, en particular, de una aplicación en la que solo se encuentran disponibles dos tamaños de transistores en una relación de 1 a 2, en lugar de los óptimos del ejemplo de la Figura 3a anterior.
Al igual que con la Figura 3a, la disposición de amplificador de la Figura 4a comprende cuatro etapas de amplificador 101 a 104. La disposición de amplificador comprende una cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 113, acoplada entre una salida de uno de los cuatro subamplificadores o etapas de amplificador (el 102 en este ejemplo, al que se hace referencia también como amplificador "principal") y un nodo de salida 15 de la disposición de amplificador.
Uno de los amplificadores, por ejemplo, la última etapa de amplificador, también conocida como el último amplificador de pico (es decir, la cuarta etapa de amplificador 104 de este ejemplo), está acoplado al nodo de salida 15. La salida del amplificador principal (es decir, la segunda etapa de amplificador 102 de este ejemplo) está acoplada a la entrada de la primera sección 111 de la cascada de líneas de transmisión de un cuarto de longitud de onda. Los amplificadores de pico restantes, por ejemplo, los amplificadores de pico primero y tercero (es decir, la primera etapa de amplificador 101 y la tercera etapa de amplificador 103 de este ejemplo), están acoplados a las uniones respectivas 121 y 122 de la cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 113.
Como se mencionó anteriormente, en este ejemplo se supone que solo están disponibles dos tamaños de transistores, y, en el ejemplo, el amplificador principal 102 y el primer amplificador de pico 101 se muestran como de la mitad del tamaño de los segundo y tercer amplificadores de pico, 103 y 104.
El subamplificador principal 102 tiene, en este caso, una resistencia de carga óptima para el subamplificador principal de 6 veces la resistencia de carga común, mientras que los amplificadores de pico 101, 103 y 104 tienen resistencias de carga óptimas de 6, 3 y 3 veces la carga común, respectivamente.
En las Figuras 4b, 4c y 4d se puede observar que la eficiencia solo se ve afectada marginalmente, aunque el punto de transición se ha desplazado ligeramente hacia abajo. Las variaciones en el punto de transición y en el ángulo de fase relativo también son casi las mismas que para el ejemplo óptimo de la Figura 3a.
La Figura 5 muestra un ejemplo de implementación de la disposición de amplificador de la Figura 4a, el cual incluye un ejemplo de un circuito de excitación de entrada 40. El circuito de excitación de entrada 40 está configurado para controlar el amplificador principal 102 utilizando una primera señal de control 51, y para controlar colectivamente al menos dos de los amplificadores de pico restantes (por ejemplo, controlar colectivamente todos los amplificadores de pico restantes 101, 103 y 104 de este ejemplo) usando una segunda señal de excitación 53. Por lo tanto, en este ejemplo, cada uno de los amplificadores de pico recibe versiones retardadas en el tiempo de sustancialmente la misma señal 53. Se pueden encontrar más detalles de la circuitería de excitación 40 de entrada en la Solicitud P43345, de este mismo solicitante y en tramitación junto con la presente. Si bien el ejemplo de la Figura 5 muestra que todos los amplificadores de pico que están siendo excitados se controlan colectivamente, se observa que pueden controlarse dos o más amplificadores de pico con el fin de reducir el número de puntos de transición.
En el ejemplo de la Figura 5, las pequeñas variaciones en el ángulo de fase relativo pueden ignorarse con el fin de que todos los componentes de la señal en la entrada del subamplificador principal 102 puedan tener la misma fase. La parte de señal de clase C puede entonces tener que aplicarse una sola vez, y con menos amplitud que en el sistema más general, tal y como se describe adicionalmente en la Solicitud de referencia P43345, en tramitación conjuntamente con la presente.
Como las variaciones en la amplitud del punto de transición son pequeñas, es posible tener el mismo punto de transición a lo largo de todo el ancho de banda.
La Figura 6 muestra un ejemplo de las amplitudes de corriente de salida de RF ideales de los subamplificadores. Puede observarse cómo la señal de excitación del amplificador principal 102 se suprime por encima del punto de transición aplicando la señal de clase C con fase opuesta a la parte de señal lineal.
La Figura 7a muestra un ejemplo de disposición de amplificador. En este ejemplo, para mostrar aún más el aumento constante en el rendimiento a medida que aumenta el número de etapas, este comprende un amplificador de cinco etapas que se ha optimizado para los mismos criterios que los ejemplos anteriores.
La resistencia de carga óptima para el subamplificador principal 102 es, en este caso, 6,1 veces la carga común. Los amplificadores de pico 101, 103, 104 y 105 tienen resistencias de carga óptimas de 8,2, 3,9, 3,2 y 7,2 veces la carga común, respectivamente.
La Figura 7b muestra la variación en la amplitud del punto de transición, y en ella se puede observar que esta se ha reducido a aproximadamente un cuarto de la del ejemplo anterior de cuatro etapas de la Figura 4a anterior, de manera que permanece entre 0,36 y 0,365 a lo largo del ancho de banda, con una eficiencia en los picos de los puntos de transición que es cercano al máximo posible en todo el ancho de banda.
La Figura 7d muestra la variación de ángulo de fase relativa requerida para la disposición de amplificador de la Figura 7a, y en ella se puede observar que el ángulo de fase relativo requerido en el punto de transición se ha reducido algo, hasta encontrarse entre aproximadamente -0,1 y 0,1 radianes. La eficiencia promedio resultante, tal como se muestra en la Figura 7c, es muy cercana a la óptima en todo el ancho de banda.
Las curvas de eficiencia a lo largo del ancho de banda ahora son muy similares, tal como se muestra en la Figura 8a (que también ilustra la frecuencia) y en la Figura 8b (que no ilustra la frecuencia).
Las reactancias parásitas a la salida de los transistores se pueden manejar de muchas maneras. Por ejemplo, la capacidad pura en el nodo de salida del transistor se puede absorber en la cascada de líneas de transmisión haciendo líneas de transmisión "sintéticas" de esta capacidad y una línea de transmisión más corta de impedancia algo mayor. La inductancia de los contactos puede cancelarse, por ejemplo, utilizando un transformador negativo como parte de la inductancia en serie de una línea de transmisión. Una combinación de los dos tipos de reactancias puede, en ocasiones, tener la apariencia de líneas de transmisión cortas. Estas pueden ser sustancialmente absorbidas de la misma manera que una capacidad, por ejemplo, acortando las líneas de transmisión de un cuarto de longitud de onda.
De esta forma, de acuerdo con una realización, al menos una de las líneas de transmisión de un cuarto de longitud de onda de la cascada está configurada para compensar la capacidad parásita. En un ejemplo, una línea de transmisión de un cuarto de longitud de onda más cercana al lado de entrada de la cascada se acorta en una cantidad mayor, en comparación con una línea de transmisión de un cuarto de longitud de onda más cercana al lado de salida de la cascada.
La Figura 9a muestra un ejemplo de disposición de amplificador de acuerdo con una realización, y, en particular, un ejemplo en el que las capacidades parásitas están representadas por líneas de transmisión de 0,1 lambda de cada subamplificador, y la compensación se proporciona acortando solo las líneas de transmisión de un cuarto de longitud de onda.
En el ejemplo de la Figura 9a se puede observar que las líneas de un cuarto de longitud de onda se pueden acortar más al comienzo de la cascada de líneas de transmisión de un cuarto de longitud de onda (por ejemplo, cerca del subamplificador principal 102), ya que las impedancias de las líneas de transmisión de un cuarto de longitud de onda son más altas allí. En la realización de la Figura 9a se observa que la "frecuencia central" se ha movido hacia abajo marginalmente desde un estado no compensado (por lo que todas las líneas de un cuarto de onda están optimizadas). También se observa que se muestran líneas de transmisión de 0,1 A entre cada amplificador de pico (101, 103 y 104) y su correspondiente intersección de la cascada, y entre el amplificador de pico 104 y la salida 15. Estas líneas de transmisión 0,1 A representan parásitos típicos como se mencionó anteriormente. Como puede observarse en los gráficos que se proporcionan más adelante, tales parásitos no afectan negativamente al funcionamiento de las realizaciones de la presente invención.
La Figura 9b muestra la variación en la amplitud del punto de transición, la Figura 9c, la eficiencia en los picos del punto de transición, y la Figura 9d, la variación del ángulo de fase relativo requerido para la realización de la Figura 9a.
Se aprecia que el movimiento de fase relativa con la frecuencia de la excitación individual del amplificador principal 102 (es decir, por debajo del punto de transición) aumenta. Esto se puede compensar, por ejemplo, utilizando las técnicas descritas en la Solicitud P43345, en tramitación junto con la presente.
Una consideración adicional es que la tensión de cualquiera de los subamplificadores de pico (101, 103 a 10n) en respuesta al subamplificador excitado (principal) 102 puede mantenerse por debajo de un cierto límite, a menudo determinado por descomposición. Este puede ser un factor que determine un límite de frecuencia del amplificador. La manera simple de expresar esto es que la magnitud de la transimpedancia desde el amplificador principal 102 hasta cualquiera de los amplificadores de pico (101, 103 a 10n) no debe ser superior a la autoimpedancia en el amplificador principal (a lo largo de todo el ancho de banda).
Se observa que las realizaciones de la invención son regulables en escala a anchos de banda arbitrariamente amplios y con ondulación arbitrariamente baja en la amplitud del punto de transición, al aumentar el número de etapas de amplificador de pico. Las realizaciones de la invención también se pueden configurar de manera que incluyan más etapas, al objeto de proporcionar puntos de transición más bajos.
La Figura 10a muestra un ejemplo de una disposición de amplificador y, en particular, un amplificador de 13 etapas diseñado para un ancho de banda de 4:1 (2 octavas) y una ondulación muy baja.
La disposición de amplificador de la Figura 10a comprende trece etapas de amplificador 101 a 1013. La disposición del amplificador comprende una cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 1112, acoplada entre una salida de uno de los trece subamplificadores o etapas de amplificador (102 en este ejemplo, al que se hace también referencia como amplificador "principal") y un nodo de salida 15 de la disposición de amplificador.
Uno de los amplificadores, por ejemplo, la última etapa de amplificador, también conocido como el último amplificador de pico (es decir, la decimotercera etapa de amplificador 1013 de este ejemplo) está acoplado al nodo de salida 15. La salida del amplificador principal (es decir, la segunda etapa de amplificador 102 de este ejemplo) está acoplada a la entrada de la primera sección 111 de la cascada de líneas de transmisión de un cuarto de longitud de onda. Los amplificadores de pico restantes (es decir, los amplificadores de pico 101 y 103 a 1012 en este ejemplo) están acoplados a respectivas uniones de la cascada de líneas de transmisión de un cuarto de longitud de onda 111 a H12.
La resistencia de carga óptima para el subamplificador principal 102 es, en este caso, R = 6,84 veces la carga común (que no se muestra en la Figura 10a debido a las limitaciones de tamaño). Los amplificadores de pico 101 y 103 a 1013 tienen resistencias de carga óptimas de R1 = 27,2, R3 = 20,8, R4 = 16,2, R5 = 13,4, R6 = 11,5, R7 = 10,4, R8 = 10,0, R9 = 10,3, R10 = 11,7, R11 = 14,0, R12 = 18,5 y R13 = 24,1 veces la carga común, respectivamente. Se observa que estos valores son ejemplos solo para una aplicación de un diseño particular.
La Figura 10b muestra la variación en la amplitud del punto de transición, la Figura 10c, la eficiencia en los picos del punto de transición, y la Figura 10d, la variación del ángulo de fase relativo requerido para la disposición de la Figura 10a.
La Figura 11 a muestra un ejemplo de una disposición de amplificador de acuerdo con otra realización, y, en particular, un ejemplo de un amplificador de 9 etapas diseñado para un ancho de banda de 8:1 (3 octavas) y PAR de 7 dB (es decir, una amplitud de punto de transición más alta que en los ejemplos anteriores).
La disposición de amplificador de la Figura 11 a comprende nueve etapas de amplificador 101 a 109. La disposición de amplificador comprende una cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 11s, acoplada entre una salida de uno de los nueve subamplificadores o etapas de amplificador (el 102 en este ejemplo, al que también se hace referencia como amplificador "principal") y un nodo de salida 15 de la disposición de amplificador.
Uno de los amplificadores, por ejemplo, la última etapa de amplificador, también conocido como el último amplificador de pico (es decir, la novena etapa de amplificador 109 de este ejemplo), está acoplado al nodo de salida 15. La salida del amplificador principal (es decir, la segunda etapa de amplificador 102 de este ejemplo) está acoplada a la entrada de la primera sección 111 de la cascada de líneas de transmisión de un cuarto de longitud de onda. Los amplificadores de pico restantes (es decir, los amplificadores de pico 101 y 103 a 10s en este ejemplo) están acoplados a las uniones respectivas de la cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 11s.
La resistencia de carga óptima para el subamplificador principal 102 es, en este caso, R = 4,42 veces la carga común (que no se muestra debido a las limitaciones de tamaño). Los amplificadores de pico 101 y 103 a 109 tienen resistencias de carga óptimas de R1 = 14,1, R3 = 10,5, R4 = 9,01, R5 = 8,21, R6 = 7,94, R7 = 10,7, R8 = 11,4 y R9 = 14,7 veces la carga común, respectivamente. Se aprecia que estos valores son ejemplos solo para una aplicación de un diseño particular.
La Figura 11 b muestra la variación en la amplitud del punto de transición, la Figura 11c, la eficiencia en los picos del punto de transición, y la Figura 11d, la variación del ángulo de fase relativo requerido para la realización de la Figura 11 a.
Se observa que, de acuerdo con las realizaciones de la invención, cuanto mayor sea el número de transistores de pico utilizados, mejor será el rendimiento cuando se usan conjuntos reducidos de tamaños de transistores.
Se muestra una versión con solo dos tamaños de transistor (todos los amplificadores de pico del mismo tamaño y el doble de ese tamaño para el amplificador principal) en el ejemplo de la realización de la Figura 12a.
La disposición de amplificador de la Figura 12a comprende nueve etapas de amplificador 101 a 109. La disposición de amplificador comprende una cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 118, acoplada entre una salida de uno de los nueve subamplificadores o etapas de amplificador (el 102 en este ejemplo, al que también se hace referencia como amplificador "principal") y un nodo de salida 15 de la disposición de amplificador.
Uno de los amplificadores, por ejemplo, la última etapa de amplificador, también conocido como el último amplificador de pico (es decir, la novena etapa de amplificador 109 de este ejemplo), está acoplado al nodo de salida 15. La salida del amplificador principal (es decir, la segunda etapa de amplificador 102 de este ejemplo) está acoplada a la entrada de la primera sección 111 de la cascada de líneas de transmisión de un cuarto de longitud de onda. Los amplificadores de pico restantes (es decir, los amplificadores de pico 101 y 103 a 108 en este ejemplo) están acoplados a las uniones respectivas de la cascada de líneas de transmisión de un cuarto de longitud de onda 111 a 118.
Como puede observarse en las Figuras 12b, 12c y 12d, la amplitud y la ondulación del punto de transición se desvía un poco con respecto al amplificador con tamaños optimizados del ejemplo previo de la Figura 11a, pero el efecto sobre la eficiencia promedio a lo largo del ancho de banda de tres octavas es pequeño.
Se aprecia que la forma de la ondulación también se puede particularizar de manera que tenga alguna función en frecuencia que pueda ser obtenida con un circuito simple en el lado de entrada. Esto a veces puede permitir que un amplificador con un menor número de etapas cumpla con una determinada especificación, sin comprometer mucho la simplicidad.
La Figura 13a muestra un ejemplo de una disposición de amplificador. La disposición de amplificador de la Figura 13a muestra una variante en la que las longitudes eléctricas se utilizan para obtener el perfil de variación de impedancia, de manera que se disponen amplificadores unitarios (por ejemplo, de un tercio del tamaño del amplificador principal 102) para los amplificadores de pico. Por ejemplo, la sección 111 de la cascada de líneas de transmisión se muestra con una longitud eléctrica de 0,25A, la sección 112, con una longitud eléctrica de 0.22A, la sección 113, con una longitud eléctrica de 0,15A, y así sucesivamente, tal y como se muestra en el ejemplo de la Figura 13a.
De acuerdo con dicha disposición de amplificador, cada uno de la pluralidad de amplificadores de pico tiene un tamaño sustancialmente igual, y en ella la pluralidad de amplificadores de pico se distribuye variando las longitudes eléctricas a lo largo de la cascada de líneas de transmisión. Por lo tanto, cada sección de la cascada de líneas de transmisión puede tener una longitud eléctrica que se selecciona para proporcionar el perfil de variación de impedancia deseado.
Por lo tanto, se puede proporcionar una disposición de amplificador en la que cada uno de la pluralidad de amplificadores de pico tiene un tamaño sustancialmente igual, cada sección correspondiente de la cascada de líneas de transmisión comprende saltos de admitancia sustancialmente iguales, y la longitud eléctrica de cada sección correspondiente de la cascada de líneas de transmisión se varía para obtener el perfil de variación de impedancia deseado.
La Figura 13b muestra la variación en la amplitud del punto de transición, la Figura 13c, la eficiencia en los picos del punto de transición, y la figura 13d, la variación del ángulo de fase relativo requerido para la realización de la Figura 13a.
En las realizaciones descritas anteriormente puede observarse que algunas realizaciones utilizan amplificadores de pico de diferentes tamaños que se distribuyen usando longitudes eléctricas iguales en la cascada de líneas de transmisión, mientras que otras realizaciones se sirven de amplificadores de pico de igual tamaño que se distribuyen utilizando longitudes eléctricas desiguales en la cascada de líneas de transmisión, mientras que otras realizaciones usan una combinación de estas características.
Las realizaciones de la invención pueden proporcionar una alta eficiencia usando formas de onda de alta eficiencia, por ejemplo, de clase B o de clase F. Para amplificadores con anchos de banda muy grandes, las configuraciones de amplificador pueden haberse dispuesto para facilitar esto, por ejemplo, proporcionando amplificadores acoplados de introducción-extracción. En tal ejemplo, puede llevarse a efecto una realización de manera completamente diferencial, de tal modo que solo se utilice un balun [transformador simétrico-asimétrico] en la salida. Se aprecia que otras implementaciones también son factibles sin apartarse de la invención, tal y como se define en las reivindicaciones adjuntas, y que las técnicas de circuito específicas utilizadas pueden definirse por el ancho de banda y otros requisitos que son específicos de una aplicación particular.
Las realizaciones de la invención proporcionan un método universal para construir amplificadores de banda ancha cualesquiera, por ejemplo, amplificadores de Doherty de banda ancha con alta eficiencia. Estos amplificadores tienen propiedades consistentes a lo largo de grandes anchos de banda, lo que simplifica la implementación de los circuitos de control y de excitación. Las realizaciones tienen la ventaja de permitir una ganancia estática simple y de que se pueden usar configuraciones de polarización.
El compromiso entre la ondulación o caída del punto de transición y el ancho de banda se puede mejorar, si se desea, al aumentar el número de amplificadores de pico controlados colectivamente y, por lo tanto, el número de líneas de transmisión de un cuarto de longitud de onda. Las realizaciones de la invención tienen la ventaja de poder implementarse con pequeños conjuntos de tamaños de transistores.
La simplicidad del amplificador no se ve comprometida al aumentar el número de amplificadores de pico, ya que la señal de excitación y el control pueden ser los mismos para todos los amplificadores de pico, excepto por una diferencia implementada en la regulación temporal.
En un ejemplo, al menos dos o más de los amplificadores de pico son excitados por una señal que tiene sustancialmente la misma función de amplitud. Por ejemplo, cada uno de los al menos dos o más amplificadores de pico puede ser excitado, durante el uso, por una señal de clase C, o conformado por otros medios.
En un ejemplo, la disposición de amplificador está configurada para polarizar solo los amplificadores de pico en el modo de clase C. En otro ejemplo, la disposición de amplificador se ha configurado para dar forma a la señal del amplificador principal.
En una realización, al menos dos señales son conformadas con una forma diferente antes de la amplificación, y de tal modo que las etapas de amplificador respectivas están polarizadas de manera diferente para atender las al menos dos señales conformadas de forma diferente.
Puede configurarse una magnitud de transimpedancia desde el amplificador principal hasta un amplificador de pico, a lo largo del ancho de banda de funcionamiento, para que sea igual o menor que la autoimpedancia en el amplificador principal.
En las realizaciones descritas anteriormente, se observa que una impedancia característica de una línea de transmisión (por ejemplo, de la cascada principal de líneas de transmisión de un cuarto de longitud de onda, o de las líneas de transmisión de media longitud de onda) se ha representado por los grosores relativos de las líneas de transmisión (cuanto menor es el grosor, mayor es la impedancia característica, y viceversa, las cuales se han designado por la referencia "R" en los diversos diagramas).
Las disposiciones de amplificador descritas en las realizaciones de la presente memoria pueden usarse en cualquier aplicación o aparato, incluyendo, por ejemplo, un equipo de usuario de un sistema de comunicación o un nodo de red de un sistema de comunicación.
En los ejemplos descritos anteriormente, se observa que una referencia a una línea de impedancia variable también puede comprender una línea de impedancia en la que la impedancia se varía continuamente, en lugar de variarse en saltos, como se describe en algunos de los ejemplos. Además, se aprecia que una línea de impedancia variable puede lograr una variación de impedancia usando más saltos, si bien saltos más pequeños, sin necesidad de tener un amplificador de pico en todos los saltos. En un ejemplo, los amplificadores de pico se distribuyen eficazmente para cubrir el aumento de admitancia entre sus puntos de conexión a lo largo de la línea de impedancia.
Debe apreciarse que las realizaciones mencionadas anteriormente ilustran la invención, en lugar de limitarla, y que los expertos en la materia serán capaces de diseñar muchas realizaciones alternativas sin apartarse del alcance de las reivindicaciones que se acompañan. La expresión "que comprende" no excluye la presencia de elementos o etapas distintos de los referidos en una reivindicación, el término "un" o "uno" no excluye una pluralidad, y un único procesador u otra unidad puede cumplir las funciones de varias unidades mencionadas en las reclamaciones. Ningún signo de referencia en las reivindicaciones se interpretará de manera que limite el alcance de estas.

Claims (15)

REIVINDICACIONES
1. Una disposición de amplificador que comprende:
N etapas de amplificador (101 a 10n), las cuales comprenden una etapa de amplificador principal y una pluralidad de etapas de amplificador de pico;
una línea de transmisión (11), que comprende una impedancia variable para transformar una impedancia de carga en una impedancia más alta en la etapa de amplificador principal (102), de tal manera que la pluralidad de amplificadores de pico están acoplados en posiciones intermedias (121 a 12n-1 ) a la línea de transmisión; y
de modo que la disposición de amplificador está configurada de tal manera que al menos dos de los amplificadores de pico son excitados colectivamente con versiones retardadas en el tiempo de sustancialmente la misma señal;
en la que la línea de transmisión (11) comprende una cascada de líneas de transmisión acopladas entre las N etapas de amplificador y un nodo de salida (15) de la disposición del amplificador, y en la cual la disposición de amplificador está configurada para funcionar en un modo de funcionamiento de Doherty;
caracterizada por que:
la longitud de al menos una de las líneas de transmisión de la cascada está configurada para compensar la capacitancia parásita,
de tal manera que una línea de transmisión más cercana al lado de entrada de la cascada se acorta en una cantidad mayor en comparación con una línea de transmisión más cercana al lado de salida de la cascada.
2. Una disposición de amplificador de acuerdo con la reivindicación 1, de tal manera que la disposición de amplificador está configurada para comprender N-2 o menos puntos de transición.
3. Un amplificador de acuerdo con la reivindicación 1 o la reivindicación 2, en el que la pluralidad de amplificadores de pico se distribuye variando las longitudes eléctricas a lo largo de la cascada de líneas de transmisión.
4. Un amplificador de acuerdo con una cualquiera de las reivindicaciones anteriores, en el que el número de amplificadores de pico se ha incrementado en comparación con el número de amplificadores de pico de un amplificador de Doherty configurado de manera que tenga el mismo número de puntos de transición.
5. Un amplificador de acuerdo con una cualquiera de las reivindicaciones 1 a 4, en el que el tamaño de cada etapa de amplificador se selecciona de manera que tenga una resistencia de carga óptima en coincidencia con un salto de admitancia de una unión correspondiente entre segmentos de línea de transmisión.
6. Un amplificador de acuerdo con una cualquiera de las reivindicaciones 1 a 4, en el que una línea de transmisión que conecta cada amplificador a una unión entre segmentos de línea de transmisión tiene una impedancia característica que coincide con el salto de admitancia de una unión correspondiente entre segmentos de línea de transmisión.
7. Un amplificador de acuerdo con una cualquiera de las reivindicaciones 1 a 5, en el que las impedancias de la cascada de líneas de transmisión están configuradas para optimizar el ancho de banda de baja ondulación en una transimpedancia que va desde el amplificador principal hasta una carga.
8. Una disposición de amplificador de acuerdo con una cualquiera de las reivindicaciones anteriores, en la que la línea de transmisión (11) comprende:
una cascada de líneas de transmisión de un cuarto de longitud de onda, acopladas entre una salida del amplificador principal (102) de las N etapas de amplificador (101 a 10n) y un nodo de salida (15) de la disposición del amplificador, de tal manera que la cascada comprende N-1 líneas de transmisión de un cuarto de longitud de onda (111 a 11n-1); y en la cual
una salida de un primer amplificador de pico (10n) de las N etapas de amplificador está acoplada al nodo de salida (15), y los amplificadores de pico restantes (101, 103 a 10n-1) de las N etapas de amplificador están acoplados a las uniones respectivas (121 a 12n-2) de la cascada de líneas de transmisión de un cuarto de longitud de onda (111 a 11n-1).
9. Un amplificador de acuerdo con una cualquiera de las reivindicaciones anteriores, en el que, durante el uso, al menos dos o más de los amplificadores de pico son excitados por una señal que tiene sustancialmente la misma función de amplitud.
10. Un amplificador de acuerdo con una cualquiera de las reivindicaciones 1 a 9, en el que:
cada uno de la pluralidad de amplificadores de pico tiene un tamaño sustancialmente igual;
cada sección correspondiente de la cascada de líneas de transmisión comprende saltos de admitancia sustancialmente iguales; y
la longitud eléctrica de cada sección correspondiente de la cascada de líneas de transmisión se ha variado para obtener el perfil de variación de impedancia deseado.
11. Un método, en una disposición de amplificador que comprende N etapas de amplificador (101 a 10n), las cuales comprenden una etapa de amplificador principal y una pluralidad de etapas de amplificador de pico, y una línea de transmisión (11) que comprende una impedancia variable para transformar una impedancia de carga en una impedancia más alta en la etapa de amplificador principal (102), y en la cual la pluralidad de amplificadores de pico están acoplados en posiciones intermedias a la línea de transmisión, de tal manera que el método comprende: excitar colectivamente al menos dos de los amplificadores de pico con versiones retardadas en el tiempo de sustancialmente la misma señal;
de tal manera que la línea de transmisión (11) comprende una cascada de líneas de transmisión acopladas entre las N etapas de amplificador y un nodo de salida (15) de la disposición de amplificador, y de tal modo que la disposición de amplificador está configurada para funcionar en un modo de funcionamiento de Doherty; caracterizado por que:
la longitud de al menos una de las líneas de transmisión de la cascada se ha configurado para compensar la capacidad parásita,
de tal manera que una línea de transmisión más cercana al lado de entrada de la cascada se acorta en una cantidad mayor en comparación con una línea de transmisión más cercana al lado de salida de la cascada.
12. Un método de acuerdo con la reivindicación 11, en el que la disposición de amplificador se excita de tal manera que la disposición de amplificador comprende N-2 o menos puntos de transición.
13. Un método de acuerdo con la reivindicación 11, que comprende, además, distribuir la pluralidad de amplificadores de pico mediante la variación de longitudes eléctricas a lo largo de la cascada de líneas de transmisión.
14. Un método de acuerdo con una cualquiera de las reivindicaciones 11 a 13, que comprende, además, seleccionar el tamaño de cada etapa de amplificador de manera que tenga una resistencia de carga óptima en coincidencia con un salto de admitancia de una unión correspondiente entre segmentos de línea de transmisión.
15. Un método de acuerdo con una cualquiera de las reivindicaciones 11 a 14, en el que una línea de transmisión que conecta cada amplificador a una unión entre segmentos de línea de transmisión tiene una impedancia característica que coincide con el salto de admitancia de una unión correspondiente entre segmentos de línea de transmisión.
ES14793644T 2014-10-06 2014-10-06 Circuito amplificador y método Active ES2785404T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SE2014/051156 WO2016056952A1 (en) 2014-10-06 2014-10-06 Amplifier circuit and method

Publications (1)

Publication Number Publication Date
ES2785404T3 true ES2785404T3 (es) 2020-10-06

Family

ID=51862507

Family Applications (1)

Application Number Title Priority Date Filing Date
ES14793644T Active ES2785404T3 (es) 2014-10-06 2014-10-06 Circuito amplificador y método

Country Status (5)

Country Link
US (1) US10389309B2 (es)
EP (1) EP3205015B1 (es)
DK (1) DK3205015T3 (es)
ES (1) ES2785404T3 (es)
WO (1) WO2016056952A1 (es)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6677808B2 (ja) 2015-10-27 2020-04-08 テレフオンアクチーボラゲット エルエム エリクソン（パブル） 分散型電力増幅器
WO2017180028A1 (en) 2016-04-11 2017-10-19 Telefonaktiebolaget Lm Ericsson (Publ) Modular and scalable power amplifier system
US10944369B2 (en) 2016-07-14 2021-03-09 Telefonaktiebolaget Lm Ericsson (Publ) Amplifier circuit and method for compensating an output signal provided at an output of the amplifier circuit
JP2018050167A (ja) * 2016-09-21 2018-03-29 株式会社村田製作所 電力増幅モジュール
MX2019011827A (es) * 2017-04-06 2019-12-09 Ericsson Telefon Ab L M Disposicion de amplificador de potencia de banda ancha.
EP3732780A1 (en) 2017-12-29 2020-11-04 Telefonaktiebolaget Lm Ericsson (Publ) Super-linear power amplifiers with adaptive biasing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE522479C2 (sv) 2002-01-16 2004-02-10 Ericsson Telefon Ab L M Sammansatt effektförstärkare
KR100814415B1 (ko) 2007-02-14 2008-03-18 포항공과대학교 산학협력단 하모닉 제어 회로를 이용한 고효율 도허티 전력 증폭기
US8274332B2 (en) * 2007-04-23 2012-09-25 Dali Systems Co. Ltd. N-way Doherty distributed power amplifier with power tracking
US8441321B2 (en) 2008-12-09 2013-05-14 Telefonaktiebolaget L M Ericsson (Publ) Multi-stage amplifier
WO2012076924A1 (en) 2010-12-09 2012-06-14 Freescale Semiconductors, Inc. Rf amplifier circuit and electronic system comprising such a circuit
KR101145666B1 (ko) * 2011-02-24 2012-05-25 포항공과대학교 산학협력단 고주파용 3-스테이지 질화 갈륨계 고전자 이동도 트랜지스터(ＧａＮ ＨＥＭＴ) 도허티 전력증폭기
US8339201B1 (en) * 2011-06-17 2012-12-25 Infineon Technologies Ag Wideband doherty amplifier circuit having a constant impedance combiner
EP3058653A4 (en) 2013-10-18 2016-11-09 Ericsson Telefon Ab L M POWER AMPLIFIER FOR GAINING AN INPUT SIGNAL INTO AN OUTPUT SIGNAL
WO2016056951A1 (en) 2014-10-06 2016-04-14 Telefonaktiebolaget L M Ericsson (Publ) Power amplifier for amplification of an input signal into an output signal

Also Published As

Publication number Publication date
WO2016056952A1 (en) 2016-04-14
EP3205015A1 (en) 2017-08-16
EP3205015B1 (en) 2020-03-25
US10389309B2 (en) 2019-08-20
US20170250658A1 (en) 2017-08-31
DK3205015T3 (da) 2020-06-02

Similar Documents

Publication Publication Date Title
ES2785404T3 (es) Circuito amplificador y método
EP3221963B1 (en) Power amplifier for amplifying radio frequency signal
EP2403135B1 (en) Power amplifier for mobile telecommunications
US10432147B2 (en) Inverted three-stage Doherty amplifier
US9906193B2 (en) Power amplifier for amplification of an input signal into an output signal
ES2774068T3 (es) Amplificadores de potencia distribuidos
US8779856B2 (en) Doherty amplifier circuit with phase-controlled load modulation
US10804856B2 (en) Power amplifier
JP6608959B2 (ja) 複合電力増幅器
CN113381699B (zh) 一种并发双频高效率Doherty功率放大器及其设计方法
WO2010090202A1 (ja) 高周波電力増幅器
CN107078694B (zh) 放大器电路和方法
US20100182082A1 (en) Amplifier circuit with a first and a second output line
US9954492B2 (en) Amplifier circuit and method