ES2640341T3 - Cambios de los ajustes de hardware basándose en preámbulo de datos - Google Patents

Abstract

Un método que comprende: recibir (30a) en un aparato una señal de datos en serie de alta velocidad a través de un enlace físico transmitida usando un esquema de codificación de no retorno a cero; recibir (30b) en el aparato una señal de cambio de modo de transmisión transmitida usando un esquema de codificación de retorno a cero con información secuencial acerca de un cambio en un modo de transmisión de datos del aparato; y conmutar (30c) el modo de transmisión de datos del aparato basándose al menos parcialmente en la información secuencial.

Description

imagen1

imagen2

imagen3

imagen4

imagen5

“convertidor de medios”.

Figura 4: ejemplo de señal de cambio de modo de transmisión de 3 bits

5 La Figura 4 muestra un ejemplo de una señal de cambio de modo de transmisión de tres bits (duración de bits como ejemplo únicamente) de acuerdo con algunas realizaciones de la presente invención. Como se muestra, esta señal de cambio de modo de transmisión es de 3 bits de largo (necesaria para incorporar “ir a INACTIVIDAD” más 4 modos de alta velocidad).

Este ejemplo muestra la secuencia de 3 bits usando, a modo de ejemplo, un tipo de codificación por modulación de anchura de pulso. El receptor 10 (Figuras 1a y 3) puede implementarse con contadores digitales o circuitos analógicos, por ejemplo en el módulo 10a. La codificación propuesta en la Figura 3 se muestra a modo de ejemplo puesto que es muy tolerante a variación de frecuencia. Sin embargo, el alcance de la invención se pretende que incluya otros tipos o clases de señalización de PWM y/o codificación de señal de cambio de modo de transmisión, ya

15 se conozca ahora o se desarrolle más adelante en el futuro dentro del espíritu de la presente invención. En la operación, la señal de cambio de modo de transmisión simplemente anuncia el modo principal a venir (HS1..4, INACTIVIDAD). Después de la señal de cambio de modo de transmisión, la secuencia de entrenamiento normal del código de alta velocidad (por ejemplo, los patrones 010101) comenzará o la circuitería se conmutará, por ejemplo, a modo de INACTIVIDAD.

Figura 5: la máquina de estado

La Figura 5 muestra un diagrama de una máquina de estado del receptor 10 (véase la Figura 1 y 3) que tiene valores de temporización a modo de ejemplo de acuerdo con algunas realizaciones de la presente invención.

25 Como se muestra en la figura 5, a partir del estado RESETEO, una señal de cambio de modo de transmisión de 3 bits secuencialmente indica al receptor 10 a qué modo debería ir (por ejemplo HS2). El receptor 10 almacenará este modo (por ejemplo HS2), de modo que a partir de ese punto en el tiempo puede conmutar entre HS2 y PARADA observando fácilmente el estado de la línea. Si el valor lógico “1” es superior a 100 ns, va a HS2. Si el valor lógico “0” es superior a 100 ns, entonces el modo vuelve a PARADA, y así sucesivamente.

Si el receptor debiera ir a un modo HS diferente (por ejemplo HS1) o a INACTIVIDAD, esto debe realizarse pasando a través del estado de RESETEO.

35 En resumen la presente invención tiene dos aspectos principales, como sigue:

(1) Un método para conmutar entre varios modos de alta velocidad (HS1..4) y diferentes modos de baja potencia (PARADA, INACTIVIDAD) en una nueva y única manera. El transmisor tal como 20 (Figura 1b y 3) usa señales de cambio de modo de transmisión para anunciar uno de los modos {HS1, HS2, HS3, HS4, INACTIVIDAD} como el siguiente modo principal para el receptor 10 (Figura 1a y 3). La misma señal de cambio de modo de transmisión puede optimizarse para detección y decodificación fácil, no para transmisión rápida. El estado de PARADA se considera un modo de ahorro de potencia intermedio, que puede introducirse desde (y salirse a) HS1..4 sin la señal de cambio de modo de transmisión. En su lugar, estas transiciones (que necesitan ser rápidas para eficacia de sistema) pueden identificarse por el receptor observando simplemente el estado de la

45 línea. Esto se muestra en el diagrama de estado en la Figura 5.

(2) Un método para utilizar la información contenida en la señal de cambio de modo de transmisión por el receptor y también dispositivos intermedios adicionales, como el transmisor óptico 42a y el receptor óptico 42c de la Figura 3, para adaptar su comportamiento interno al modo nuevamente anunciado. Esto es posible incluso para dispositivos sencillos, que no pueden analizar el flujo de datos de alta velocidad de modos HS1..4, puesto que la señal de cambio de modo de transmisión se envía de una manera sencilla de decodificar con una velocidad inferior.

Figuras 6a-c

55 Las Figuras 6a muestran una vista general de diagrama o gráfico de unos modos/estados que proporcionan un esquema simplificado que tiene una transición de PARADA-a-HS más rápida. Los modos o estados incluyen RESETEO, INACTIVIDAD, PARADA, HS1, HS2, ..., HS4. Como se muestra, la característica de los modos/estados incluye: velocidad (Mbps), estado de línea diferencial, resistencia de terminación de RX, posible siguiente estado y condición de salida, y las suposiciones de implementación se proporcionan por razones informativas y pueden incluir uno o más de lo siguiente: PLL de TX, serialización de TX, CDR de RX o deserialización de RX.

La Figura 6b muestra un diagrama de estado de RX óptico de acuerdo con estas realizaciones de la presente invención, y la Figura 6c muestra ajustes de hardware de RX óptico de acuerdo con estas realizaciones de la presente invención.

65 La Figura 6c muestra a modo de ejemplo ajustes de hardware de RX de acuerdo con algunas realizaciones de la

7

imagen6

-Hasta cuatro modos de ‘alta velocidad’: HS1, HS2, HS3, HS4

--Todos los modos son a nivel de método iguales

5 Transmisión de datos con codificación 8b10b Señalización diferencial con terminación de RX ENCENDIDA

--La única diferencia es la tasa de datos 10 Por ejemplo HS1: 156 Mbps / HS2: 1248 Mbps / HS3: 2496 Mbps / HS4: 4992 Mbps

--Cada implementación debe proporcionar al menos HS1, otros modos son opcionales

15 El modo HS1 puede tener una tasa de datos significativamente inferior que HS2..4, por ejemplo 156 Mbps. Está diseñado para tratar de manera eficaz casos de uso de ancho de banda bajo. Debido a la frecuencia relativamente baja se espera que la recuperación de datos de receptor pueda implementarse con consumo de baja potencia. El bucle enganchado en fase del transmisor también debería consumir menos potencia que en otros modos de HS.

20 Implementación de los módulos básicos

A modo de ejemplo, y coherente con lo descrito en el presente documento, la funcionalidad básica de los módulos 10a, 10b, 10c, 20a, 20b puede configurarse e implementarse usando hardware, software, firmware, conjunto de chips o una combinación de los mismos, aunque el alcance de la invención no se pretende que esté limitado a 25 ninguna realización particular de los mismos. En una implementación de software típica, los módulos 10a, 10b, 10c, 20a, 20b estarían en una o más arquitecturas basadas en microprocesador que tienen un microprocesador, una memoria de acceso aleatorio (RAM), una memoria de solo lectura (ROM), dispositivos de entrada/salida y buses de control, datos y direcciones que conectan los mismos. Un experto en la materia podría programar una implementación basada en microprocesador de este tipo para realizar la funcionalidad descrita en el presente

30 documento sin experimentación debida. Además, el alcance de la invención se pretende que incluya los módulos 10a, 10b, 10c, 20a, 20b que están configurados como módulos independientes, como se muestra, o que están configurados en comparación con otra circuitería para implementar otro módulo.

Se entiende que el receptor 10 y el transmisor 20 pueden incluir también otros módulos, circuitos, dispositivos que

35 no forman parte de la invención subyacente propiamente dicha. La funcionalidad de los otros módulos, circuitos, dispositivos que no forman parte de la invención subyacente es conocida en la técnica y no se describe en detalle en el presente documento.

El alcance de la invención

40 Por consiguiente, la invención comprende las características de construcción, combinación de elementos y disposición de partes que se ejemplificarán en la construcción expuesta en lo sucesivo.

Se observará que los objetos anteriormente expuestos, y aquellos hechos evidentes a partir de la descripción 45 precedente, se consiguen de manera eficaz y, puesto que pueden realizarse ciertos cambios en la construcción anterior sin alejarse del alcance de la invención, se pretende que toda la materia contenida en la descripción anterior

o mostrada en los dibujos adjuntos deberá interpretarse como ilustrativa y no en un sentido limitante.

Incluso si la realización a modo de ejemplo de la presente invención se describe ampliamente en el entorno de

50 interfaz de datos alámbrica, debería entenderse y apreciarse por un experto en la materia que la descripción de la invención a modo de ejemplo puede aplicarse a otros sistemas de tecnología de comunicación en serie de alta velocidad, tales como el entorno de la interfaz de procesador de la industria móvil (MIPI).

Además, la invención puede no ser únicamente aplicable cuando un dispositivo cambia de un modo activo a uno en 55 espera sino para todos los cambios como conmutación de canal o inicialización de sistema que requieren adaptación de tasa de datos.

9

Claims (1)

1. imagen1

   imagen2