ES2633186T3 - Método de decodificación, aparato de decodificación y sistema de comunicaciones - Google Patents

Método de decodificación, aparato de decodificación y sistema de comunicaciones Download PDF

Info

Publication number
ES2633186T3
ES2633186T3 ES13881405.8T ES13881405T ES2633186T3 ES 2633186 T3 ES2633186 T3 ES 2633186T3 ES 13881405 T ES13881405 T ES 13881405T ES 2633186 T3 ES2633186 T3 ES 2633186T3
Authority
ES
Spain
Prior art keywords
information
level component
hard
unit
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES13881405.8T
Other languages
English (en)
Inventor
Fan Yu
Deyuan Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Application granted granted Critical
Publication of ES2633186T3 publication Critical patent/ES2633186T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3784—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 for soft-output decoding of block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Un aparato de decodificación para la decodificación de información codificada multinivel que comprende diferentes bits de información protegidos utilizando códigos componente con diferentes tasas de bits, en donde el aparato de decodificación comprende: una unidad de desmapeo primaria, un decodificador de corrección de errores de decisión blanda, una primera unidad de desmapeo, un primer desintercalador, un primer decodificador de corrección de errores de decisión dura y una unidad de salida; la unidad de desmapeo primaria está configurada para desmapear la información recibida por el aparato de decodificación y generar la información blanda obtenida de un componente de primer nivel, para el decodificador de corrección de errores de decisión blanda; el decodificador de corrección de errores de decisión blanda está configurado para realizar la decodificación de acuerdo con la información blanda recibida del componente de primer nivel y generar la información blanda decodificada del componente de primer nivel; la primera unidad de desmapeo está configurada para desmapear, mediante el uso de la información blanda del componente de primer nivel que se genera por el decodificador de corrección de errores de decisión blanda como información previa, la información recibida por el aparato de decodificación y generar para el primer desintercalador la información dura de un componente de segundo nivel; el primer desintercalador está configurado para desintercalar la información dura recibida del componente de segundo nivel y generar la información dura desintercalada del componente de segundo nivel para el primer decodificador de corrección de errores de decisión dura; el primer decodificador de corrección de errores de decisión dura está configurado para decodificar la información dura desintercalada del componente de segundo nivel y generar la información dura decodificada del componente de segundo nivel; y la unidad de salida está configurada para generar la información dura del componente de primer nivel que se obtiene después de realizar la decisión sobre la salida del decodificador de corrección de errores de decisión blanda y generar la información dura del componente de segundo nivel que se genera por el primer decodificador de corrección de errores de decisión dura; en donde el componente de primer nivel es un bit menos significativo con respecto al componente de segundo nivel.

Description

5
10
15
20
25
30
35
40
45
DESCRIPCION
Metodo de decodificacion, aparato de decodificacion y sistema de comunicaciones
CAMPO TECNICO
La presente invencion se refiere a tecnologfas de codificacion en el campo de las tecnolog^as de procesamiento de informacion y, en particular, a un metodo de decodificacion, un aparato de decodificacion y un sistema de comunicaciones basado en un sistema de modulacion y decodificacion.
ANTECEDENTES
El crecimiento explosivo de los servicios de Internet aumenta gradualmente el desarrollo de las tasas de transmision de lmea de una red de transporte optica de 40 Gbps a 100 Gbps y luego a 400 Gbps, e incluso 1 Tbps. En un sistema de transmision optica de alta velocidad, se puede utilizar una manera de modulacion de orden superior para obtener una mayor eficiencia espectral. Por ejemplo, por desplazamiento de frecuencia (FSK, Frequency-Shift Keying), por desplazamiento diferencial de fase (DPSK, Differential Phase Shift Keying), modulacion de amplitud en cuadratura (QAM, Quadrature Amplitude Modulation) o puede ser utilizada otra manera de modulacion de orden superior.
En un sistema de transmision optica con una tasa de o inferior a 100 Gbps se utilizan maneras de modulacion digital de amplitud (OOK, On-Off Keying)/por desplazamiento de fase (QPSK, Quadrature Phase Shift Keying). Un proceso de correccion de errores hacia adelante (FEC, Forward Error Correction) y un proceso de modulacion, se realizan por separado en un transmisor, de esta manera, se realiza la decodificacion y la demodulacion en un receptor. En un sistema de proxima generacion de velocidad mas alta, con el fin de utilizar mas eficazmente el ancho de banda y la potencia, la codificacion y la modulacion deben ser tratadas como una totalidad y, por lo tanto, una tecnologfa de modulacion y de codificacion que esta disenada mediante la combinacion de modulacion de orden superior y codificacion FEC, se convierte en una tecnologfa critica en un sistema optico de alta velocidad. La codificacion multinivel (MLC, Multi-Level Coding) es un esquema de modulacion y de codificacion de alta eficiencia, el cual no aumenta el ancho de banda de la senal ni reduce una tasa efectiva de datos, de ese modo, se mejora eficazmente el rendimiento de transmision de datos.
En un sistema MLC en la tecnica anterior, un aparato de codificacion en un extremo de transmision clasifica los bits de informacion en diferentes niveles, donde se utiliza FEC con una tasa de bits diferente para la proteccion de la codificacion en cada uno de los niveles y, despues, la informacion obtenida mediante el mapeo se envfa a un extremo de recepcion, despues de que cada uno de los niveles es mapeado a un diagrama de constelacion de modulacion de orden superior. Un aparato de decodificacion en el extremo de recepcion realiza por separado decodificacion FEC en los diferentes niveles para los bits que se obtienen mediante el desmapeo de la informacion recibida. En una manera de decodificacion multinivel (mSd, Medium Specific Decoding), la informacion que se obtiene mediante la decodificacion de los bits de orden inferior se transfiere a una unidad de desmapeo de decodificacion del siguiente nivel, lo cual reduce una BER del desmapeo del siguiente nivel y, despues, se realiza la decodificacion del siguiente nivel.
En la tecnica anterior, se utiliza una codificacion de correccion de errores de decision blanda (SD FEC, Soft-Decision Forward Error Correction) para cada uno de los niveles en el sistema MLC. La implementacion de esta manera es muy compleja. Especialmente en la aplicacion de un sistema de transmision optica de alta velocidad, una sobrecarga de FEC esta sujeta a una restriccion mayor (aproximadamente en un intervalo de 7% a 30%). En este caso, una sobrecarga asignada a un FEC de tasa de bits alta utilizada para proteger un MSB es muy pequena. SD FEC altamente complejos combinados con un gran todo, resultan en una cantidad muy grande de recursos para la implementacion de todo el sistema, lo cual no es aplicable.
El documento US2003/039318 revela un sistema y metodo para realizar una modulacion de amplitud en cuadratura mediante combinacion de clases laterales e identificadores de clases laterales fuertemente codificados.
RESUMEN
En vista de esto, las realizaciones de la presente invencion proporcionan un metodo de decodificacion, un aparato de decodificacion y un sistema de comunicaciones, con el fin de reducir la complejidad de la implementacion.
2
5
10
15
20
25
30
35
40
45
50
55
De acuerdo con un primer aspecto, las realizaciones de la presente invencion proporcionan un aparato de decodificacion para decodificar informacion codificada multinivel que comprende diferentes bits de informacion protegidos usando codigos de componente con diferentes velocidades de bits, en donde el aparato de decodificacion comprende: una unidad de desmapeo primaria, un decodificador de correccion de errores de decision blanda, una primera unidad de desmapeo, un primer desintercalador, un primer decodificador de correccion de errores de decision dura y una unidad de salida;
la unidad de desmapeo primaria esta configurada para desmapear la informacion recibida por el aparato de decodificacion y generar la informacion blanda de un componente de primer nivel para el decodificador de correccion de errores de decision blanda;
el decodificador de correccion de errores de decision blanda esta configurado para realizar la decodificacion de acuerdo con la informacion blanda recibida del componente de primer nivel y para generar la informacion blanda decodificada del componente de primer nivel;
la primera unidad de desmapeo esta configurada para desmapear, utilizando la informacion blanda del componente de primer nivel que se genera por el decodificador de correccion de errores de decision blanda como informacion previa, la informacion recibida por el aparato de decodificacion y generar para el primer desintercalador la informacion dura de un componente de segundo nivel que se obtiene mediante el desmapeo;
El primer desintercalador esta configurado para desintercalar la informacion dura recibida del componente de segundo nivel y para generar la informacion dura desintercalada del componente de segundo nivel para el primer decodificador de correccion de errores de decision dura;
el primer decodificador de correccion de errores de decision dura esta configurado para decodificar la informacion dura desintercalada del componente de segundo nivel y para generar la informacion dura decodificada del componente de segundo nivel; y
la unidad de salida esta configurada para generar la informacion dura del componente de primer nivel que se obtiene despues de realizar la decision sobre la salida del decodificador de correccion de errores de decision blanda y generar la informacion dura del componente de segundo nivel que se genera por el primer decodificador de correccion de errores de decision dura; en donde
el componente de primer nivel es un bit menos significativo que tiene una tasa de error de bits mas alta con respecto al componente de segundo nivel.
En una primera manera posible de implementacion del primer aspecto, si el numero de iteraciones de decodificacion utilizadas por el aparato de decodificacion es mayor que 1, el aparato de decodificacion incluye ademas un primer intercalador;
el primer intercalador esta configurado para realizar el procesamiento de intercalacion sobre la informacion dura del componente de segundo nivel que se genera por el primer decodificador de correccion de errores de decision dura y generar para la unidad de desmapeo primaria la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion, de modo que la unidad de desmapeo primaria realiza el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza un umbral preestablecido; y
la unidad de desmapeo primaria esta configurada, ademas, para realizar mediante el uso de la informacion dura del componente de segundo nivel que es generada por el primer intercalador en una iteracion anterior como informacion previa, el desmapeo de una iteracion actual del componente de primer nivel de la informacion recibida por el aparato de decodificacion.
En una segunda manera posible de implementacion de un segundo aspecto, el aparato de decodificacion incluye ademas: un primer intercalador, una segunda unidad de desmapeo, un segundo desintercalador y un segundo decodificador de correccion de errores de decision dura;
el primer intercalador esta configurado para realizar el procesamiento de intercalacion sobre la informacion dura del componente de segundo nivel que se genera por el primer decodificador de correccion de errores de decision dura y generar para la segunda unidad de desmapeo la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion;
la segunda unidad de desmapeo esta configurada para desmapear, mediante el uso de la informacion blanda del componente de primer nivel que se genera por el decodificador de correccion de errores de decision blanda y la informacion dura del componente de segundo nivel que se genera por el primer intercalador como informacion previa, la informacion recibida por el aparato de decodificacion y generar informacion dura de un componente de tercer nivel que se obtiene mediante desmapeo;
el segundo desintercalador esta configurado para desintercalar la informacion dura del componente de tercer nivel que se genera por la segunda unidad desmapeo y generar para el segundo decodificador de correccion de errores de decision dura la informacion dura desintercalada del componente de tercer nivel;
el segundo decodificador de correccion de errores de decision dura esta configurado para decodificar la informacion dura desintercalada del componente de tercer nivel y generar la informacion dura decodificada del componente de tercer nivel; y
5
10
15
20
25
30
35
40
45
50
55
la unidad de salida esta configurada, ademas, para la informacion dura del componente de tercer nivel que se genera por el segundo decodificador de correccion de errores de decision dura; en donde
el componente de segundo nivel es un bit menos significativo que tiene una tasa de error de bits mas alta con respecto al componente de tercer nivel.
Con referencia a la segunda manera posible de implementacion del primer aspecto, si el numero de iteraciones de decodificacion utilizadas por el aparato de decodificacion es mayor que 1, el aparato de decodificacion incluye, ademas, un segundo intercalador;
el segundo intercalador esta configurado para realizar el procesamiento de intercalacion sobre la informacion dura del componente de tercer nivel que se genera por el segundo decodificador de correccion de errores de decision dura y generar para la unidad de desmapeo primaria y la primera unidad de desmapeo, la informacion dura del componente de tercer nivel y que se obtiene mediante el procesamiento de intercalacion de modo que la unidad de desmapeo primaria y la primera unidad de desmapeo realizan el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza un umbral preestablecido;
el primer intercalador esta configurado, ademas, para generar para la unidad de desmapeo primaria la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion, de modo que la unidad de desmapeo primaria realiza el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza el umbral preestablecido;
la unidad de desmapeo primaria realiza, mediante el uso de la informacion dura del componente de segundo nivel que se genera por el primer intercalador en una iteracion anterior y la informacion dura del componente de tercer nivel que se genera por el segundo intercalador en la iteracion anterior como informacion previa, el desmapeo de una iteracion actual del componente de primer nivel de la informacion recibida por el aparato de decodificacion; y
la primera unidad de desmapeo realiza, mediante el uso de la informacion dura del componente de tercer nivel que se genera por el segundo intercalador en la iteracion anterior y la informacion blanda del componente de primer nivel que se genera por el decodificador de correccion de errores de decision blanda en una iteracion actual como informacion previa, el desmapeo de la iteracion actual del componente de segundo nivel de la informacion recibida por el aparato de decodificacion.
En una tercera posible manera de implementacion del primer aspecto, el aparato de decodificacion incluye ademas: un primer intercalador y una segunda unidad de desmapeo;
el primer intercalador esta configurado para realizar el procesamiento de intercalacion sobre la informacion dura del componente de segundo nivel que se genera por el primer decodificador de correccion de errores de decision dura y generar para la segunda unidad de desmapeo la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion;
la segunda unidad de desmapeo esta configurada para desmapear, mediante el uso de la informacion blanda del componente de primer nivel que se genera por el decodificador de correccion de errores de decision blanda y la informacion dura del componente de segundo nivel que se genera por el primer intercalador como informacion previa, la informacion recibida por el aparato de decodificacion y la informacion dura generada de un componente de tercer nivel que se obtiene mediante el desmapeo; y
la unidad de salida esta configurada, ademas, para generar la informacion dura del componente de tercer nivel que se genera por la segunda unidad de desmapeo, en donde
El componente de segundo nivel es un bit menos significativo que tiene una tasa de error de bits mas alta con respecto al componente de tercer nivel.
Con referencia a la tercera posible manera de implementacion del primer aspecto, si el numero de iteraciones de decodificacion utilizadas por el aparato de decodificacion es mayor que 1,
el primer intercalador esta configurado, ademas, para generar para la unidad de desmapeo primaria la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion, de modo que la unidad de desmapeo primaria realiza el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza un umbral preestablecido; y
la segunda unidad de desmapeo esta configurada, ademas, para generar para la unidad de desmapeo primaria y la primera unidad de desmapeo, la informacion dura del componente de tercer nivel que se obtiene mediante el desmapeo, de modo que la unidad de desmapeo primaria y la primera unidad de desmapeo realizan el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza el umbral preestablecido;
la unidad de desmapeo primaria realiza, mediante el uso de la informacion dura del componente de segundo nivel que se genera por el primer intercalador en una iteracion anterior y la informacion dura del componente de tercer nivel que se genera por la segunda unidad de desmapeo en la iteracion anterior como informacion previa, el desmapeo de una iteracion actual del componente de primer nivel de la informacion recibida por el aparato de decodificacion; y
5
10
15
20
25
30
35
40
45
50
la primera unidad de desmapeo realiza, mediante el uso de la informacion dura del componente de tercer nivel que se genera por la segunda unidad de desmapeo en la iteracion anterior y la informacion blanda del componente de primer nivel que se genera por el decodificador de correccion de errores de decision blanda en una iteracion actual como informacion previa, el desmapeo de la iteracion actual del componente de segundo nivel de la informacion recibida por el aparato de decodificacion.
De acuerdo con un segundo aspecto, las realizaciones de la presente invencion proporcionan un sistema de comunicaciones, donde el sistema de comunicaciones incluye un aparato de codificacion y el aparato de decodificacion de acuerdo con el primer aspecto anterior.
En una primera manera posible de implementacion del segundo aspecto, el aparato de codificacion incluye: un codificador de correccion de errores de decision blanda, un primer codificador de correccion de errores de decision dura, un primer intercalador y una unidad de mapeo;
el codificador de correccion de errores de decision blanda esta configurado para codificar un componente de primer nivel de la informacion a ser procesada y generar el componente de primer nivel codificado de la informacion a ser procesada para la unidad de mapeo;
el primer codificador de correccion de errores de decision dura esta configurado para codificar un componente de segundo nivel de la informacion a ser procesada y generar el componente de segundo nivel codificado de la informacion a ser procesada para el primer intercalador;
el primer intercalador esta configurada para realizar el procesamiento de intercalacion sobrel componente de segundo nivel recibido y generar para la unidad de mapeo, el componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion; y
la unidad de mapeo esta configurada para realizar el mapeo de modulacion sobre los componentes de niveles y generar la informacion que se obtiene despues del mapeo de modulacion.
Con referencia a la primera manera posible de implementacion del segundo aspecto, el aparato de codificacion incluye ademas: un segundo codificador de correccion de errores de decision dura y un segundo intercalador;
el segundo codificador de correccion de errores de decision dura esta configurado para codificar un componente de tercer nivel de la informacion a ser procesada y generar el componente de tercer nivel codificado de la informacion a ser procesada para el segundo intercalador; y
el segundo intercalador esta configurado para realizar el procesamiento de intercalacion sobrel componente de tercer nivel recibido y generar para la unidad de mapeo, el componente de tercer nivel que se obtiene mediante el procesamiento de intercalacion.
Con referencia a la primera manera posible de implementacion del segundo aspecto, un objeto sobre el cual la unidad de mapeo realiza el mapeo de modulacion, incluye un componente de tercer nivel de la informacion a ser procesada.
De acuerdo con un tercer aspecto, las realizaciones de la presente invencion proporcionan un metodo de codificacion para decodificar informacion codificada multinivel que comprende diferentes bits de informacion protegidos usando codigos de componente con diferentes tasas de bits, donde el metodo de codificacion incluye:
S1: desmapear la informacion recibida con el fin de obtener informacion blanda de un componente de primer nivel;
S2: realizar la decodificacion de acuerdo con la informacion blanda recibida del componente de primer nivel, y generar la informacion blanda decodificada del componente de primer nivel;
S3: desmapear la informacion recibida usando la informacion blanda decodificada del componente de primer nivel como informacion previa, con el fin de obtener informacion dura de un componente de segundo nivel;
S4: desintercalar y, despues, decodificar la informacion dura del componente de segundo nivel, con el fin de obtener la informacion dura decodificada del componente de segundo nivel; y
S5: generar la informacion dura del componente de primer nivel que se obtiene despues de realizar la decision sobre la informacion blanda decodificada del componente de primer nivel y generar la informacion dura decodificada del componente de segundo nivel; en donde
el componente de primer nivel es un bit menos significativo que tiene una tasa de error de bits mas alta con respecto al componente de segundo nivel.
En una primera manera posible de implementacion del tercer aspecto anterior, si el numero de iteraciones de decodificacion utilizadas en el metodo de decodificacion es mayor que 1, despues del paso S4 y antes del paso S5, el metodo incluye ademas:
5
10
15
20
25
30
35
40
45
50
55
S6: despues de realizar el procesamiento de intercalacion sobre la informacion dura decodificada del componente de segundo nivel, ir al paso S1 para comenzar una iteracion siguiente hasta que el numero de iteraciones alcanza un umbral preestablecido, donde:
durante cada una de las iteraciones a partir de una segunda iteracion, el paso S1 se ejecuta mediante la realizacion del desmapeo de una iteracion actual de la informacion recibida, mediante el uso de la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion en una iteracion anterior como informacion previa.
En una segunda posible forma de implementacion del tercer aspecto anterior, despues del paso S4 y antes del paso S5, el metodo incluye ademas:
S7: realizar procesamiento de intercalacion de la informacion dura decodificada del componente de segundo nivel;
S8: desmapear la informacion recibida mediante el uso de la informacion blanda decodificada del componente de primer nivel y la informacion dura del componente de segundo nivel que se obtiene despues del proceso de intercalacion en el paso S7 como informacion previa, con el fin de obtener informacion dura de un componente de tercer nivel;
S9: desintercalar y luego decodificar, por un segundo desintercalador, la informacion dura del componente de tercer nivel que se genera por la segunda unidad de desmapeo, con el fin de obtener la informacion dura decodificada del componente de tercer nivel, donde:
la informacion dura decodificada del componente de tercer nivel es, ademas, generada en el paso S5; y
el componente de segundo nivel es un bit menos significativo que tiene una tasa de error de bits mas alta con respecto al componente de tercer nivel.
Con referencia a la segunda manera posible de implementacion del tercer aspecto, si el numero de iteraciones de decodificacion utilizadas en el metodo de decodificacion es mayor que 1, despues del paso S9 y antes del paso S5, el metodo incluye ademas:
S10: despues de realizar el procesamiento de intercalacion sobre la informacion dura decodificada del componente de tercer nivel, ir al paso Si para comenzar una iteracion siguiente hasta que el numero de iteraciones alcanza un umbral preestablecido, donde:
durante cada una de las iteraciones a partir de una segunda iteracion, el paso Si se ejecuta mediante la realizacion del desmapeo de una iteracion actual de la informacion recibida mediante el uso de la informacion dura del componente de segundo nivel y que se obtiene mediante el procesamiento de intercalacion en una iteracion anterior y la informacion dura del componente de tercer nivel que se obtiene en el paso S10 en la iteracion anterior como informacion previa; y
el paso S3 se ejecuta mediante la realizacion del desmapeo de la iteracion actual en la informacion, recibida por un aparato de decodificacion, mediante el uso de la informacion dura del componente de tercer nivel que se obtiene en el paso S10 en una iteracion anterior y decodifica la informacion blanda del primer nivel componente que se obtiene en una iteracion actual como informacion previa.
En una tercera manera posible de implementacion del tercer aspecto anterior, despues del paso S4 y antes del paso S5, el metodo incluye ademas:
S11: realizar procesamiento de intercalacion de la informacion dura decodificada del componente de segundo nivel; y
S12: desmapear la informacion recibida mediante el uso de la informacion blanda decodificada del componente de primer nivel y la informacion dura del componente de segundo nivel que se obtiene despues del procesamiento de intercalacion en el paso S11 como informacion previa, con el fin de obtener informacion dura de un componente de tercer nivel, donde:
la informacion dura decodificada del componente de tercer nivel es, ademas, generada en el paso S5; y
el componente de segundo nivel es un bit menos significativo que tiene una tasa de error de bits mas alta con respecto al componente de tercer nivel.
Con referencia a la tercera manera posible de implementacion del tercer aspecto, si el numero de iteraciones de decodificacion utilizadas en el metodo de decodificacion es mayor que 1, despues del paso S12 y antes del paso S5, el metodo incluye ademas:
ir al paso Si para comenzar una iteracion siguiente hasta que el numero de iteraciones alcanza un umbral preestablecido; donde
durante cada una de las iteraciones a partir de una segunda iteracion, el paso Si se ejecuta mediante la realizacion del desmapeo de una iteracion actual de la informacion recibida mediante el uso de la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion en una iteracion
5
10
15
20
25
30
35
40
anterior y la informacion dura del componente de tercer nivel que se obtiene en el paso S12 en la iteracion anterior como informacion previa; y
el paso S3 se ejecuta mediante la realizacion del desmapeo de la iteracion actual de la informacion recibida mediante el uso de la informacion dura del componente de tercer nivel que se obtiene en el paso S12 de una iteracion anterior y la informacion blanda decodifica del componente de primer nivel que se obtiene en una iteracion actual como informacion previa.
Con referencia a la segunda o tercera manera de implementacion del tercer aspecto, el componente de segundo nivel es un bit menos significativo con respecto al componente de tercer nivel.
Se puede observar que a partir de las soluciones anteriores, de acuerdo con la presente invencion, la codificacion multinivel se implementa de una manera que combina codificacion de correccion de errores de decision blanda y codificacion de correccion de errores de decision dura, y la decodificacion multinivel se implementa de una manera que combina decodificacion de correccion de errores de decision blanda y decodificacion de correccion de errores de decision dura, con el fin de integrar ventajas de las dos maneras: en comparacion con una manera en la cual la codificacion de correccion de errores de decision blanda y la decodificacion se realizan en multiples niveles, una manera en la cual la codificacion de correccion de errores de decision blanda y la decodificacion se realizan en un solo nivel, reduce la complejidad del sistema y la sobrecarga de los recursos; y la realizacion de la codificacion y decodificacion de correccion de errores de decision blanda en otros niveles en base a la realizacion de codificacion y decodificacion de correccion de errores de decision blanda en un solo nivel garantiza una ganancia de rendimiento, cumpliendo asf el requisito de ganancia de un sistema de transmision optica de alta velocidad.
BREVE DESCRIPCION DE LOS DIBUJOS
FIG. 1 es un diagrama esquematico de un sistema de comunicaciones de acuerdo con la Realizacion 1 de la presente invencion;
FIG. 2 es un diagrama de mapeo basado en el mapeo de segmentacion natural de acuerdo con la Realizacion 1 de la presente invencion;
FIG. 3 es un diagrama de senalizacion de la codificacion mediante un aparato de codificacion de acuerdo con la Realizacion 1 de la presente invencion;
FIG. 4 es un diagrama de senalizacion de una ronda de decodificacion por un aparato de decodificacion de acuerdo con la Realizacion 1 de la presente invencion;
FIG. 5A y FIG. 5B son un diagrama de senalizacion de multiples rondas de decodificacion por un aparato de decodificacion de acuerdo con la Realizacion 1 de la presente invencion;
FIG. 6 es un diagrama esquematico de un sistema de comunicaciones de acuerdo con la realizacion 2 de la presente invencion;
FIG. 7 es un diagrama de mapeo basado en el mapeo de segmentacion natural de acuerdo con la Realizacion 2 de la presente invencion;
FIG. 8 es un diagrama esquematico de un sistema de comunicaciones de acuerdo con la realizacion 3 de la presente invencion;
FIG. 9 es un diagrama esquematico de un sistema de comunicaciones de acuerdo con la realizacion 4 de la presente invencion;
FIG. 10 es un diagrama de mapeo basado en el mapeo de segmentacion natural de acuerdo con la Realizacion 4 de la presente invencion; y
FIG. 11 es un diagrama esquematico de un sistema de comunicaciones segun la realizacion 5 de la presente invencion.
5
10
15
20
25
30
35
40
45
50
DESCRIPCION DE LAS REALIZACIONES
Para hacer los objetivos, soluciones tecnicas y ventajas de la presente invencion mas claros, a continuacion, se describe la presente invencion en detalle con referencia a los dibujos adjuntos y las realizaciones.
En las realizaciones de la presente invencion, un aparato de codificacion en un sistema de comunicaciones codifica un componente de primer nivel de la informacion a ser procesada, de una manera de codificacion de correccion de errores de decision blanda, codifica un componente de segundo nivel de la informacion a ser procesada de una manera de codificacion de correccion de errores de decision dura y, luego, mapea y genera todos los niveles de componentes codificados. La informacion generada por el aparato de codificacion se transmite a traves de un canal y llega a un aparato de decodificacion; y el aparato de decodificacion desmapea y decodifica, de una manera de decodificacion de correccion de errores de decision blanda, el componente de primer nivel de la informacion recibida por el aparato de decodificacion, desmapea y decodifica, de una manera de decodificacion de correccion de errores de decision dura, el componente de segundo nivel de la informacion recibida por el aparato de decodificacion y utiliza un resultado de la decodificacion de otro nivel de componente como informacion previa durante el desmapeo de cada uno de los niveles de componente. Adicionalmente, ademas de los dos niveles anteriores, la informacion a ser procesada puede clasificarse adicionalmente en mas niveles, por ejemplo, puede haber un componente de tercer nivel y un componente de cuarto nivel. Aparte del componente de primer nivel y del componente de segundo nivel, otro nivel de componente se codifica y decodifica de una manera de correccion de errores de decision dura; o no se codifica y decodifica, solo se mapea en el aparato de codificacion y se desmapea en el aparato de decodificacion.
A continuacion se describe en detalle, mediante el uso de varias realizaciones, un sistema, un aparato y un metodo proporcionado en la presente invencion.
Realizacion 1
El mapeo de modulacion de orden superior hace que diferentes tasas de error de bits, a bits en diferentes ubicaciones en un sfmbolo. Por ejemplo, en el mapeo 16QAM Gray (Gray), una tasa de error de bits (BER, Bit Error Rate) de bits menos significativos (LSB, Least Significant Bit) b0b2 es el doble de los bits mas significativos (BER, Most Significant Bit) b1b3. Una idea central de MLC es proteger diferentes bits de informacion mediante el uso de codigos de componente con diferentes tasas, de ese modo implementa la optimizacion del rendimiento general. Los LSB que son propensos a error estan protegidos mediante el uso de FEC de tasa de bits baja, que tienen una capacidad de correccion de error mas alta; y los MSB estan protegidos mediante el uso de FEC de tasa de bits alta, que tienen una capacidad de correccion de error mas baja porque existe una distancia euclidiana mas grande entre los MSB.
Esta realizacion se describe usando 16QAM como un ejemplo. En este caso, cada uno de los sfmbolos de 4 bits en la informacion a ser procesada se clasifica en dos niveles y cada dos bits se clasifican en un nivel. En este documento, la clasificacion de bits esta relacionada con una manera de mapeo de modulacion. En la FIG. 2 se muestra una relacion de mapeo en la realizacion, donde b0, b1, b2 y b3 estan en una secuencia de bits de bajo a alto. Es decir, en la realizacion de la presente invencion, cuando todos los niveles de los componentes se obtienen por clasificacion, en general, un componente de primer nivel es un bit menos significativo que tiene una tasa de error de bits mas alta con respecto a un componente de segundo nivel, el componente de segundo nivel es un bit menos significativo que tiene una tasa de error de bits mas alta con respecto a un componente de tercer nivel y, por analogfa, este principio se utiliza en todas las realizaciones siguientes y los detalles no se describen de nuevo. Por lo tanto, en la realizacion, el componente de primer nivel son los bits b0 y b2, que posteriormente se representa mediante el uso de b0/b2 y el componente de segundo nivel son los bits b1 y b3, que posteriormente se representa mediante el uso de b1/b3.
La FIG. 1 es un diagrama esquematico de un sistema de comunicaciones basado en un sistema de modulacion y codificacion de acuerdo con la Realizacion 1 de la presente invencion, donde un aparato de codificacion puede estar dispuesto en un extremo de transmision de la informacion y un aparato de decodificacion puede estar dispuesto en un extremo de recepcion de la informacion. A continuacion se describen por separado el aparato de codificacion y el aparato de decodificacion en el sistema de comunicaciones basado en un sistema de modulacion y codificacion. Como se muestra en la FIG. 1, el aparato de codificacion incluye: un codificador de correccion de errores de decision blanda, un codificador de correccion de errores de decision dura, un intercalador y una unidad de mapeo.
Adicionalmente, hay que senalar que tambien se puede incluir una unidad de clasificacion de bits en el aparato de codificacion y esta configurada para realizar la clasificacion de bits en la informacion a ser procesada y, en la
8
5
10
15
20
25
30
35
40
45
50
realizacion, para clasificar la informacion en un primer componente b0/b2 y un segundo componente b1/b3, y luego los envfa, respectivamente, al codificador de correccion de errores de decision blanda y al codificador de correccion de errores de decision dura. Ciertamente, debido a que la unidad de clasificacion bits tambien puede ser una unidad independiente que se encuentra fuera del aparato de codificacion, la unidad de clasificacion de bits no se muestra en la FIG. 1. Esto es cierto en todas las realizaciones siguientes y la clasificacion de bits realizada en la informacion a ser procesada por una unidad de clasificacion de bits, difiere de la realizacion solo en el numero de niveles y los detalles no se describen de nuevo en las realizaciones siguientes.
El procesamiento del componente de primer nivel b0/b2 de la informacion a ser procesada es: el codificador de correccion de errores de decision blanda codifica b0/b2 de la informacion a ser procesada, cuando el codificador de correccion de errores de decision blanda usa codificacion SD FEC y, puede utilizar pero no se limita a, un codificador LDPC, un codificador Turbo o similares; a continuacion, el codificador de correccion de errores de decision blanda genera b0/b2, que se obtiene mediante la codificacion, para la unidad de mapeo.
El procesamiento del componente de segundo nivel b1/b3 de la informacion a ser procesada es: el codificador de correccion de errores de decision dura codifica b1/b3 de la informacion a ser procesada, donde el codificador de correccion de errores de decision dura utilizado en la realizacion de la presente invencion, utiliza la codificacion HD FEC y, puede utilizar pero no se limita a, un codificador RS, un codificador BCH o similares; a continuacion, el codificador de correccion de errores decision dura genera b1/b3 codificado al intercalador; y el intercalador realiza un procesamiento de intercalacion en b1/b3, para reducir la difusion de error de bits cuando se realiza la decodificacion y genera b1/b3, que se obtiene mediante el procesamiento de intercalacion, para la unidad de mapeo.
La unidad de mapeo realiza el mapeo de modulacion sobre los componentes recibidos de los niveles (los cuales se agrupan en base a un mismo sfmbolo), es decir, b0/b2 y b1/b3, y genera a la informacion que se obtiene despues del mapeo de modulacion. En la realizacion de la presente invencion, la unidad de mapeo es una unidad de mapeo de 16QAM y, como se muestra en la FIG. 2, el mapeo de la modulacion 16QAM se puede realizar de una manera de mapeado basada en la segmentacion natural.
En la FIG. 3 se muestra un diagrama de flujo de un metodo de codificacion del aparato de codificacion anterior, los pasos en cajas de dos lmeas de trazos en la FIG. 3 se realizan por separado, el procesamiento en dos niveles de componentes, los cuales, en general, se ejecutan simultaneamente.
Entonces, el extremo de transmision en el cual se encuentra el aparato de codificacion puede transmitir la informacion generada por la unidad de mapeo a traves de, por ejemplo, un canal al extremo de recepcion y el aparato de decodificacion en el extremo de recepcion realiza el procesamiento. Todavfa, como se muestra en la FIG. 1, el aparato de decodificacion incluye: una unidad de desmapeo primaria, un decodificador de correccion de errores de decision blanda, una primera unidad de desmapeo, un desintercalador, un decodificador de correccion de errores de decision dura y una unidad de salida.
El procesamiento del componente de primer nivel b0/b2 recibido por el aparato de decodificacion es: la unidad de desmapeo primaria realiza el desmapeo de b0/b2 de la informacion recibida por el aparato de decodificacion para obtener informacion blanda de b0/b2 y genera la informacion blanda de b0/b2 para el decodificador de correccion de errores de decision blanda, donde en la realizacion de la presente invencion, la informacion blanda se refiere a informacion de logaritmo de razon de verosimilitud (LLR, Log Likelihood Ratro); y el decodificador de correccion de errores de decision blanda realiza la decodificacion mediante el uso de b0/b2 de la informacion blanda y genera la informacion blanda decodificada de b0/b2.
El procesamiento del componente de segundo nivel b1/b3 recibido por el aparato de decodificacion es: un extremo de entrada de la primera unidad de desmapeo tiene una relacion de conexion con un extremo de salida del decodificador de correccion de errores de decision blanda; la primera unidad de desmapeo realiza, mediante el uso de la informacion blanda de b0/b2 que se genera por el decodificador de correccion de errores de decision blanda como informacion previa (la cual puede ser utilizada como informacion correcta conocida para corregir o participar en el calculo de demodulacion), el desmapeo de b1/b3 de la informacion recibida por el anterior aparato de decodificacion y genera la informacion dura de b1/b3, que se obtiene mediante el desmapeo, para el desintercalador, donde el desmapeo realizado en el presente documento, en realidad, es calcular, de una manera auxiliar, probabilidades posteriores de b1 y b3 mediante el uso de un LLR de b0 y un LLR de b2 como informacion previa, con el fin de obtener informacion de bits de b1/b3 mediante la demodulacion y la informacion dura involucrada en la realizacion de la presente invencion es informacion de bits; y, despues, el desintercalador desintercala la informacion dura de b1/b3 y genera la informacion dura desintercalada de b1/b3 para el decodificador
5
10
15
20
25
30
35
de correccion de errores de decision dura; y el decodificador de correccion de errores de decision dura decodifica la informacion dura de b1/b3 y genera la informacion dura decodificada de b1/b3.
Un algoritmo espedfico en la unidad de desmapeo primaria puede ser como sigue:
Un algoritmo espedfico en la unidad de desmapeo primaria es como sigue:
Debido a que el 16QAM es mapeo de modulacion simetrica, la informacion procedente de un canal se puede clasificar en Rx y Ry que son simetricas en IQ y se calcula una probabilidad posterior. p(M/N) es una probabilidad posterior que la condicion M es cierta cuando se recibe N, donde un valor de N es Rx o Ry, por ejemplo, p(b0=0/Rx) es una probabilidad posterior que es b0=0 cuando se recibe Rx; y p(b1b0=00/Rx) es una probabilidad posterior que es b1b0=00 cuando se recibe Rx. Los significados de otros elementos son similares. p(b0 = 0 / Rx)- p(b\b0 - 00 / Rx) + p(b\b0 = 10/ Rx) p(bO = V Rx) = p(blb0 = 01 / Rx) + p(blb0 = 11 / Rx) p(b2 = 0 /Ry) = p(b3b2 = 00 / Ry) + p(b3b2 = 101 Ry) p{b2 = \IRx) = p{b3b2 = 0\IRy) + p{b3b2 = \\IRy)
La informacion blanda de b0/b2 despues de desmapear es LLR(b0) y LLR(b2), es decir, el logaritmo de coeficientes de probabilidad de los bits b0 y b2.
LLR(b0) = log LLR(b2) = log
p(b0 -0/Rx)
p(b0 -l / Rx) p(b2 = 0 / Rx)
p(b2 - l/Rx)
La implementacion del algoritmo de desmapeo anterior puede simplificarse de acuerdo con un algoritmo tal como el mapa de logaritmos maximos.
Un algoritmo espedfico en la primera unidad de desmapeo es como sigue:
Una probabilidad posterior se calcula utilizando la informacion blanda de b0/b2 que se genera por el decodificador de correccion de errores de decision blanda como informacion previa:
p(b\ = 0/ Rx) = p(b\b0 = 01/ifo) + p(b\b0 = 00/ Rx)* exy(LLR(b0)) p(bl -1 /Rx) - p(blb0 = 11/Rx) + p(blb0 = 10/Rx) * exp(LLR(b0)) p(b3 = 0 /Ry) = p(b3b2 = 0\/Ry) + p(blb2 = 00/Ry)* exy(LLR(b2)) p(b3 = 1 / Rx) = p(b3b2 = 11/ Ry) + p(b3b2 = 10/ Ry) * exp(LL/?(62)).
la informacion blanda de b0/b2 despues de desmapear es:
LLR(b\) = log LLR(b3) = log
p(bl = 0 / Rx)
p(bl = 1 / Rx) p(b3 = 0 / Rx)
p(b3 = 1 / Rx)
y
a continuacion, la informacion dura HD(b1) y HD(b3) de b1/b3 despues desmapear es respectivamente:
= Udclo ccn.trorio,HD{b^) = 0; y 3iLLIi(b3) < = ljde lacontrario,HD[h3\ = 0
Si solo hay una iteracion de decodificacion en el aparato de decodificacion, es decir, un umbral predefinido para el numero de iteraciones es 1, el procesamiento de decodificacion termina aquL En este caso, el contenido generado por la unidad de salida se determina por la salida del decodificador de correccion de errores de decision blanda y la salida del decodificador de correccion de errores de decision dura, es decir, la salida del decodificador de correccion de errores de decision dura y el contenido despues de realizar decision sobre la salida del decodificador de correccion de errores de decision blanda. Cabe senalar que la decision que se realiza sobre la salida del decodificador de correccion de errores de decision blanda, puede ser ejecutada por la unidad de salida, o puede ser
ejecutad por una unidad de decision existente adicional, lo cual es cierto en todas las realizaciones siguientes y los detalles no se describen de nuevo.
En la FIG. 4 se muestra un correspondiente diagrama de senalizacion del aparato de decodificacion.
Sin embargo, en muchos casos, puede haber multiples rondas de iteraciones de decodificacion en un aparato de 5 decodificacion, es decir, un umbral predefinido para el numero de iteraciones es un valor mayor que 1 y deben realizarse multiples iteraciones hasta que el numero de iteraciones alcanza el umbral preestablecido para el numero de iteraciones. En este caso, el proceso anterior es solo un proceso de decodificacion de una iteracion y, con el fin de ser aplicable a multiples iteraciones, un intercalador puede estar incluido en el aparato de decodificacion en este caso y la intercalacion, despues de realizar el procesamiento de intercalacion sobre la informacion dura de b1/b3 10 que se genera por el decodificador de correccion de errores de decision dura, genera la informacion dura de b1/b3 y que se obtiene mediante el procesamiento de intercalacion para la unidad de desmapeo primaria, de modo que la unidad de desmapeo primaria realiza el desmapeo de una siguiente iteracion, hasta que el numero de iteraciones alcanza un umbral preestablecido.
Un proceso de una segunda iteracion es como sigue:
15 La unidad de desmapeo primaria realiza, mediante el uso de informacion dura de b1/b3 que se genera por el intercalador en una ronda previa, el desmapeo de b0/b2 de una iteracion actual de la informacion recibida por el aparato de decodificacion para obtener informacion blanda de b0/b2; y genera la informacion blanda de b0/b2 para el decodificador de correccion de errores de decision blanda; y el decodificador de correccion de errores de decision blanda realiza la decodificacion mediante el uso de la informacion blanda de b0/b2 y genera la informacion blanda 20 decodificada de b0/b2.
La primera unidad de desmapeo realiza, mediante el uso de la informacion blanda de b0/b2 que se genera por el decodificador de correccion de errores de decision blanda como informacion previa, el desmapeo de b1/b3 en la informacion recibida por el anterior aparato de decodificacion y genera la informacion dura de b1/b3 que se obtiene mediante el desmapeo para el desintercalador; entonces, el desintercalador desintercala la informacion dura de 25 b1/b3 y genera la informacion dura desintercalada de b1/b3 para el decodificador de correccion de errores de
decision dura; el decodificador de correccion de errores de decision dura decodifica la informacion dura de b1/b3 y genera la informacion decodificada dura de b1/b3; y el intercalador realiza el procesamiento de intercalacion de la informacion dura de b1/b3 que se genera por el decodificador de correccion de errores de decision dura y genera la informacion dura de b1/b3 que se obtiene mediante el procesamiento de intercalacion para la unidad de desmapeo 30 primaria, de manera que la unidad de desmapeo primaria realiza el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza un umbral preestablecido.
Un algoritmo espedfico en la unidad de desmapeo primaria durante una iteracion es como sigue:
Probabilidades posteriores que se calculan mediante el uso de informacion dura de b1/b3 que se genera por la intercalacion en una ronda anterior son:
35
SiHD(_ M) = 0^(60 = GG/J?jO = p(fclb0 = 00 fRx)
= p(bibO = 01,
de lo contrario, k ‘ y
= p(fcl&0 = 10 /Rx)
40 yJ
= l/Rx) = p(61M = ll/Rx)
SiHD(_b3) = 0,p(b2 = 00/Ry) = p{b3b2 = 00 /Ry) = L/Rx) = p(_b3b2 = 01 /Ry)
de lo contrario, P$2 = 0/W = P(b3b2 =10/^), y
y
imagen1
imagen2
imagen3
imagen4
imagen5
5
10
15
20
25
30
35
40
p(b2 = 1 / Rx) = p(b3b2 = 11/ Ry).
> y
la information blanda LLR(b0) y LLR(b2) de b0/b2 despues de desmapear es respectivamente:
LLR(bO) = log
p(b0 = 0 / Rx) p(b0 = 1 / Rx)
LLR(b2) = log
p(b2 = 0 / Rx) p{b2 = 1 / Rx)
la implementation del algoritmo de desmapeo anterior puede simplificarse de acuerdo con un algoritmo tal como el mapa de logaritmos maximos.
Si se incluye la segunda iteration anterior, en la FIG. 5A y la FIG. 5B se muestra un diagrama de senalizacion de decodificacion ejecutado por el aparato de decodificacion. Un proceso de una ronda posterior de iteracion es la misma que la segunda ronda, la cual ni se describe en el presente documento de nuevo ni se muestra en la FIG. 5A y la FIG. 5B de nuevo. Despues de que el numero de iteraciones, finalmente, alcanza el umbral predefinido para el numero de iteraciones, el procesamiento de decodificacion termina. La unidad de salida utiliza la salida del decodificador de correction de errores de decision dura y el contenido despues de realizar la decision sobre la salida del decodificador de correccion de errores de decision blanda, como contenido generado por el aparato de decodificacion.
La solution en la Realization 1 se puede aplicar a un sistema mejorado de QPSK a 16QAM, donde solo se utiliza un decodificador de correccion de errores de decision blanda (por ejemplo, un decodificador LDPC) en un caso de modulation QPSK y cuando el sistema se actualiza a 16QAM, el sistema puede ser compatible con el decodificador de correccion de errores de decision blanda que se utiliza en el caso de QPSK, con solo los recursos de decision dura anadidos y, por lo tanto, el gran todo se duplica mientras que la complejidad no lo es y se ahorran costos de actualization.
Realizacion 2
Esta realizacion se describe usando 32QAM como un ejemplo. Si se utiliza una manera de mapeo mostrada en la FIG. 7, cada uno de los simbolos de 5 bits en la informacion a ser procesada se puede clasificar en 3 niveles, donde un componente de primer nivel es los bits b0 y b1, el cual posteriormente se representa mediante el uso de b0/b1; un componente de segundo nivel es el bit b2; y un componente de tercer nivel es los bits b3 y b4, el cual posteriormente se representa mediante el uso de b3/b4. En este documento, b0, b1, b2, b3 y b4 estan en una secuencia de bits de bajo a alto.
La FIG. 6 es un diagrama esquematico de un sistema de comunicaciones segun la Realizacion 2 de la presente invention. De manera similar, un aparato de codification puede estar dispuesto en un extremo de transmision de la informacion y un aparato de decodificacion puede estar dispuesto en un extremo de reception de la informacion. A continuation se describe por separado el aparato de codificacion y el aparato de decodificacion en el sistema de comunicaciones. Como se muestra en la FIG. 6, el aparato de codificacion incluye: un codificador de correccion de errores de decision blanda, un primer codificador de correccion de errores de decision dura, un primer intercalador, un segundo codificador de correccion de errores de decision dura, un segundo intercalador y una unidad de mapeo.
El procesamiento del componente de primer nivel b0/b1 de la informacion a ser procesada es: el codificador de correccion de errores de decision blanda codifica b0/b1 de la informacion a ser procesada, donde el codificador de correccion de errores de decision blanda utiliza codificacion SD FEC y, puede utilizar pero no se limita a, un codificador de LDPC, un codificador Turbo o similares; y, a continuacion, el codificador de correccion de errores decision blanda genera b0/b1 que se obtiene mediante la codificacion para la unidad de mapeo.
El procesamiento del componente de segundo nivel b2 de la informacion a ser procesada es: el primer codificador de correccion de errores de decision dura codifica b2 de la informacion a ser procesada, donde el primer codificador
12
5
10
15
20
25
30
35
40
45
50
de correccion de errores de decision dura y el segundo codificador de correccion de errores de decision dura que se utilizan en la realizacion de la presente invencion, utilizan codificacion HD FEC y, pueden utilizar pero no se limitan
а, un codificador RS, un codificador BCH o similares; a continuacion, el primer codificador de correccion de errores de decision dura genera el b2 codificado para el primer intercalador y el intercalador realiza el procesamiento de intercalacion en b2 para reducir la difusion de error de bits cuando se realiza la decodificacion y genera b2 que se obtiene mediante el procesamiento de intercalacion para la unidad de mapeo.
El procesamiento del componente de tercer nivel b3/b4 de la informacion a ser procesada es: el segundo codificador de correccion de errores de decision dura codifica b3/b4 de la informacion a ser procesada, entonces, el segundo codificador de correccion de errores de decision dura genera el b3/b4 codificado para el segundo intercalador y el segundo intercalador realiza el procesamiento de intercalacion en b3/b4 para reducir la difusion de error de bits cuando se realiza la decodificacion y genera b3/b4 que se obtiene mediante el procesamiento de intercalacion para la unidad de mapeo.
La unidad de mapeo realiza el mapeo de modulacion sobre los componentes de niveles recibidos (los cuales se agrupan en base a un mismo sfmbolo), es decir, b0/b1, b2 y b3/b4, y genera la informacion que se obtiene despues del mapeo de modulacion. En la realizacion de la presente invencion, la unidad de mapeo es una unidad de mapeo 32QAM; y el mapeo de modulacion 32QAM se puede realizar de una manera de mapeo basado en la segmentacion natural y un diagrama de asignacion, en este caso, puede ser el que se muestra en la FIG. 7.
Entonces, el extremo de transmision en el cual se encuentra el aparato de codificacion, puede transmitir la informacion generada por la unidad de mapeo a traves de, por ejemplo, un canal al extremo de recepcion y el aparato de decodificacion en el extremo de recepcion realiza el procesamiento. Todavfa como se muestra en la FlG.
б, el aparato de decodificacion incluye: una unidad de desmapeo primaria, un decodificador de correccion de errores de decision blanda, una primera unidad de desmapeo, un primer desintercalador, un primer decodificador de correccion de errores de decision dura, un primer intercalador, una segunda unidad de desmapeo, un segundo desintercalador, un segundo decodificador de correccion de errores de decision dura y una unidad de salida.
El procesamiento del componente de primer nivel b0/b1 recibido por el aparato de decodificacion es: la unidad de desmapeo primaria realiza el desmapeo b0/b1 de la informacion recibida por el aparato de decodificacion para obtener informacion blanda de b0/b1 y genera la informacion blanda de b0/b1 para el decodificador de correccion de errores de decision blanda, donde en la realizacion de la presente invencion, la informacion blanda se refiere a la informacion LLR; y el decodificador de correccion de errores de decision blanda realiza la decodificacion mediante el uso de la informacion blanda de b0/b1 y genera la informacion blanda decodificada de b0/b1.
El procesamiento del componente de segundo nivel b2 recibido por el aparato de decodificacion es: un extremo de entrada de la primera unidad de desmapeo tiene una relacion de conexion con un extremo de salida del decodificador de correccion de errores de decision blanda; la primera unidad de desmapeo realiza, mediante el uso de la informacion blanda de b0/b1 que se genera por el decodificador de correccion de errores de decision blanda como informacion previa, el desmapeo de b2 de la informacion recibida por el anterior aparato de decodificacion y genera la informacion dura de b2 que se obtiene mediante el desmapeo para el primer desintercalador, donde el desmapeo realizado en el presente documento, en realidad, es calcular, de una manera auxiliar, una probabilidad posterior de b2 mediante el uso de un LLR de b0 y un LLR de b1 como informacion previa, con el fin de obtener informacion de bits de b2 mediante la demodulacion y la informacion dura que participan en la realizacion de la presente invencion es informacion de bits; entonces, el desintercalador desintercala la informacion dura de b2 y genera la informacion dura desintercalada de b2 para el primer decodificador de correccion de errores de decision dura; y el primer decodificador de correccion de errores de decision dura decodifica la informacion dura de b2 y genera la informacion dura decodificada de b2; y el primer intercalador realiza la intercalacion de la informacion dura de b2 que se genera por el primer decodificador de correccion de errores de decision dura y genera la informacion dura de b2 que se obtiene mediante la intercalacion.
El procesamiento del componente de tercer nivel b3/b4 recibido por el aparato de decodificacion es: la entrada de la primera unidad de desmapeo tiene una relacion de conexion con la salida del decodificador de correccion de errores de decision blanda y con la salida del primer intercalador; la segunda unidad de desmapeo realiza, mediante el uso de la informacion dura de b2 que se genera por el primer intercalador y la informacion blanda de b0/b1 que se genera por el decodificador de correccion de errores de decision blanda como informacion previa, el desmapeo de b3/b4 de la informacion recibida por el anterior aparato de decodificacion y genera la informacion dura de b3/b4 que se obtiene mediante el desmapeo para el segundo desintercalador; y, luego, el desintercalador desintercala la informacion dura de b3/b4 y genera la informacion dura desintercalada de b3/b4 para el segundo decodificador de
5
10
15
20
25
30
35
40
45
50
correccion de errores de decision dura; y el segundo decodificador de correccion de errores de decision dura decodifica la informacion dura de b3/b4 y genera la informacion dura decodificada de b3/b4.
Si solo hay una iteracion de decodificacion en el aparato de decodificacion, es decir, un umbral predefinido para el numero de iteraciones es 1, el procesamiento de decodificacion termina aqrn. El contenido generado por la unidad de salida, es la salida del primer decodificador de correccion de errores de decision dura, la salida del segundo decodificador de correccion de errores de decision dura y el contenido despues de realizar la decision sobre la salida del decodificador de correccion de errores de decision blanda.
Sin embargo, en muchos casos, puede haber multiples rondas de iteraciones de decodificacion en un aparato de decodificacion, es decir, un umbral predefinido para el numero de iteraciones es un valor mayor que 1, y multiples iteraciones deban realizarse hasta que el numero de iteraciones alcanza el umbral preestablecido para el numero de iteraciones. En este caso, el proceso anterior es solo un proceso de decodificacion de una iteracion y, con el fin de ser aplicable a multiples iteraciones, un segundo intercalador tambien puede estar incluido en el aparato de decodificacion y el segundo intercalador, despues de realizar el procesamiento de intercalacion sobre la informacion dura de b3/b4 que se genera por el segundo decodificador de correccion de errores de decision dura la informacion dura de b3/b4 que se obtiene mediante el procesamiento de intercalacion para la unidad de desmapeo primaria y para la primera unidad de desmapeo, de modo que la unidad de desmapeo primaria y la primera unidad de desmapeo realizan el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza un umbral preestablecido. Adicionalmente, el primer intercalador, ademas, genera la informacion dura de b2 que se obtiene mediante el procesamiento de intercalacion para la unidad de desmapeo primaria, de modo que la unidad de desmapeo primaria realiza el desmapeo de una iteracion siguiente hasta que el numero de iteraciones alcanza el umbral preestablecido.
Un proceso de una segunda iteracion es como sigue:
La unidad de desmapeo primaria realiza, mediante el uso de informacion dura de b2 que se genera por el primer intercalador en una ronda previa y la informacion dura de b3/b4 que se genera por el segundo intercalador en la ronda anterior, el desmapeo de b0/b1 de una iteracion actual de la informacion recibida por el aparato de decodificacion para obtener informacion blanda de b0/b1 y genera la informacion blanda de b0/b1 para el decodificador de correccion de errores de decision blanda; y el decodificador de correccion de errores de decision blanda realiza la decodificacion mediante el uso de la informacion blanda de b0/b1 y genera la informacion blanda decodificada de b0/b1.
La primera unidad de desmapeo realiza, mediante el uso de la informacion dura de b3/b4 que se genera por el segundo intercalador en la ronda anterior y la informacion blanda de b0/b1 que se genera por el decodificador de correccion de errores de decision blanda en una ronda actual como informacion previa, el desmapeo de b2 de la ronda actual de la informacion recibida por el aparato de decodificacion anterior y genera la informacion dura de b2 que se obtiene mediante el desmapeo para el primer desintercalador; entonces, el primer desintercalador desintercala la informacion dura de b2 y genera la informacion dura desintercalada de b2 para el primer decodificador de correccion de errores de decision dura; y el primer decodificador de correccion de errores de decision dura decodifica la informacion dura de b2 y genera la informacion decodificada dura de b2; y el primer intercalador realiza la intercalacion de la informacion dura de b2 que se genera por el primer decodificador de correccion de errores de decision dura y genera la informacion dura de b2 que se obtiene mediante la intercalacion. Adicionalmente, el primer intercalador genera la informacion dura de b2 para la unidad de desmapeo primaria, de modo que la unidad de desmapeo primaria realiza el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza el umbral preestablecido.
La segunda unidad de desmapeo realiza, mediante el uso de la informacion dura de b2 que se genera por el primer intercalador y la informacion blanda de b0/b1 que se genera por el decodificador de correccion de errores de decision blanda como informacion previa, el desmapeo de b3/b4 de la informacion recibida por el aparato de decodificacion anterior y genera la informacion dura de b3/b4 que se obtiene mediante el desmapeo para el segundo desintercalador; entonces, el segundo desintercalador desintercala la informacion dura de b3/b4 y genera la informacion dura desintercalada de b3/b4 para el segundo decodificador de correccion de errores de decision dura; el segundo decodificador de correccion de errores de decision dura decodifica la informacion dura de b3/b4 y genera la informacion decodificada dura de b3/b4; y el segundo intercalador realiza un procesamiento de intercalacion de la informacion dura de b3/b4 que se genera por el segundo decodificador de correccion de errores de decision dura y genera la informacion dura de b3/b4 que se obtiene mediante el procesamiento de intercalacion para la unidad de desmapeo primaria y la primera unidad de desmapeo, de modo que la unidad de desmapeo primaria y la primera
5
10
15
20
25
30
35
40
45
50
unidad de desmapeo realizan el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza el umbral preestablecido.
Un proceso de una iteracion posterior es el mismo que la segunda ronda, el cual no se describe de nuevo. Puede verse que, partiendo de la segunda iteracion, cada una de las unidades de desmapeo tiene dos entradas (es decir, informacion realimentada despues de que se decodifican otros dos niveles de componentes) que se utilizan como informacion previa. Despues de que el numero de iteraciones, finalmente, alcanza el umbral predefinido para el numero de iteraciones, el procesamiento de decodificacion termina. La salida del primer decodificador de correccion de errores de decision dura, la salida del segundo decodificador de correccion de errores de decision dura y el contenido despues de realizar la decision sobre la salida del decodificador de correccion de errores de decision blanda, se utilizan como contenido generado por la unidad de salida.
Realizacion 3
Esta realizacion se describe, todavfa, utilizando 32QAM como un ejemplo y cada uno de los sfmbolos de 5 bits de la informacion a ser procesada se clasifica en 3 niveles, donde un componente de primer nivel es los bits b0 y b1, el cual posteriormente se representa mediante el uso de b0/b1; un componente de segundo nivel es el bit b2; y un componente de tercer nivel es los bits b3 y b4, el cual posteriormente se representa mediante el uso de b3/b4. En este documento, b0, b1, b2, b3 y b4 estan en una secuencia de bits de bajo a alto. A diferencia de la Realizacion 2, la Realizacion 3 usa diferentes maneras de implementacion para realizar la codificacion y decodificacion del componente de tercer nivel.
FIG. 8 es un diagrama esquematico de un sistema de comunicaciones de acuerdo con la realizacion 3 de la presente invencion. Como se muestra en la FIG. 8, un aparato de codificacion incluye: un codificador de correccion de errores de decision blanda, un primer codificador de correccion de errores de decision dura, un primer intercalador y una unidad de mapeo.
En este aparato de codificacion, el procesamiento en el codificador de correccion de errores de decision blanda, el primer codificador de correccion de errores de decision dura, el primer intercalador y la unidad de mapeo son los mismos que los descritos en la Realizacion 2, es decir, el procesamiento del componente de primer nivel b0/b1 y el componente de segundo nivel b2 de la informacion a ser procesada, es el mismo que el descrito en la realizacion 2, el cual no se describe en el presente documento de nuevo. Sin embargo, el procesamiento del componente de tercer nivel b3/b4 de la informacion a ser procesada es: el componente de tercer nivel b3/b4 de la informacion a ser procesada es generado directamente para la unidad de mapeo, es decir, no esta codificado b3/b4.
Para un aparato de decodificacion, el aparato de decodificacion incluye: una unidad de desmapeo primaria, un decodificador de correccion de errores de decision blanda, una primera unidad de desmapeo, un primer desintercalador, un primer decodificador de correccion de errores de decision dura, un primer intercalador, una segunda unidad de desmapeo y una unidad de salida.
Si solo hay una iteracion, el procesamiento en la unidad de desmapeo primaria, el decodificador de correccion de errores de decision blanda, la primera unidad de desmapeo, el primer desintercalador, el primer decodificador de correccion de errores de decision dura, el primer intercalador y la segunda unidad de desmapeo son los mismos que los descritos en la Realizacion 2, es decir, el procesamiento del componente de primer nivel b0/b1 y el componente de segundo nivel b2 que son recibidos por el aparato de decodificacion, son los mismos que los descritos en la Realizacion 2. El procesamiento del componente de tercer nivel b3/b4 recibido por el aparato de decodificacion es: la segunda unidad de desmapeo realiza, mediante el uso de la informacion dura de b2 que se genera por el primer intercalador y la informacion blanda de b0/b1 que se genera por el decodificador de correccion de errores de decision blanda como informacion previa, el desmapeo de b3/b4 de la informacion recibida por el aparato de decodificacion anterior y genera la informacion dura de b3/b4 que se obtiene mediante el desmapeo. Cuando solo hay una iteracion de decodificacion, el contenido generado por la unidad de salida es la salida del primer decodificador de correccion de errores de decision dura, la salida de la segunda unidad de desmapeo y el contenido despues de realizar la decision sobre la salida del decodificador de correccion de errores de decision blanda.
Si hay multiples rondas de iteraciones de decodificacion, la Realizacion 3 difiere de la Realizacion 2 en: la segunda unidad de desmapeo genera la informacion dura de b3/b4 que se obtiene mediante el desmapeo para la unidad de desmapeo primaria y la primera unidad de desmapeo, de modo que la unidad de desmapeo primaria y la primera unidad de desmapeo realizan el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza un umbral preestablecido. A partir de la segunda iteracion, la unidad de desmapeo primaria realiza, mediante el uso de
15
informacion dura de b2 que se genera por el primer intercalador en una ronda previa y la informacion dura de b3/b4 que se genera por la segunda unidad de desmapeo en la ronda anterior, el desmapeo de b0/b1 de una iteracion actual de la informacion recibida por el aparato de decodificacion para obtener informacion blanda de b0/b1; y la primera unidad de desmapeo realiza, mediante el uso de la informacion dura de b3/b4 que se genera por la segunda 5 unidad de desmapeo en la ronda anterior y la informacion blanda de b0/b1 que se genera por el decodificador de correccion de errores de decision blanda en una ronda actual como informacion previa, el desmapeo de b2 de la ronda actual de la informacion recibida por el aparato de decodificacion anterior. Otros procesamientos son los mismos que el proceso de procesamiento en la primera ronda, los cuales no se describen de nuevo.
Despues de que el numero de iteraciones, finalmente, alcanza el umbral predefinido para el numero de iteraciones, 10 el procesamiento de decodificacion termina. La salida del primer decodificador de correccion de errores de decision dura, la salida de la segunda unidad de desmapeo y el contenido despues de realizar la decision sobre la salida del decodificador de correccion de errores de decision blanda, se utilizan como contenido generado por la unidad de salida.
Realizacion 4
15 Esta realizacion se describe usando 64QAM como un ejemplo. En este caso, cada uno de los sfmbolos de 6 bits en la informacion a ser procesada, tambien, puede clasificarse en tres niveles. En la FIG. 9 se muestra un diagrama esquematico de un sistema de comunicaciones en la realizacion, donde las estructuras de un aparato de codificacion y un aparato de decodificacion en el sistema son similares a las de la Realizacion 2 y una manera de procesar cada uno de los niveles de componente tambien es similar a la de la Realizacion 2. En la Realizacion 4, si 20 se utiliza una manera de mapeo de modulacion basada en el mapeo de segmentacion natural mostrada en la FIG. 10, la clasificacion de todos los niveles de los componentes es: un componente de primer nivel es los bits b0 y b3, el cual se representa en la figura mediante el uso de b0/b3; un componente de segundo nivel es los bits b1 y b4, el cual se representa en la figura mediante el uso de b1/b4; y un componente de tercer nivel es los bits b2 y b5, el cual se representa en la figura mediante el uso de b2/b5. En este documento, b0, b1, b2, b3, b4 y b5 estan en una 25 secuencia de bits de bajo a alto. Es decir, el componente de primer nivel es los bits menos significativos que tienen una tasa de error de bits mas alta con respecto al componente de segundo nivel y el componente de segundo nivel es los bits menos significativos que tienen una tasa de error de bits mas alta con respecto al componente de tercer nivel.
Un proceso espedfico de procesamiento de los niveles de los componentes no se describe en el presente 30 documento de nuevo y puede hacerse referencia a las descripciones en la Realizacion 2.
Realizacion 5
Esta realizacion se describe usando 64QAM como un ejemplo. En este caso, cada uno de los sfmbolos de 6 bits de la informacion a ser procesada, tambien, puede clasificarse en tres niveles. En la FIG. 11 se muestra un diagrama esquematico de un sistema de comunicaciones en la realizacion, donde las estructuras de un aparato de 35 codificacion y un aparato de decodificacion en el sistema son similares a las de la Realizacion 3 y una manera de procesar cada uno de los niveles de componente tambien es similar a la de la Realizacion 3. En la Realizacion 5, si se utiliza una manera de mapeo de modulacion basada en la segmentacion natural mostrada en la FIG. 10, la clasificacion de todos los niveles de los componentes es: un componente de primer nivel es los bits b0 y b3, el cual se representa en la figura mediante el uso de b0/b3; un componente de segundo nivel es los bits b1 y b4, el cual se 40 representa en la figura mediante el uso de b1/b4; y un componente de tercer nivel es los bits b2 y b5, el cual se representa en la figura mediante el uso de b2/b5. En este documento, b0, b1, b2, b3, b4 y b5 estan en una secuencia de bits de bajo a alto. Es decir, el componente de primer nivel es los bits menos significativos que tienen una tasa de error de bits mas alta con respecto al componente de segundo nivel y el componente de segundo nivel es los bits menos significativos que tienen una tasa de error de bits mas alta con respecto al componente de tercer 45 nivel.
Un proceso espedfico de procesamiento de los niveles de los componentes no se describe en el presente documento de nuevo y puede hacerse referencia a las descripciones en la Realizacion 3.
En la presente invencion, las realizaciones anteriores no estan destinadas a enumerar de forma exhaustiva todas las situaciones posibles. Por ejemplo, cuando se utiliza la modulacion de orden superior, la presente invencion puede 50 incluir, ademas, una manera de procesamiento para cuatro niveles, cinco niveles o incluso mas niveles. Por ejemplo, cuando se utiliza 256QAM, cada uno de los sfmbolos comprende ocho bits y puede ser clasificado en cuatro niveles
16
de componentes, donde un componente de primer nivel es b0 y b4, un componente de segundo nivel es b1 y b5, un componente de tercer nivel es b2 y b6 y un componente de cuarto nivel es b3 y b7. En los cuatro niveles de componentes, los componentes de nivel bajo se codifican y decodifican mediante el uso de SD FEC, componentes de alto nivel se codifican y se decodifican mediante el uso de HD FEC o no se realiza la codificacion, pero la 5 decodificacion se realiza de una manera decodificacion multinivel combinada SD FEC y HD FEC. El metodo utilizado es similar a la de las realizaciones anteriores, donde mas niveles se procesan basados en las realizaciones anteriores de la misma manera de implementacion y los detalles no se describen aqu de nuevo.
Se puede observar a partir de las descripciones anteriores que, el sistema anterior, el aparato y el metodo proporcionado en las realizaciones de la presente invencion tienen las siguientes ventajas:
10 1) La codificacion multinivel se realiza de una manera que combina la codificacion de correccion de errores
de decision blanda y la codificacion de correccion de errores de decision dura y la decodificacion multinivel se implementa de una manera que combina la decodificacion de correccion de errores decision blanda y la decodificacion de correccion de errores de decision dura, con el fin de integrar ventajas de las dos maneras: en comparacion con una manera donde la codificacion y la decodificacion de correccion de errores de decision blanda 15 se realizan en multiples niveles, una manera donde la codificacion y la decodificacion de correccion de errores de decision blanda se realizan en un solo nivel, reduce la complejidad del sistema y la sobrecarga de los recursos; y la realizacion de la codificacion y de la decodificacion de correccion de errores de decision dura en otros niveles en base a la realizacion de la codificacion y la decodificacion de correccion de errores de decision blanda en un solo nivel garantiza una ganancia de rendimiento, cumpliendo asf el requisito de ganancia de un sistema de transmision 20 optica de alta velocidad; y
2) Se facilita la extension a una modulacion de orden superior, cumpliendo un requisito de uso de la modulacion de orden superior.
En las diversas realizaciones proporcionadas en la presente invencion, se debe entender que el sistema, aparato, y el metodo divulgados pueden implementarse de otras maneras. Por ejemplo, las realizaciones del aparato descritas 25 son meramente ejemplares. Por ejemplo, la division de unidad es meramente la division de funcion logica y, en la implementacion real, puede ser otra division.
Las unidades descritas como partes separadas pueden estar o no estar ffsicamente separadas y las partes que se muestran como unidades pueden ser o no unidades ffsicas y pueden estar situadas en una posicion o pueden estar distribuidas en una pluralidad de unidades de red. Algunas o todas las unidades se pueden seleccionar de acuerdo 30 con las necesidades reales para alcanzar los objetivos de las soluciones de las realizaciones.
Adicionalmente, las unidades funcionales en las realizaciones de la presente invencion pueden ser integradas en una unidad de procesamiento, o cada una de las unidades pueden existir solo ffsicamente, o dos o mas unidades estan integradas en una unidad. La unidad integrada se puede implementar en forma de hardware, o puede ser implementada en forma de hardware, adicionalmente, a una unidad funcional de software.
35 Cuando la unidad integrada anterior se implementa en forma de una unidad funcional de software, la unidad integrada se puede almacenar en un medio de almacenamiento legible por ordenador. La unidad funcional de software se almacena en un medio de almacenamiento e incluye varias instrucciones para instruir a un dispositivo de ordenador (que puede ser un ordenador personal, un servidor o un dispositivo de red) o un procesador (procesador) para realizar una parte de los pasos de los metodos descritos en las realizaciones de la presente invencion. El medio 40 de almacenamiento anterior incluye: cualquier medio que puede almacenar codigo de programa, como una unidad flash USB, un disco duro extrafble, una memoria de solo lectura (Read-Only Memory, ROM), una memoria de acceso aleatorio (Random Access Memory, RAM ), un disco magnetico o un disco optico.
Las descripciones anteriores son meramente realizaciones ejemplares de la presente invencion, pero no pretenden limitar la presente invencion. Cualquier modificacion, sustitucion equivalente o mejora sin apartarse del principio de 45 la presente invencion, debe caer dentro del alcance de proteccion de las reivindicaciones adjuntas.

Claims (14)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    55
    REIVINDICACIONES
    1. Un aparato de decodificacion para la decodificacion de informacion codificada multinivel que comprende diferentes bits de informacion protegidos utilizando codigos componente con diferentes tasas de bits, en donde el aparato de decodificacion comprende: una unidad de desmapeo primaria, un decodificador de correccion de errores de decision blanda, una primera unidad de desmapeo, un primer desintercalador, un primer decodificador de correccion de errores de decision dura y una unidad de salida;
    la unidad de desmapeo primaria esta configurada para desmapear la informacion recibida por el aparato de decodificacion y generar la informacion blanda obtenida de un componente de primer nivel, para el decodificador de correccion de errores de decision blanda;
    el decodificador de correccion de errores de decision blanda esta configurado para realizar la decodificacion de acuerdo con la informacion blanda recibida del componente de primer nivel y generar la informacion blanda decodificada del componente de primer nivel;
    la primera unidad de desmapeo esta configurada para desmapear, mediante el uso de la informacion blanda del componente de primer nivel que se genera por el decodificador de correccion de errores de decision blanda como informacion previa, la informacion recibida por el aparato de decodificacion y generar para el primer desintercalador la informacion dura de un componente de segundo nivel;
    el primer desintercalador esta configurado para desintercalar la informacion dura recibida del componente de segundo nivel y generar la informacion dura desintercalada del componente de segundo nivel para el primer decodificador de correccion de errores de decision dura;
    el primer decodificador de correccion de errores de decision dura esta configurado para decodificar la informacion dura desintercalada del componente de segundo nivel y generar la informacion dura decodificada del componente de segundo nivel; y
    la unidad de salida esta configurada para generar la informacion dura del componente de primer nivel que se obtiene despues de realizar la decision sobre la salida del decodificador de correccion de errores de decision blanda y generar la informacion dura del componente de segundo nivel que se genera por el primer decodificador de correccion de errores de decision dura; en donde
    el componente de primer nivel es un bit menos significativo con respecto al componente de segundo nivel.
  2. 2. El aparato de decodificacion de acuerdo con la reivindicacion 1, en donde si el numero de iteraciones de decodificacion utilizadas por el aparato de decodificacion es mayor que 1, el aparato de decodificacion comprende ademas un primer intercalador;
    el primer intercalador esta configurada para realizar el procesamiento de intercalacion sobre la informacion dura del componente de segundo nivel que se genera por el primer decodificador de correccion de errores de decision dura y generar para la unidad de desmapeo primaria la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion, de modo que la unidad de desmapeo primaria realiza el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza un umbral preestablecido; y
    la unidad de desmapeo primaria esta configurada, ademas, para realizar, mediante el uso de la informacion dura del componente de segundo nivel que se genera por el primer intercalador en una iteracion anterior como informacion previa, el desmapeo de una iteracion actual del componente de primer nivel de la informacion recibido por el aparato de decodificacion.
  3. 3. El aparato de decodificacion de acuerdo con la reivindicacion 1, en donde el aparato de decodificacion comprende ademas: un primer intercalador, una segunda unidad de desmapeo, un segundo desintercalador y un segundo decodificador de correccion de errores de decision dura;
    el primer intercalador esta configurado para realizar el procesamiento de intercalacion sobre la informacion dura del componente de segundo nivel que se genera por el primer decodificador de correccion de errores de decision dura y generar para la segunda unidad de desmapeo la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion;
    la segunda unidad de desmapeo esta configurada para desmapear, mediante el uso de la informacion blanda del componente de primer nivel que se genera por el decodificador de correccion de errores de decision blanda y la informacion dura del componente de segundo nivel que se genera por el primer intercalador como informacion previa, la informacion recibida por el aparato de decodificacion y generar la informacion dura de un componente de tercer nivel que se obtiene mediante el desmapeo;
    el segundo desintercalador esta configurado para desintercalar la informacion dura del componente de tercer nivel que se genera por la segunda unidad desmapeo y generar para el segundo decodificador de correccion de errores de decision dura la informacion dura desintercalada del componente de tercer nivel;
    el segundo decodificador de correccion de errores de decision dura esta configurado para decodificar la informacion dura desintercalada del componente de tercer nivel y generar la informacion dura decodificada del componente de tercer nivel; y
    5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    55
    la unidad de salida esta configurada, ademas, para generar la informacion dura del componente de tercer nivel que se genera por el segundo decodificador de correccion de errores de decision dura.
  4. 4. El aparato de decodificacion de acuerdo con la reivindicacion 3, en donde si el numero de iteraciones de decodificacion utilizadas por el aparato de decodificacion es mayor que 1, el aparato de decodificacion comprende ademas: un segundo intercalador;
    el segundo intercalador esta configurado para realizar el procesamiento de intercalacion sobre la informacion dura del componente de tercer nivel que se genera por el segundo decodificador de correccion de errores de decision dura y generar para la unidad de desmapeo primaria y para la primera unidad de desmapeo, la informacion dura del componente de tercer nivel y que se obtiene mediante el procesamiento de intercalacion, de modo que la unidad de desmapeo primaria y la primera unidad de desmapeo realizan el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza un umbral preestablecido;
    el primer intercalador esta configurado, ademas, para generar para la unidad de desmapeo primaria, la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion, de modo que la unidad de desmapeo primaria realiza el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza el umbral preestablecido;
    la unidad de desmapeo primaria realiza, mediante el uso de la informacion dura del componente de segundo nivel que se genera por el primer intercalador en una iteracion anterior y la informacion dura del componente de tercer nivel que se genera por el segundo intercalador en la iteracion anterior como informacion previa, el desmapeo de una iteracion actual del componente de primer nivel de la informacion recibida por el aparato de decodificacion; y
    la primera unidad de desmapeo realiza, mediante el uso de la informacion dura del componente de tercer nivel que se genera por el segundo intercalador en la iteracion anterior y la informacion blanda del componente de primer nivel que se genera por el decodificador de correccion de errores de decision blanda en una iteracion actual como informacion previa, el desmapeo de la iteracion actual del componente de segundo nivel de la informacion recibida por el aparato de decodificacion.
  5. 5. El aparato de decodificacion de acuerdo con la reivindicacion 1, en donde el aparato de decodificacion comprende ademas: un primer intercalador y una segunda unidad de desmapeo;
    el primer intercalador esta configurado para realizar el procesamiento de intercalacion sobre la informacion dura del componente de segundo nivel que se genera por el primer decodificador de correccion de errores de decision dura y genera para la segunda unidad de desmapeo la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion;
    la segunda unidad de desmapeo esta configurada para desmapear, mediante el uso de la informacion blanda del componente de primer nivel que se genera por el decodificador de correccion de errores de decision blanda y la informacion dura del componente de segundo nivel que se genera por el primer intercalador como informacion previa, la informacion recibida por el aparato de decodificacion y generar la informacion dura de salida de un componente de tercer nivel que se obtiene mediante el desmapeo; y
    la unidad de salida esta configurada, ademas, para generar la informacion dura del componente de tercer nivel que se genera por la segunda unidad de desmapeo;
    en donde el componente de segundo nivel es un bit menos significativo que tiene una tasa de errores de bits mas alta con respecto al componente de tercer nivel.
  6. 6. El aparato de decodificacion de acuerdo con la reivindicacion 5, en donde si el numero de iteraciones de decodificacion utilizadas por el aparato de decodificacion es mayor que 1,
    el primer intercalador esta configurado, ademas, para generar para la unidad de desmapeo primaria la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion, de modo que la unidad de desmapeo primaria realiza el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza un umbral preestablecido; y
    la segunda unidad de desmapeo esta configurada, ademas. para generar para la unidad de desmapeo primaria y la primera unidad de desmapeo, la informacion dura del componente de tercer nivel que se obtiene mediante el desmapeo, de modo que la unidad de desmapeo primaria y la primera unidad de desmapeo realizan el desmapeo de una siguiente iteracion hasta que el numero de iteraciones alcanza el umbral preestablecido;
    la unidad de desmapeo primaria realiza, mediante el uso de la informacion dura del componente de segundo nivel que se genera por el primer intercalador en una iteracion anterior y la informacion dura del componente de tercer nivel que se genera por la segunda unidad de desmapeo en la iteracion anterior como informacion previa, el desmapeo de una iteracion actual del componente de primer nivel de la informacion recibida por el aparato de decodificacion; y
    la primera unidad de desmapeo realiza, mediante el uso de la informacion dura del componente de tercer nivel que se genera por la segunda unidad de desmapeo en la iteracion anterior y la informacion blanda del
    5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    componente de primer nivel que se genera por el decodificador de correccion de errores de decision blanda en una iteracion actual como informacion previa, el desmapeo de la iteracion actual del componente de segundo nivel de la informacion recibida por el aparato de decodificacion.
  7. 7. Un sistema de comunicaciones, en donde el sistema de comunicaciones comprende un aparato de codificacion y el aparato de decodificacion de acuerdo con una cualquiera de las reivindicaciones 1 a 6.
  8. 8. El sistema de comunicaciones segun la reivindicacion 7, en donde el aparato de codificacion comprende: un codificador de correccion de errores de decision blanda, un primer codificador de correccion de errores de decision dura, un primer intercalador y una unidad de mapeo;
    el codificador de correccion de errores de decision blanda esta configurado para codificar un componente de primer nivel de la informacion a ser procesada y generar el componente de primer nivel codificado de la informacion a ser procesada para la unidad de mapeo;
    el primer codificador de correccion de errores de decision dura esta configurado para codificar un componente de segundo nivel de la informacion a ser procesada y generar el componente de segundo nivel codificado de la informacion a ser procesada para el primer intercalador;
    el primer intercalador esta configurado para realizar el procesamiento de intercalacion sobrel componente de segundo nivel recibido y generar para la unidad de mapeo el componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion; y
    la unidad de mapeo esta configurada para realizar el mapeo de modulacion sobre los componentes recibidos de niveles y generar la informacion que se obtiene despues del mapeo de modulacion.
  9. 9. El sistema de comunicaciones segun la reivindicacion 8, en donde, cuando se utiliza el aparato de decodificacion de acuerdo con la reivindicacion 3 o 4, el aparato de codificacion comprende ademas: un segundo codificador de correccion de errores de decision dura y un segundo intercalador;
    el segundo codificador de correccion de errores de decision dura esta configurado para codificar una componente de tercer nivel de la informacion a ser procesada y generar el componente de tercer nivel codificado de la informacion a ser procesada para la segunda intercalador; y
    el segundo intercalador esta configurado para realizar el procesamiento de intercalacion sobrel componente de tercer nivel recibido y generar para la unidad de mapeo el componente de tercer nivel que se obtiene mediante el procesamiento de intercalacion.
  10. 10. El sistema de comunicaciones segun la reivindicacion 8, en donde un objeto sobre el cual la unidad de mapeo realiza el mapeo de modulacion, comprende un componente de tercer nivel de la informacion a ser procesada.
  11. 11. Un metodo de decodificacion para decodificacion de informacion codificada multinivel que comprende diferentes bits de informacion protegidos que utiliza codigos de componente con diferentes tasa de bits, en donde el metodo de decodificacion comprende:
    S1: informacion recibida para desmapear, con el fin de obtener informacion blanda de un componente de primer nivel;
    S2: realizar la decodificacion de acuerdo con la informacion blanda recibida del componente de primer nivel, y generar la informacion blanda decodificada del componente de primer nivel;
    S3: desmapeo de la informacion recibida mediante el uso de la informacion blanda decodificada del componente de primer nivel como informacion previa, con el fin de obtener informacion dura de un componente de segundo nivel;
    S4: desintercalacion y luego la decodificacion de la informacion dura del componente de segundo nivel, con el fin de obtener la informacion dura decodificada del componente de segundo nivel; y
    S5: generacion de la informacion dura del componente de primer nivel que se obtiene despues de realizar la decision sobre la informacion blanda decodificada del componente de primer nivel y generar la informacion dura decodificada del componente de segundo nivel; en donde
    el componente de primer nivel es un bit menos significativo con respecto al componente de segundo nivel.
  12. 12. El metodo de decodificacion segun la reivindicacion 11, en donde si el numero de iteraciones de decodificacion utilizadas en el metodo de decodificacion es mayor que 1, despues del paso S4 y antes del paso S5, el metodo comprende ademas:
    S6: despues de realizar el procesamiento de intercalacion sobre la informacion dura decodificada del componente de segundo nivel, ir al paso S1 para comenzar una iteracion siguiente hasta que el numero de iteraciones alcanza un umbral preestablecido; en donde
    durante cada una de las iteraciones a partir de una segunda iteracion, el paso S1 se ejecuta mediante la realizacion del desmapeo de una iteracion actual de la informacion recibida mediante el uso de la informacion dura
    5
    10
    15
    20
    25
    30
    35
    40
    del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion en una iteracion anterior como informacion previa.
  13. 13. El metodo de decodificacion segun la reivindicacion 11, en donde despues del paso S4 y antes del paso S5, el metodo comprende ademas:
    S7: realizar el procesamiento de intercalacion sobre la informacion dura decodificada del componente de segundo nivel;
    S8: desmapeo de la informacion recibida mediante el uso de la informacion blanda decodificada del componente de primer nivel y la informacion dura del componente de segundo nivel que se obtiene despues del proceso de intercalacion en el paso S7 como informacion previa, con el fin de obtener informacion dura de una componente de tercer nivel; y
    S9: desintercalacion y luego decodificacion, por un segundo desintercalador, de la informacion dura del componente de tercer nivel y que se genera por la segunda unidad de desmapeo, con el fin de obtener la informacion dura decodificada del componente de tercer nivel, en donde:
    la informacion dura decodificada del componente de tercer nivel, ademas, se genera en el paso S5.
    el componente de segundo nivel es un bit menos significativo que tiene una tasa de error de bits mas alta con respecto al componente de tercer nivel.
    14 El metodo de decodificacion segun la reivindicacion 11, en donde despues del paso S4 y antes del paso S5, el metodo comprende ademas:
    S11: la realizacion de procesamiento de intercalacion de la informacion dura decodificada del componente de segundo nivel; y
    S12: el desmapeo de la informacion recibida mediante el uso de la informacion blanda decodificada del componente de primer nivel y la informacion dura del componente de segundo nivel que se obtiene despues del proceso de intercalacion en el paso S11 como informacion previa, con el fin de obtener informacion dura de un componente de tercer nivel; donde
    la informacion dura decodificada del componente de tercer nivel, ademas, se genera en el paso S5.
    el componente de segundo nivel es un bit menos significativo que tiene una tasa de error de bits mas alta con respecto al componente de tercer nivel.
  14. 15. El metodo de decodificacion segun la reivindicacion 14, en donde si el numero de iteraciones de decodificacion utilizadas en el metodo de decodificacion es mayor que 1, despues del paso S12 y antes del paso S5, el metodo comprende ademas:
    ir al paso S1 para comenzar una iteracion siguiente hasta que el numero de iteraciones alcanza un umbral preestablecido; en donde
    durante cada una de las iteraciones a partir de una segunda iteracion, el paso S1 se ejecuta mediante la realizacion del desmapeo de una iteracion actual de la informacion recibida mediante el uso de la informacion dura del componente de segundo nivel que se obtiene mediante el procesamiento de intercalacion en una iteracion anterior y la informacion dura del componente de tercer nivel que se obtiene en el paso S12 en la iteracion anterior como informacion previa; y
    se ejecuta el paso S3 mediante la realizacion del desmapeo de la iteracion actual de la informacion recibida mediante el uso de la informacion dura del componente de tercer nivel que se obtiene en el paso S12 de una iteracion anterior y decodifica la informacion blanda del componente de primer nivel que se obtiene en una iteracion actual como informacion previa.
ES13881405.8T 2013-04-03 2013-04-03 Método de decodificación, aparato de decodificación y sistema de comunicaciones Active ES2633186T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/073699 WO2014161171A1 (zh) 2013-04-03 2013-04-03 一种译码方法、译码装置和通信系统

Publications (1)

Publication Number Publication Date
ES2633186T3 true ES2633186T3 (es) 2017-09-19

Family

ID=49866746

Family Applications (1)

Application Number Title Priority Date Filing Date
ES13881405.8T Active ES2633186T3 (es) 2013-04-03 2013-04-03 Método de decodificación, aparato de decodificación y sistema de comunicaciones

Country Status (5)

Country Link
US (1) US9941904B2 (es)
EP (1) EP2963830B1 (es)
CN (1) CN103503319B (es)
ES (1) ES2633186T3 (es)
WO (1) WO2014161171A1 (es)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3119087A4 (en) * 2014-04-01 2017-03-22 Huawei Technologies Co., Ltd. Adaptive coding and modulation method, apparatus and system
EP3171520A4 (en) * 2014-07-31 2017-08-02 Huawei Technologies Co. Ltd. Decoding method and decoder
CN106341136B (zh) * 2015-07-08 2021-05-25 北京忆芯科技有限公司 Ldpc解码方法及其装置
EP3472955B1 (en) 2016-07-29 2020-09-23 Huawei Technologies Co., Ltd. Encoding device and method and corresponding decoding device and method
CN106254031A (zh) * 2016-08-01 2016-12-21 北京邮电大学 一种编译码方法和装置
CN107565982B (zh) * 2017-09-20 2020-11-17 上海东软载波微电子有限公司 Turbo迭代译码的输出控制方法、装置及译码设备
CN107682122B (zh) * 2017-10-20 2020-09-04 中国人民解放军海军航空大学 一种无线光通信多级编码调制系统的迭代解调译码方法
US10511326B2 (en) * 2017-11-14 2019-12-17 Nyquist Semiconductor Limited Systems and methods for decoding error correcting codes
WO2021018400A1 (en) * 2019-08-01 2021-02-04 Huawei Technologies Co., Ltd. Device and method for supporting forward error correction bit and power loading
CN110572243B (zh) * 2019-09-17 2021-05-14 天地信息网络研究院(安徽)有限公司 一种级联系统及其信息传输方法、解调译码方法及其装置
CN113131947B (zh) * 2019-12-30 2023-11-10 华为技术有限公司 译码方法、译码器和译码装置
CN110996309A (zh) * 2019-12-31 2020-04-10 大唐半导体科技有限公司 一种蓝牙5.0协议的分段译码方法
US11876622B2 (en) * 2020-03-20 2024-01-16 Intel Corporation LDPC encoder and decoder for multi-mode higher speed passive optical networks
CN111669186A (zh) * 2020-05-30 2020-09-15 上海师范大学 利用Turbo方法实现卷积+交织+RS的译码方法、系统及介质
CN113949453B (zh) * 2020-07-15 2023-04-11 华为技术有限公司 调制编码、解调译码的方法、装置、设备及通信系统
CN115622661A (zh) * 2021-07-14 2023-01-17 大唐移动通信设备有限公司 一种信号传输方法及装置
CN113612484A (zh) * 2021-07-27 2021-11-05 深圳市德明利技术股份有限公司 一种硬判决和软判决相结合的高效ldpc纠错算法的实现方法
US11621726B1 (en) * 2021-09-10 2023-04-04 Huawei Technologies Co., Ltd. Multidimensional multilevel coding encoder and decoder
CN115225202B (zh) * 2022-03-01 2023-10-13 南京大学 一种级联译码方法
CN118677566A (zh) * 2023-03-17 2024-09-20 华为技术有限公司 一种数据传输方法及相关装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2978792B2 (ja) * 1996-10-31 1999-11-15 株式会社次世代デジタルテレビジョン放送システム研究所 軟判定方式及び受信装置
FI104133B (fi) 1997-11-28 1999-11-15 Nokia Mobile Phones Ltd Koodaus- ja modulointimenetelmä ja laite sen soveltamiseksi
EP0998045A1 (en) * 1998-10-30 2000-05-03 Lucent Technologies Inc. Digital transmission system and method
JP2001086008A (ja) * 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd ターボ符号復号装置およびこれを用いた受信装置
US7778341B2 (en) * 2001-08-23 2010-08-17 Nortel Networks Limited System and method performing quadrature amplitude modulation by combining co-sets and strongly coded co-set identifiers
US7383487B2 (en) 2004-01-10 2008-06-03 Broadcom Corporation IPHD (iterative parallel hybrid decoding) of various MLC (multi-level code) signals
CN1863000A (zh) * 2005-05-10 2006-11-15 上海无线通信研究中心 空时格码发射、接收装置及其对应的信息发射、接收方法
CN101494462B (zh) * 2009-03-03 2012-02-22 东南大学 Rs乘积码级联卷积码系统的迭代译码方法
US8352827B2 (en) 2009-06-25 2013-01-08 Nec Laboratories America, Inc. LDPC hard decision decoder for high-speed wireless data communications
JP5299130B2 (ja) * 2009-07-03 2013-09-25 富士通セミコンダクター株式会社 受信データ処理回路及び受信データ処理切り替え方法
US8532229B2 (en) 2009-08-24 2013-09-10 Trellis Phase Communications, Lp Hard iterative decoder for multilevel codes
GB2499050A (en) * 2012-02-06 2013-08-07 British Broadcasting Corp Non-uniform QAM constellations with constellation points at positions of maximum capacity for a selected signal to noise ratio

Also Published As

Publication number Publication date
US9941904B2 (en) 2018-04-10
EP2963830A4 (en) 2016-02-24
US20160028417A1 (en) 2016-01-28
EP2963830B1 (en) 2017-06-14
WO2014161171A1 (zh) 2014-10-09
EP2963830A1 (en) 2016-01-06
CN103503319B (zh) 2016-12-14
CN103503319A (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
ES2633186T3 (es) Método de decodificación, aparato de decodificación y sistema de comunicaciones
ES2927436T3 (es) Procedimiento y aparato para codificación y descodificación en un sistema de comunicación que usa códigos de comprobación de paridad de baja densidad
JP6104405B2 (ja) 光通信のためにデータを変調する方法およびシステム
US9413493B2 (en) Apparatus and method for communicating data over a communication channel
US9246510B2 (en) Apparatus and method for multilevel coding in communication systems
JP4836962B2 (ja) マルチレベル低密度パリティ検査符号化変調
CN110535802B (zh) 逼近容量的多载波调制和编码系统及方法
US20100329308A1 (en) method, apparatus and computer readable storage medium
JP2010130397A (ja) 無線通信装置の符号化及び変調方法、並びに復号方法
WO2015149280A1 (zh) 一种自适应调制编码的方法、装置及系统
US20160315704A1 (en) Ultra-high speed optical transport employing ldpc-coded modulation with non-uniform signaling
JP6308314B1 (ja) 誤り訂正装置、誤り訂正方法及び通信装置
US11522635B2 (en) Device and method for transmitting data by using multilevel coding, and communication system
US20230155680A1 (en) Modulation and Encoding Method and Apparatus, Demodulation and Decoding Method and Apparatus, Device, and Communication System
Ishimura et al. 8-state trellis-coded optical modulation with 4-dimensional QAM constellations
US7388522B2 (en) Sequentially decoded low density parity coding (LDPC) forward error correction (FEC) in orthogonal frequency division modulation (OFDM) systems
CN110071894B (zh) 一种信息处理方法和系统、发送装置及接收装置
WO2018133938A1 (en) An apparatus and method for arranging bits for inputting to a channel encoder
Chandesris et al. Lasting successive-cancellation based decoders for multilevel polar coded modulation
KR102711967B1 (ko) 두 개의 편이된 직교 진폭 변조 성상을 이용한 통신 방법 및 장치
WO2022089137A1 (zh) 一种编码方法、解码方法、相关设备以及存储介质
WO2020257960A1 (en) Transceiver architectures for high-rate optical communication
JP5521063B2 (ja) 無線通信装置の符号化及び変調方法、並びに復号方法
EP3614648B1 (en) Robust channel rc-supporting coding and modulation method and apparatus
Morelos-Zaragoza et al. Multilevel Coded Modulation for Unequal Error Protection and Multistage Decoding-Part I: Symmetric Constellations