ES2606036T3 - Dispositivo y procedimiento para el procesamiento de mensajes - Google Patents

Dispositivo y procedimiento para el procesamiento de mensajes Download PDF

Info

Publication number
ES2606036T3
ES2606036T3 ES14188274.6T ES14188274T ES2606036T3 ES 2606036 T3 ES2606036 T3 ES 2606036T3 ES 14188274 T ES14188274 T ES 14188274T ES 2606036 T3 ES2606036 T3 ES 2606036T3
Authority
ES
Spain
Prior art keywords
sector
message
processor
priority
request message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES14188274.6T
Other languages
English (en)
Inventor
Hwa Soo Ryu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LS Electric Co Ltd
Original Assignee
LSIS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSIS Co Ltd filed Critical LSIS Co Ltd
Application granted granted Critical
Publication of ES2606036T3 publication Critical patent/ES2606036T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Programmable Controllers (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

Un procedimiento para el procesamiento de mensajes de un primer procesador (1) y un segundo procesador (2) en un módulo de comunicación de un controlador lógico programable (PLC) que comprende el primer procesador (1), el segundo procesador (2) y una memoria compartida ( 3) que comprende un primer sector para el almacenamiento de mensajes de alta prioridad y un segundo sector para el almacenamiento de mensajes de baja prioridad, comprendiendo el procedimiento: la determinación, mediante el primer procesador (1), de un orden de prioridad para el procesamiento mediante el segundo procesador (2) y la escritura de un mensaje de petición en el primer sector o el segundo sector de la memoria compartida (3) de acuerdo con el orden de prioridad; el procesamiento, mediante el segundo procesador (2), de la comunicación para el mensaje de petición del primer sector con prioridad sobre el segundo sector; caracterizado por que el procedimiento comprende además la comprobación, mediante el segundo procesador (2), del orden de prioridad del mensaje de petición y la escritura de un mensaje de respuesta en el primer sector o el segundo sector de la memoria compartida (3) de acuerdo con el orden de prioridad; y la lectura, mediante el primer procesador (1), del mensaje de respuesta del primer sector con prioridad sobre el segundo sector y el desplazamiento a una dirección de la función del mensaje correspondiente.

Description

5
10
15
20
25
30
35
40
45
50
55
60
65
DESCRIPCION
Dispositivo y procedimiento para el procesamiento de mensajes REFERENCIA CRUZADA A SOLICITUDES RELACIONADAS
La presente solicitud reivindica la prioridad de la solicitud de patente coreana n° 10-2013-0129254 presentada el 29 de octubre de 2013,
ANTECEDENTES
La presente divulgacion se refiere a un dispositivo y un procedimiento para el procesamiento de mensajes, y mas particularmente, a un dispositivo y un procedimiento para el procesamiento de los mensajes utilizados en un modulo de comunicacion PLC.
Un controlador logico programable (PLC), que es uno de los principales dispositivos de automatizacion en fabricas, requiere modulos que tengan diversas funciones que se utilizan para diversos fines. En particular, se ha vuelto mas importante un modulo de comunicacion para la transmision/recepcion de datos hacia/desde una unidad central de procesamiento (CPU) del PLC.
Recientemente, se ha vuelto mas ampliamente utilizado un modulo de comunicacion en el que se utilizan dos procesos para procesar una gran cantidad de datos.
Cuando dos procesadores intercambian mensajes en un modulo de comunicacion PLC convencional, se generan mensajes de respuesta con el fin de hacer peticiones de comunicacion, y las funciones que deben procesarse se designan de acuerdo con los tipos de mensajes.
Sin embargo, de acuerdo con el procedimiento convencional, como los mensajes de respuesta se generan con el fin de hacer peticiones de comunicacion, puede que no se procese en primer lugar un mensaje que tenga una prioridad alta.
Ademas, puesto que las funciones que se van a procesar se designan para cada tipo de mensaje cuando se procesan los mensajes de respuesta, un tiempo de procesamiento puede aumentar innecesariamente si aumenta el numero de tipos de mensaje.
El documento US 2005/120151 A1 divulga un aparato de transferencia de datos que incluye una memoria que tiene una primera y una segunda colas para almacenar la informacion de transferencia de datos, un primer procesador que registra la informacion de transferencia de datos en la primera o la segunda cola, y un segundo procesador.
RESUMEN
Los modos de realizacion proporcionan un dispositivo y un procedimiento para el procesamiento de mensajes de acuerdo con un orden de prioridad y para la reduccion de un tiempo de procesamiento de mensajes cuando se produce un evento de respuesta, en un modulo de comunicacion PLC.
La invencion es un procedimiento y un aparato para el procesamiento de mensajes de un primer procesador y un segundo procesador en un modulo de comunicacion de un controlador logico programable (PLC) que incluye el primer procesador, el segundo procesador y una memoria compartida que incluye un primer sector para el almacenamiento de mensajes de alta prioridad y un segundo sector para el almacenamiento de mensajes de baja prioridad; incluye la determinacion, mediante el primer procesador, de un orden de prioridad para ser procesado por el segundo procesador y la escritura de un mensaje de peticion en el primer sector o el segundo sector de la memoria compartida de acuerdo con el orden de prioridad, el procesamiento, mediante el segundo procesador, de la comunicacion para el mensaje de peticion del primer sector con prioridad sobre el segundo sector, la comprobacion, mediante el segundo procesador, del orden de prioridad del mensaje de peticion y la escritura de un mensaje de respuesta en el primer sector o el segundo sector de la memoria compartida de acuerdo con el orden de prioridad, y la lectura, mediante el primer procesador, del mensaje de respuesta del primer sector con prioridad sobre el segundo sector y el desplazamiento a una direccion de la funcion del mensaje correspondiente.
Los detalles de uno o mas modos de realizacion se exponen en los dibujos adjuntos y en la siguiente descripcion. Otras caracterfsticas resultaran evidentes a partir de la descripcion, los dibujos y las reivindicaciones.
BREVE DESCRIPCION DE LOS DIBUJOS
La fig. 1 es un diagrama que ilustra a modo de ejemplo un modulo de comunicacion que utiliza dos procesadores segun un modo de realizacion.
5
10
15
20
25
30
35
40
45
50
55
60
65
La fig. 2 es un diagrama de flujo que ilustra un procedimiento de procesamiento de mensajes convencional.
La fig. 3 es un diagrama que ilustra a modo de ejemplo un tipo de mensaje utilizado para el procedimiento de la fig. 2.
La fig. 4 es un diagrama de flujo que ilustra un procedimiento de procesamiento de mensajes segun un modo de realizacion.
La fig. 5 es un diagrama que ilustra a modo de ejemplo los formatos de un mensaje de peticion y un mensaje de respuesta escritos en una memoria compartida de acuerdo con un modo de realizacion.
La fig. 6 es un diagrama que ilustra una memoria compartida segun un modo de realizacion.
DESCRIPCION DETALLADA DE LOS MODOS DE REALIZACION
A continuacion se hara referencia en detalle a los modos de realizacion de la presente divulgacion, ejemplos de los cuales se ilustran en los dibujos adjuntos.
La fig. 1 es un diagrama que ilustra a modo de ejemplo un modulo de comunicacion que utiliza dos procesadores segun un modo de realizacion.
Como se muestra, un primer procesador 1 y un segundo procesador 2 estan conectados a una memoria compartida 3 en un modulo de comunicacion PLC. La memoria compartida 3 se utiliza para que el primer procesador 1 y el segundo procesador 2 intercambien mensajes.
El primer procesador 1 puede solicitar la comunicacion desde el segundo procesador 2 a traves de la memoria compartida 3. Aquf, la memoria compartida 3 puede estar conectada a un bus de direcciones AB31..0 y un bus de datos DB31..0, en donde el primer y el segundo procesadores 1 y 2 no pueden compartir simultaneamente el bus de direcciones y el bus de datos. El bus de direcciones esta conectado al primer procesador 1, el segundo procesador 2 y la memoria compartida 3, y el bus de datos tambien esta conectado al primer procesador 1, el segundo procesador 2 y la memoria compartida 3.
'BREQ' es una senal de peticion de bus que se utiliza para que el segundo procesador 2 solicite un derecho de control de bus del primer procesador 1. Solo puede acceder al bus un procesador que tenga el derecho de control de bus.
'BACK' es una senal de confirmacion de bus que se utiliza para que el primer procesador 1 entregue el derecho de control de bus al segundo procesador 2.
El segundo procesador 2 puede establecer la senal de peticion de bus BREQ a un nivel bajo para solicitar el derecho de control de bus del primer procesador 1 a fin de tener acceso a la memoria compartida 3. El primer procesador 1 reconoce que la senal de peticion de bus BREQ es de bajo nivel, y establece la senal de confirmacion de bus BACK a un nivel bajo para entregar el derecho de control de bus al segundo procesador 2. El segundo procesador 2 puede reconocer que la senal de confirmacion de bus BACK es de bajo nivel, y puede acceder a la memoria compartida 3.
La fig. 2 es un diagrama de flujo que ilustra un procedimiento de procesamiento de mensajes convencional.
El primer procesador 1 escribe un mensaje de peticion en la memoria compartida 3 con el fin de solicitar la comunicacion desde el segundo procesador 2 (operacion S21).
El segundo procesador 2 comprueba si hay un mensaje de peticion en la memoria compartida 3 (operacion S22). Si existe un mensaje de peticion (operacion S23), el segundo procesador 2 procesa la comunicacion y escribe un mensaje de respuesta en la memoria compartida 3 (operacion S24).
El primer procesador 1 lee el mensaje de respuesta de la memoria compartida 3, y procesa el mensaje de respuesta. Aquf, se puede llamar a una funcion a procesar de acuerdo con el tipo del mensaje de respuesta (operacion S25).
La fig. 3 es un diagrama que ilustra a modo de ejemplo el tipo de mensaje utilizado para el procedimiento de la fig. 2, en donde (a) de la fig. 3 representa un formato del mensaje de peticion y (b) de la fig. 3 representa un formato del mensaje de respuesta.
Como se muestra, tanto el mensaje de peticion como el mensaje de respuesta incluyen un campo de tipo de mensaje y un campo de cuerpo del mensaje. El primer procesador 1 llama a una funcion a procesar de acuerdo con el tipo del mensaje de respuesta.
5
10
15
20
25
30
35
40
45
50
55
60
65
Sin embargo, como se ha descrito anteriormente, de acuerdo con el procedimiento convencional, los mensajes de respuesta se generan con el fin de hacer peticiones de comunicacion, y de este modo, puede que no se procese en primer lugar un mensaje que tenga una prioridad alta. Ademas, puesto que las funciones que se van a procesar se designan para cada tipo de mensaje cuando se procesan los mensajes de respuesta, un tiempo de procesamiento puede aumentar innecesariamente si aumenta el numero de tipos de mensaje.
Los modos de realizacion de la presente divulgacion estan dirigidos a superar las limitaciones mencionadas anteriormente. De acuerdo con los modos de realizacion, los mensajes se procesan de acuerdo con un orden de prioridad, y un tiempo de procesamiento de mensajes se puede reducir cuando se produce un evento de respuesta.
A continuacion se describira un procedimiento de procesamiento de mensajes de acuerdo con los modos de realizacion de la presente divulgacion.
La fig. 4 es un diagrama de flujo que ilustra un procedimiento de procesamiento de mensajes de acuerdo con un modo de realizacion, aplicandose el procedimiento al modulo de comunicacion PLC de la fig. 1.
Como se muestra, de acuerdo con el procedimiento de procesamiento de mensajes, el primer procesador 1 escribe un mensaje de peticion en la memoria compartida 3 con el fin de solicitar la comunicacion del segundo procesador 2 (operacion S41). Aquf, el primer procesador 1 puede escribir un orden de prioridad en el mensaje de peticion, y puede escribir el mensaje de peticion en un sector correspondiente de la memoria compartida 3 de acuerdo con el orden de prioridad.
La fig. 5 es un diagrama que ilustra a modo de ejemplo los formatos del mensaje de peticion y el mensaje de respuesta escritos en la memoria compartida, de acuerdo con un modo de realizacion, y la fig. 6 es un diagrama que ilustra la memoria compartida de acuerdo con un modo de realizacion.
(a) de la fig. 5 representa un formato del mensaje de peticion y (b) de la fig. 5 representa un formato del mensaje de respuesta. Como se muestra, tanto el mensaje de peticion escrito por el primer procesador 1 y el mensaje de respuesta escrito por el segundo procesador 2 pueden incluir un campo de tipo de mensaje, un campo de orden de prioridad del mensaje, y un campo de direccion de la funcion de procesamiento del mensaje de respuesta. Por ejemplo, cuando el campo de orden de prioridad del mensaje tiene un valor de 1, se puede asignar un orden de alta prioridad al procesamiento de una peticion o una respuesta, o, cuando el campo de orden de prioridad del mensaje tiene un valor de 0, se puede asignar un orden de baja prioridad al procesamiento de la peticion o la respuesta.
Como se ilustra en la fig. 6, la memoria compartida 3 incluye un primer sector 31 para el almacenamiento de un mensaje de peticion de alta prioridad y un mensaje de respuesta de alta prioridad y un segundo sector 32 para el almacenamiento de un mensaje de peticion de baja prioridad y un mensaje de respuesta de baja prioridad.
Ademas, en el primer sector 31 de la memoria compartida 3, se pueden almacenar un mensaje de peticion y un mensaje de respuesta en bloques independientes respectivamente, y, en el segundo sector 32, se pueden almacenar un mensaje de peticion y un mensaje de respuesta en bloques independientes respectivamente. Este procedimiento es diferente al de la fig. 2, en la que los mensajes de peticion y los mensajes de respuesta se almacenan siguiendo el orden de generacion de los mensajes. Es decir, de acuerdo con el procedimiento de la fig. 2, la memoria compartida 3 almacena el mensaje de peticion y los mensajes de respuesta, por ejemplo, en el orden 'mensaje de peticion 1, mensaje de respuesta 1, mensaje de peticion 2, mensaje de respuesta 2, ..., mensaje de peticion N, mensaje de respuesta N', pero, de acuerdo con los modos de realizacion de la presente divulgacion, los sectores se diferencian de acuerdo con un orden de prioridad, y un bloque de mensajes de peticion y un bloque de mensajes de respuesta son independientes entre si dentro de un sector.
En otras palabras, en la operacion S41, en el caso en que un mensaje se deba procesar preferentemente mediante el segundo procesador 2, el primer procesador 1 puede establecer el campo de orden de prioridad del mensaje de un mensaje de peticion como 1, y puede escribir el mensaje de peticion en un bloque de mensajes de peticion del primer sector 31.
En caso de que exista un mensaje de peticion en el primer sector 31 de la memoria compartida 3 (operacion S42), el segundo procesador 2 procesa la comunicacion de acuerdo con el mensaje de peticion, o, en caso de que no exista un mensaje de peticion en el primer sector 31 de la memoria compartida 3 (operacion S42), el segundo procesador 2 comprueba si existe un mensaje de peticion en el segundo sector 32 de la memoria compartida 3 a fin de procesar la comunicacion (operacion S44). Es decir, el segundo procesador 2 puede procesar preferentemente la comunicacion para el mensaje de peticion del primer sector 31 antes de procesar la comunicacion para el mensaje de peticion del segundo sector 32 de la memoria compartida 3.
Posteriormente, en caso de que el campo de orden de prioridad del mensaje de peticion tenga un valor de 1 (operacion S43), el segundo procesador 2 escribe un mensaje de respuesta en el primer sector 31 de la memoria
5
10
15
20
25
30
compartida 3 (operacion S45), o, en caso de que el campo de orden de prioridad del mensaje de peticion no tenga un valor de 1 (sino que tenga un valor de 0) (operacion s43), el segundo procesador 2 puede escribir un mensaje de respuesta en el segundo sector 32 (operacion S46).
En caso de que exista un mensaje de respuesta en el primer sector 31 de la memoria compartida 3 (operacion S47), el primer procesador 1 puede leer el mensaje de respuesta y puede desplazarlo a una direccion de funcion indicada mediante el campo de direccion de la funcion de procesamiento del mensaje de respuesta (operacion S49).
Por el contrario, en caso de que no exista un mensaje de respuesta en el primer sector 31 de la memoria compartida 3 (operacion S47), el primer procesador 1 puede comprobar si existe un mensaje de respuesta en el segundo sector 32 (operacion S48), y puede leer el mensaje de respuesta y puede desplazarlo a la direccion de la funcion indicada mediante el campo de direccion de la funcion de procesamiento del mensaje de respuesta (operacion S49).
Es decir, el primer procesador 1 puede procesar preferentemente el mensaje de respuesta del primer sector 31 antes de procesar el mensaje de respuesta del segundo sector 32, a fin de desplazarlo a la direccion de la funcion indicada mediante el campo de direccion de la funcion de procesamiento del mensaje de respuesta.
Como se ha descrito anteriormente, de acuerdo con los modos realizacion de la presente divulgacion, cuando dos procesadores de un modulo de comunicacion PLC intercambian mensajes, los mensajes se clasifican de acuerdo con un orden de prioridad para que se procese antes un mensaje que tenga una prioridad alta.
Ademas, segun los modos de realizacion de la presente divulgacion, se anade una direccion de una funcion a ejecutar a un mensaje de peticion para transmitir el mensaje de peticion, de tal manera que se puede minimizar un tiempo de procesamiento de mensajes cuando se produce un evento de respuesta.
Cualquier referencia en esta especificacion a "un modo de realizacion", "una realizacion", "modo de realizacion de ejemplo", etc., significa que una funcion particular, una estructura, o una caracterfstica descritas en conexion con el modo de realizacion se incluye en al menos un modo de realizacion de la invencion. La aparicion de dichas frases en diversos lugares de la memoria descriptiva no se refiere necesariamente al mismo modo de realizacion. Ademas, cuando una determinada funcion, estructura o caracterfstica se describe en conexion con cualquier modo de realizacion, se afirma que esta dentro de la competencia de un experto en la tecnica para efectuar dicha funcion, estructura o caracterfstica en conexion con otros modos de realizacion.

Claims (8)

10
15
20
2.
25
3.
30
35
4.
40
45
50 5.
55
60
REIVINDICACIONES
Un procedimiento para el procesamiento de mensajes de un primer procesador (1) y un segundo procesador (2) en un modulo de comunicacion de un controlador logico programable (PLC) que comprende el primer procesador (1), el segundo procesador (2) y una memoria compartida ( 3) que comprende un primer sector para el almacenamiento de mensajes de alta prioridad y un segundo sector para el almacenamiento de mensajes de baja prioridad, comprendiendo el procedimiento:
la determinacion, mediante el primer procesador (1), de un orden de prioridad para el procesamiento mediante el segundo procesador (2) y la escritura de un mensaje de peticion en el primer sector o el segundo sector de la memoria compartida (3) de acuerdo con el orden de prioridad;
el procesamiento, mediante el segundo procesador (2), de la comunicacion para el mensaje de peticion del primer sector con prioridad sobre el segundo sector;
caracterizado por que el procedimiento comprende ademas la comprobacion, mediante el segundo procesador (2), del orden de prioridad del mensaje de peticion y la escritura de un mensaje de respuesta en el primer sector o el segundo sector de la memoria compartida (3) de acuerdo con el orden de prioridad; y
la lectura, mediante el primer procesador (1), del mensaje de respuesta del primer sector con prioridad sobre el segundo sector y el desplazamiento a una direccion de la funcion del mensaje correspondiente.
El procedimiento, de acuerdo con la reivindicacion 1, en el que cada uno de el mensaje de peticion y el mensaje de respuesta comprenden un campo de tipo de mensaje, un campo de orden de prioridad del mensaje, y un campo de direccion de la funcion de procesamiento del mensaje de respuesta.
El procedimiento, de acuerdo con la reivindicacion 1, en el que el procesamiento de la comunicacion comprende:
el procesamiento, cuando existe un mensaje de peticion en el primer sector de la memoria compartida (3), de la comunicacion para el mensaje de peticion;
la comprobacion, cuando no existe un mensaje de peticion en el primer sector de la memoria compartida (3), de si existe un mensaje de peticion en el segundo sector de la memoria compartida (3); y
el procesamiento de la comunicacion para el mensaje de peticion del segundo sector.
El procedimiento, de acuerdo con la reivindicacion 2, en el que la comprobacion del orden de prioridad comprende:
la comprobacion del campo de orden de prioridad del mensaje de peticion;
la escritura del mensaje de respuesta en el primer sector cuando el campo de orden de prioridad tiene un valor de alta prioridad; y
la escritura del mensaje de respuesta en el segundo sector cuando el campo de orden de prioridad tiene un valor de baja prioridad.
El procedimiento, de acuerdo con la reivindicacion 2, en el que la lectura del mensaje de respuesta comprende:
el desplazamiento, cuando existe un mensaje de respuesta en el primer sector de la memoria compartida (3), a una direccion de la funcion definida en el campo de la funcion de procesamiento del mensaje de respuesta escrito en el primer sector;
la comprobacion, cuando no existe un mensaje de respuesta en el primer sector de la memoria compartida (3), de si existe un mensaje de respuesta en el segundo sector de la memoria compartida (3); y
el desplazamiento a la direccion de la funcion definida en el campo de la funcion de procesamiento del mensaje de respuesta escrito en el segundo sector.
Un dispositivo para el procesamiento de mensajes en un modulo de comunicacion de un controlador logico programable (PLC) que comprende un primer procesador (1), un segundo procesador (2) y una memoria
5
10
15
20
25
30
35
40
compartida (3) que comprende un primer sector para el almacenamiento de mensajes de alta prioridad y un segundo sector para el almacenamiento de mensajes de baja prioridad, en el que:
el primer procesador (1), determina un orden de prioridad para el procesamiento mediante el segundo procesador (2) y escribe un mensaje de peticion en el primer sector o el segundo sector de la memoria compartida (3) de acuerdo con el orden de prioridad;
el segundo procesador (2) procesa la comunicacion para el mensaje de peticion del primer sector con prioridad sobre el segundo sector;
caracterizado por que, el segundo procesador (2) comprueba el orden de prioridad del mensaje de peticion y escribe un mensaje de respuesta en el primer sector o el segundo sector de la memoria compartida (3) de acuerdo con el orden de prioridad; y
el primer procesador (1) lee el mensaje de respuesta del primer sector con prioridad sobre el segundo sector y lo desplaza a una direccion de la funcion del mensaje correspondiente.
7. El dispositivo, de acuerdo con la reivindicacion 6, en el que cada uno de el mensaje de peticion y el mensaje de respuesta comprenden un campo de tipo de mensaje, un campo de orden de prioridad del mensaje, y un campo de direccion de la funcion de procesamiento del mensaje de respuesta.
8. El dispositivo, de acuerdo con la reivindicacion 6, en el que el segundo procesador (2) procesa, cuando existe un mensaje de peticion en el primer sector de la memoria compartida (3), la comunicacion para el mensaje de peticion, comprueba, cuando no existe un mensaje de peticion en el primer sector, si existe un mensaje de peticion en el segundo sector de la memoria compartida (3), y procesa la comunicacion para el mensaje de peticion del segundo sector.
9. El dispositivo, de acuerdo con la reivindicacion 7, en el que el segundo procesador (2) comprueba el campo de orden de prioridad del mensaje de peticion, escribe el mensaje de respuesta en el primer sector cuando el campo de orden de prioridad tiene un valor de prioridad alto, y escribe el mensaje de respuesta en el segundo sector cuando el campo orden de prioridad tiene un valor de prioridad bajo.
10. El dispositivo, de acuerdo con la reivindicacion 7, en el que el primer procesador (1) desplaza, cuando existe un mensaje de respuesta en el primer sector de la memoria compartida (3), a una direccion de la funcion definida en el campo de la funcion de procesamiento del mensaje de respuesta escrito en el primer sector, comprueba, cuando no existe un mensaje de respuesta en el primer sector de la memoria compartida (3), si existe un mensaje de respuesta en el segundo sector de la memoria compartida (3), y lo desplaza a la direccion de la funcion definida en el campo de la funcion de procesamiento del mensaje de respuesta escrito en el segundo sector.
ES14188274.6T 2013-10-29 2014-10-09 Dispositivo y procedimiento para el procesamiento de mensajes Active ES2606036T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130129254A KR101446882B1 (ko) 2013-10-29 2013-10-29 Plc 통신모듈에서 메시지 처리방법
KR20130129254 2013-10-29

Publications (1)

Publication Number Publication Date
ES2606036T3 true ES2606036T3 (es) 2017-03-17

Family

ID=51897062

Family Applications (1)

Application Number Title Priority Date Filing Date
ES14188274.6T Active ES2606036T3 (es) 2013-10-29 2014-10-09 Dispositivo y procedimiento para el procesamiento de mensajes

Country Status (6)

Country Link
US (1) US9454369B2 (es)
EP (1) EP2869206B1 (es)
JP (1) JP5944969B2 (es)
KR (1) KR101446882B1 (es)
CN (1) CN104572571B (es)
ES (1) ES2606036T3 (es)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170060300A (ko) * 2015-11-24 2017-06-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102322740B1 (ko) * 2017-04-24 2021-11-09 에스케이하이닉스 주식회사 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
GB201721734D0 (en) * 2017-12-22 2018-02-07 Nordic Semiconductor Asa Inter-processor communication
CN114911426B (zh) * 2022-07-15 2022-10-18 北谷电子有限公司 一种数据存储方法、存储器件和高空车

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072374A (en) * 1989-11-07 1991-12-10 Ge Fanuc Automation North America, Inc. Method for communicating among a plurality of programmable logic controllers each having a dma controller
JPH04270535A (ja) 1991-02-25 1992-09-25 Nippon Telegr & Teleph Corp <Ntt> 通信制御方法
KR0170740B1 (ko) * 1996-02-27 1999-03-30 김광호 프로그래머블 논리 콘트롤러를 위한 통신장치 및 이를 위한 데이타 포맷
US7035908B1 (en) * 2001-07-26 2006-04-25 Lsi Logic Corporation Method for multiprocessor communication within a shared memory architecture
JP4536361B2 (ja) 2003-11-28 2010-09-01 株式会社日立製作所 データ転送装置、記憶デバイス制御装置、記憶デバイス制御装置の制御方法
JP2006301894A (ja) * 2005-04-20 2006-11-02 Nec Electronics Corp マルチプロセッサシステム、及びマルチプロセッサシステムのメッセージ伝達方法
JP2011170476A (ja) 2010-02-17 2011-09-01 Mitsubishi Electric Corp データ処理システム及びデータ処理方法及びプログラム
US9014247B2 (en) 2011-10-14 2015-04-21 Texas Instruments Incorporated Communication on a pilot wire

Also Published As

Publication number Publication date
CN104572571A (zh) 2015-04-29
US9454369B2 (en) 2016-09-27
JP5944969B2 (ja) 2016-07-05
US20150121015A1 (en) 2015-04-30
CN104572571B (zh) 2018-04-13
JP2015088186A (ja) 2015-05-07
EP2869206B1 (en) 2016-09-07
KR101446882B1 (ko) 2014-10-06
EP2869206A1 (en) 2015-05-06

Similar Documents

Publication Publication Date Title
ES2606036T3 (es) Dispositivo y procedimiento para el procesamiento de mensajes
CN107481746B (zh) 用于操作ddr可兼容异步存储器模块的系统和方法
TWI582588B (zh) 用於在記憶體系統中提高效率之系統及方法
US10372338B2 (en) Memory controller and data processing circuit with improved system efficiency
CN103680594A (zh) 降低写失败的存储器件、包括该存储器件的系统及其方法
US20070162645A1 (en) Communication system for data transfer between on-chip circuits
KR102545689B1 (ko) 버퍼를 갖는 컴퓨팅 시스템 및 그것의 동작 방법
KR20170119394A (ko) 미디어 컨트롤러 및 이를 포함한 데이터 저장 장치
KR20190122057A (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20100085564A (ko) 데이터 처리 시스템과 데이터 처리 방법
US20140372669A1 (en) Memory control system and memory interface method using the same
KR20110013868A (ko) 멀티 코멘드 셋 동작 및 우선처리 동작 기능을 갖는 멀티 프로세서 시스템
US20130054885A1 (en) Multiport memory element and semiconductor device and system including the same
JP2018077833A5 (ja) Ｄｄｒバスを通じてｄｒａｍ内のｅｃｃ情報を伝達するデータチップ
US20200042232A1 (en) Semiconductor memory module including nonvolatile memory devices
US7882311B2 (en) Non-snoop read/write operations in a system supporting snooping
KR20160034978A (ko) 메모리 컨트롤러 커넥터의 메모리 커넥터에의 매핑
CN108139993A (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
JP6249117B1 (ja) 情報処理装置
EP4260197A1 (en) Tags for request packets on a network communication link
CN111209221B (zh) 存储系统
ES2650074T3 (es) Procedimiento de control de acceso de sistema de memoria de doble puerto
JP2013235464A (ja) 計算機及び計算機における入出力制御方法
TWI720565B (zh) 記憶體控制器與資料儲存裝置
JP2007213304A (ja) キャッシュメモリシステム及びマルチプロセッサシステム