ES2559813T3 - Dispositivo de acceso inalámbrico a Internet, chip de control SD y método para la comunicación de datos - Google Patents

Dispositivo de acceso inalámbrico a Internet, chip de control SD y método para la comunicación de datos Download PDF

Info

Publication number
ES2559813T3
ES2559813T3 ES11171686.6T ES11171686T ES2559813T3 ES 2559813 T3 ES2559813 T3 ES 2559813T3 ES 11171686 T ES11171686 T ES 11171686T ES 2559813 T3 ES2559813 T3 ES 2559813T3
Authority
ES
Spain
Prior art keywords
terminal device
slave controller
sdio
command
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES11171686.6T
Other languages
English (en)
Inventor
Haibo Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Device Co Ltd
Original Assignee
Huawei Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Device Co Ltd filed Critical Huawei Device Co Ltd
Application granted granted Critical
Publication of ES2559813T3 publication Critical patent/ES2559813T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2854—Wide area networks, e.g. public data networks
    • H04L12/2856—Access arrangements, e.g. Internet access
    • H04L12/2869—Operational details of access network equipments
    • H04L12/2898—Subscriber equipments
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/005—Data network PoA devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

Un chip de control (21) digital seguro, SD, caracterizado por que comprende un procesador (211), un controlador esclavo de entrada y salida digital segura, SDIO (213), y un controlador esclavo de memoria SD (212), en el que: el procesador (211) está conectado al controlador esclavo de SDIO (213) y al controlador esclavo de memoria SD (212), y está configurado para: controlar el controlador esclavo de SDIO (213) y el controlador esclavo de memoria SD (212), y transmitir datos entre el controlador esclavo de SDIO (213) y una unidad de procesamiento de banda base (23), BPU, o el controlador esclavo de memoria SD (212) y una unidad de procesamiento de banda base (23), BPU; el controlador esclavo de SDIO (213) está configurado para transmitir datos entre la BPU (23) y un dispositivo terminal (1) a través del procesador (211) de acuerdo con un protocolo de SDIO; y el controlador esclavo de memoria SD (212) está configurado para: leer datos de una unidad de almacenamiento (22) o escribir datos del dispositivo terminal (1) y/o de una red a la unidad de almacenamiento (22), y transmitir datos entre la BPU (23) y el dispositivo terminal (1) mediante el procesador (211) de acuerdo con un protocolo de memoria SD.

Description

5
10
15
20
25
30
35
40
45
50
55
60
65
DESCRIPCION
Dispositivo de acceso inalambrico a Internet, chip de control SD y metodo para la comunicacion de datos Campo de la invencion
La presente invencion se refiere al campo de la comunicacion de datos y, en particular, a un dispositivo inalambrico de acceso a Internet, a un chip de control digital seguro (SD, Secure Digital), y a un metodo para la comunicacion de datos.
Antecedentes de la invencion
Los dispositivos inalambricos de acceso a Internet son ampliamente aplicados debido a las caracterfsticas de las altas velocidades de enlace ascendente y de enlace descendente, a la sencillez y a la conveniencia. En la tecnica anterior, un dispositivo inalambrico de acceso a Internet generalmente tiene interfaces tales como una interfaz USB (Universal Serial Bus, USB significa un bus de serie universal), una interfaz Mini PCI-E (Mini Peripheral Component Interconnect - Express, Mini Interconexion de componentes perifericos expres) y una interfaz PCMCIA (Personal Computer Memory Card International Association, Asociacion internacional de tarjetas memoria de ordenador personal, PC Memory Card International Association, Asociacion internacional de tarjetas de memoria de PC).
La solicitud de patente WO (WO 2007/035275 A2) describe una solucion de dispositivo de almacenamiento de medio digital conocedor del contenido. De acuerdo con el documento WO 2007/035275 A2, puede utilizarse la solucion que puede proporcionar camaras para redes inalambricas que tienen tarjetas de medios convencionales. Por ejemplo, las funciones servidor - capa que implican la asociacion de metadatos y los datos de imagen descritos en esta memoria pueden ser aplicadas independientemente de si es la tarjeta de medios, la camara para redes inalambricas.
El documento EP2090954 A1 describe un dispositivo informatico que incluye una unidad informatica manual y una unidad informatica extendida. La unidad informatica manual incluye un modulo de procesamiento manual, una memoria principal manual, un modulo de procesamiento de banda base, una seccion de RF, componentes de I/O manuales, una estructura de bus manual y una estructura de conexion manual. La unidad informatica extendida incluye un modulo de procesamiento extendido, una memoria principal extendida, un controlador de memoria, un controlador de I/O, componentes de I/O extendidos, una estructura de bus extendido y una estructura de conexion extendida. Los modulos de procesamiento manuales y extendidos funcionan como un modulo de multiprocesamiento, y las memorias principales manual y extendida funcionan como una memoria principal combinada cuando la unidad informatica manual es de modo acoplado. La unidad informatica extendida esta inactiva y el modulo de procesamiento manual y la memoria principal extendida estan activos cuando la unidad informatica manual esta en modo remoto.
Puede verse a partir de la tecnica anterior que el dispositivo de acceso inalambrico a Internet es grande y no puede ser insertado en productos ultrafinos pequenos, no consiguiendo entonces cumplir los requisitos de desarrollo de los productos terminales.
Sumario de la invencion
Las realizaciones de la presente invencion proporcionan un chip de control digital seguro, SD, un dispositivo de acceso inalambrico a Internet, un sistema y un metodo, para reducir el tamano del dispositivo de acceso inalambrico a Internet.
En las realizaciones de la presente invencion, el chip de control SD, incluye un procesador, una entrada y salida digital segura, SDIO (Secure Digital Input and Output), un controlador esclavo y un controlador esclavo de memoria SD, en el que:
el procesador esta conectado al controlador esclavo de SDIO y al controlador esclavo de memoria SD y esta configurado para: controlar el controlador esclavo de SDIO y el controlador esclavo de memoria SD, y transmitir datos entre el controlador esclavo de SDIO y una BPU, o el controlador esclavo de memoria SD y una BPU;
el controlador esclavo de SDIO esta configurado para transmitir datos entre la BPU y un dispositivo terminal mediante el procesador de acuerdo con un protocolo de SDIO; y;
el controlador esclavo de memoria SD esta configurado para: leer datos de una unidad de almacenamiento o escribir datos del dispositivo terminal y/o de una red a la unidad de almacenamiento, y transmitir datos entre la BPU y el dispositivo terminal mediante el procesador de acuerdo con un protocolo de memoria SD.
Un dispositivo de acceso inalambrico a Internet incluye el chip de control SD.
Un dispositivo terminal incluye la unidad SD o el dispositivo de acceso inalambrico a Internet
Un metodo de acceso inalambrico a Internet incluye:
5
10
15
20
25
30
35
40
45
50
55
60
65
recibir, por medio de un dispositivo de acceso inalambrico a Internet, un comando SD enviado por un dispositivo terminal, en el que el comando SD es convertido por el dispositivo terminal de un comando y/o datos enviados por la capa superior;
determinar, en el dispositivo de acceso inalambrico a Internet, un modo de interfaz de memoria SD correspondiente o una interfaz de entrada y salida digital segura, SDIO, de acuerdo con el soporte de interfaz SD del dispositivo terminal; y
ejecutar, en el dispositivo de acceso inalambrico a Internet el comando SD de acuerdo con el modo de interfaz de memoria SD o un modo de interfaz de entrada y salida digital segura, SDIO;
en el que: antes de que el dispositivo terminal reciba el comando y/o los datos enviados por la capa superior, un controlador master SD del dispositivo terminal detecta el soporte de la interfaz SD del dispositivo terminal de antemano, y un procesador de un chip de control SD configura el estado de un controlador esclavo de SDIO y de un controlador esclavo de memoria SD dentro del chip de control SD de acuerdo con el resultado de la deteccion.
En las realizaciones de la presente invencion, la tarjeta SD es integrada con la funcion de acceso inalambrico a Internet, lo que reduce el tamano del dispositivo de acceso inalambrico a Internet y permite que el dispositivo seleccione un modo adecuado para cumplir diferentes requisitos de servicio de los dispositivos terminales de acuerdo con el soporte de la interfaz SD de diferentes dispositivos terminales.
Breve descripcion de los dibujos
La FIG. 1 es un diagrama estructural esquematico de un sistema de acuerdo con una realizacion de la presente invencion;
la FIG. 2 es un diagrama estructural esquematico de un dispositivo de acceso inalambrico a Internet de acuerdo con una realizacion de la presente invencion;
la FIG. 3 es un diagrama de flujo esquematico que muestra una primera realizacion de la presente invencion;
la FIG. 4 es un diagrama de flujo esquematico que muestra una segunda realizacion de la presente invencion;
la FIG. 5 es un diagrama de flujo esquematico que muestra un metodo de gestion de potencia de acuerdo con una primera realizacion de la presente invencion;
la FIG. 6 es un diagrama de flujo esquematico que muestra un metodo de gestion de potencia de acuerdo con una segunda realizacion de la presente invencion; y
la FIG. 7 es un diagrama de flujo esquematico que muestra un metodo de gestion de potencia de acuerdo con una tercera realizacion de la presente invencion.
Descripcion detallada de las realizaciones
Actualmente, la mayona de los terminales (por ejemplo, ordenadores personales y libretas de notas) soportan la aplicacion de almacenamiento de una tarjeta SD. La tarjeta de memoria SD esta integrada con un controlador esclavo de memoria SD (controlador esclavo de memoria SD) y un chip rapido de alta capacidad. El controlador esclavo de memoria SD esta configurado para implementar el protocolo de memoria SD y gestionar el chip rapido. El chip rapido esta configurado para proporcionar el espacio de almacenamiento para la tarjeta de memoria SD. Algunos terminales (por ejemplo, las camaras digitales y los telefonos inteligentes) soportan la aplicacion de una tarjeta de fidelidad inalambrica de SDIO (SDIO WiFi). La tarjeta WiFi de SDIO esta integrada con un controlador esclavo de SDIO (controlador esclavo de SDIO) y un chip WiFi. El controlador esclavo de SDIO esta configurado para implementar el protocolo de SDIO y transmitir datos entre el chip WiFi y el dispositivo terminal.
La tarjeta SD (digital segura) es un dispositivo de almacenamiento basado en una memoria rapida de semiconductores y tiene varias ventajas, tales como una gran capacidad, un alto rendimiento y una alta seguridad. Por lo tanto, la tarjeta SD es ampliamente aplicada en dispositivos portatiles, tales como una camara digital, un PDA (Personal Digital Assistant, asistente personal digital), un reproductor de multimedios y un terminal portatil inteligente. La tarjeta SD es pequena, y su dimension general es 24 mm x 32 mm x 2,1 mm. La tarjeta en la tecnica anterior se utiliza solo como medio de almacenamiento y esta configurada para ampliar el espacio de almacenamiento de los dispositivos digitales. En la solucion tecnica de la presente invencion, la tarjeta SD puede proporcionar servicios de comunicacion inalambrica de banda ancha. Ademas, la interfaz de SDIO (Secure Digital Input and Output, entrada y salida digital segura) es una interfaz externa definida basandose en el estandar SD. La interfaz de SDIO no solo se utiliza para contener tarjetas de memoria. Pueden conectarse dispositivos terminales tales como un PDA y una libreta de notas que soportan la interfaz de SDIO al receptor del sistema de localizacion global (GPS, Global Positioning System), a la WiFi (Wireless Fidelity, Fidelidad inalambrica), a un adaptador Bluetooth (Bluetooth adapter), a un modem, a un adaptador de red de area local (LAN - Local Area Network), a un lector de codigo de barras, a una radio de modulacion de frecuencia (FM - Frequency
5
10
15
20
25
30
35
40
45
50
55
60
65
Modulation), a un receptor de television (TV) y a un lector de identificacion de radiofrecuencia (RF) a traves de la interfaz de SDIO, extendiendo de este modo la aplicacion de los dispositivos terminales.
La FIG. 1 ilustra un sistema de acceso inalambrico a Internet en una realizacion de la presente invencion. Como se muestra en la FIG. 1, el sistema incluye un dispositivo terminal 1 y un dispositivo de acceso inalambrico a Internet 2.
El dispositivo terminal 1 esta configurado para: recibir un comando o datos enviados por la capa superior, convertir el comando o datos en un comando SD y enviar el comando SD al dispositivo de acceso inalambrico a Internet 2.
El dispositivo de acceso inalambrico a Internet 2 esta integrado o insertado en el dispositivo terminal 1, y esta configurado para seleccionar un modo de interfaz de acuerdo con el comando SD para implementar funciones instruidas por el comando SD.
El dispositivo terminal 1 esta conectado al dispositivo de acceso inalambrico a Internet 2 a traves de una interfaz SD. La interfaz SD esta representada por un bus SD. Durante la implementacion espedfica, el bus SD esta integrado en el dispositivo de acceso inalambrico a Internet.
Espedficamente, el dispositivo terminal 1 incluye una unidad SD (unidad SD) 11 y un controlador master SD 12.
La unidad SD 11 esta configurada para: convertir la informacion de la aplicacion de capa superior en el dispositivo terminal en un comando SD, y enviar el comando SD al controlador master SD 12, o convertir los datos obtenidos por el controlador master SD 12 en informacion de la aplicacion, y enviar la informacion de la aplicacion a la unidad de capa superior del dispositivo terminal.
El controlador master SD 12 esta configurado para: recibir el comando SD y enviar el comando SD al dispositivo de acceso inalambrico a Internet 2, o para obtener datos del dispositivo de acceso inalambrico a Internet 2 y transmitir los datos a la unidad SD 11 y detectar el soporte de la interfaz SD del dispositivo terminal.
Espedficamente, el controlador master SD en el dispositivo terminal se clasifica en el controlador master de memoria SD y el controlador master de SDIO. El controlador master de SDIO soporta tanto la interfaz de SDIO como la interfaz de memoria SD. El controlador master de memoria SD soporta solo la interfaz de memoria SD. Para diferentes dispositivos terminales, el soporte de la interfaz SD se determina de acuerdo con el tipo del controlador master de los dispositivos terminales. Por ejemplo, cuando el dispositivo terminal tiene el controlador master de SDIO, puede configurarse el que el dispositivo terminal soporte tanto la interfaz de SDIO como la interfaz de memoria SD. Cuando el dispositivo terminal tiene el controlador master de memoria SD, puede determinarse que el dispositivo terminal soporta solo la interfaz de memoria SD.
El dispositivo de acceso inalambrico a Internet selecciona el modo de interfaz de memoria SD o el modo de interfaz de SDIO para ejecutar el comando SD de acuerdo con el soporte de interfaz SD detectado del dispositivo terminal.
El dispositivo de acceso inalambrico a Internet 2 incluye un chip de control SD 21, una unidad de almacenamiento 22, una BPU 23 y una interfaz del bus SD (SD Bus) 27.
El chip de control SD 21 se conecta a la unidad de almacenamiento y a la BPU y esta configurado para leer o escribir datos en la unidad de almacenamiento, o transmitir datos entre la red y el dispositivo terminal.
La unidad de almacenamiento 22 se conectada al chip de control SD 21 y esta configurada para almacenar los datos enviados por el dispositivo terminal 1 y/o la red bajo el control del chip de control SD 21.
La BPU 23 se conecta al chip de control SD 21 y esta configurada para implementar la interaccion de datos entre la red y el dispositivo terminal 1 bajo el control del chip de control del SD 21.
La interfaz del bus SD 27 esta integrada en el dispositivo de acceso inalambrico a Internet 2 y esta configurada para conectar el dispositivo de acceso inalambrico a Internet 2 y el dispositivo terminal 1. Espedficamente, la interfaz del bus SD 27 esta configurada para conectarse al chip de control SD 21 en el dispositivo de acceso inalambrico a Internet 2 y el controlador master SD 12 en el dispositivo terminal 1.
Preferiblemente, el chip de control SD 21 esta integrado con un procesador (Procesador) 211, un controlador esclavo de memoria SD (controlador esclavo de memoria SD) 212 y un controlador esclavo de SDIO (controlador esclavo de SDIO) 213.
El procesador (Procesador) 211 esta conectado al controlador esclavo de memoria SD 212 y al controlador esclavo de SDIO 213 y esta configurado para: gestionar y controlar el controlador esclavo de memoria SD 212 y el controlador esclavo de SDIO 213, y procesar y transmitir datos entre el controlador esclavo de memoria SD 212 o el controlador esclavo de SDIO 213 y la BPU 23.
5
10
15
20
25
30
35
40
45
50
55
60
65
Espedficamente, el proceso de gestionar y controlar el controlador esclavo de memoria SD 212 y el controlador esclavo de SDIO 213 mediante el procesador 211 incluye la siguiente etapa: el procesador 211 configura el controlador esclavo de memoria SD 212 y/o el controlador esclavo de SDIO 213 de acuerdo con el resultado de deteccion del soporte de la interfaz SD del dispositivo terminal, en el que la deteccion se lleva a cabo mediante el controlador master SD 12 del dispositivo terminal.
El controlador esclavo de memoria SD 212 esta conectado a la unidad de almacenamiento 22 y el procesador 211 esta configurado para leer datos de la unidad de almacenamiento 22 o escribir los datos del terminal 1 y/o de la red a la unidad de almacenamiento 22, y esta asimismo configurado para transmitir datos entre la BPU 23 y el dispositivo terminal 1 a traves del procesador 211 de acuerdo con el protocolo de memoria SD.
El controlador esclavo de SDIO 213 esta conectado al procesador 211 y esta configurado para transmitir datos entre la BPU 23 y el dispositivo terminal 1 a traves del procesador 211 de acuerdo con el protocolo de SDIO.
La BPU 23 esta conectada al chip de control SD 21 a traves de los siguientes modos proporcionados por el procesador 211: SPI (Serial Peripheral Interface - interfaz periferica de serie), UART (Universal Asynchronous Receiver/Transmitter, receptor/transmisor universal asmcrono), USB (Universal Serial Bus, bus de serie universal) y SRAM (Static Random Access Memory, memoria de acceso aleatorio estatica).
Espedficamente, la unidad de almacenamiento 22 esta conectada al controlador esclavo de memoria SD 212 y esta configurada para almacenar datos enviados por el dispositivo terminal 1 y/o la red bajo el control del controlador esclavo de memoria SD 212. La BPU 23 esta conectada al procesador 211 y esta configurada para implementar interaccion de datos entre la red y el dispositivo terminal bajo el control del procesador 211.
En la implementacion espedfica de la realizacion, como se muestra en la FIG. 2, el dispositivo de acceso inalambrico a Internet 2 puede asimismo incluir:
una unidad de procesamiento de RF 24, conectada a la BPU 23 y configurada para: recibir datos enviados por la BPU 23, modular los datos en una senal de RF y enviar la senal de RF a una antena 25, o desmodular la senal de RF recibida por la antena 25 en una senal de banda base, y enviar la senal de banda base a la BPU 23;
la antena 25, configurada para: recibir y enviar la senal de RF procesada por la unidad de procesamiento de RF 24, o recibir una senal de RF de la red, y enviar la senal de RF a la unidad de procesamiento de RF 24; y
una unidad de suministro de potencia 26, configurada para suministrar potencia a las unidades de trabajo activas tales como el chip de control SD 21, la unidad de almacenamiento 22, la BPU 23 y la unidad de procesamiento de RF 24.
En la implementacion del dispositivo proporcionada en la realizacion, el dispositivo de acceso inalambrico a Internet 2 puede asimismo incluir otros modulos, tales como un modulo de identidad de abonado (SIM, Subscriber Identity Module) (que no se muestra en la FIG. 2). Otros modulos no estan limitados en la realizacion de la presente invencion.
En la implementacion del dispositivo proporcionada en la realizacion, el dispositivo de acceso inalambrico a Internet puede estar integrado o insertado en el dispositivo terminal. Utilizando el dispositivo de acceso inalambrico a Internet, el dispositivo terminal no solo puede almacenar datos en la unidad de almacenamiento en el dispositivo de acceso inalambrico a Internet, sino tambien puede implementar una comunicacion inalambrica con la red.
La FIG. 3 es un diagrama de flujo que muestra un metodo de acceso inalambrico a Internet de acuerdo con una realizacion de la presente invencion. El metodo incluye las siguientes etapas:
Etapa 301: El dispositivo de acceso inalambrico a Internet recibe un comando SD de un dispositivo terminal, en el que el comando SD es convertido por el dispositivo terminal a partir del comando y/o de datos enviados por la capa superior.
El dispositivo de acceso inalambrico a Internet esta integrado o insertado en el dispositivo terminal, y la interfaz puede ser una interfaz del bus SD.
Espedficamente, antes de la etapa 301, como se muestra en la FIG. 1, el controlador master SD en el dispositivo terminal detecta el soporte de la interfaz SD del dispositivo terminal con antelacion; despues de que se detecte el soporte de la interfaz SD del dispositivo terminal (modo de la interfaz de memoria SD y/o modo de la interfaz de SDIO), el procesador en el chip de control SD ajusta el controlador esclavo de SDIO y el controlador esclavo de memoria SD del chip de control SD de acuerdo con el resultado de la deteccion. Por ejemplo, si el dispositivo terminal no soporta el modo de interfaz de SDIO sino que soporta solo el modo de interfaz de memoria SD, el procesador ajusta el controlador esclavo de SDIO en el chip de control SD al estado inactivo, y el controlador master SD deshabilita el controlador esclavo de SDIO y conmuta el dispositivo de acceso inalambrico a Internet al modo de interfaz de memoria SD. Bajo esta circunstancia, el controlador esclavo de memoria SD es habilitado por el procesador. A la inversa, si el dispositivo terminal no soporta el modo de interfaz de memoria SD sino que soporta solo el modo de interfaz de SDIO, el procesador deshabilita el controlador esclavo de memoria SD y habilita el controlador esclavo de SDIO. Si el dispositivo terminal
5
10
15
20
25
30
35
40
45
50
55
60
65
soporta tanto el modo de interfaz de SDIO como el modo de interfaz de memoria SD, tanto el controlador esclavo de SDIO como el controlador esclavo de memoria SD son habilitados por el procesador. Bajo esta circunstancia, son posibles dos modos de interfaz.
Etapa 302: El dispositivo de acceso inalambrico a Internet determina un modo de interfaz de acuerdo con el soporte de interfaz SD del dispositivo terminal.
Espedficamente, de acuerdo con el soporte de interfaz SD del dispositivo terminal, el dispositivo de acceso inalambrico a Internet selecciona el modo de interfaz de memoria SD o el modo de interfaz de SDIO para ejecutar el comando SD. Espedficamente, si el dispositivo terminal soporta solo la interfaz de SDIO, el dispositivo de acceso inalambrico a Internet selecciona el modo de interfaz de SDIO; si el dispositivo terminal soporta solo el modo de interfaz de memoria SD, el dispositivo de acceso inalambrico a Internet selecciona el modo de interfaz de memoria SD; si el dispositivo terminal soporta tanto la interfaz de SDIO como la interfaz de memoria SD, el dispositivo de acceso inalambrico a Internet selecciona un modo de interfaz adecuado de acuerdo con los requisitos de servicio actuales del dispositivo terminal. Por ejemplo cuando el dispositivo terminal necesita comunicarse con la red, el modo de ejemplo es el modo de interfaz de SDIO; cuando el dispositivo terminal necesita leer o escribir datos en la unidad de almacenamiento, el modo preferido es el modo de interfaz de memoria SD.
Etapa 303: el dispositivo de acceso inalambrico a Internet ejecuta el proceso correspondiente al comando SD de acuerdo con el modo de interfaz.
Espedficamente, la interfaz del bus SD esta representada ffsicamente por un bus de almacenamiento. El bus SD puede estar conectado a multiples controladores, tales como el controlador esclavo de memoria SD y el controlador esclavo de SDIO. Estos controladores pueden ser utilizados individual o conjuntamente. De este modo, el dispositivo de acceso inalambrico a Internet tiene multiples modos de interfaz: el modo de interfaz de SDIO y/o el modo de interfaz de memoria SD.
Cuando el dispositivo terminal no soporta el modo de interfaz de SDIO sino que soporta solo el modo de interfaz de memoria SD, el controlador esclavo de SDIO es ajustado al estado inactivo, mientras que el controlador esclavo de memoria SD es ajustado al estado activo. De este modo, el dispositivo de acceso inalambrico a Internet funciona en el modo de interfaz de memoria de SD; el controlador esclavo de memoria SD analiza la direccion logica en el comando SD, y determina una direccion ffsica correspondiente a la direccion logica de acuerdo con un mapeo entre la direccion logica almacenada y la direccion ffsica de la unidad de almacenamiento conectada al controlador esclavo de memoria SD. Si el controlador esclavo de memoria SD puede encontrar una direccion ffsica correspondiente a la direccion logica de acuerdo con el mapeo, el controlador esclavo de memoria SD determina que el comando de SD es leer datos de la unidad de almacenamiento. Si el controlador esclavo de memoria SD no encuentra una direccion ffsica correspondiente a la direccion logica de acuerdo con el mapeo, el controlador esclavo de memoria SD determina que el comando SD es implementar la comunicacion entre el dispositivo terminal y la red a traves de la BPU.
Cuando el dispositivo terminal soporta el modo de interfaz de SDIO, el controlador esclavo de SDIO es habilitado. Tras detectar que el controlador esclavo de SDIO esta en estado activo, el procesador ajusta el dispositivo de acceso inalambrico a Internet para funcionar en el modo de interfaz de SDIO. Bajo esta circunstancia, la interfaz del bus SD convierte un mensaje de senalizacion y datos de comunicacion en el comando de SD en un comando de atencion (AT, Attention Command) y en un paquete de protocolo de punto a punto o de protocolo de Internet (PPP/IP, Point-to-Point Protocol/Internet Protocol) bajo el control del controlador esclavo de SDIO, envfa el comando de AT o el paquete de PPP/IP al controlador esclavo de SDIO a traves del puerto de serie virtual de la interfaz del bus SD en el dispositivo terminal, e implementa la comunicacion entre el dispositivo terminal y la red a traves del procesador, de la BPU, de la unidad de procesamiento de RF y de la antena.
Utilizando el metodo proporcionado en la realizacion, cuando el dispositivo de acceso inalambrico a Internet esta integrado o insertado en el dispositivo terminal, el tamano del dispositivo de acceso inalambrico a Internet puede reducirse, ahorrando asf espacio para el diseno de los productos terminales. Ademas, puede seleccionarse un modo de interfaz correspondiente de acuerdo con el soporte de interfaz SD de diferentes dispositivos terminales para almacenar datos e implementar la comunicacion entre el dispositivo terminal y la red. Por lo tanto, la solucion tecnica proporcionada en la realizacion tiene mayor universalidad para diferentes terminales.
Lo siguiente describe la realizacion de este metodo con referencia a escenarios espedficos. Como se muestra en la FIG. 4, el metodo incluye las siguientes etapas:
Etapa 401: Cuando el dispositivo de acceso inalambrico a Internet esta integrado o incorporado en un dispositivo terminal, el dispositivo terminal detecta el soporte de interfaz SD del dispositivo terminal con antelacion.
Espedficamente, el controlador master SD detecta el soporte de la interfaz SD del dispositivo terminal con antelacion de acuerdo con el protocolo SD.
5
10
15
20
25
30
35
40
45
50
55
60
65
El controlador master SD del dispositivo terminal se clasifica en controlador master de memoria SD y controlador master de SDIO. El controlador master de SDIO puede detectar el soporte de la interfaz de SDIO y el soporte de la interfaz de memoria SD. El controlador master de memoria SD detecta solo el soporte de la interfaz de memoria SD. Para diferentes dispositivos terminales, el soporte de la interfaz SD se determina de acuerdo con el tipo de controlador master. Por ejemplo, cuando el dispositivo terminal tiene el controlador master de SDIO, puede determinarse que el dispositivo terminal soporta tanto la interfaz de SDIO como la interfaz de memoria SD. Cuando el dispositivo terminal tiene el controlador master de memoria SD, puede determinarse que el dispositivo terminal soporta solo la interfaz de memoria SD.
Etapa 402: El chip de control SD configura el controlador esclavo de SDIO y/o el controlador esclavo de memoria SD en el chip de control SD de acuerdo con el resultado de la deteccion del soporte de la interfaz SD del dispositivo terminal.
Espedficamente, la mayona de los dispositivos terminales tales como un PC (Personal Computer, Ordenador personal) o una libreta de notas no soportan la interfaz de SDIO, sino que los dispositivos tales como PDA, camaras digitales y telefonos inteligentes soportan la interfaz de SDIO. El chip de control SD en el dispositivo de acceso inalambrico a Internet esta integrado con el controlador esclavo de SDIO y con el controlador esclavo de memoria SD, el procesador selecciona el modo de interfaz de SDIO y el modo de interfaz de memoria de SD. De este modo, el dispositivo de acceso inalambrico a Internet puede ser integrado o insertado en varios dispositivos terminales, de manera que varios dispositivos terminales pueden interactuar con la red inalambrica utilizando el dispositivo de acceso inalambrico a Internet.
En el proceso de configurar el controlador esclavo de SDIO y el controlador esclavo de memoria SD, se carga una unidad SD de acuerdo con el tipo de controladores esclavos SD (espedficamente, el controlador esclavo de SDIO y el controlador esclavo de memoria SD) que necesita ser configurada. Si el controlador esclavo de memoria SD esta habilitado, el controlador esclavo de memoria SD busca en el dispositivo terminal para comprobar si la unidad SD correspondiente esta disponible. Generalmente, el dispositivo terminal puede cargar la unidad de memoria SD automaticamente. Si el controlador esclavo de SDIO esta habilitado, el dispositivo terminal carga la unidad de SDIO; o si tanto el controlador esclavo de memoria SD como el controlador esclavo de SDIO estan habilitados, el dispositivo terminal carga tanto la unidad de SDIO como la unidad de memoria SD.
Etapa 403: El dispositivo terminal recibe un comando o datos enviados por la capa superior, y convierte el comando o los datos en un comando SD.
Espedficamente, si el dispositivo terminal no soporta el modo de interfaz de SDIO, el controlador esclavo de SDIO es ajustado al estado inactivo, mientras que el controlador esclavo de memoria SD es ajustado al estado activo. De este modo, el dispositivo de acceso inalambrico a Internet funciona en el modo de interfaz de memoria SD; el controlador esclavo de memoria SD analiza la direccion logica en el comando SD y determina una direccion ffsica correspondiente a la direccion logica de acuerdo con un mapeo entre la direccion logica almacenada y la direccion ffsica de cada unidad conectada al controlador esclavo de memoria SD. Si el controlador esclavo de memoria SD puede encontrar una direccion ffsica correspondiente a la direccion logica de acuerdo con el mapeo, el controlador esclavo de memoria SD determina que el comando SD es leer datos de la unidad de almacenamiento. Si el controlador esclavo de memoria SD no encuentra una direccion ffsica correspondiente a la direccion logica de acuerdo con el mapeo, el controlador esclavo de memoria SD determina que el comando de SD es implementar la comunicacion entre el dispositivo terminal y la red a traves de la BPU.
Cuando el dispositivo terminal soporta el modo de interfaz de SDIO, el controlador esclavo de SDIO es habilitado. Tras detectar que el controlador esclavo de SDIO esta en estado activo, el procesador ajusta el dispositivo de acceso inalambrico a Internet para que funcione en el modo de interfaz de SDIO. Bajo esta circunstancia, la interfaz del bus SD convierte los datos (datos de comunicacion y datos de senalizacion) de la comunicacion con la red en el comando de SD en un paquete de PPP/IP y un comando de AT bajo el control del controlador esclavo de SDIO convierte el paquete de PPP/IP y el comando de AT en datos de puerto de serie a traves de la unidad de puerto de serie, y envfa los datos del puerto de serie a la BPU, implementando asf la comunicacion entre el dispositivo terminal y la red.
Debe observarse que en la etapa 401, el dispositivo de acceso inalambrico a Internet puede identificar el modo de interfaz soportado por el dispositivo terminal cuando el dispositivo de acceso inalambrico a Internet es insertado en el dispositivo terminal; o el dispositivo de acceso inalambrico a Internet puede identificar el modo de interfaz soportado por el dispositivo terminal cuando el dispositivo terminal necesita leer o escribir datos o necesita comunicarse con la red (es decir, en el proceso de ejecucion de la etapa 403).
Etapa 404: cuando el chip de control SD adopta el modo de interfaz de memoria SD, el dispositivo terminal lleva a cabo una interaccion de informacion con la red inalambrica a traves del controlador esclavo de memoria SD.
Espedficamente, el dispositivo terminal escribe los datos de la comunicacion con la red a una direccion especial (por ejemplo, 0xFFFF FFFF) en la memoria SD. Cuando el controlador esclavo de memoria SD detecta que la direccion escrita es una direccion especial, el controlador esclavo de memoria SD transmite los datos al procesador; el procesador transmite los datos a la bPu para su procesamiento. De manera similar, tras recibir datos interactivos desde la red, la
5
10
15
20
25
30
35
40
45
50
55
60
65
BPU env^a los datos interactivos al procesador; el procesador transmite los datos interactivos al controlador esclavo de memoria SD; cuando el dispositivo terminal lee la direccion especial en la memoria SD, pueden obtenerse los datos interactivos.
Etapa 405: cuando el chip de control SD adopta el modo de interfaz de SDIO, el dispositivo terminal lleva a cabo una interaccion de informacion con la red inalambrica a traves del controlador esclavo de sDlO.
Espedficamente, cuando el chip de control SD funciona en el modo de interfaz de SDIO, la interaccion de informacion entre el dispositivo terminal y la red inalambrica es implementada bajo el control del controlador esclavo de SDIO. El dispositivo terminal escribe los datos interactivos en la Funcion N° 1 (el UART del estandar SDIO, definido en el protocolo SDIO) del controlador esclavo de SDIO; el controlador esclavo de SDIO transmite los datos interactivos al procesador; el procesador transmite los datos interactivos a la BPU para su procesamiento. De manera similar, tras recibir los datos interactivos de la red, la BPU envfa los datos interactivos al procesador; el procesador transmite los datos interactivos el controlador esclavo de SDIO; cuando el dispositivo terminal lee los datos de la Funcion N° 1 del controlador esclavo de SDIO, pueden obtenerse los correspondientes datos interactivos.
Como se muestra en la FIG. 1, lo que sigue describe los procesos de la senal en el modo de interfaz de memoria SD y el modo de interfaz de SDIO con referencia a cuatro escenarios espedficos.
(1) El dispositivo terminal lee o escribe los datos en la unidad de almacenamiento utilizando el modo de interfaz de memoria SD.
Cuando el dispositivo terminal soporta el modo de interfaz de memoria SD y lee o escribe los datos en la unidad de almacenamiento en el dispositivo de acceso inalambrico a Internet, el dispositivo terminal convierte la informacion de la aplicacion del dispositivo terminal en un comando de SD utilizando la unidad SD 11, y envfa el comando SD al controlador master SD; el controlador master SD recibe el comando SD, y envfa el comando SD al dispositivo de acceso inalambrico a Internet a traves de la interfaz SD; cuando el dispositivo de acceso inalambrico a Internet determina que el comando o los datos son enviados a la unidad de almacenamiento de acuerdo con la direccion logica en el comando SD, el controlador esclavo de memoria SD convierte la direccion logica obtenida en una direccion ffsica, y lee los datos correspondientes a la direccion ffsica o escribe los datos en la unidad de almacenamiento correspondiente a la direccion ffsica. En aplicaciones especficas para un producto, el dispositivo de acceso inalambrico a Internet en forma de una tarjeta SD se instala en dispositivos terminales tales como libretas de notas y camaras digitales, de manera que estos dispositivos pueden acceder a los datos en la unidad de almacenamiento en el dispositivo de acceso inalambrico a Internet SD.
(2) El dispositivo terminal se comunica con la red utilizando el modo de interfaz de SDIO.
Cuando el dispositivo terminal soporta el modo de interfaz de SDIO y necesita llevar a cabo la interaccion de informacion con la red, el dispositivo terminal convierte la informacion del paquete que el dispositivo terminal necesita intercambiar en un comando SD utilizando la unidad SD, y envfa el comando Sd al controlador master SD; el controlador master SD recibe el comando SD y envfa el comando SD al controlador esclavo de SDIO en el chip de control SD a traves de un puerto de serie virtual de la interfaz de SDIO; el controlador esclavo de SDIO analiza el comando SD para obtener datos en paquetes, y envfa los datos en paquetes al procesador; el procesador envfa los datos en paquetes a la BPU; la BPU envfa los datos en paquetes a la red a traves de la unidad de procesamiento de RF y la antena. El proceso de recibir los datos desde el lado de red en el modo de interfaz de SDIO es inverso al proceso (2), y no se describe con mas detalle. En aplicaciones especficas para un producto, el dispositivo de acceso inalambrico a Internet en forma de tarjeta SD es instalado en dispositivos terminales tales como telefonos inteligentes, camaras digitales y PDA, de manera que estos dispositivos terminales pueden comunicarse con la red a traves del dispositivo de acceso inalambrico a Internet Sd.
(3) El dispositivo terminal se comunica con la red utilizando el modo de interfaz de memoria SD.
Cuando el dispositivo terminal soporta el modo de interfaz de memoria SD y necesita llevar a cabo una interaccion de informacion con la red, el dispositivo terminal convierte la informacion de la aplicacion del dispositivo terminal en un comando SD utilizando la unidad SD, y envfa el comando SD al controlador master SD; el controlador master SD recibe el comando SD y envfa el comando SD al dispositivo de acceso inalambrico a Internet a traves de la interfaz SD; cuando el dispositivo de acceso inalambrico a Internet determina que el comando o los datos son enviados a la BPU de acuerdo con la direccion logica en el comando SD, el controlador esclavo de memoria SD envfa el comando o los datos a los modulos de aplicacion de la BPU a traves del procesador; la BPU envfa los datos a la red a traves de la unidad de procesamiento de RF y de la antena. El proceso de recibir datos desde la red en el modo de interfaz de memoria SD es inverso al proceso (3). En aplicaciones especficas para un producto, el dispositivo de acceso inalambrico a Internet en forma de tarjeta SD es instalado en los dispositivos terminales tales como PC, libretas de notas, camaras digitales y PDA, de manera que estos dispositivos terminales pueden comunicarse con la red.
(4) La unidad de almacenamiento se comunica con la red utilizando el modo de interfaz de memoria SD.
5
10
15
20
25
30
35
40
45
50
55
60
65
Cuando el dispositivo terminal soporta el modo de interfaz de memoria SD y necesita implementar una interaccion de informacion entre la unidad de almacenamiento en el dispositivo de acceso inalambrico a Internet y la red, el dispositivo terminal convierte la informacion de la aplicacion del dispositivo terminal en un comando SD utilizando la unidad SD, y envfa el comando SD al controlador master SD; el controlador master SD recibe el comando SD y envfa el comando SD al dispositivo de acceso inalambrico a Internet a traves de la interfaz SD; cuando el dispositivo de acceso inalambrico a Internet 2 determina que la red se comunica con la unidad de almacenamiento de acuerdo con la direccion logica en el comando SD, el dispositivo de acceso inalambrico a Internet 2 convierte la direccion logica en una direccion ffsica de acuerdo con el comando de SD bajo el control del controlador esclavo de memoria SD; el controlador esclavo de memoria SD lee los datos de la unidad de almacenamiento correspondiente a la direccion ffsica, y envfa los datos procesados por el procesador y la BPU a la red. De este modo, los datos en la unidad de almacenamiento pueden ser subidos a la red. En otra direccion, el controlador esclavo de memoria SD convierte la direccion logica en una direccion ffsica de acuerdo con el comando SD, y escribe los datos que la BPU obtiene de la red en la unidad de almacenamiento correspondiente a la direccion ffsica, de manera que la unidad de almacenamiento almacena los datos de red. En un escenario de la realizacion, el dispositivo terminal es una camara digital. El dispositivo de acceso a Internet SD esta integrado o incorporado en la camara digital; bajo el control del controlador esclavo de memoria SD, el dispositivo de acceso a Internet SD puede subir los datos (por ejemplo, fotos o videos) en la unidad de almacenamiento a la red a traves de la BPU. De este modo, las fotos o los datos de video o de audio en la camara digital pueden ser subidos al servidor de red en el modo de interfaz de memoria SD, de manera que los datos en el blog, el micro blog y los sitios de redes sociales del usuario pueden ser actualizados a tiempo. Ademas, los datos en la red pueden ser asimismo descargados a la unidad de almacenamiento en el dispositivo de acceso inalambrico a Internet utilizando el modo de interfaz de memoria SD.
Para gestionar mejor la potencia del chip SD, el procesador en el chip de control SD habilita y deshabilita cada controlador (en esta realizacion, los controladores incluyen el controlador esclavo de memoria SD, el controlador esclavo de SDIO, la unidad de almacenamiento y la BPU) para reducir el consumo de potencia.
Con referencia a la FIG. 5 y a la FIG. 1, lo siguiente describe como gestiona el procesador la potencia de las unidades en el dispositivo de acceso inalambrico a Internet. Como se muestra en la FIG. 5, tres lmeas verticales indican el estado de funcionamiento del dispositivo terminal o de la red, el procesador y las unidades esclavas respectivamente; los datos interactivos se refieren a los datos intercambiados entre el dispositivo terminal y la red; como se muestra en la FIG. 5, las ffneas continuas se refieren al estado de funcionamiento, y las lmeas de puntos se refieren al estado de baja potencia. Lo siguiente describe como gestiona el procesador la potencia de las unidades esclavas en el dispositivo de acceso inalambrico a Internet con referencia a la FIG. 5.
(1) Cuando el procesador detecta que no se transmite ningun dato interactivo entre el dispositivo terminal y la red en un tiempo dado, el procesador envfa un comando de habilitar suspension a las unidades esclavas, dando instrucciones a las unidades esclavas para que entren en el estado de baja potencia.
Preferiblemente, el tiempo dado en la etapa (1) puede ser preestablecido por el usuario, por ejemplo, un minuto, o puede ser escrito por un fabricante del chip durante la produccion de los chips.
Cuando el dispositivo terminal o la red necesitan llevar a cabo la comunicacion de datos interactivos, el procesador y las unidades esclavas estan en estado de funcionamiento.
(2) Tras recibir el comando de habilitar suspension enviado por el procesador, las unidades esclavas entran en el estado de baja potencia.
Preferiblemente, tras recibir el comando de habilitar suspension y antes de entrar en el estado de baja potencia, las unidades esclavas envfan un comando de suspension al procesador, y a continuacion entran en el estado de baja potencia; tras recibir el comando de suspension, el procesador entra en el estado de baja potencia automaticamente.
(3) Tras recibir los datos interactivos enviados por el dispositivo terminal o la red, el procesador envfa un comando de reconexion a las unidades esclavas.
Preferiblemente, tras recibir los datos interactivos desde el dispositivo terminal o la red, el procesador entra en el estado de funcionamiento desde el estado de baja potencia, y envfa un comando de reconexion a las unidades esclavas.
(4) Tras recibir el comando de reconexion enviado por el procesador, las unidades esclavas entran en el estado de funcionamiento desde el estado de baja potencia.
En escenarios reales, las unidades esclavas en la realizacion se refieren al controlador esclavo de SDIO, al controlador esclavo de memoria SD y a la BPU. En un proceso de control espedfico, el procesador puede entrar en el estado de baja potencia despues de que todas las unidades esclavas entren en el estado de baja potencia.
Para describir clara y comprensiblemente el proceso de gestion de la potencia en una unidad esclava llevado a cabo por el procesador, la siguiente realizacion toma la BPU como ejemplo.
Lo siguiente describe el proceso de gestion espedfico con referencia a dos escenarios espedficos:
5
10
15
20
25
30
35
40
45
50
55
60
65
(1) Escenario 1: Como se muestra en la FIG. 6, tres lmeas verticales se refieren al estado de funcionamiento del dispositivo terminal, del procesador y de la BPU respectivamente; las lmeas continuas se refieren al estado de funcionamiento y las lmeas de puntos se refieren al estado de baja potencia. El proceso de gestion de la potencia llevado a cabo por el procesador incluye las siguientes etapas:
Cuando el procesador detecta que ni el dispositivo terminal ni la red tienen datos interactivos, el procesador envfa un comando de habilitar suspension a la BPU.
Tras recibir el comando de habilitar suspension enviado por el procesador, la BPU envfa un comando de suspension al procesador y entra en el estado de baja potencia.
Tras recibir el comando de suspension, el procesador entra en el estado de baja potencia automaticamente.
Tras recibir los datos interactivos enviados por la red, la BPU entra en el estado de funcionamiento desde el estado de baja potencia, y envfa un comando de reconexion al procesador.
Tras recibir el comando de reconexion, el procesador entra en el estado de funcionamiento.
(2) Escenario 2: Como se muestra en la FIG. 7, tres lmeas verticales se refieren al estado de funcionamiento del dispositivo terminal, el procesador y la BPU respectivamente, las lmeas continuas se refieren al estado de funcionamiento, las lmeas de puntos se refieren al estado de baja potencia y las lmeas de trazo y punto se refieren al estado deshabilitado. El proceso de gestion de la potencia de la BPU llevado a cabo por el procesador incluye las siguientes etapas:
Cuando el procesador detecta que no hay ningun dato interactivo transmitido entre el dispositivo terminal y la red durante mucho tiempo (por ejemplo, un minuto; el tiempo puede ser ajustado por el usuario de acuerdo con los requisitos reales cuando el usuario utiliza el dispositivo de acceso inalambrico a Internet o puede ser escrito por el fabricante del chip en el proceso de produccion), el procesador envfa un comando de deshabilitar a la BPU; tras la recepcion del comando de deshabilitar, la BPU se apaga y entra en el estado deshabilitado; cuando el dispositivo terminal tiene requisitos de servicio para datos interactivos, el dispositivo terminal envfa una solicitud al procesador; tras recibir la solicitud, el procesador envfa un comando de encendido a la BPU; tras recibir el comando de encendido, la BPU se enciende y entra en el estado de funcionamiento.
Debe observarse que la realizacion precedente describe un proceso de gestion de la potencia de la BPU llevado a cabo por el procesador. El procesador puede gestionar la potencia de otras unidades del chip de control SD mostrado en la FIG. 1 (por ejemplo, el controlador esclavo de SDIO, el controlador esclavo de memoria SD y la unidad de almacenamiento) utilizando un metodo similar. Pare describir mejor el proceso de gestion de la potencia de las unidades en el chip de control SD o de otras unidades en el dispositivo de acceso inalambrico a Internet, la siguiente descripcion toma el controlador esclavo de SDIO como ejemplo.
Cuando se accede a la unidad de almacenamiento en el dispositivo de acceso inalambrico a Internet o se produce una comunicacion con la red a traves del dispositivo de acceso inalambrico a Internet, si el dispositivo terminal detecta que el dispositivo terminal no soporta el modo de interfaz de SDIO, el dispositivo terminal .envfa un comando de habilitar suspension o un comando de deshabilitar al controlador esclavo de SDIO. De este modo, el controlador esclavo de SDIO entra en el estado de baja potencia o en el estado deshabilitado para reducir el consumo de potencia.
Para el controlador esclavo de memoria SD, si el dispositivo terminal no soporta la comunicacion entre el dispositivo terminal y la red en el modo de interfaz de memoria SD, el procesador puede enviar un comando de habilitar suspension o un comando de deshabilitar el controlador esclavo de memoria SD, de manera que el controlador esclavo de SDIO entra en el estado de baja potencia o en el estado deshabilitado para reducir el consumo de potencia. Ademas, antes de entrar en el estado de baja potencia o en el estado deshabilitado, el controlador esclavo de memoria SD puede enviar una instruccion para entrar en el estado de baja potencia y en el estado deshabilitado a la unidad de almacenamiento, de manera que la unidad de almacenamiento entra en el correspondiente estado para reducir el consumo de potencia. Cuando el dispositivo terminal necesita leer o escribir datos en la unidad de almacenamiento utilizando el controlador esclavo de memoria SD, el dispositivo terminal envfa un comando de reconexion o un comando de encendido al controlador esclavo de memoria SD para reconectar o encender el controlador esclavo de memoria SD, de manera que el controlador esclavo de memoria SD entra en el estado de funcionamiento. Ademas, el controlador esclavo de memoria SD envfa un comando de reconexion o un comando de encendido a la unidad de almacenamiento, de manera que la unidad de almacenamiento entra tambien en el estado de funcionamiento.
Resulta comprensible que el procesador pueda gestionar tambien la potencia de las unidades que no estan directamente conectadas al procesador. Como se muestra en la FIG. 2, el dispositivo de acceso inalambrico a Internet puede incluir ademas una unidad de procesamiento de RF. Cuando el procesador detecta que no se transmite ningun dato interactivo entre el dispositivo terminal y la red, el procesador puede enviar un comando de suspension o un comando de
5
10
15
20
25
30
35
40
deshabilitar a la unidad de procesamiento de RF a traves de la BPU, de manera que la unidad de procesamiento de RF entre en el estado de baja potencia o en el estado deshabilitado para reducir el consumo de potencia.
Ademas, en el proceso de implementacion de interaccion de datos entre el dispositivo terminal y la red, llevado a cabo por la BPU, la BPU necesita ejecutar un firmware correspondiente. El firmware de la BPU puede estar almacenado en los siguientes dos modos:
(1) La unidad de almacenamiento integrada en la BPU esta configurada para almacenar el firmware que la BPU necesita ejecutar.
(2) La unidad de almacenamiento en el dispositivo de acceso inalambrico a Internet esta configurada para almacenar el firmware de la BPU. Cuando la BPU se enciende, el procesador en el chip de control SD controla el controlador esclavo de memoria SD para que lea el firmware en la unidad de almacenamiento y carga el firmware en la BPU, de manera que la BPU pueda ejecutar el firmware. De esta manera, la funcion de procesamiento de senal de banda base es implementada en el proceso de interaccion de datos entre el dispositivo terminal y la red.
Con la realizacion precedente, la unidad de almacenamiento en el dispositivo de acceso inalambrico a Internet puede ser utilizada de manera mas eficiente, sin ninguna unidad de almacenamiento adicional integrada en la BPU, simplificando asf la estructura del producto y reduciendo el coste del producto.
En realizaciones de la presente invencion, la tarjeta SD esta integrada con la funcion de acceso inalambrico a Internet; el dispositivo de acceso inalambrico a Internet envfa el comando o los datos a la BPU o a la unidad de almacenamiento de acuerdo con la direccion logica en el comando SD. De este modo, el tamano del dispositivo de acceso inalambrico a Internet se reduce, ahorrando asf espacio para el diseno de los productos terminales. Los dispositivos terminales con la interfaz SD tal como camaras digitales, PDA y reproductores de multimedios pueden utilizar el dispositivo de acceso inalambrico a Internet proporcionado en las realizaciones de la presente invencion.
Sobre la base de la descripcion de las realizaciones de la presente invencion, resulta comprensible para los expertos en la materia que la presente invencion puede ser implementada mediante software y una plataforma de hardware universal necesaria o solo mediante hardware. En la mayona de las circunstancias, se prefiere lo primero. Por lo tanto, la esencia de la solucion tecnica de la presente invencion o las contribuciones a la tecnica anterior pueden ser realizadas como un producto de software. El producto de software esta almacenado en un medio de almacenamiento legible (por ejemplo, un disco flexible, un disco duro o un disco compacto - memoria de solo lectura (CD-ROM, Compact Disc-Read Only Memory), e incluye varias instrucciones que permiten a un dispositivo ejecutar los metodos proporcionados en las realizaciones de la presente invencion.
Las descripciones precedentes son meramente realizaciones de ejemplo de la presente invencion, pero no pretenden limitar el alcance de la proteccion de la presente invencion. Cualquier modificacion, variacion o remplazo realizado por los expertos en la materia sin separarse del alcance tecnico descrito en la presente invencion se encontrana dentro del alcance de proteccion de la presente invencion. Por lo tanto, el alcance de la proteccion de la presente invencion esta sujeto a las reivindicaciones adjuntas.

Claims (11)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    55
    60
    65
    REIVINDICACIONES
    1. Un chip de control (21) digital seguro, SD, caracterizado por que comprende un procesador (211), un controlador esclavo de entrada y salida digital segura, SDIO (213), y un controlador esclavo de memoria SD (212), en el que:
    el procesador (211) esta conectado al controlador esclavo de SDIO (213) y al controlador esclavo de memoria SD (212), y esta configurado para: controlar el controlador esclavo de SDIO (213) y el controlador esclavo de memoria SD (212), y transmitir datos entre el controlador esclavo de SDIO (213) y una unidad de procesamiento de banda base (23), BPU, o el controlador esclavo de memoria SD (212) y una unidad de procesamiento de banda base (23), BPU;
    el controlador esclavo de SDIO (213) esta configurado para transmitir datos entre la BPU (23) y un dispositivo terminal (1) a traves del procesador (211) de acuerdo con un protocolo de SDIO; y
    el controlador esclavo de memoria SD (212) esta configurado para: leer datos de una unidad de almacenamiento (22) o escribir datos del dispositivo terminal (1) y/o de una red a la unidad de almacenamiento (22), y transmitir datos entre la BPU (23) y el dispositivo terminal (1) mediante el procesador (211) de acuerdo con un protocolo de memoria SD.
  2. 2. Un dispositivo de acceso inalambrico a Internet (2), caracterizado por que comprende el chip de control digital seguro, SD, (21) de acuerdo con la reivindicacion 1.
  3. 3. El dispositivo de acceso inalambrico a Internet (2) de acuerdo con la reivindicacion 2, que comprende ademas la unidad de almacenamiento (22), la unidad de procesamiento de banda base, BPU (23) y una interfaz del bus SD (27), en el que:
    el chip de control SD (21) esta conectado a la unidad de almacenamiento (22) y a la BPU (23), y esta configurado para leer o escribir datos en la unidad de almacenamiento (22) y/o transmitir datos entre la red y el dispositivo terminal (1) a traves de la BPU (23);
    la unidad de almacenamiento (22) esta configurada para almacenar datos enviados por el dispositivo terminal (1) y/o la red bajo el control del chip de control SD (21);
    la BPU (23) esta configurada para implementar interaccion de datos entre la red y el dispositivo terminal (1) bajo el control del chip de control SD (21); y
    la interfaz del bus SD (27) esta integrada en el dispositivo de acceso inalambrico a Internet (2), y esta configurada para conectar el dispositivo de acceso inalambrico a Internet (2) y el dispositivo terminal (1).
  4. 4. Un dispositivo terminal (1), que comprende el chip de control digital seguro, SD, (21) de acuerdo con la reivindicacion 1, o que comprende el dispositivo de acceso inalambrico a Internet (2) de acuerdo con una cualquiera de las reivindicaciones 2 y 3.
  5. 5. El dispositivo terminal (1) de acuerdo con la reivindicacion 4, que comprende ademas una unidad digital segura, SD, (11) y un controlador master SD (12), en el que:
    la unidad SD (11) esta configurada para: convertir la informacion de la aplicacion de capa superior en el dispositivo terminal (1) en un comando SD, y enviar el comando SD al controlador master SD (12), o convertir los datos obtenidos por el controlador master SD (12) en la informacion de aplicacion, y enviar la informacion de aplicacion a una unidad de capa superior del dispositivo terminal (1); y
    el controlador master SD (12) esta configurado para: recibir el comando SD y enviar el comando SD a un dispositivo de acceso inalambrico a Internet (2), u obtener datos del dispositivo de acceso inalambrico a Internet (2), y transmitir los datos a la unidad SD (11); detectar el soporte de la interfaz SD del dispositivo terminal (1); y enviar el resultado de la deteccion al dispositivo de acceso inalambrico a Internet (2), de manera que el dispositivo de acceso inalambrico a Internet (2) ejecuta el comando SD adoptando un modo de interfaz de memoria SD o un modo de interfaz de entrada y salida digital segura, SDIO, de acuerdo con el resultado de la deteccion.
  6. 6. Un metodo de acceso inalambrico a Internet, caracterizado por que comprende:
    recibir (301), mediante un dispositivo de acceso inalambrico a Internet (2), un comando digital seguro, SD, desde un dispositivo terminal (1), en el que el comando SD es convertido por el dispositivo terminal (1) de un comando y/o datos enviados por una capa superior;
    determinar (302), en el dispositivo de acceso inalambrico a Internet (2), un modo de interfaz de memoria SD o un modo de interfaz de SDIO de acuerdo con el soporte de la interfaz SD del dispositivo terminal (1); y
    5
    10
    15
    20
    25
    30
    35
    40
    45
    ejecutar (303), en el dispositivo de acceso inalambrico a Internet (2) el comando SD de acuerdo con el modo de interfaz de memoria SD o con un modo de interfaz de SDIO;
    en el que: antes de que el dispositivo terminal (1) reciba el comando y/o los datos enviados por la capa superior, un controlador master SD (12) del dispositivo terminal (1) detecta el soporte de la interfaz SD del dispositivo terminal (1) con antelacion, y un procesador (211) de un chip de control SD (21) configura el estado de un controlador esclavo de SDIO (213) y un controlador esclavo de memoria Sd (212) dentro del chip de control SD (21) de acuerdo con el resultado de la deteccion.
  7. 7. El metodo de la reivindicacion 6, en el que la etapa de determinar el modo de interfaz por parte del dispositivo de acceso inalambrico a Internet (2) de acuerdo con el soporte de la interfaz SD del dispositivo terminal (1) comprende:
    cuando el dispositivo terminal (1) soporta tanto la interfaz de SDIO como la interfaz de memoria SD, seleccionar un modo de interfaz adecuado de acuerdo con los actuales requisitos del servicio del dispositivo terminal (1).
  8. 8. El metodo de la reivindicacion 7, en el que: cuando el dispositivo terminal (1) necesita comunicarse con una red, se selecciona un modo de interfaz de SDIO; cuando el dispositivo terminal (1) necesita leer o escribir datos en una unidad de almacenamiento (22), se selecciona un modo de interfaz de memoria SD.
  9. 9. El metodo de la reivindicacion 6, en el que la etapa de ejecutar (303) el comando SD cuando el dispositivo terminal (1) adopta un modo de interfaz de memoria SD comprende:
    analizar, mediante un controlador esclavo de memoria SD (212), una direccion logica en el comando SD, y determinar una direccion ffsica correspondiente a la direccion logica de acuerdo con un mapeo entre la direccion logica y una direccion ffsica de una unidad de almacenamiento conectada al controlador esclavo de memoria SD; si la direccion ffsica correspondiente a la direccion logica puede ser encontrada de acuerdo con el mapeo, determinar que el comando SD es leer datos de la unidad de almacenamiento; si la direccion ffsica correspondiente a la direccion logica no puede ser encontrada de acuerdo con el mapeo, determinar que el comando SD es implementar la comunicacion entre el dispositivo terminal (1) y una red a traves de la unidad de procesamiento de banda base, BPU (23).
  10. 10. El metodo de la reivindicacion 6, en el que la etapa de ejecutar el comando SD cuando el dispositivo terminal (1) adopta un modo de interfaz de SDIO comprende:
    convertir, mediante una interfaz de bus SD (27) bajo el control de un controlador esclavo de SDIO (213), un mensaje de senalizacion y datos de comunicacion en el comando SD en un comando de atencion, AT, y un protocolo de punto a punto o un protocolo de Internet, PPP/IP, paquete, enviando el comando AT y el paquete PPp/IP al controlador esclavo de SDIO (213) a traves de un puerto de serie virtual de la interfaz del bus SD (27) en el dispositivo terminal (1), e implementar una comunicacion entre el dispositivo terminal (1) y una red a traves de un procesador (211), una unidad de procesamiento de banda base, BPU (23), una unidad de procesamiento de radiofrecuencia, RF (24) y una antena (25).
  11. 11. El metodo de la reivindicacion 6, en el que la etapa de configurar el estado del controlador esclavo de SDIO (213) y del controlador esclavo de memoria SD (212) dentro del chip de control SD (21) mediante el procesador (211) del chip de control SD (21) de acuerdo con el resultado de la deteccion comprende: cargar una unidad SD correspondiente de acuerdo con el tipo del controlador esclavo de SDIO que necesita ser configurado.
ES11171686.6T 2010-06-28 2011-06-28 Dispositivo de acceso inalámbrico a Internet, chip de control SD y método para la comunicación de datos Active ES2559813T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010216474 2010-06-28
CN201010216474.1A CN101883446B (zh) 2010-06-28 2010-06-28 一种sd控制芯片及数据通信方法

Publications (1)

Publication Number Publication Date
ES2559813T3 true ES2559813T3 (es) 2016-02-16

Family

ID=43055276

Family Applications (1)

Application Number Title Priority Date Filing Date
ES11171686.6T Active ES2559813T3 (es) 2010-06-28 2011-06-28 Dispositivo de acceso inalámbrico a Internet, chip de control SD y método para la comunicación de datos

Country Status (5)

Country Link
US (1) US8615620B2 (es)
EP (1) EP2402863B1 (es)
JP (2) JP5313301B2 (es)
CN (1) CN101883446B (es)
ES (1) ES2559813T3 (es)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011134384A1 (zh) * 2010-04-28 2011-11-03 华为终端有限公司 一种无线上网设备、系统及方法
CN101883446B (zh) 2010-06-28 2014-03-26 华为终端有限公司 一种sd控制芯片及数据通信方法
CN102014528B (zh) 2010-04-28 2012-04-18 华为终端有限公司 一种无线上网设备、系统及方法
JP5372049B2 (ja) * 2011-02-04 2013-12-18 株式会社東芝 メモリシステム
CN102509140A (zh) * 2011-09-26 2012-06-20 深圳市江波龙电子有限公司 复合存储卡及其实现方法、终端
CN102663483A (zh) * 2011-12-19 2012-09-12 广东翼卡车联网服务有限公司 用sd卡实现无线收发的方法及其sd卡
CN102625019A (zh) * 2012-03-26 2012-08-01 广东翼卡车联网服务有限公司 利用sd卡进行照相机照相信息无线传输的方法及装置
TWI497305B (zh) * 2012-04-05 2015-08-21 儲存卡轉接裝置
CN103427856A (zh) * 2012-05-21 2013-12-04 安凯(广州)微电子技术有限公司 一种gps接收机的功耗控制方法
KR102049265B1 (ko) * 2012-11-30 2019-11-28 삼성전자주식회사 최대절전 모드를 가지는 시스템 및 그 동작방법
EP2981900B1 (en) 2013-04-01 2022-02-09 Hewlett Packard Enterprise Development LP External memory controller
US11126372B2 (en) 2013-04-01 2021-09-21 Hewlett Packard Enterprise Development Lp External memory controller
JP5952245B2 (ja) * 2013-09-18 2016-07-13 Ｎｅｃプラットフォームズ株式会社 通信装置、通信システム、通信装置の制御方法および通信装置の制御プログラム
US9747048B2 (en) * 2014-06-02 2017-08-29 Micron Technology, Inc. Systems and methods for packing data in a scalable memory system protocol
KR20160054850A (ko) * 2014-11-07 2016-05-17 삼성전자주식회사 다수의 프로세서들을 운용하는 장치 및 방법
CN105760107B (zh) * 2014-12-15 2019-02-05 联想(北京)有限公司 一种存储设备、电子设备和信息处理方法
CN104601289B (zh) * 2015-02-02 2018-12-14 联想(北京)有限公司 电子设备及信息处理方法
FR3051069B1 (fr) * 2016-05-03 2018-05-18 Aquassay Systeme adaptable d'acquisition et transmission de donnees
CN108259061A (zh) * 2018-01-16 2018-07-06 成都福兰特电子技术股份有限公司 一种可调式的物联网通讯微功耗芯片及其控制方法
CN111104999B (zh) * 2018-10-26 2024-05-28 紫光国芯微电子股份有限公司北京分公司 一种同时具有sim和wifi无线储存功能的智能卡
CN110489359B (zh) * 2019-08-22 2021-05-14 苏州国芯科技股份有限公司 一种数据传输控制方法及系统
CN112057212A (zh) * 2020-08-03 2020-12-11 桂林电子科技大学 基于深度学习的假肢系统
CN112083646A (zh) * 2020-08-21 2020-12-15 珠海格力电器股份有限公司 一种冗余控制方法、装置及控制系统
CN114094663B (zh) * 2021-11-18 2024-05-07 伏达半导体(合肥)股份有限公司 电源芯片、电子设备及电源芯片控制方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329180A (ja) 2001-04-27 2002-11-15 Toshiba Corp 無線通信機能を有するメモリカード及びそのデータ通信方法
JP2004086353A (ja) * 2002-08-23 2004-03-18 Toshiba Corp ファームウェア書き込み制御方法および同書き込み制御方法が適用されるカード装置
JP2004208245A (ja) * 2002-12-20 2004-07-22 Hagiwara Sys-Com:Kk 無線モデム機能拡張装置
JP4217486B2 (ja) 2003-01-07 2009-02-04 キヤノン株式会社 カード型装置
US7305535B2 (en) * 2003-04-17 2007-12-04 Sandisk Corporation Memory cards including a standard security function
US20050144385A1 (en) * 2003-12-30 2005-06-30 Mowery Keith R. Interfacing multiple flash memory cards to a computer system
JP4037418B2 (ja) * 2004-04-23 2008-01-23 ソフトバンクモバイル株式会社 カード型機能媒体及びカード型機能媒体対応のホスト機器
KR20060090051A (ko) 2005-02-07 2006-08-10 삼성전자주식회사 디지털 멀티미디어 방송을 재생하는 장치, 방법, 및디지털 멀티미디어 방송 수신 카드
US7702821B2 (en) * 2005-09-15 2010-04-20 Eye-Fi, Inc. Content-aware digital media storage device and methods of using the same
WO2007066285A2 (en) 2005-12-07 2007-06-14 Koninklijke Philips Electronics N.V. A memory device
US8078788B2 (en) 2005-12-08 2011-12-13 Sandisk Technologies Inc. Media card command pass through methods
US7587544B2 (en) * 2006-09-26 2009-09-08 Intel Corporation Extending secure digital input output capability on a controller bus
US20080146150A1 (en) * 2006-12-18 2008-06-19 Accton Technology Corporation WiFi SiP module
US7920535B2 (en) * 2007-01-16 2011-04-05 Texas Instruments Incorporated Idle connection state power consumption reduction in a wireless local area network using beacon delay advertisement
US20090197641A1 (en) * 2008-02-06 2009-08-06 Broadcom Corporation Computing device with handheld and extended computing units
US20090086657A1 (en) * 2007-10-01 2009-04-02 Comsys Communication & Signal Processing Ltd. Hybrid automatic repeat request buffer flushing mechanism
US9483429B2 (en) * 2008-07-14 2016-11-01 Texas Instruments Incorporated Unified input/output controller for integrated wireless devices
CN201259685Y (zh) 2008-08-14 2009-06-17 精伦电子股份有限公司 一种sd卡接口装置及包含该装置的设备
CN101345926A (zh) * 2008-08-25 2009-01-14 中兴通讯股份有限公司 移动终端与WiMAX基站的交互方法和系统、移动终端
CN101686269A (zh) * 2008-09-23 2010-03-31 上海吉芯电子有限公司 一种可以分拆组合的手机设计方法
CN101431828B (zh) 2008-11-30 2011-08-24 中兴通讯股份有限公司 WiMAX网卡及其启动方法
CN101478607A (zh) * 2009-01-20 2009-07-08 深圳华为通信技术有限公司 一种基于双处理器的移动终端的电源管理装置及方法
CN201355841Y (zh) 2009-01-22 2009-12-02 谭小军 内置可插拔无线上网模块的移动通信终端
CN101657043B (zh) 2009-09-23 2013-01-09 中兴通讯股份有限公司 一种无线接入网关
JP5641754B2 (ja) * 2010-03-23 2014-12-17 ｄブロード株式会社 インターフェースカードシステム
CN102014528B (zh) 2010-04-28 2012-04-18 华为终端有限公司 一种无线上网设备、系统及方法
CN101883446B (zh) 2010-06-28 2014-03-26 华为终端有限公司 一种sd控制芯片及数据通信方法
US20110314198A1 (en) * 2010-06-17 2011-12-22 Mediatek Inc. Wireless Peripheral Chips, Host Devices and Multi-Interface Communication Apparatuses

Also Published As

Publication number Publication date
CN101883446A (zh) 2010-11-10
JP2012023724A (ja) 2012-02-02
CN101883446B (zh) 2014-03-26
JP5726240B2 (ja) 2015-05-27
JP2013229920A (ja) 2013-11-07
EP2402863A3 (en) 2012-08-29
EP2402863B1 (en) 2015-11-11
US20110320668A1 (en) 2011-12-29
US8615620B2 (en) 2013-12-24
JP5313301B2 (ja) 2013-10-09
EP2402863A2 (en) 2012-01-04

Similar Documents

Publication Publication Date Title
ES2559813T3 (es) Dispositivo de acceso inalámbrico a Internet, chip de control SD y método para la comunicación de datos
US10627893B2 (en) HSIC communication system and method
KR101695712B1 (ko) 상이한 상호접속 프로토콜을 위한 하나의 상호접속 프로토콜의 열거 및/또는 구성 메커니즘의 레버리징
US9087227B2 (en) Near field communication device
US8626066B2 (en) Near field communication device
US9467209B2 (en) Method, apparatus, and terminal device for near field communication radio frequency communication
JP5939819B2 (ja) 通信装置、通信装置の制御方法、通信システム、プログラム
US20080155159A1 (en) Integrated communication and information processing system
KR101636456B1 (ko) 복수의 모뎀을 구비한 이동통신 단말기에서 심카드 지원 방법 및 장치
US11252724B2 (en) Electronic device for transmitting or receiving data in wireless communication system and method therefor
KR20080059277A (ko) 엔에프씨 호스트 콘트롤러 인터페이스
TW201304440A (zh) Ｎｆｃ裝置、通訊裝置及方法
KR102165460B1 (ko) 전자 장치 및 전자 장치의 메모리 관리 방법
WO2013091489A1 (zh) 一种能通过无线网络传输数据的安全数码卡
KR102343301B1 (ko) 무선 연결을 위한 방법 및 그 전자 장치
US9124312B2 (en) Communication device, reader/writer device, communication system, and communication method
WO2014023247A1 (zh) 嵌入式设备和基于该设备进行数据通信的控制方法
JP6858200B2 (ja) データフレームをルーティングするための方法、近距離無線通信コントローラ、および端末
WO2022002236A1 (zh) 数据传输方法、多功能卡及电子设备
WO2013152644A1 (zh) 一种无线sd卡型处理装置
US11758598B1 (en) Automated multi-client and multi-mode wireless device pairing and connection methods and systems
WO2011134384A1 (zh) 一种无线上网设备、系统及方法
KR101377323B1 (ko) Ｕａｒｔ 기반 통신용 동글, 동글 모듈, 동글 어답터 및 이를 이용한 기기 연동 방법
KR20120094587A (ko) 무선 멀티카드 리더기 단말 개발 방법
US20200154519A1 (en) Mobile Terminal and Wireless Communication Module