ES2478791B1 - Interruptor con resistencia modificable - Google Patents
Interruptor con resistencia modificable Download PDFInfo
- Publication number
- ES2478791B1 ES2478791B1 ES201330067A ES201330067A ES2478791B1 ES 2478791 B1 ES2478791 B1 ES 2478791B1 ES 201330067 A ES201330067 A ES 201330067A ES 201330067 A ES201330067 A ES 201330067A ES 2478791 B1 ES2478791 B1 ES 2478791B1
- Authority
- ES
- Spain
- Prior art keywords
- voltage
- switch
- switches
- transistor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000000342 Monte Carlo simulation Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Developing Agents For Electrophotography (AREA)
- Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
- Nitrogen Condensed Heterocyclic Rings (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Interruptor con resistencia modificable que comprende al menos un transistor (BT) con una resistencia equivalente en estado cerrado entre terminales (r{sub,on}), y conectado con un circuito (BC) donde la resistencia entre terminales (r{sub,on}) es proporcional a una tensión de entrada V{sub,cal} del circuito BC.
Description
INTERRUPTOR CON RESISTENCIA MODIFICABLE
La presente invención describe un interruptor con resistencia modificable. En concreto un interruptor linealizado integrado en tecnología CMOS estándar con resistencia en estado cerrado que se puede modificar mediante una señal de calibración externa.
ESTADO DE LA TÉCNICA
Se conoce en el estado de la técnica el artículo de [Dessouky, M.; Kaiser, A.; "Input switch configuration suitable for rail-to-rail operation of switched op amp circuits" Electronics Letters, vol.35, no.1, pp.8-10, 7 Jan 1999] que se puede considerar como el antecedente más cercano de la presente invención. En este artículo se desarrolla una versión de la técnica “gate-source bootstrap”. No obstante, este documento no describe la posibilidad de ajustar las características eléctricas de un interruptor y, por tanto, no es posible su empleo en la calibración del ancho de banda de los circuitos de muestreo RC que se encuentran a la entrada de los convertidores analógico – digitales basados en entrelazamiento temporal (TI ADC en sus siglas en inglés). En la FIG. 1 se muestra el circuito propuesto en este documento.
Otro artículo importante del que se parte para el desarrollo de la presente invención es [Sai-Weng Sin et al. “Statistical Spectra of Distortion Analysis of Time-Interleaved Sampling Bandwidth Mismatch” IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS, VOL. 55, NO. 7, JULY 2008]. En este artículo se cuantifica la pérdida de linealidad en convertidores analógico-digitales basados en entrelazamiento temporal (timeinterleaved) debido a la disparidad del ancho de banda (bandwidth mismatch) de los interruptores de muestreo (sampling switches).
Del estado de la técnica se conoce también la patente estadounidense US7492207. En ella se emplea un circuito de “bootstrapping” y se implementan en él una serie de mejoras gracias a la introducción como señal a la puerta del transistor de una tensión predeterminada, seleccionada entre un número limitado de valores. Los problemas que soluciona dicha patente son la fiabilidad del circuito (esperanza de vida), la dependencia del “threshold voltage” con la señal de entrada y la dependencia de la tensión de “clock
feedthrough” con la señal de entrada.
EXPLICACIÓN DE LA INVENCIÓN
La presente invención describe un interruptor con resistencia modificable. En concreto se trata de un interruptor linealizado cuya resistencia a la corriente eléctrica en estado cerrado puede ser modificable a voluntad mediante una señal de calibración externa.
La aplicación más importante de la presente invención es la calibración del ancho de banda de cada uno de los circuitos de muestreo de RC que se encuentran a la entrada de los convertidores analógico-digital basados en entrelazamiento temporal (TI ADC). Esta invención permite solucionar el problema técnico de implementación práctica de los TI ADC, relacionado con las variaciones aleatorias durante el proceso de fabricación del ancho de banda de los circuitos de muestreo RC. Esto es una gran ventaja ya que la disparidad en el ancho de banda de los circuitos de muestreo RC puede limitar la linealidad con la que un TI ADC es capaz de digitalizar señales analógicas.
Más concretamente, el interruptor con resistencia modificable comprende al menos un transistor con una resistencia equivalente en estado cerrado entre terminales conectado con un circuito que tiene una tensión de entrada variable y que comprende una pluralidad de interruptores conectados con una tensión de interrupción que abre y cierra dichos interruptores; y donde los citados interruptores están conectados en un puente en H; y que además comprende una capacidad conectada en paralelo entre ambas ramas del puente y donde de su estructura se infiere que la resistencia equivalente en estado cerrado entre terminales es proporcional a la tensión de entrada variable del circuito.
En un segundo aspecto de la invención, el circuito de muestreo comprende el interruptor descrito.
A lo largo de la descripción y las reivindicaciones la palabra "comprende" y sus variantes no pretenden excluir otras características técnicas, aditivos, componentes o pasos. Para los expertos en la materia, otros objetos, ventajas y características de la invención se desprenderán en parte de la descripción y en parte de la práctica de la invención. Los siguientes ejemplos y dibujos se proporcionan a modo de ilustración, y no se pretende que restrinjan la presente invención. Además, la presente invención cubre todas las posibles combinaciones de realizaciones particulares y preferidas aquí indicadas.
BREVE DESCRIPCIÓN DE LAS FIGURAS
FIG. 1 muestra un esquema eléctrico simplificado del circuito propuesto en Dessouky, M.; Kaiser, A.; , "Input switch configuration suitable for rail-to-rail operation of switched op amp circuits," Electronics Letters , vol.35, no.1, pp.8-10, 7 Jan 1999.
FIG. 2 muestra un esquema eléctrico simplificado del circuito objeto de la invención, formado por un transistor BT (Bootstrapped Transistor) y un circuito BC (Bootstrapping Circuit).
FIG. 3 muestra una gráfica en la que se representa la evolución del valor de la resistencia entre los terminales T1 y T2 del transistor BT (ron), en el eje vertical en ohmios (Q), en función de Vcal representado en el eje horizontal en voltios (V).
FIG. 4 muestra un TI ADC (Time-Interleaved Analog-to-Digital Converter) formado por M vías o canales paralelos, donde cada vía está formada por un circuito de muestreo y amplificación (S/Hm) y un convertidor analógico-digital (ADCm).
FIG. 5 muestra un ejemplo de implementación de un circuito S/Hm como los mostrados en la figura 4.
FIG. 6 muestra un esquema de un circuito de muestreo RC en el que se ha incluido el interruptor BS (Bootstrapped Switch) objeto de la presente invención.
FIG. 7 muestra la variación de ƒc3-dBm nominal de un circuito de muestreo RC, representada en el eje vertical, en función del valor de Vcalm., representado en el eje horizontal. (La variación de ƒc3-dBm-nominal se ha calculado respecto al valor de ƒc3-dBm-nominal tomado para Vcalm = 1.2 V, que sirve como valor de referencia.)
FIG. 8 muestra el histograma de la distribución de los valores reales de ƒc3-dBm que cabe esperar tras ser modificados por imperfecciones durante el proceso de fabricación, cuando Vcalm se establece a 1.20 V.
EXPOSICIÓN DETALLADA DE MODOS DE REALIZACIÓN Y EJEMPLO
El interruptor de la presente invención tiene una resistencia en estado cerrado que es variable mediante una señal de calibración externa estando la tensión de puerta elegida entre muchos valores posibles. Este interruptor, entre otros, soluciona el problema de disparidad en el ancho de banda de circuitos de muestreo RC. La necesidad de evitar ese problema viene dada porque esto puede limitar la linealidad con la que un TI ADC (convertidor analógico-digital basado en entrelazamiento temporal) es capaz de digitalizar señales analógicas.
El interruptor de la presente invención se aprecia en la figura 2 donde se presenta un esquema eléctrico simplificado del circuito, formado por un transistor BT y un circuito BC. Este esquema se basa en el interruptor descrito en la publicación de Dessouky (figura 1) sobre el que se han realizado las modificaciones necesarias para resolver el problema de linealidad con la que un TI ADC es capaz de digitalizar señales analógicas.
Más concretamente, el circuito BC comprende una pluralidad de interruptores (S1, S2, S3, S4, S5) conectados con una tensión de interrupción que abre (/Ф) y cierra (Ф) dichos interruptores; una entrada en tensión (Vcal), donde dichos interruptores forman un puente en H con una capacidad Cb conectada en paralelo entre ambas ramas del puente; y donde un quinto interruptor S5 a masa está conectado en paralelo a la salida de un segundo interruptor S2 y a la puerta (G) del transistor BT, mientras que la primera rama del puente formada por el primer y tercer interruptor (S1,S3) está conectada en paralelo con la fuente
(S) del transistor BT.
Gracias al esquema mostrado en la figura 2 es posible variar el valor de la resistencia entre los terminales T1 y T2 (ron) mediante la variación de Vcal. Así pues, y con respecto al esquema de la figura 1, se ha sustituido la tensión fija Vdd que se aplicaba en los circuitos del estado de la técnica por una tensión variable Vcal que es ahora la tensión de entrada del circuito. Aplicar la tensión variable Vcal permite variar indirectamente el valor de ron.
Cuando se trabaja con valores de tensión en los interruptores (Ф) próximos al valor de Vdd (tensión fija de entrada), los interruptores internos S3, S4 y S5 se encuentran en estado abierto y los interruptores internos S1 y S2 se encuentran en estado cerrado. En esta situación la tensión entre los terminales del transistor BT (VGS) es igual a la tensión acumulada entre las placas de la capacidad Cb (Vcb). El transistor BT es el interruptor que controla la conmutación de los terminales T1 y T2 y en general para valores de tensión Ф próximos al valor de Vdd, BT se encuentra en estado cerrado, por lo que ron (resistencia vista desde los terminales T1 y T2) tiene un valor bajo y depende de la tensión Vcb.
Cuando se trabaja con valores de tensión Ф próximos a la tensión de masa, los interruptores internos S3, S4 y S5 están en estado cerrado y los interruptores internos S1 y S2 están en estado abierto. En esta situación, Vcb es igual a Vcal. El transistor BT está en estado abierto dado que VGS es igual o inferior a cero voltios por la conexión a masa del terminal G del transistor a través del interruptor S5 (figura 2).
Al cambiar de nuevo el valor de tensión Ф de nuevo a un valor próximo al valor de Vdd,VGS depende del valor de Vcb y este a su vez de Vcal en el estado anterior. Así pues, el punto de polarización y por tanto el valor de ron depende de Vcal que es el objetivo de la presente invención.
En la figura 3 se muestra en una gráfica la evolución del valor de ron, representado en el eje vertical en ohmios (Q), en función de Vcal, representado en el eje horizontal en voltios (V). Esta gráfica se obtiene utilizando un transistor BT de anchura de 40 µm y longitud de 0.06 µm, en una tecnología CMOS estándar con Vdd igual a 1.20 V y una longitud de canal mínima de 65 nm. De ésta gráfica se desprende que ron puede aumentar hasta un 28% en relación a su valor para Vcal igual a 1.2 V cuando Vcal cambia de 1.20 a 1.10 V.
En la figura 4 se aprecia un TI ADC formado por M vías o canales paralelos, nominalmente idénticos, en el que se representan explícitamente los bloques de los circuitos de muestreo y amplificación (S/Hm) que se colocan en la entrada de los circuitos de cuantificación de la señal analógica (ADCm).
En la figura 5 se observa un ejemplo de implementación de un circuito de muestreo y amplificación S/Hm como los mostrados en la figura 4. Este circuito se ha realizado mediante capacidades conmutadas y un amplificador operacional. Dentro del bloque S/Hm se aprecia un circuito de muestreo RC formado por dos interruptores (BS y NS), y por una capacidad de muestreo Csm.
En la figura 6 se ha representado el esquema de un circuito de muestreo RC en el que se ha incluido el interruptor mostrado en la figura 2 y objetode la presente invención que está formado por un transistor BT y un bloque BC como los que se muestran en la figura 2. Asimismo, este circuito de muestreo RC comprende una capacidad de muestreo Csm y un interruptor NS que a su vez comprende un Buffer y un transistor NT.
Para comprobar los problemas que presenta el empleo de los interruptores conocidos del estado de la técnica se realizaron simulaciones de Monte Carlo (método no determinístico o estadístico numérico, usado para aproximar expresiones matemáticas complejas y costosas de evaluar con exactitud) para obtener la distribución que cabe esperar tras el proceso de fabricación de los valores de la frecuencia de corte a 3dB del circuito de muestreo RC (ƒc3dBm), cuando Vcal se establece a 1.20 V para todas las M vías o canales paralelos (Vcalm=1.20V para 0≤m≤M-1). Las simulaciones se realizaron con una dimensión de W/LBT=40/0.06 para el transistor BT y W/LNT=128/0.06 para el transistor NT y un valor de Csm=2.5pF para la capacidad Csm. Estos valores se corresponden con los valores utilizados en la práctica en este tipo de circuitos RC con los que se puede obtener una relación señal a ruido-distorsión nominal (SNDRnom) de hasta 85 dB para señales de entrada sinusoidales con una frecuencia (ƒin) de hasta 290 MHz.
Del análisis de la distribución (ver figura 8) se obtiene que el valor medio de ƒc3-dBm es de
2.05 GHz., la desviación estándar relativa al valor medio (σr) es del 0.6% y la diferencia entre los valores y mínimos de ƒc3-dBm es de 70MHz. En base a los desarrollos descritos en el artículo de Sai-Weng Sin, con la variabilidad obtenida, la relación señal a ruido-distorsión promedia (SNDR) queda limitada a 64 dB para señales de entrada con ƒin= 290 MHz, debido a las pérdidas de linealidad por causa de la disparidad del ancho de banda entre vías o canales de un TI ADC. Se trata de la distribución que cabe esperar tras el proceso de fabricación de los valores de la frecuencia de corte a 3dB del circuito de muestreo RC (ƒc3dBm), cuando Vcalm se establece a 1.20 V. Ver adjunto.
Dichas pérdidas de linealidad se resuelven mediante el uso de M interruptores como el de la presente invención, de manera que sea posible ajustar los valores de Vcal hasta que los valores de ƒc3-dBm sean lo suficientemente similares entre sí según el SNDR requerido en cada aplicación.
No obstante, el interruptor descrito por sí solo no resuelve el problema. La solución consta de dos partes:
- (a)
- Ser capaz de ajustar /modificar las características de los interruptores, tal y como se ha descrito para el interruptor objeto de la invención; y
- (b)
- Ser capaz de detectar el error para guiar al sistema de ajuste.
5 Esta segunda parte esta fuera del alcance de la invención ya que existen técnicas en el estado de la técnica actual para la detección del error, que son compatibles y/o combinables con el objeto de la presente invención.
Es por ello que el ajuste de Vcalm en cada momento dependerá precisamente de estas
10 técnicas de detección del error y su variación vendrá determinada por dicha etapa. El objeto de la invención y el problema técnico que resuelve es el ajuste de las características eléctricas del interruptor para las aplicaciones indicadas.
En la figura 7 se muestra la variación de ƒc3-dBm nominal (representado en el eje vertical en 15 MHz) en función del valor de Vcalm (representado en el eje horizontal en V). (La variación de
ƒc3-dBm-nominal se ha calculado respecto al valor de ƒc3-dBm-nominal tomado para Vcalm = 1.2 V, que sirve como valor de referencia.) En la gráfica se aprecia que una variación de 30mV del valor de Vcalm a partir de 1.20 V es suficiente para obtener una variación de hasta 80 MHz del valor de ƒc3-dBm. En este caso, la variación de ƒc3-dBm obtenida es suficiente para
20 cubrir un rango de 70 MHz, como se había observado en las simulaciones de Monte Carlo, y por otra parte, la variación de 30mV del valor de Vcalm a partir de 1.20 V es despreciable desde el punto de vista de la linealidad de cada circuito de muestreo RC estudiado por separado.
Claims (4)
-
imagen1 imagen2 REIVINDICACIONES1.-Interruptor con resistencia modificable que comprende al menos un transistor (BT) con una resistencia equivalente en estado cerrado entre terminales (ron), conectado con un circuito (BC) que tiene una tensión de entrada variable (Vcal), y comprende una pluralidad de interruptores (S1, S2, S3, S4, S5) conectados con una tensión de interrupción (Ф) que abre y cierra dichos interruptores; y donde los citados interruptores están conectados en un puente en H, donde una primera rama está conformada por el tercer y primer interruptor (S3,S1) y una segunda rama formada por los interruptores cuarto y segundo (S4,S2); y que además comprende una capacidad (Cb) conectada en paralelo entre ambas ramas del puente; y donde un quinto interruptor (S5) a masa está conectado en paralelo a la salida del segundo interruptor (S2) y a la puerta (G) del transistor (BT), mientras que la primera rama del puente formada por el primer y tercer interruptor (S1,S3) está conectada en paralelo con la fuente (S) del transistor (BT); caracterizado por que la resistencia entre terminales (ron) es proporcional a la tensión de entrada variable (Vcal) del circuito (BC). - 2.-Interruptor de acuerdo con la reivindicación 1 donde con valores de tensión de interruptor (Ф) próximos a la tensión de masa, los interruptores internos tercero, cuarto y quinto (S3, S4 y S5) están en estado cerrado y los interruptores internos primero y segundo (S1 y S2) están en estado abierto; de tal forma que la tensión en la capacidad (Vcb) es igual a la tensión de calibración (Vcal) y donde el transistor (BT) está en estado abierto dado que su tensión (VGS) es igual o inferior a cero voltios por la conexión a masa de la puerta (G) del transistor (BT) a través del quinto interruptor (S5); y donde al cambiar de nuevo el valor de tensión de los interruptores (Ф) de nuevo a un valor próximo al valor de tensión fija de entrada (Vdd), la tensión del transistor (VGS) depende del valor de la tensión de la capacidad (Vcb) y este a su vez de la tensión de calibración (Vcal) en el estado anterior.
- 3.-Uso del interruptor de acuerdo con las reivindicaciones 1 y 2 en un circuito de muestreo RC.
- 4.-Uso del interruptor de acuerdo con las reivindicaciones 1 y 2 en un convertidor analógico–digital basado en entrelazamiento temporal.9
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES201330067A ES2478791B1 (es) | 2013-01-22 | 2013-01-22 | Interruptor con resistencia modificable |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES201330067A ES2478791B1 (es) | 2013-01-22 | 2013-01-22 | Interruptor con resistencia modificable |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES2478791A1 ES2478791A1 (es) | 2014-07-22 |
| ES2478791B1 true ES2478791B1 (es) | 2015-03-27 |
Family
ID=51205075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES201330067A Active ES2478791B1 (es) | 2013-01-22 | 2013-01-22 | Interruptor con resistencia modificable |
Country Status (1)
| Country | Link |
|---|---|
| ES (1) | ES2478791B1 (es) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12518842B2 (en) | 2022-09-02 | 2026-01-06 | Socionext Inc. | Sample and hold circuitry, analogue-to-digital converter circuitry including same, and sampling circuitry for sampling input voltage on sampling capacitor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2871630B1 (fr) * | 2004-06-11 | 2007-02-09 | Commissariat Energie Atomique | Procede de commande d'un interrupteur analogique |
| US7492207B2 (en) * | 2006-12-08 | 2009-02-17 | Infineon Technologies Ag | Transistor switch |
-
2013
- 2013-01-22 ES ES201330067A patent/ES2478791B1/es active Active
Also Published As
| Publication number | Publication date |
|---|---|
| ES2478791A1 (es) | 2014-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7656336B2 (en) | High-speed, single-slope analog-to-digital converter | |
| CN113660436B (zh) | 光检测装置和图像处理方法 | |
| JP6574609B2 (ja) | インターリーブ型アナログ・ディジタル変換器のためのサンプルホールド回路 | |
| JP6205261B2 (ja) | 半導体装置 | |
| TWI497917B (zh) | 比較器和放大器 | |
| US20140009248A1 (en) | Spac series programmable array of capacitors | |
| US20020154231A1 (en) | Image sensor using multiple array readout lines | |
| US20100207792A1 (en) | Signal sampling circuit | |
| KR20160103302A (ko) | 램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치 | |
| KR20200128724A (ko) | 시간 인터리빙된 아날로그-디지털 변환기에서의 초핑 스위치 시간-스큐 교정 | |
| US20150264284A1 (en) | Ramp signal generator and cmos image sensor having the same | |
| ES2478791B1 (es) | Interruptor con resistencia modificable | |
| EP3576301B1 (en) | Buffer amplifier circuit | |
| US20180183454A1 (en) | Programmable trim filter for successive approximation register analog to digital converter comparator | |
| US20080266155A1 (en) | Column Parallel Readout with a Differential Sloped A/D Converter | |
| KR20140145809A (ko) | 멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치 | |
| KR20160109001A (ko) | 멀티 차동입력단과 차동 샘플링을 이용한 비교기 및 그를 이용한 아날로그-디지털 변환 장치 | |
| US11165981B2 (en) | System and method for correlated double sampling | |
| US20130038481A1 (en) | Analog to Digital Converter with Adjustable Conversion Window | |
| CN103346758B (zh) | 前端读出电路中的自触发峰值保持电路 | |
| US20210217745A1 (en) | Array Apparatus and Associated Methods | |
| US8976273B2 (en) | Multiplexed read-out architecture for CMOS image sensors | |
| US9503114B1 (en) | Time interleaving structure for a multi-lane analog-to-digital converter (ADC) | |
| KR101422539B1 (ko) | 디지털 프로그래머블 스위치플렉서 | |
| US20240079071A1 (en) | Sampling circuitry |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG2A | Definitive protection |
Ref document number: 2478791 Country of ref document: ES Kind code of ref document: B1 Effective date: 20150327 |