ES2441952T3 - Circuito y procedimiento de selección de señal analógica - Google Patents
Circuito y procedimiento de selección de señal analógica Download PDFInfo
- Publication number
- ES2441952T3 ES2441952T3 ES11152863T ES11152863T ES2441952T3 ES 2441952 T3 ES2441952 T3 ES 2441952T3 ES 11152863 T ES11152863 T ES 11152863T ES 11152863 T ES11152863 T ES 11152863T ES 2441952 T3 ES2441952 T3 ES 2441952T3
- Authority
- ES
- Spain
- Prior art keywords
- input signal
- analog input
- signal
- transistors
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Sistema para selección de señal de entrada analógica para sistemas que tienen más de una señal de entrada analógica, para seleccionar la señal de entrada analógica requerida caracterizado porque comprende; - un puerto de GPIO que tiene capacidad de salida de la señal PWM (32), - un filtro paso bajo (R26, C22) que está conectado a dicho puerto de GPIO para obtener diferentes niveles analógicos para diferentes ciclos de trabajo de la señal PWM, - transistores (Q1, Q2, Q3, Q7, Q8, Q9, Q10) para seleccionar la señal de entrada analógica requerida, - resistencias (R8, R9, R10, R11, R15, R16, R17, R21, R23, R25) que están conectadas a la base de los transistores para ser utilizados como divisores de tensión para activar o desactivar los transistores de selección, - diodos (D6, D7, D8, D9) para enviar la señal de entrada analógica seleccionada a una salida del sistema de selección de señal de entrada analógica.
Description
Circuito y procedimiento de selección de señal analógica.
Campo de la invención
[0001] La presente invención se refiere a un procedimiento y un circuito que resuelve el problema de asignación de puerto para la selección señales analógicas, que se requiere en receptores de TV, AV etc., mediante la expansión de puertos.
Técnica anterior
[0002] Durante los procesos internos, los aparatos de televisión utilizan un gran número de señales de entrada analógicas. Sin embargo, la mayoría de los ICs (circuitos integrados), tales como el convertidor A/D (CAD), el decodificador de vídeo, el decodificador de audio de un aparato de TV, no pueden manejar todos las citadas entradas analógicas ya que dichos ICs no tienen suficientes entradas de señal analógica. Para superar el problema explicado, se utiliza conmutador analógico controlado por puerto. Mediante la utilización de dicho conmutador analógico, las señales analógicas 2n son conmutadas a n puertos utilizados. Por ejemplo, para conmutar 4 señales analógicas, se deben utilizar 2 puertos de entrada/salida de propósito general (GPIO); para conmutar 8 señales analógicas, deben utilizarse 3 puertos de GPIO. Por tanto, son requeridos más puertos de GPIO para procesar más señales analógicas, y esto produce un problema de asignación de puerto.
[0003] Como se muestra en el caso del ejemplo ilustrado en la figura 1 con respecto a la técnica anterior, entradas analógicas 1 a 2n y señales de control, que conmutan las señales analógicas, son enviadas a través de los puertos de GPIO 1 a n. Dichas señales analógicas y de control son procesadas por un multiplexor (11), obteniéndose la salida analógica requerida (12). Como se representa en la figura 2, 8 señales de entrada analógicas (XO-X7) se conmutan por un decodificador binario (21), utilizando dichas señales de control (A, B, C). En la figura 2, A, B, C representan dichas señales de control enviadas a través de 3 puertos de GPIO para conmutar dichas 8 señales analógicas de entrada (XO-X7) y representando X (23) la salida requerida. Ya que dichos puertos de GPIO emiten señales digitales, tabla de verdad, que se muestra en la figura 2, que explica el proceso de conmutación para 8 estados de acuerdo a condiciones alto y bajo de 3 señales de control (A, B, C). Para cada estado, una señal de entrada es conectada a la salida.
[0004] En el documento de patente EP 1970817 (A2), se describe un procedimiento y circuito para expansión de puertos. Según la solicitud mencionada, una pluralidad de puertos, es controlada mediante un microprocesador con el fin de activar o desactivar diversos dispositivos. En el documento EP 1970817 (A2), el estado de más de un puerto de GPIO se controla mediante un controlador de puerto y dicho controlador de puerto está controlado por un solo puerto de dicho microprocesador. Para controlar dichos puertos de GPIO, se utiliza una fuente de modulación de anchura de impulso (PWM) incluida en un microprocesador. Al utilizar el procedimiento explicado, son controlados secuencialmente puertos en espera conectado/desconectado, panel de potencia conectado/desconectado, retroiluminación conectada/desconectada.
[0005] De acuerdo con el sistema mencionado en la solicitud de patente con número de publicación US 2006 / 047866 A1, se proporciona un sistema de ordenador en el que una unidad de procesamiento central (UCP), una memoria y un elemento periférico están conectados a un bus de sistema común y que incluye un circuito de control de acceso a memoria directo (DMAC) para controlar la transferencia de datos entre la memoria y el elemento periférico o entre una primera y una segunda zonas dentro de la memoria, utilizando el bus del sistema sin la participación de la UCP de acuerdo con una instrucción de dicha UCP. El sistema informático también incluye una unidad de generación de impulsos variables, conectada al bus del sistema, para generar una señal de impulsos que tiene un período y una anchura de impulso que se especifica por la UCP. En dicho sistema informático, el DMAC está dispuesto para controlar la transferencia de datos entre las primera y segunda zonas interiores de la memoria de acuerdo con la señal de impulso generada por la unidad de generación de impulso variable. Sin embargo, en el documento US 2006 / 047866, la señal PWM no controla la tasa de transferencia del controlador de DMA mediante la alteración de un nivel de corriente, en contraposición la temporización de la señal de PWM controla directamente el comportamiento del controlador de DMA.
[0006] En otro documento de patente, KR 20040093890 (A), se proporciona un dispositivo para expansión de puertos para comunicar con un dispositivo externo deseado, con una simple operación de selección en un sistema de procesamiento de señal, ofreciendo un dispositivo de expansión de puerto equipado con puertos de expansión. Dicho dispositivo comprende un convertidor de nivel TTL (lógica transistor-transistor)/señal de puerto serie, un controlador y un multiplexor. Dicho convertidor de nivel TTL (lógica transistor-transistor)/señal de puerto serie, está conectado a un puerto serie, y mutuamente convierte una señal de puerto serie y una señal TTL. Por otra parte, dicho controlador genera una señal para seleccionar el dispositivo externo deseado, mediante una señal de control del sistema de procesamiento de señal. Además, dicho multiplexor realiza una operación de conmutación necesaria mediante la señal generada desde el controlador. Dicho convertidor de nivel TTL/señal puerto serie, es operado mediante la operación de conmutación del multiplexor y convierte mutuamente la señal TTL y la señal de puerto serie. El puerto serie expandido está conectado al convertidor de nivel de señal TTL – puerto serie y al dispositivo externo.
Breve descripción de la invención
[0007] La presente invención es un procedimiento como se define en la reivindicación 4 y un sistema de circuitos de acuerdo con la reivindicación 1, que resuelve el problema de asignación de puerto para la selección de la señal analógica, que se requiere en receptores de TV, AV etc., mediante la expansión de puertos. Para resolver el problema de asignación de puertos, se utiliza un puerto de GPIO que tiene capacidad de salida de señal PWM. Por tanto, de acuerdo a las características PWM, ciclo de trabajo de la señal PWM se ajusta y se obtienen diferentes niveles de tensión. Además, se concibe un circuito para selección de señal de entrada analógica. Mediante la utilización de dichos diferentes niveles de tensión como entrada de control del circuito de selección de señal de entrada analógica, se selecciona la señal de entrada analógica requerida y se envía a la salida de dicho circuito de selección de señal de entrada analógica.
Objeto de la invención
[0008] El objeto de la presente invención es resolver el problema de asignación de puertos para selección de señales analógicas.
[0009] Otro objeto de la presente invención es resolver el problema de asignación de puertos mediante utilización de un puerto de GPIO que tiene capacidad de salida de señales PWM.
[0010] Otro objeto de la presente invención es seleccionar la señal de entrada analógica requerida mediante el ajuste del ciclo de trabajo de la señal PWM.
[0011] Otro objeto de la presente invención es seleccionar de forma independiente la señal de entrada analógica requerida.
Breve descripción de los dibujos
[0012]
Figura 1: muestra un diagrama de bloques de aplicación de la técnica anterior.
Figura 2: muestra un diagrama de circuito de aplicación de la técnica anterior.
Figura 3: muestra la señal PWM
Figura 4: muestra un diagrama de bloques de la presente invención.
Figura 5: muestra un diagrama de circuito de la presente invención.
Figura 6: muestra todas las señales de entrada y una señal de salida para una tensión de referencia.
Figura 7: muestra el comportamiento del circuito para una señal de control de 0,5 V.
Figura 8: muestra el comportamiento del circuito para una señal de control de 1,5 V.
Figura 9: muestra el comportamiento del circuito para una señal de control de 2,5 V.
Figura 10: muestra el comportamiento del circuito para una señal de control de 3,5 V.
[0013] Las partes que se muestran en las figuras están numeradas individualmente y los términos correspondientes
a estos números son como sigue:
Señal PWM (1)
Tiempo tensión alta (Vcc) (2)
Multiplexor (11)
Salida analógica de la técnica anterior (12)
Entradas de control de la técnica anterior (A, B, C)
Entradas analógicas de la técnica anterior (XO - X7)
Codificador binario para 1-de-8 con inhibición (21)
Convertidor de nivel (22)
Salida analógica de la técnica anterior (23)
Circuito de selección de señal analógica (31)
Puerto de GPIO con capacidad de salida de señal PWM (32)
Salida analógica (33)
Señales de entrada analógicas (V1-V4)
Señal de salida analógica en la carga (V5)
Señal de entrada control (V6)
Descripción detallada de la invención
[0014] La modulación de anchura de impulsos (PWM) es una técnica en la que la señal analógica ofrecida se obtiene en la salida mediante el control de la anchura de los impulsos generados. La forma de onda PWM es una onda de impulsos rectangular (1) como se muestra en la figura 3. En la figura 3, la señal PWM (1) tiene un valor alto Vcc, y un valor bajo Vss. En general, en las aplicaciones, el valor Vss es de 0V. En la descripción de PWM, se dice que la anchura de impulso generado se controla, lo que significa que se controla el ciclo trabajo de la señal PWM (1). El ciclo de trabajo puede ser descrito como relación entre el tiempo de tensión alta (Vcc) (2) de dicha señal PWM
(1) en un periodo a otro de dicha señal PWM (1).
[0015] Valor de tensión de dicha señal PWM (1) leído en un voltímetro será el valor promedio de dicha señal PWM (1). Dado que el valor bajo (Vss) de dicha señal PWM (1) es de 0 V, el valor medio puede calcularse mediante multiplicación del valor alto (Vcc) de dicha señal PWM (1) por el ciclo de trabajo de dicha señal PWM (1). Por tanto, mediante la configuración de ciclo de trabajo, el valor de tensión de dicha señal PWM (1) se puede adaptar. Por ejemplo, como se muestra en la figura 3, el tiempo de tensión alta (Vcc) (2) de dicha señal PWM (1) en un período es [(t1+t)-t1] y el período de dicha señal PWM (1) es [(t1+ 2 t)-t1]. Por consiguiente, el ciclo de trabajo se calcula como [(t1+t)-t1] / [(t1+2t)-t1] = 1/2 es decir el 50%. Además, el valor promedio de dicha señal PWM (1) se calcula como (Vccx50%). Como el valor de Vcc puede ser tomado como 5V, valor promedio de dicha señal PWM (1) será 5x50% = 2, 5V.
[0016] Por consiguiente, en la presente invención, utilizando la propiedad de la señal PWM (1) descrita, puede describirse un procedimiento para selección de la señal analógica que resuelve el problema de asignación de puerto. Como se describe en la técnica anterior, para 2n entradas, se requieren n puertos de GPIO. Sin embargo, mediante la utilización de puertos de GPIO con capacidad de salida de señal PWM, un solo puerto puede conmutar 2n señales de entrada analógicas.
[0017] En la figura 4, se da un diagrama de bloques de la presente invención. Entradas analógicas 1 a 2n representan las entradas analógicas que serán seleccionadas por un circuito de selección de entrada analógica (31). Como se muestra en la figura 4, un puerto de GPIO (32) es utilizado para controlar la selección de la señal analógica. De acuerdo con la característica PWM explicada, dicho puerto de GPIO (32) debe tener capacidad de salida de señal PWM. Debido al ciclo de trabajo ajustable de la señal PWM, el sistema puede obtener diferentes valores de tensión de corriente continua. Mediante la aplicación de dichas diferentes tensiones de CC al circuito analógico de selección de señales (31), la señal de entrada analógica requerida puede ser obtenida en salida analógica (33) del circuito de selección de señal analógica (31).
[0018] La figura 5 es un diagrama de un ejemplo de circuito de selección de señal analógica de la presente invención. De acuerdo con esta figura 5, en referencia a la figura 4, n se quiere que sea "2" y representando audio1, audio2, audio3 y audio4 4 entradas analógicas del sistema. Dichas entradas analógicas tienen respectivamente frecuencias de1 KHz, 2 KHz, 3 KHz y 4 KHz. En la figura 5, la fuente de tensión de PWM representa el puerto de GPIO que tiene capacidad de salida de señal PWM descrita en la figura 4. Además, la resistencia R18 y el condensador C22 se utilizan como filtro paso bajo para obtener diferentes niveles analógicos para diferentes ciclos de trabajo de la señal de entrada PWM. Los diodos D6, D7, D8 y D9 se utilizan para enviar la señal seleccionada a la carga. Las resistencias R1, R2, R3 y R4 indican la impedancia de la fuente. Los transistores Q1, Q2, Q3, Q7, Q8, Q9, Q10, se utilizan para seleccionar la señal de entrada analógica requerida a enviar a la carga. Si el transistor está en modo de conducción, la señal de entrada analógica conectada a tal transistor será enviada a tierra, de lo contrario se enviará a la carga. Las resistencias R8, R9, R10, R11, R15, R16, R17, R21, R23, R25 que están conectadas a la base de los transistores se utilizan como divisores de tensión para activar o desactivar los transistores de selección. Una resistencia 10k en la salida del circuito representa la carga. Además, las sondas de tensión, representadas como V1 a V6, que se utilizan para analizar dichas señales de entrada (audio1 a audio4), la señal de salida y la señal de entrada de control, enviada por la fuente de tensión PWM. Mediante la utilización del circuito descrito, se puede hacer, de manera independiente, la selección de señales de entrada analógica, donde las entradas no están necesariamente activadas mediante una secuencia de activación. En otras palabras, la señal de entrada analógica requerida por el sistema se puede seleccionar de forma independiente.
[0019] La figura 6 representa todas las señales de entrada que están indicadas con V1 a V4 y V6 en la figura 5, y la señal de salida (V5) para una señal de referencia.
[0020] En la figura 7, se muestran la señal de entrada analógica seleccionada audio1 (V1), la señal de salida (V5) en la carga y la señal de entrada de control (V6), que son conformes al circuito ejemplar que se explicó anteriormente y dado en la figura 5. Para seleccionar la entrada audio1, la caída de tensión a través del condensador C22 debe ser de alrededor de 0,5 V. Así, las tensiones en la base de los transistores Q, Q8, Q9 y Q10 son inferiores a 0,6V y dichos transistores están en modo de corte. Además, las tensiones en la base de los transistores Q1, Q2 y Q3 son mayores que 0,6V. Por consiguiente, Q1, Q2 y Q3 están en modo de conducción. Puesto que Q1, Q2 y Q3 están en modo de conducción, las señales de entrada analógicas audio2, audio3 y audio4 que están conectadas a dichos transistores se envían a tierra. Así, puesto que Q7 se encuentra en modo de corte, la señal de entrada analógica audio1 se envía a la salida del circuito de selección de señal analógica.
[0021] En la figura 8, se muestran, la señal de entrada analógica seleccionada audio2 (V2), la señal de salida (V5) en la carga y la señal de entrada de control (V6), que son conformes al circuito ejemplar que se explicó anteriormente y dado en la figura 5. Para seleccionar la entrada audio2, la caída de tensión a través del condensador C22 debe ser de alrededor de 1,5V. Así, las tensiones en la base de los transistores Q8, Q9 y Q10 son inferiores a 0,6V y dichos transistores se encuentran en modo de corte. Además, las tensiones en la base de los transistores Q7, Q2 y Q3 son mayores que 0,6V. Por consiguiente, Q7, Q2 y Q3 están en modo de conducción. Puesto que Q7, Q2 y Q3 se encuentran en modo de conducción, las señales de entrada analógicas audio1, audio3 y audio4 que están conectados a dichos transistores se envían a tierra. Cuando la caída de tensión a través del condensador C22 es de 1, 5V, Q4 se encuentra en modo de saturación y la tensión en la de base de Q1 es 0,2V. Por tanto, Q1 se encuentra en modo de corte. Por consiguiente, ya que Q1 y Q8 están en modo de corte, la señal de entrada analógica audio2 es enviada a la salida del circuito de selección de señal analógica.
[0022] En la figura 9, se muestran, la señal de entrada analógica seleccionada audio3 (V3), la señal de salida (V5) en la carga y la señal de entrada de control (V6), que son conformes al circuito ejemplar que se explicó anteriormente y dado en la figura 5. Para seleccionar la entrada audio 3, la caída de tensión a través del condensador C22 debe ser de alrededor de 2, 5 V. Así, las tensiones en la base de los transistores Q9 y Q10 son inferiores a 0,6V y dichos transistores se encuentran en modo de corte. Además, las tensiones en la base de los transistores Q7, Q8 y Q3 son mayores de 0,6V. Por consiguiente, Q7, Q8 y Q3 se encuentran en modo de conducción. Puesto que Q7, Q8 y Q3 están en modo de conducción, las señales de entrada analógicas audio1, audio2 y audio4 que se conectan a dichos transistores se envían a tierra. Cuando la caída de tensión a través del condensador C22 es 2,5V, Q5 está en modo de saturación y la tensión de la base de Q2 es 0, 2V. Por tanto, Q2 se encuentra está en modo de corte. Así, puesto que Q2 y Q9 están en modo de corte, se envía señal de entrada analógica audio3 a la salida del circuito de selección de señal analógica.
[0023] En la figura 10, se muestran la señal de entrada analógica audio4 (V4) seleccionada, la señal de salida (V6) en la carga y la señal de entrada de control (V5), que son conformes con el circuito ejemplar que se explicó anteriormente y dado en la figura 5. Para seleccionar la entrada audio4, la caída de tensión a través del condensador C22 debe ser de alrededor de 3,5V. Por consiguiente, la tensión en la base del transistor Q10 es inferior a 0,6V y dicho transistor se encuentra en modo de corte. Además, las tensiones en la base de los transistores Q7, Q8 y Q9 son mayores de 0,6V. Por tanto, Q7, Q8 y Q9 se encuentran en modo de conducción. Ya que Q7, Q8 y Q9 se encuentran en modo de conducción, las señales de entrada analógicas audio1, audio2 y audio3, conectadas a dichos transistores se envían a tierra. En la medida que la caída de tensión a través del condensador C22 es 3,5V, Q6 se encuentra en modo de saturación y la tensión en la base de Q3 es 0, 2V. Por consiguiente, Q3 está en modo de corte. Así, puesto que Q3 y Q10 se encuentran en modo de corte, se envía señal de entrada analógica audio4 a la salida del circuito de selección de señal analógica.
[0024] La realización explicada anteriormente es para una condición con 4 entradas de señal analógica. Mediante la adición de nuevos divisores de tensión y transistores al circuito de selección de señal analógica del ejemplo, pueden aumentarse el número de entradas de señal analógica.
Claims (7)
- REIVINDICACIONES1. Sistema para selección de señal de entrada analógica para sistemas que tienen más de una señal de entrada analógica, para seleccionar la señal de entrada analógica requerida caracterizado porque comprende;
- -
- un puerto de GPIO que tiene capacidad de salida de la señal PWM (32),
- -
- un filtro paso bajo (R26, C22) que está conectado a dicho puerto de GPIO para obtener diferentes niveles analógicos para diferentes ciclos de trabajo de la señal PWM,
- -
- transistores (Q1, Q2, Q3, Q7, Q8, Q9, Q10) para seleccionar la señal de entrada analógica requerida,
- -
- resistencias (R8, R9, R10, R11, R15, R16, R17, R21, R23, R25) que están conectadas a la base de los transistores para ser utilizados como divisores de tensión para activar o desactivar los transistores de selección,
- -
- diodos (D6, D7, D8, D9) para enviar la señal de entrada analógica seleccionada a una salida del sistema de selección de señal de entrada analógica.
-
- 2.
- Sistema según la reivindicación 1 caracterizado porque comprende además una fuente de PWM que está conectada a dicho un puerto de GPIO de dicho sistema para selección de señal de entrada analógica, para salida de una señal PWM (1).
-
- 3.
- Sistema de acuerdo con la reivindicación 2 caracterizado porque dicha señal PWM (1) es utilizada como una entrada de control por dicho sistema para selección de señal de entrada analógica.
-
- 4.
- Procedimiento para selección de señal de entrada analógica para sistemas que tienen más de una señal de entrada analógica, para seleccionar la señal de entrada analógica requerida, caracterizado porque dicho procedimiento comprende las siguientes etapas de:
- -
- conectar una fuente de PWM a un puerto de GPIO del sistema para selección de señal de entrada analógica de la reivindicación 1;
- -
- enviar al sistema una señal PWM (1) de entrada que es generada por dicha fuente de PWM,
- -
- ajustar un ciclo de trabajo de dicha señal PWM para conmutar transistores,
- -
- activar o desactivar transistores de selección por medio de resistencias que están conectadas como divisores de tensión a la base de dichos transistores,
- -
- enviar la señal de entrada analógica requerida seleccionada a una salida del sistema para selección de señal de entrada analógica.
-
- 5.
- Procedimiento según la reivindicación 4 caracterizado porque dichos transistores se conmutan mediante una entrada de control que se obtiene mediante la fuente PWM conectada.
-
- 6.
- Procedimiento según la reivindicación 4 caracterizado porque los diferentes valores de tensión continua se obtienen mediante el ajuste de dicho ciclo de trabajo de dicha señal PWM (1).
-
- 7.
- Procedimiento según la reivindicación 4 caracterizado porque dichos valores de tensión continua se dividen por dichas resistencias para activar o desactivar dichos transistores de selección.
REFERENCIAS CITADAS EN LA DESCRIPCIÓNLa lista de referencias citada por el solicitante lo es solamente para utilidad del lector, no formando parte de los documentos de patente europeos. Aún cuando las referencias han sido cuidadosamente recopiladas, no pueden excluirse errores u omisiones y la OEP rechaza toda responsabilidad a este respecto.Documentos de patente citados en la descripción- •
- EP 1970817 A [0004] • US 2006047866 A [0005]
- •
- US 2006047866 A1 [0005] • KR 20040093890 A [0006]
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TR201000986 | 2010-02-09 | ||
TR2010/00986A TR201000986A2 (tr) | 2010-02-09 | 2010-02-09 | Analog sinyal seçim yöntemi ve devresi. |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2441952T3 true ES2441952T3 (es) | 2014-02-07 |
Family
ID=43929036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES11152863T Active ES2441952T3 (es) | 2010-02-09 | 2011-02-01 | Circuito y procedimiento de selección de señal analógica |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP2354957B1 (es) |
ES (1) | ES2441952T3 (es) |
TR (1) | TR201000986A2 (es) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103199826A (zh) * | 2013-02-28 | 2013-07-10 | 深圳市大族激光科技股份有限公司 | 模拟信号通道切换电路及方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3969828B2 (ja) * | 1998-03-13 | 2007-09-05 | 三洋電機株式会社 | テレビジョン信号受信装置のrfコンバータ出力チャンネル自動設定装置、ビデオチューナ装置及びvtr |
KR20040093890A (ko) | 2003-04-30 | 2004-11-09 | 이태희 | 포트 확장 장치 |
JP2006059303A (ja) | 2004-08-24 | 2006-03-02 | Oki Electric Ind Co Ltd | コンピュータシステム |
TR200701649A2 (tr) | 2007-03-16 | 2008-10-21 | Vestel Elektron�K Sanay� Ve T�Caret A.�. | Port (bağlantı noktası) çoğaltmak için yöntem ve devre |
-
2010
- 2010-02-09 TR TR2010/00986A patent/TR201000986A2/xx unknown
-
2011
- 2011-02-01 EP EP20110152863 patent/EP2354957B1/en active Active
- 2011-02-01 ES ES11152863T patent/ES2441952T3/es active Active
Also Published As
Publication number | Publication date |
---|---|
EP2354957A1 (en) | 2011-08-10 |
TR201000986A2 (tr) | 2011-08-22 |
EP2354957B1 (en) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176717B2 (en) | Programmable logic and routing blocks with dedicated lines | |
WO2003083677A2 (en) | Single wire serial interface | |
JPH04321315A (ja) | パワーオンリセット装置 | |
US4158786A (en) | Display device driving voltage providing circuit | |
TW200813949A (en) | Apparatus for driving a display | |
EP3266105A2 (en) | Three input comparator | |
ES2441952T3 (es) | Circuito y procedimiento de selección de señal analógica | |
US9525420B2 (en) | Programmable mixed-signal input/output (IO) | |
US20150280701A1 (en) | System and method for breakdown protection for switching output driver | |
US9429629B1 (en) | Electronic loads | |
US20040120170A1 (en) | Inverter | |
JP6985491B2 (ja) | レベル変換器ならびに車両制御装置におけるレベル値を変換する方法 | |
ATE438956T1 (de) | Ausgangstreiber mit gesteuerter anstiegszeit | |
RU168344U1 (ru) | Устройство управления трехфазным автономным инвертором напряжения | |
JPH08262402A (ja) | 液晶表示駆動装置 | |
US10152439B2 (en) | Semiconductor device | |
KR100811195B1 (ko) | 펌핑회로 | |
JPH07226660A (ja) | 集積回路 | |
EP1970817B1 (en) | Method and circuit for expanding ports | |
JPS59116694A (ja) | 表示素子駆動回路 | |
CN109983702B (zh) | 使得能够连接多个电路并通过单个输入端口采集其状态值的用于处理单元的接口设备 | |
JP2005025179A (ja) | 駆動回路 | |
US9231502B2 (en) | Motor control system and fan apply thereto | |
Sticea et al. | Laboratory board for studying the half-bridge power electronic converters | |
US20170218967A1 (en) | Plural-fans driving apparatus |