ES2382889T3 - Componente semiconductor y su uso - Google Patents

Componente semiconductor y su uso Download PDF

Info

Publication number
ES2382889T3
ES2382889T3 ES07017128T ES07017128T ES2382889T3 ES 2382889 T3 ES2382889 T3 ES 2382889T3 ES 07017128 T ES07017128 T ES 07017128T ES 07017128 T ES07017128 T ES 07017128T ES 2382889 T3 ES2382889 T3 ES 2382889T3
Authority
ES
Spain
Prior art keywords
layer
semiconductor component
component according
blocking layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES07017128T
Other languages
English (en)
Inventor
Frank Dimroth
Jan Schöne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Application granted granted Critical
Publication of ES2382889T3 publication Critical patent/ES2382889T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Componente semiconductor (8) compuesto por - un sustrato (1) seleccionado de Si, Ge, GaAs, InP, GaSb, - al menos una estructura de capas (3) de un semiconductor III-V y/o SixGe1-x, que forma una unión pn o np, así como- al menos una capa de tampón (2) de un semiconductor III-V para la unión de la al menos una estructura de capas (3) con el sustrato (1, 7),- adicionalmente al menos una capa de bloqueo (4) de semiconductores compuestos III-V con una dureza cristalina superior a la de la al menos una estructura de capas (3), que impide o reduce la formación y/o la continuación de defectos de cristal, caracterizado porque los semiconductores compuestos III-V de la capa de bloqueo (4) presentan una concentración de nitrógeno del 0, 5% al 5%, o porque los semiconductores III-V de la al menos una capa de bloqueo (4) contienen C, Si y/o B.

Description

Componente semiconductor y su uso.
La presente invención se refiere a un componente semiconductor compuesto por un sustrato, una estructura de capas de un semiconductor III-V y una capa de tampón para unir la estructura de capas con el sustrato, insertándose en la estructura de componente una “capa de bloqueo” adicional que impide de forma dirigida la formación o la continuación de defectos de cristal en capas siguientes. La invención se refiere además al uso de los componentes semiconductores como célula solar o como diodo de luminiscencia.
Se conoce en el estado de la técnica la construcción de componentes semiconductores compuestos por estructuras de capas semiconductoras III-V seleccionadas específicamente así como un sustrato y una capa de tampón que une el sustrato y la estructura de capas. Los semiconductores compuestos III-V de la estructura de capas de tres o más elementos permiten a este respecto mediante la variación de la composición la adaptación de forma dirigida de la separación energética y/o de la constante de red, la denominada “ingeniería de la banda prohibida” (véase para ello la figura 1).
Por consiguiente, los semiconductores de unión desempeñan un importante papel en la fabricación de componentes ópticos, tales como células solares III-V altamente eficaces o diodos de láser. Según esto se adapta la separación energética de los semiconductores compuestos, tales como por ejemplo GaInAs o GaInP, de manera que puede absorberse luz solar dentro de la célula solar de la manera más eficaz posible o puede emitirse luz láser a una longitud de onda determinada. Los semiconductores compuestos ternarios tienen únicamente un grado de libertad, es decir la separación energética y la constante de red no pueden variarse independientemente entre sí. La mayor parte de los semiconductores compuestos ternarios con una separación energética óptima pueden separarse por tanto sólo de manera mal adaptada a la red en sustratos singulares o binarios, tales como Ge o GaAs. En caso del crecimiento de capa mal adaptado a la red se generan tensiones de red que se relajan por encima de un espesor de capa crítico mediante la incorporación de dislocaciones mal adaptadas a la red. Según esto se generan adicionalmente dislocaciones de hilos que pueden extenderse hasta en las capas activas donde reducen las propiedades electrónicas de los componentes.
En el estado de la técnica se describen distintas posibilidades para reducir la densidad de dislocaciones en las capas activas. Además de la variante más usual, adaptar la constante de red de sustrato gradualmente o linealmente dentro de una estructura de tampón a la constante de red de la capa epitaxial, existen otros procedimientos relevantes. Por ejemplo se obtuvieron, mediante el uso de superredes tensadas, densidades de dislocaciones en GaAs sobre Si de ~106 (M.Yamaguchi, T. Nishioka, M. Sugo, Appl. Phys. Lett. 54(1), 1989, 24-26). Según esto se pliegan dislocaciones mediante el crecimiento alterno de capas delgadas (algunos nm) tensadas y de ese modo se alejan de las capas activas. Otro procedimiento para reducir dislocaciones es el uso dirigido de distintos procedimientos de regeneración.
Además se conoce por A. W. Bett et al. en MRS Symp. Proc. vol. 836 (Materials for Photovoltaics), 2005, 223-234, usar estructuras de tampón con contenido en In elevado, gradual para poder separar capas de células solares de GaInP/GaInAs mal adaptadas a la red sin defectos sobre un sustrato de Ge activado. La figura 2a muestra para ello un diagrama esquemático de una célula solar triple de GaInP/GaInAs/Ge mal adaptada a la red. La imagen de campo claro por TEM en la figura 2b muestra una red de dislocaciones en la estructura de tampón. Las dislocaciones mal adaptadas en las superficies límite proporcionan una reducción de las tensiones de capa debido a distintas constantes de red de los materiales. Las densidades de dislocaciones en capas de semiconductores III-V sobre una estructura de tampón de este tipo se encuentran en el intervalo de 106 cm-2 en caso de una mala adaptación de las constantes de red del 1,1%. Estas densidades de dislocaciones repercuten ya negativamente en el grado de acción alcanzable de las células solares.
De manera similar que en caso de una mala adaptación de las constantes de red en las capas de semiconductores, distintos coeficientes de dilatación térmica de los materiales conducen a tensiones en caso de enfriamiento de la estructura tras el proceso de crecimiento. También según esto puede llegarse a la formación de dislocaciones y grietas en las capas de semiconductores. Particularmente, esto se encuentra actualmente en caso de capas de semiconductores III-V sobre sustratos de silicio, donde las diferencias en los coeficientes de dilatación térmica son especialmente grandes.
Por consiguiente, la mayor parte de los componentes optoelectrónicos de semiconductores compuestos III-V, tales como células fotovoltaicas o diodos de luminiscencia, se hacen crecer actualmente de manera adaptada a la red en un material de sustrato. Sin embargo, con frecuencia las combinaciones de material con otra constante de red ofrecen la posibilidad de optimizar adicionalmente tales componentes. En caso de estructuras mal adaptadas a la red se generan dislocaciones a partir de un espesor de capa crítico, que actúan como centros de recombinación para soportes de carga minoritarios en las capas activas del componente. Debido a ello se limita la calidad de los componentes. En caso de células solares son necesarias densidades de dislocaciones en el intervalo de 105 cm-2, para obtener una eficiencia muy buena y densidad de potencia. En caso de altas mal adaptaciones a la red superiores al 1% no se alcanzan, sin embargo, tales densidades de dislocación bajas hasta el momento.
Por tanto, el objetivo de la presente invención es indicar un componente semiconductor que presente una estructura de capas mediante la cual se reduzcan o se eliminen las densidades de dislocaciones en estructuras de semiconductores III-V mal adaptadas a la red. Además debe reducirse o eliminarse igualmente el problema de grietas y dislocaciones en capas de semiconductores con distintos coeficientes de dilatación térmica.
Este objetivo se soluciona mediante las características distinguidas de la reivindicación 1. Las reivindicaciones dependientes muestran perfeccionamientos ventajosos. Por consiguiente, según la invención se propone insertar en la estructura de componente de un semiconductor compuesto por un sustrato, al menos una estructura de capas de un semiconductor compuesto III-V y/o SixGe1-x, que forma una unión pn o np, así como al menos una capa de tampón para unir la estructura de capas con el sustrato, adicionalmente al menos una capa de bloqueo en la estructura de componente. La capa de bloqueo según la invención debe presentar, a este respecto, una dureza cristalina superior a la de la al menos una estructura de capas.
Se ha mostrado ahora que mediante la inserción de estas “capas de bloqueo” en la estructura de componente se redujeron claramente las densidades de dislocaciones en estructuras de semiconductores mal adaptadas a la red. Además, las capas de bloqueo permiten un manejo flexible y un uso dirigido dentro de la estructura. Así pueden colocarse las capas de bloqueo por ejemplo alrededor de una estructura de capas para aislar dislocaciones de ambos lados. La pluralidad de las posibles combinaciones de materiales permite una alta flexibilidad en la elección de la constante de red y la separación energética de las capas de bloqueo. Se ha mostrado además que mediante las capas de bloqueo adicionalmente puede reducirse claramente el problema de grietas y dislocaciones en capas de semiconductores con distintos coeficientes de dilatación térmica.
La “capa de bloqueo” en el componente semiconductor según la invención se caracteriza especialmente porque su dureza cristalina es al menos un 10%, preferentemente un 15% superior a la dureza cristalina de la estructura de capas. La determinación de la dureza cristalina de estructuras de capas se conoce en el estado de la técnica. Para ello se remite a B. Jönsson, S. Hogmark, “Hardness Measurements of Thin Films”, Thins-Solid Films, 114 (1984), páginas 257-269.
Otra característica esencial de la capa de bloqueo en caso del componente semiconductor según la invención es el espesor. Se ha mostrado que se prefiere cuando el espesor de la capa de bloqueo se selecciona de manera que se encuentra por debajo del espesor de capa crítico para la relajación del semiconductor. Como espesores para las capas de semiconductores pueden mencionarse, a este respecto, de 10 nm a 500 nm, preferentemente de 10 nm a 200 nm.
Otra ventaja esencial del componente semiconductores descrito según la invención puede observarse en que las capas de bloqueo pueden insertarse de forma dirigida en la estructura de componente, de modo que debido a ello también pueden aislarse por ejemplo dislocaciones de ambos lados de una zona activa, es decir una estructura de capas. A este respecto se prefiere cuando al menos una capa de bloqueo está dispuesta en la al menos una capa de tampón. A este respecto, la capa de bloqueo puede preverse por encima o por debajo de la capa de tampón o sin embargo la capa de bloqueo está dispuesta en el centro de una capa de tampón, es decir atraviesa la propia capa de tampón. Otras posibilidades para disponer la capa de bloqueo consisten en que la capa de bloqueo puede preverse también por debajo y por encima de la capa de tampón. En este caso, es decir cuando la capa de bloqueo está prevista por encima y por debajo de la capa de tampón, la capa de bloqueo incluye a la capa de tampón en forma de sándwich.
Lógicamente, el componente semiconductor según la invención puede estar configurado también de modo que varias estructuras de capas que forman una unión pn o una unión np están dispuestas una sobre otra. En caso de uso de células solares se trata con ello de las denominadas “células solares múltiples”. En este caso pueden preverse entonces la capa de bloqueo también entre las estructuras de capas individuales de las respectivas células individuales.
A este respecto, la invención comprende también formas de realización en las que el sustrato no actúa como soporte puro, sino que el sustrato es incluso un sustrato “activo”. Así es posible por ejemplo realizar la activación debido a que se establece una unión integrada pn o np mediante la difusión de otros elementos, tales como fósforo o boro, en un sustrato de silicio. Por tanto, según la invención, el término “sustrato activado” comprende un sustrato definido como anteriormente que presenta una unión pn o np y en el que está prevista adicionalmente aún una capa de tampón que está dispuesta sobre el sustrato. En este caso se prefiere entonces cuando entre la capa de tampón y el sustrato activado está dispuesta adicionalmente aún una capa de bloqueo.
A este respecto, la capa de bloqueo que está incorporada en el componente según la invención está construida desde el punto de vista material por un semiconductor III-V. El semiconductor IIIV comprende, a este respecto, nitrógeno, carbono, silicio y/o boro. Según esto, el semiconductor compuesto III-V es un semiconductor compuesto III-V-N. Ciertos ejemplos de materiales de este tipo para la capa de bloqueo son GaAsN, GaPN, GaInN, AlInN, GaInAsN, GaAsNP o GaInAsNP. El nitrógeno está presente en una concentración del 0,5% al 5%. A este respecto, la capa de bloqueo puede hacerse crecer tanto de manera mal adaptada a la red como adaptada a la red. A este respecto, las capas pueden hacerse crecer preferentemente de manera coherente (es decir completamente tensada o con igual constante de red) sin dislocaciones. Los espesores de capa deben permanecer, a este respecto, por debajo del espesor de capa crítico del sistema de material, es decir las tensiones de capa no deben relajarse mediante la generación de dislocaciones mal adaptadas. El espesor de capa crítico es distinto para cada combinación de material, dependiendo de la mala adaptación a la red. El espesor de capa crítico puede calcularse, a este respecto, con ayuda del enfoque de J. W. Matthews, Phil. Mag. 13, 1966, 1207 así como J.W. Matthews, S. Mader, y T. B. Light, J. Appl. Phys. 41, 1970, 3800.
Los semiconductores compuestos III-V de las estructuras de capas que se usan para el componente según la invención comprenden cada combinación de Al, Ga, In con P, As, Sb y nitrógeno. Ciertos ejemplos de ello son GaAs, InP, GaP, AlAs, AlP, GaSb, GaN, AlN, InN así como compuestos de estos semiconductores binarios. Ciertos ejemplos de otras combinaciones son GaInP, GaInAs, AlGaAs, Al-GaInP, GaInNAs, AlGaInAs, GaInAsP, GaPN así como GaInAsPN. A este respecto, las proporciones de los elementos individuales pueden variar.
A este respecto, el semiconductor III-V de la capa de tampón se selecciona de Ga1-xInxAs o GaAsxP1-x o GaAsxSb1-x. También en este caso puede variar la proporción x entre 0 y 1.
A este respecto, la capa de tampón está construida de manera que la constante de red dentro de la al menos una capa de tampón disminuye continuamente y/o en etapas, siendo la modificación de la constante de red dentro de la capa de tampón > 0,5%, de manera especialmente preferente > 1%.
Las capas de bloqueo del componente semiconductor según la invención pueden detectarse por medio de microscopia electrónica de transmisión (TEM) y/o difracción de rayos X de alta resolución (HRXRD) así como espectrometría de masas de iones secundarios (SIMS). El contenido en nitrógeno de una capa de bloqueo III-V-N puede determinarse mediante mediciones de SIMS o difracción de rayos X por energía dispersiva (EDX).
Preferentemente, en caso del componente semiconductor según la invención se trata de una célula solar, de manera especialmente preferente de una célula solar múltiple o de un diodo de luminiscencia.
La invención se describe en más detalle a continuación por medio de seis figuras.
La figura 1 muestra en forma de una gráfica la modificación de la energía de separación energética (en eV)con respecto a la constante de red (en Å) de algunos semiconductores III-V así como de silicio y germanio.
La figura 2 muestra en la figura 2a un diagrama esquemático de la estructura de capas de la célula solar triple de GaInP/GaInAs/Ge mal adaptada a la red y en la figura 2b una correspondiente imagen de campo claro por TEM.
La figura 3 muestra a modo de ejemplo una imagen de campo claro por TEM de una estructura según la invención de una estructura de tampón de GaAs1-xPx/GaAs con capa de bloqueo integrada y los correspondientes parámetros de capa.
La figura 4 muestra un primer ejemplo de realización de un componente semiconductor según la invención con una estructura de tampón y una capa de bloqueo.
La figura 5 muestra un segundo ejemplo de realización, en el que existe un sustrato activado.
La figura 6 muestra otro ejemplo de realización, en el que varias estructuras de capas están dispuestas una sobre otra.
La figura 7 muestra otro ejemplo de realización.
La figura 1 describe la adaptación dirigida de la separación energética y/o la constante de red de semiconductores compuestos III-V de tres o más elementos.
La figura 2 describe el estado de la técnica en forma de células solares múltiples con estructuras de tampón definidas. La construcción de la célula solar múltiple representada en la figura 2a se conoce por A. W. Bett et al. en MRS Symp. Proc. vol. 836 (Materials for Photovoltaics), 2005, 223-234. En la figura 2a significan, según esto, a) contacto de lado trasero, b) célula inferior de Ge, c) tampón de GaInxAs1-x, d) diodo túnel inferior, e) célula media de GaInAs, f) diodo túnel superior, g) célula superior de GaInP, h) contacto de lado delantero e i) designa la capa antirreflectora. Las estructuras de tampón allí mostradas presentan un contenido en In elevado, gradual para poder separar capas de células solares mal adaptadas a la red sin defectos sobre un sustrato activado, tal como por ejemplo un sustrato de germanio. La figura 2a muestra un diagrama esquemático de una célula solar triple de GaInP/GaInAs/Ge mal adaptada a la red de este tipo. La imagen de campo claro por TEM en la figura 2b muestra una red de dislocaciones en la estructura de tampón. Las dislocaciones mal adaptadas en las superficies límite proporcionan una disminución de las tensiones de capa debido a las distintas constantes de red de los materiales. Las densidades de dislocaciones en capas de semiconductores sobre una estructura de tampón de este tipo se encuentran en el intervalo de 106 cm-2 en caso de una mala adaptación de la constante de red del 1,1%. Estas densidades de dislocaciones repercuten ya negativamente en el grado de acción alcanzable de las células solares.
De manera similar que en caso de una mala adaptación de las constantes de red en las capas de semiconductores, distintos coeficientes de dilatación en materiales conducen también a tensiones en caso de enfriamiento de la estructura tras el proceso de crecimiento. También según esto puede llegarse a la formación de dislocaciones y grietas en las capas de semiconductores. Particularmente, esto se encuentra actualmente en caso de capas de semiconductores III-V sobre sustratos de silicio, donde las diferencias en los coeficientes de dilatación son especialmente grandes.
La figura 3 muestra ahora por secciones un componente semiconductor según la invención compuesto por un sustrato de GaAs 1, una capa de bloqueo 2 así como una capa de tampón de GaAsP 3 y una capa de bloqueo 2 adicional que crece sobre ésta. Las capas de bloqueo de GaAsN se hicieron crecer de manera adaptada a la red en la capa de tampón GaAs1-xPx que se encuentra respectivamente por debajo de ésta. En la tabla en la figura 3 están indicados los espesores de capa y las concentraciones de fósforo de las capas de tampón individuales así como las respectivas mal adaptaciones a la red con respecto al sustrato de GaAs. Las capas de bloqueo con un espesor de 200 nm se integraron entre la tercera y la cuarta capa de tampón y entre la sexta y la séptima capa de tampón. Se distingue claramente cómo las dislocaciones de mala adaptación se pliegan o se bloquean por debajo y dentro de la primera capa de bloqueo. En caso de crecimiento de tampón adicional se genera una deformación de por tensión que conduce seguramente a la generación de microgrietas.
La figura 4 muestra en la construcción esquemática un primer ejemplo de realización de un componente semiconductor según la invención. A este respecto, el primer ejemplo de realización describe un componente semiconductor, en el que está integrada la capa de bloqueo 4 por encima del tampón 2 metamórfico. Según esto se pliegan las dislocaciones dentro de la capa de bloqueo 4 y se alejan de la capa activa 3, es decir de la estructura de capas. Según esto, el sustrato 1 no es activo, es decir sin unión pn o np integrada.
La figura 5 muestra otro ejemplo de realización en el que ahora existe un sustrato activado 7. El sustrato activado 7 está constituido por un soporte activado 1’ que presenta una unión pn o np integrada (difundida), así como una capa de bloqueo 4’ sobre la que está integrada directamente una capa de tampón 2’ para bloquear posibles dislocaciones que retroceden. El sustrato 7 en el ejemplo de realización según la figura 5 está constituido, por consiguiente, por el sustrato activado 1’, la capa de bloqueo 4’ así como la capa de tampón 2’. La otra construcción corresponde entonces a ésta, tal como se ha descrito ya anteriormente en caso de la forma de realización según la figura 4.
La figura 6 se refiere finalmente a otro ejemplo de realización en el que está integrada respectivamente una capa de bloqueo 4 tanto por encima del primer tampón como por encima de otro tampón.
La figura 7 muestra otro ejemplo de realización de un componente semiconductor según la invención, estando previstas en este caso dos capas de bloqueo 4’ y 4’’ que están dispuestas entre un sustrato de silicio 1 y una capa activa 3, tal como se describió ya anteriormente en caso de las otras formas de realización. La diferencia esencial de esta forma de realización con respecto a las descritas anteriormente consiste en que en este caso se han usado ahora dos capas de bloqueo “distintas” 4’ y 4’’, siendo la capa de bloqueo 4’ una capa de bloqueo que contiene nitrógeno. En caso de la forma de realización según la figura 7 puede realizarse lógicamente en las estructuras de capas mostradas otra construcción de capas como en el caso del ejemplo de realización según la figura 6.

Claims (21)

  1. REIVINDICACIONES
    1. Componente semiconductor (8) compuesto por
    •
    un sustrato (1) seleccionado de Si, Ge, GaAs, InP, GaSb,
    •
    al menos una estructura de capas (3) de un semiconductor III-V y/o SixGe1-x, que forma una unión pn o np, así como
    •
    al menos una capa de tampón (2) de un semiconductor III-V para la unión de la al menos una estructura de capas (3) con el sustrato (1, 7),
    •
    adicionalmente al menos una capa de bloqueo (4) de semiconductores compuestos III-V con una dureza cristalina superior a la de la al menos una estructura de capas (3), que impide o reduce la formación y/o la continuación de defectos de cristal,
    caracterizado porque
    los semiconductores compuestos III-V de la capa de bloqueo (4) presentan una concentración de nitrógeno del 0,5% al 5%, o porque los semiconductores III-V de la al menos una capa de bloqueo (4) contienen C, Si y/o B.
  2. 2.
    Componente semiconductor según la reivindicación 1, caracterizado porque la al menos una capa de bloqueo (4) presenta una dureza cristalina que es al menos un 10%, preferentemente un 15% superior a la dureza cristalina de la al menos una estructura de capas (3).
  3. 3.
    Componente semiconductor según la reivindicación 1 ó 2, caracterizado porque la al menos una capa de bloqueo
    (4) tiene un espesor por debajo del espesor de capa crítico para la relajación del semiconductor.
  4. 4.
    Componente semiconductor según al menos una de las reivindicaciones 1 a 3, caracterizado porque la al menos una capa de bloqueo (4) presenta un espesor de 10 nm a 500 nm, preferentemente de 10 nm a 200 nm.
  5. 5.
    Componente semiconductor según al menos una de las reivindicaciones 1 a 4, caracterizado porque la al menos una capa de bloqueo (4) está dispuesta en la al menos una capa de tampón (2).
  6. 6.
    Componente semiconductor según al menos una de las reivindicaciones 1 a 5, caracterizado porque la al menos una capa de bloqueo (4) está dispuesta por debajo y/o por encima de la al menos una capa de tampón (2).
  7. 7.
    Componente semiconductor según al menos una de las reivindicaciones 1 a 6, caracterizado porque se prevén de dos a seis estructuras de capas (3) que forman una unión pn o np.
  8. 8.
    Componente semiconductor según la reivindicación 7, caracterizado porque entre al menos dos estructuras de capas (3) que forman una unión pn o np está prevista al menos una capa de bloqueo (4).
  9. 9.
    Componente semiconductor según una de las reivindicaciones anteriores, caracterizado porque los semiconductores compuestos III-V se seleccionan del grupo constituido por GaAsN, GaPN, GaInN, AlInN, GaInAsN, GaAsNP o GaInAsNP.
  10. 10.
    Componente semiconductor según al menos una de las reivindicaciones anteriores, caracterizado porque la al menos una capa de bloqueo (4) ha crecido de manera coherente y sin dislocaciones.
  11. 11.
    Componente semiconductor según al menos una de las reivindicaciones anteriores, caracterizado porque la al menos una capa de bloqueo (4) impide o reduce defectos de cristal y/o grietas debido a la distinta dilatación térmica de la al menos una estructura de capas o del sustrato (1, 7).
  12. 12.
    Componente semiconductor según al menos una de las reivindicaciones anteriores, caracterizado porque los semiconductores III-V de la al menos una estructura de capas (3) se seleccionan de GaAs, InP, GaP, AlAs, AlP, GaSb, GaN, AlN, InN así como compuestos de estos semiconductores binarios.
  13. 13.
    Componente semiconductor según al menos una de las reivindicaciones anteriores, caracterizado porque la densidad de dislocación en la al menos una estructura de capas (3) es < 106 cm-2.
  14. 14.
    Componente semiconductor según al menos una de las reivindicaciones anteriores, caracterizado porque el sustrato (1) es un sustrato activado (7) que presenta una unión pn o np.
  15. 15.
    Componente semiconductor según la reivindicación anterior, caracterizado porque el sustrato activado (7) presenta adicionalmente una capa de bloqueo (4’) dispuesta entre la capa de tampón (2’) y el sustrato (1’).
  16. 16.
    Componente semiconductor según al menos una de las reivindicaciones anteriores, caracterizado porque los semiconductores III-V de la al menos una capa de tampón (2) se seleccionan de Ga1-xInxAs o GaAsxP1-x o GaAsxSb1-x.
  17. 17.
    Componente semiconductor según al menos una de las reivindicaciones anteriores, caracterizado porque la
    constante de red dentro de la al menos una capa de tampón (2) está modificada de manera continua y/o en etapas.
  18. 18.
    Componente semiconductor según la reivindicación anterior, caracterizado porque la modificación de la constante de red dentro de la capa de tampón (2) es > 0,5%, preferentemente > 1%.
  19. 19. Componente semiconductor según al menos una de las reivindicaciones anteriores, caracterizado porque es una 5 célula solar múltiple.
  20. 20.
    Componente semiconductor según una de las reivindicaciones 1-18, caracterizado porque es un diodo de luminiscencia.
  21. 21.
    Uso del componente semiconductor según una de las reivindicaciones anteriores como célula solar o diodo de luminiscencia.
ES07017128T 2007-08-31 2007-08-31 Componente semiconductor y su uso Active ES2382889T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP07017128A EP2031641B1 (de) 2007-08-31 2007-08-31 Halbleiterbauelement und dessen Verwendung

Publications (1)

Publication Number Publication Date
ES2382889T3 true ES2382889T3 (es) 2012-06-14

Family

ID=38988110

Family Applications (1)

Application Number Title Priority Date Filing Date
ES07017128T Active ES2382889T3 (es) 2007-08-31 2007-08-31 Componente semiconductor y su uso

Country Status (3)

Country Link
EP (1) EP2031641B1 (es)
AT (1) ATE546827T1 (es)
ES (1) ES2382889T3 (es)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
DE102013000882B3 (de) 2013-01-18 2014-07-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement mit Härtepuffer und dessen Verwendung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
US20030012965A1 (en) * 2001-07-10 2003-01-16 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate comprising an oxygen-doped compound semiconductor layer
DE10203393B4 (de) * 2002-01-29 2010-06-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit einem Halbleiterkörper auf der Basis eines Nitrid-Verbindungshalbleiters
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
EP3731283A1 (de) * 2006-02-23 2020-10-28 AZUR SPACE Solar Power GmbH Nitridhalbleiterprodukt

Also Published As

Publication number Publication date
EP2031641A1 (de) 2009-03-04
ATE546827T1 (de) 2012-03-15
EP2031641B1 (de) 2012-02-22

Similar Documents

Publication Publication Date Title
ES2363089T3 (es) Método para producir sustratos de ge virtuales para la integración iii/v sobre si (001).
US9178091B2 (en) Methods of fabricating semiconductor structures and devices using quantum dot structures and related structures
ES2813938T3 (es) Dispositivo fotovoltaico
US8138493B2 (en) Optoelectronic semiconductor device
TWI285436B (en) Solar cell with superlattice structure and fabricating method thereof
US20100319764A1 (en) Functional Integration Of Dilute Nitrides Into High Efficiency III-V Solar Cells
Sheu et al. Demonstration of GaN-based solar cells with GaN/InGaN superlattice absorption layers
US20140077240A1 (en) Iv material photonic device on dbr
US20110287578A1 (en) Method of fabricating bifacial tandem solar cells
CN102770962B (zh) 高效率纳米结构光伏器件的制造
WO1997009738A1 (en) Reduction of dislocations in a heteroepitaxial semiconductor structure
WO2010005381A1 (en) Optoelectronic semiconductor device
US20110277829A1 (en) Solar cell with epitaxially grown quantum dot material
ES2858923T3 (es) Dispositivo fotovoltaico
WO2017134708A1 (ja) エピタキシャル基板
ES2382889T3 (es) Componente semiconductor y su uso
US20120103419A1 (en) Group-iii nitride solar cells grown on high quality group-iii nitride crystals mounted on foreign material
JP2011077293A (ja) 多接合型太陽電池
US10566486B2 (en) Solar cell stack
KR101370611B1 (ko) 다중접합 태양전지
Vaisman et al. GaAs solar cells on V-grooved silicon via selective area growth
Ponce Novel semiconductors for sustainable solar energy technologies
Mansoori Reducing threading dislocation in GaSb epilayer grown on GaAs substrate for photovoltaic and thermophotovoltaic application
JP2011222620A (ja) 太陽電池
WO2013004188A1 (zh) 太阳能电池，系统，及其制作方法