ES2317648T3 - Dispositivo electrico que comprende una capacitancia o capacidad depe ndiente del voltaje o tension y metodo de fabricacion del mismo. - Google Patents
Dispositivo electrico que comprende una capacitancia o capacidad depe ndiente del voltaje o tension y metodo de fabricacion del mismo. Download PDFInfo
- Publication number
- ES2317648T3 ES2317648T3 ES97850130T ES97850130T ES2317648T3 ES 2317648 T3 ES2317648 T3 ES 2317648T3 ES 97850130 T ES97850130 T ES 97850130T ES 97850130 T ES97850130 T ES 97850130T ES 2317648 T3 ES2317648 T3 ES 2317648T3
- Authority
- ES
- Spain
- Prior art keywords
- region
- voltage
- varactor
- regions
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000000926 separation method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 14
- 230000001419 dependent effect Effects 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 239000002131 composite material Substances 0.000 description 20
- 150000001875 compounds Chemical class 0.000 description 12
- 230000010354 integration Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
SE PROPORCIONA UN DISPOSITIVO ELECTRICO 10, QUE TIENE UNA CAPACITANCIA DEPENDIENTE DE LA TENSION, Y QUE COMPRENDE UNA PRIMERA REGION 12 DE UN MATERIAL SEMICONDUCTOR, UNA SEGUNDA REGION 13 Y UNA TERCERA REGION 14 DE MATERIAL SEMICONDUCTOR, FORMADO EN LA PRIMERA REGION ENCONTRANDOSE LAS REGIONES SEGUNDA Y TERCERA SEPARADAS POR UNA REGION DE SEPARACION, Y UNA CAPA ELECTRICAMENTE AISLANTE 15, FORMADA EN LA PRIMERA REGION, AL MENOS EN UNA ZONA QUE CORRESPONDE A LA REGION DE SEPARACION, Y UN ELEMENTO SUSTANCIALMENTE CONDUCTOR 16 FORMADO EN LA CAPA AISLANTE, AL MENOS EN UNA REGION QUE CORRESPONDE A LA REGION DE SEPARACION, DE MANERA QUE LA CAPA AISLADA ELECTRICAMENTE AISLA EL ELEMENTO PRACTICAMENTE CONDUCTOR DE LAS REGIONES PRIMERA, SEGUNDA Y TERCERA, Y UN PRIMER ELECTRODO 17 CONECTADO AL ELEMENTO SUSTANCIALMENTE CONDUCTOR, Y UN SEGUNDO ELECTRODO 18 CONECTADO A LAS REGIONES SEGUNDA Y TERCERA. SE EXPONE IGUALMENTE UN PROCEDIMIENTO DE FABRICACION DEL DISPOSITIVO.
Description
Dispositivo eléctrico que comprende una
capacitancia o capacidad dependiente del voltaje o tensión y método
de fabricación del mismo.
La presente invención se refiere a varactores y,
en particular, a varactores adecuados para la integración. Este
tipo de varactores se encuentran, por ejemplo, en circuitos
Osciladores con Voltaje Controlado y en Bucles de Enganche de Fase
que, a su vez, se emplean frecuentemente en dispositivos de
comunicación de radio. La presente invención también se refiere a
la fabricación de dichos dispositivos.
Un varactor es un dispositivo eléctrico que
tiene un condensador controlado por una polarización de voltaje o
corriente. Se emplea un varactor, por ejemplo, en Osciladores con
Voltaje controlado, VCOs, donde se controla la frecuencia de un
oscilador por medio de una polarización de voltaje o corriente Se
emplean los VCOs, por ejemplo, cuando se requiere una frecuencia
variable o cuando se debe sincronizar una señal con respecto de una
señal de referencia. En dispositivos de comunicación de radio, por
ejemplo, teléfonos portátiles/celulares, se emplean frecuentemente
VCOs en Bucles de Enganche de Fase, PLL, para generar las señales
adecuadas. La generación de una señal de referencia que está
sincronizada con una señal recibida por un receptor de radio, las
operaciones de modulación/demodulación y la síntesis de frecuencias
son ejemplos de tales usos. En la técnica anterior son conocidos
varios varactores adecuados para tecnologías de Circuitos
Integrados, IC. R. A. Molin y G. F. Foxhall describen en
"Condensadores de voltaje o tensión variable con Unión
Hiperabrupta e Iones Implantados", IEEE Trans. Dispositivos
Electrónicos, ED-19, pp. 267f, 1972, el uso de
diodos pn como varactores que se pueden emplear en tecnologías de
BiCMOS o CMOS bipolares. También es conocido el uso de diodos
Schottky o diodos MOS como varactores. Estos últimos son descritos,
por ejemplo, por S. M. Sze en "Física de dispositivos
semiconductores", John Whiley e Hijos, 2ª Edición, pp 368f. La
integración de los varactores conocidos depende de la capacidad de
la tecnología IC. Se proporciona un resumen de los dispositivos
integrados para aplicaciones de RF en alta frecuencia en un proceso
BiCMOS en J. N. Burghartz, M. Soyuer y K. Jenkins en "Componentes
de microondas y RF integrados en tecnología BiCMOS", IEEE. Trans.
Dispositivos Electrónicos, Vol. 43, pp. 1559-1570,
Sept 1996. Como se establece en la página 1568 y en la figura 12,
los varactores no son una parte del conjunto del dispositivo BiCMOS
estándar. En su lugar, se propone utilizar una unión
colector-base de un transistor bipolar como
varactor. J. Craninckx y M. S. J. Steyaert sugieren en "Un VCO de
1,8 GHz con CMOS de bajo ruido de fase empleando inductores en
espiral huecos optimizados", IEEE, J. Circuitos de estado
sólido, Vol. 32, pp. 736-744, Mayo 1997, el uso de
un diodo de unión de pozo p+/n como un varactor en un VCO que está
integrado por medio de un proceso CMOS.
D3 describe un VCO con condensadores MOS
formados sobre un sustrato de semiconductor de tipo N.
Aunque las formas conocidas de los varactores
descritos arriba funcionan de forma razonablemente adecuada, tienen
varias desventajas.
Una desventaja de los varactores conocidos es
que son difíciles de fabricar con elevados factores de calidad, Q,
especialmente para aplicaciones a alta frecuencia en un proceso CMOS
convencional, debido a su elevada resistencia en serie o a las
operaciones de fabricación adicionales requeridas. Esto da como
resultado un bajo rendimiento y elevados costes de fabricación.
Otra desventaja de los varactores de unión pn
conocidos es que en muchas aplicaciones, como cuando se emplean en
la mayoría de circuitos VCO, se debe añadir al diseño un condensador
DC de desacoplamiento, lo cual dificulta aún más la integración de
este diseño en un IC. El uso de un condensador DC de desacoplamiento
externamente al IC añade al coste total de la implementación y
consume un valioso espacio en una Placa de Circuito Impreso, PCB.
Estos inconvenientes se vuelven aún más pronunciados en dispositivos
manuales, como teléfonos portátiles, que deben ser pequeños y de
los que se producen grandes volúmenes.
Es un objeto de la presente invención
proporcionar un varactor que supere o alivie los problemas
mencionados anteriormente.
La presente invención se define en las
reivindicaciones independientes 1 y 14. Realizaciones ventajosas se
describen en las reivindicaciones dependientes.
Una ventaja de la presente invención es que un
varactor que tiene un alto factor de calidad Q, es decir, que tiene
una baja resistencia en serie, se puede realizar incluso para
aplicaciones de alta frecuencia utilizando un proceso CMOS
convencional sin añadir ninguna operación de fabricación. Los
varactores se pueden fabricar, por tanto, con un alto rendimiento y
bajo coste.
\newpage
Además, una ventaja de la presente invención es
que se proporciona un VCO que se puede realizar empleando un
proceso CMOS convencional y cuyo diseño no requiere un condensador
DC de desacoplamiento. Esto hace la implementación del VCO
económica y físicamente de pequeño tamaño, ya que no se requiere
ningún condensador DC de desacoplamiento ni en el IC ni
externamente al IC en una PCB. Estas ventajas se vuelven aún más
pronunciadas cuando se implementan en dispositivos manuales, como
teléfonos portátiles, que deben ser pequeños y de los que se
producen grandes volúmenes.
Ventajosamente, la presente invención
proporciona un Oscilador de Voltaje o tensión Controlada integrado
y/o circuito de Bucle de Enganche de Fase, PLL, que incluye un
varactor, como se ha descrito arriba, empleando un proceso CMOS
convencional.
Debido a que muchas de las funciones de un
dispositivo de comunicación de radio se pueden integrar en procesos
CMOS convencionales, la integración de un circuito VCO y/o un
circuito PLL junto con estas funciones permite a la presente
invención proporcionar un dispositivo de comunicación de radio con
un alto grado de integración, y por tanto de pequeñas dimensiones
físicas. El alto grado de integración también reduce los costes de
fabricación.
\vskip1.000000\baselineskip
La Fig. 1 ilustra un varactor que comprende un
transistor PMOS de enriquecimiento;
La Fig. 2 ilustra un varactor que comprende un
transistor NMOS de enriquecimiento;
La Fig. 3 ilustra un varactor que comprende un
transistor NMOS de empobrecimiento;
La Fig. 4 ilustra un aspecto operacional del
varactor de la fig. 1;
La Fig. 5 ilustra un diagrama de circuito
equivalente del varactor de la fig. 1;
La Fig. 6 ilustra un diagrama de circuito de un
Oscilador con Voltaje o tensión Controlada de acuerdo con una
primera realización de la presente invención;
La Fig. 7 ilustra una vista superior de un
varactor compuesto de acuerdo con una segunda realización de la
presente invención;
La Fig. 8 ilustra una vista de una sección
transversal a lo largo del eje VIII-VIII de la fig.
7;
La Fig. 9 ilustra una vista de una sección
transversal a lo largo del eje IX-IX de la fig.
7;
La Fig. 10 ilustra una vista superior de un
varactor compuesto de acuerdo con una tercera realización de la
presente invención;
La Fig. 11 ilustra una vista de una sección
transversal a lo largo del eje XI-XI de la fig.
10;
La Fig. 12 ilustra una vista de una sección
transversal a lo largo del eje XII-XII de la fig.
10;
La Fig. 13 ilustra una vista de una sección
transversal a lo largo del eje XIII-XIII e la fig.
10;
\vskip1.000000\baselineskip
Las realizaciones de la presente invención se
describen a continuación únicamente a modo de ejemplo. Se debe
hacer notar que los detalles ilustrados en las figuras pueden no
estar dibujados a escala. Por el contrario, las dimensiones de los
detalles de las ilustraciones se eligen con el objetivo de mejorar
la comprensión de la presente invención.
De acuerdo con la presente invención, se
proporciona un dispositivo eléctrico que tiene una capacitancia o
capacidad dependiente del voltaje o tensión. Dicho dispositivo se
denomina también un varactor. Se apreciará que el varactor de la
presente invención se puede integrar fácilmente en un proceso CMOS
convencional.
La Fig. 1 ilustra un varactor 10 que comprende
un transistor PMOS de enriquecimiento. El transistor se forma en un
sustrato 11 de silicio de tipo p. Un pozo 12 de tipo n se forma en
el sustrato 11 de silicio de tipo p a partir de una primera
superficie principal del sustrato p, y una región 13 de fuente de
tipo p^{+} y una región 14 de drenador de tipo p^{+} se forman
en el pozo 12 de tipo n. La concentración de impurezas de las
regiones 13, 14 de fuente y drenador se elige mayor que la
concentración de impurezas de la región 12 de pozo. A continuación,
se forma una capa 15 de aislamiento, preferiblemente de óxido de
silicio, sobre la primera superficie principal del sustrato y se
forma una puerta 16 de poli-silicato sobre la capa
15 de aislamiento que al menos cubre una parte de la región 12 de
pozo n que separa la región 13 de fuente y la región 14 de
drenador, y de forma que la puerta 16 está eléctricamente aislada de
la región 12 de pozo n. Un electrodo común C_{A} del varactor 10
está formada mediante la conexión de la región 13 de fuente y la
región 14 de drenador. La conexión a la región 13 de fuente y a la
región 14 de drenador se lleva a cabo a través de un electrodo 17
de fuente y un electrodo 18 de drenador, respectivamente. Un segundo
electrodo C_{B} del varactor 10 está conectado a la puerta 16 por
medio de un electrodo 19 de puerta.
La Fig. 2 ilustra un varactor 20 que comprende
un transistor NMOS de enriquecimiento. El transistor está formado
en un sustrato 21 de silicio de tipo p. Se forma un pozo 22 de tipo
p en el sustrato 21 de silicio de tipo p a partir de una primera
superficie principal del sustrato y una región 23 de fuente de tipo
n^{+} y una región 24 de drenador de tipo n^{+} se forman en el
pozo 22 de tipo p. La concentración de impurezas de las regiones
23, 24 de fuente y drenador se elige mayor que la concentración de
impurezas de la región 22 de pozo. A continuación, se forma una
capa 25 de aislamiento, preferiblemente de óxido de silicio, sobre
la primera superficie principal del sustrato y se forma una puerta
26 de poli-silicato sobre la capa 25 de aislamiento
que al menos cubre una parte de la región 22 de pozo n que separa la
región 23 de fuente y la región 24 de drenador, y de forma que la
puerta 26 está eléctricamente aislada de la región 22 de pozo n. Un
electrodo común C_{A} del varactor 20 está formado mediante la
conexión de la región 23 de fuente y la región 24 de drenador. La
conexión a la región 23 de fuente y a la región 24 de drenador se
lleva a cabo a través de un electrodo 27 de fuente y un electrodo
28 de drenador, respectivamente. Un segundo electrodo C_{B} del
varactor 20 está conectado a la puerta 26 por medio de un electrodo
29 de puerta.
La Fig. 3 ilustra un varactor 30 que comprende
un transistor NMOS de empobrecimiento. El transistor se forma en un
sustrato 31 de silicio de tipo p. Se forma un pozo 32 de tipo n en
el sustrato 31 de silicio de tipo p a partir de una primera
superficie principal del sustrato y una región 33 de fuente de tipo
n^{+} y una región 34 de drenador de tipo n^{+} se forman en el
pozo 32 de tipo p. La concentración de impurezas de las regiones
33, 34 de fuente y drenador se elige mayor que la concentración de
impurezas de la región 32 de pozo. A continuación, se forma una
capa 35 de aislamiento, preferiblemente de óxido de silicio, sobre
la primera superficie principal del sustrato y se forma una puerta
36 de poli-silicato sobre la capa 35 de aislamiento
que cubre al menos una parte de la región 32 de pozo n que separa la
región 33 de fuente y la región 34 de drenador, y de forma que la
puerta 26 está eléctricamente aislada de la región 32 de pozo n. Un
electrodo común C_{A} del varactor 30 está formado mediante la
conexión de la región 33 de fuente y la región 34 de drenador. La
conexión a la región 33 de fuente y a la región 34 de drenador se
lleva a cabo a través de un electrodo 37 de fuente y un electrodo
38 de drenador, respectivamente. Un segundo electrodo C_{B} del
varactor 30 está conectado a la puerta 36 por medio de un electrodo
39 de puerta.
Más generalmente, se puede definir que el
varactor tiene una primera región 12, 22, 32 de un material
semiconductor en el que se forman una segunda región 13, 23, 33 y
una tercera región 14, 24, 34 de un material semiconductor. La
segunda y tercera regiones está separadas por una región de
separación. Una capa 15, 25, 35 eléctricamente aislante se forma
sobre la primera región 12, 22, 32 al menos en una región
correspondiente a la región de separación. A continuación, se forma
un elemento 16, 26, 36 sustancialmente conductor sobre la capa 15,
25, 35 de aislamiento al menos en una región correspondiente a la
región de separación, de forma que la capa 15, 25, 35 de
aislamiento aísla eléctricamente el elemento 16, 26, 36
sustancialmente conductor de las primera, segunda y tercera
regiones. El elemento 16, 26, 36 sustancialmente conductor está
conectado a un electrodo C_{B} y la segunda y tercera regiones
están conectadas a un electrodo común C_{A}.
Se debe hacer notar que la presente invención no
está limitada al uso de materiales semiconductores de silicio. Se
pueden utilizar en su lugar otros materiales semiconductores, como
por ejemplo GaAs. Además, se pueden utilizar otros materiales
diferentes del óxido de silicio, por ejemplo, nitruro de silicio o
una combinación de óxido de silicio y nitruro de silicio, para
formar la capa 15, 25, 35 de aislamiento. En esos casos, es más
apropiado referirse a transistores de tipo Semiconductor de Aislador
Metálico, MIS, en lugar de transistores de Semiconductor de Óxido
Metálico, MOS.
Aunque los electrodos 17, 27, 37 de fuente, los
electrodos 18, 28, 38 de drenaje y los electrodos 19, 29, 39 de
puerta están incluidos en las realizaciones descritas arriba, se
debe entender que la presente invención no se limita al uso de
dichos electrodos. En su lugar, la región de fuente, la región de
drenaje y la puerta pueden estar conectados por otros medios. Por
ejemplo, se puede emplear poli-silicio para
conseguir una conexión adecuada a la puerta y regiones con iones
implantados en las regiones 12, 22, 32 de pozo o en el sustrato 11,
21, 31 para conectar la región 13, 23, 33 de fuente y la región 14,
24, 34 de drenaje. Se puede utilizar una combinación de métodos
diferentes de conexión para un solo varactor.
La Fig. 4 ilustra un aspecto operacional del
varactor de la fig. 1. El varactor 40 corresponde al varactor 10 de
la fig. 1 y la fig. 5 ilustra un diagrama de circuito equivalente
del varactor 40. Durante el funcionamiento, se aplica un voltaje o
tensión entre los electrodos C_{A} y C_{B}, de modo que el
potencial de C_{A} es mayor que el potencial en C_{B}. La
región de la superficie de la región 12 de pozo se empobrece, y la
anchura del empobrecimiento se ilustra en la fig. 4 por un contorno
41 de empobrecimiento. La capacitancia o capacidad del varactor
será, entre otros, dependiente de una combinación en serie de la
capacitancia o capacidad del óxido C_{OX}, o capacitancia o
capacidad correspondiente si la capa de aislamiento no está hecha de
un óxido, y de la capacitancia o capacidad de la capa de
empobrecimiento del semiconductor C_{P}. La capacitancia o
capacidad de la capa de empobrecimiento C_{P} será, a su vez,
dependiente del potencial del pozo y del voltaje o tensión aplicada
al dispositivo, es decir, entre la fuente/drenaje y la puerta. Se
consigue un elevado rango dinámico del varactor fabricando la
región de pozo tan poco dopada como sea posible en la región de la
superficie, por ejemplo, bloqueando la implantación de umbral del
proceso CMOS. También se consigue un elevado factor Q de los
varactores manteniendo la resistencia eléctrica de la puerta
R_{puerta} (y su conexión) y la resistencia eléctrica R_{canal}
en la región 12 de fuente entre la región 13 de fuente y la región
14 de drenaje lo más baja posible. La resistencia eléctrica de una
puerta de poli-silicio puede disminuir incluyendo
una operación para silicificar la puerta. La resistencia eléctrica
que experimentan los portadores 42 de carga minoritarios en la
región 12 de pozo se puede reducir mediante una puerta y región de
canal de pequeñas dimensiones. Las pequeñas dimensiones de la
puerta y de la región de canal, sin embargo, originan un varactor
con una capacitancia o capacidad de un valor numérico a veces
inaceptablemente bajo. Este problema se soluciona conectando un
número adecuado de varactores en paralelo para formar un varactor
compuesto. Las conexiones entre los varactores se llevan a cabo
preferiblemente por medio de un material de baja resistencia, como
aluminio, para mantener la resistencia entre los dispositivos en
valores bajos, consiguiendo así un factor global Q alto del
varactor compuesto.
Como se ha mencionado arriba, la capacitancia o
capacidad C_{D} de la capa de empobrecimiento también es
dependiente del potencial del pozo y, en consecuencia, el
dispositivo también se puede operar aplicando potenciales fijos a
los electrodos C_{A} y C_{B} y controlando la capacitancia o
capacidad del dispositivo por medio de un voltaje o tensión
adecuada aplicada al pozo. Alternativamente, se aplica un potencial
fijo a uno de los electrodos C_{A} o C_{B}, el otro electrodo
se conecta al pozo y el dispositivo se controla por medio de un
voltaje o tensión adecuada aplicada al pozo.
Los aspectos operacionales del primer varactor
de la fig. 1, descritos arriba, aplica también a las segunda y
tercera realizaciones después de las adaptaciones adecuadas a las
polaridades aplicadas de acuerdo con principios bien conocidos en
la técnica.
Aunque el primer, segundo y tercer varactores de
las figs. 1, 2 y 3 descritos arriba hacen uso de un sustrato de un
semiconductor de tipo p, se puede utilizar igualmente un
semiconductor de tipo n si las polaridades y los tipos de
conductividad se adaptan de acuerdo a principios bien conocidos en
la técnica.
En un proceso CMOS convencional de 0,25 \mum o
0,35 \mum, la longitud de puerta L_{g} que corresponde
sustancialmente a la distancia entre la región de fuente y la región
de drenador se elige preferiblemente para que sea menor que 2
\mum y más preferiblemente menor de 1 \mum. La anchura de la
puerta W_{g} se elige preferiblemente para que sea menor de 20
\mum, por ejemplo 15 \mum, 10 \mum o 5 \mum. En el caso de
que se utilice un material de puerta de baja resistencia, como
poli-silicio silicificado con metal, la anchura de
la puerta se puede elegir para que sea menor de 6 \mum.
La Fig. 6 ilustra un diagrama de circuito de un
Oscilador de Voltaje Controlado 60 de acuerdo con una primera
realización de la presente invención. Los sustratos y las fuentes de
un primer, un segundo y un tercer transistor de enriquecimiento
NMOS, T_{1}, T_{2} y T_{3} respectivamente, están conectados
al potencial de tierra. La puerta del primer transistor T_{1}
está conectada al drenador del segundo transistor T_{2} y a la
puerta del tercer transistor T_{3}. La puerta del segundo
transistor T_{2} está conectada al drenador del primer transistor
T_{1} y a un primer electrodo del primer inductor L_{1}. Un
segundo electrodo del primer inductor L_{1} está conectado a un
primer electrodo de una primera resistencia R_{1}.
El drenador del segundo transistor T_{2} está
conectado al primer electrodo de un segundo inductor L_{2}. Un
segundo electrodo del segundo inductor está conectado a una segunda
resistencia R_{2}. Un segundo electrodo de la primera resistencia
R_{1} está conectado a un segundo electrodo de la segunda
resistencia R_{2}, a un primer electrodo de una tercera
resistencia R_{ext} y a un primer electrodo de una primera
capacitancia o capacidad C_{ext}. Un segundo electrodo de la
tercera resistencia está conectada a un voltaje o tensión de
alimentación +V_{cc} y un segundo electrodo de la primera
capacitancia o capacidad C_{ext} está conectado al potencial de
tierra. El circuito comprende además al menos dos varactores
V_{1}-V_{n}, donde n es el número de
varactores. Un primer varactor compuesto se forma acoplando un
número predeterminado de varactores V_{1}-V_{n}
en paralelo, y un segundo varactor compuesto se forma conectando los
varactores restantes en paralelo. Una conexión de entrada para
recibir un voltaje o tensión V_{frec} que controla la frecuencia
del Oscilador de Voltaje Controlado se conecta a un primer electrodo
del primer y segundo varactores compuestos. Un segundo electrodo
del primer varactor compuesto se conecta al drenaje del primer
transistor T_{1}, y un segundo electrodo del segundo varactor
compuesto se conecta al drenador del segundo transistor T_{2}. En
esta realización, los varactores V_{1}-V_{n} se
forman empleando transistores de empobrecimiento NMOS. Los primeros
electrodos de los varactores compuestos están constituidos por una
conexión común entre el sustrato y todas las regiones de fuente y
las regiones de drenador de los transistores de empobrecimiento
NMOS. El segundo electrodo del primer varactor compuesto está
constituido por una conexión común entre las puertas de los
transistores de empobrecimiento NMOS del primer varactor compuesto y
el segundo electrodo del segundo varactor compuesto está
constituido por una conexión común entre las puertas de los
transistores de empobrecimiento NMOS del segundo varactor
compuesto. Las puertas de los transistores de empobrecimiento NMOS
se conectan preferiblemente al circuito VCO, y no a la conexión de
entrada para recibir un voltaje o tensión V_{frec}, ya que la
puerta tiene una capacitancia o capacidad parásita baja. La señal
de salida I_{salida} del VCO se obtiene en el drenador del tercer
transistor T_{3}. Opcionalmente, la tercera resistencia R_{ext}
y la primera capacitancia o capacidad C_{ext} no están integrados
en el chip. Además, es posible implementar el primer y segundo
inductores L_{1}-L_{2} haciendo uso de la
inductancia de la unión de cables del IC. Se debe hacer notar que el
sustrato de los transistores MOS que conforman los varactores
compuestos V_{1}-V_{n} puede estar conectado a
un potencial diferente de V_{frec}, por ejemplo, el potencial
cero, siempre que el sustrato no forme un diodo directamente
polarizado con ninguna otra región de los transistores. El
funcionamiento de circuito VCO, como tal, es bien conocido en la
técnica.
El mejor rendimiento para un circuito VCO dado
con unos inductores dados está determinado por el factor Q y el
rango dinámico (mínimo y máximo valor de capacitancia o capacidad)
de los varactores (compuestos). De acuerdo con una cuarta
realización de la presente invención se emplean transistores NMOS.
Éstos tienen la menor resistencia parásita, y por tanto el mayor
factor Q. El valor umbral se ajusta de forma que proporcione el
mayor rango dinámico de los varactores (compuestos) que sea posible
dentro de un rango (de voltaje o tensión) de polarización
predeterminado.
En el caso en que los varactores de la presente
invención estén integrados en un proceso CMOS convencional junto
con otros dispositivos, las regiones de fuente y drenador se deben
aislar del sustrato, por ejemplo formando el varactor en al menos
una región de pozo. Aunque se consiguen varactores con un elevado
rango dinámico haciendo la región de pozo lo más ligeramente dopada
como sea posible en la región de la superficie principal, por
ejemplo bloqueando la implantación de umbrales del proceso CMOS,
esto no es siempre necesario y, en esos casos, se pueden utilizar
transistores MOS convencionales. Se debe hacer notar que la
integración del varactor de la presente invención se puede llevar a
cabo en procesos CMOS más antiguos donde se dispone de solamente
una región de pozo con un tipo de conductividad opuesto al tipo de
conductividad del sustrato.
Ventajosamente, la presente invención
proporciona un circuito Oscilador de Voltaje Controlado y/o Bucle de
Enganche de Fase, PLL, (no mostrado) que incluye un varactor como
el descrito arriba empleando un proceso CMOS convencional. Se
emplea un PLL frecuentemente en dispositivos de comunicación de
radio (no mostrados), como teléfonos portátiles/celulares, para
sincronizar señales con señales de referencia posiblemente recibidas
por medio de un receptor de radio y para generar frecuencias
deseadas en un sintetizador de frecuencias. Como muchas de las
funciones de un dispositivo de comunicación de radio se pueden
integrar mediante procesos CMOS convencionales, la integración de
circuitos VCO y/o PLL junto con estas funciones permite que la
presente invención proporcione un dispositivo de comunicación de
radio con un alto grado de integración, y por tanto pequeñas
dimensiones físicas. El alto grado de integración también reduce los
costes de fabricación.
Se presentan dos realizaciones más de varactores
(compuestos) para ilustrar que los dispositivos eléctricos de la
presente invención se pueden implementar de muchas maneras sin
salirse del ámbito de la presente invención.
La Fig. 7 ilustra una vista superior de un
varactor 70 compuesto de acuerdo con una segunda realización de la
presente invención. Además, la Fig. 8 y la Fig. 9 ilustran vistas de
secciones transversales a lo largo de los ejes
VIII-VIII y IX-IX, respectivamente.
Se forma una región 72 de tipo n en un sustrato 71 de tipo p. Las
regiones 73, 74 de tipo p^{+} se forman en la región 72 de pozo
para formar islas igualmente espaciadas según una matriz
bidimensional. Se forma una puerta 76 separada del pozo y el
sustrato del semiconductor por una capa de aislamiento (no
mostrada) en regiones que corresponden a regiones entre las regiones
73, 74 de tipo p^{+}. Preferiblemente, pero no necesariamente, la
puerta 76 también se extiende de forma que todas las regiones de
tipo p^{+} están rodeados por la puerta. La puerta 76 forma un
primer electrodo del varactor 70 compuesto. Todas las regiones 73,
74 de tipo p^{+} están conectadas en común por medio de una
segunda capa de poli-silicio 77/78 y elementos 77,
78 conectores y forma un segundo electrodo del varactor 70
compuesto. Las regiones 73, 74 de tipo p^{+} forman las regiones
73 de fuente y las regiones 74 de drenador de forma que las
regiones más cercanas a cada región 73 de fuente son regiones 74 de
drenador y viceversa.
En un ejemplo de un método de fabricación del
varactor 70 compuesto de la segunda realización, la región 72 de
pozo de tipo n se forma en primer lugar en el sustrato 71 de
semiconductor de tipo p. Se forma una capa de aislamiento (no
mostrada) sobre la superficie de la región de pozo y sobre la misma
se forma una primera capa de poli-silicio. Se forma
una primera capa de máscara (no mostrada) sobre la primera capa de
poli-silicio. La primera capa de máscara se expone
a un ataque químico para que adopte una forma de rejilla (no
mostrada). A continuación, se somete a ataque químico la primera
capa de poli-silicio para formar la puerta 76. La
puerta 76, en consecuencia, adopta la forma de rejilla de la
máscara. La puerta 76 forma el primer electrodo del varactor
compuesto. Los restos de la máscara se quitan y se forman las
regiones 73 de fuente de tipo p^{+} y las regiones 74 de drenador
de tipo p^{+} mediante implantación de iones utilizando la puerta
76 como una máscara. Durante este proceso, la conductividad de la
puerta 76 aumentará debido a la implantación de iones de la puerta.
Alternativamente, la máscara se mantiene durante la implantación de
iones. Preferiblemente, la conductividad de la puerta aumenta si se
silidifica con metal la puerta 76. Se forma una capa de aislamiento
(no mostrada sobre la estructura y, sobre la misma, se forma una
segunda capa de máscara (no mostrada). La segunda capa de máscara
se expone y se ataca químicamente para formar una máscara (no
mostrada) con aberturas en cada una de las regiones 73 de fuente y
regiones 74 de drenador. A continuación, en una operación de ataque
químico se quita el material aislante de las aberturas. La segunda
máscara entonces se quita y se forma sobre la misma la segunda capa
77/78 de poli-silicio. Se debe hacer notar que
debido a la operación previa de ataque químico, la segunda capa de
poli-silicio conectará cada una de las regiones 73
de fuente y de las regiones 74 de drenador por medio de los
elementos de conexión de poli-silicio 77 y 78
respectivamente. De este modo, la segunda capa 77/78 de
poli-silicio forma el segundo electrodo del varactor
compuesto. En una realización alternativa, se emplea
poli-silicio para formar los elementos 77, 78 de
conexión y se emplea un electrodo de metal, en lugar de la capa
77/78 de poli-silicio, para conectar los elementos
77, 78 de conexión en común.
Se puede considerar que el dispositivo de la
segunda realización está hecho de varios transistores MOS, cada uno
de los cuales tiene una región 73 de fuente, una región 74 de
drenador, una puerta 76 y una región de canal formada entre la
región 73 de fuente y la región 74 de drenador, que están acopladas
en paralelo por medio de la segunda capa de
poli-silicio para formar un varactor compuesto. El
funcionamiento de cada uno de los transistores MOS corresponderá,
por tanto, al funcionamiento de los varactores que comprenden un
transistor MOS, como se ha explicado anteriormente.
La Fig. 10 ilustra una vista superior de un
varactor 80 compuesto de acuerdo con una tercera realización de la
presente invención. Además, las Fig. 11, Fig. 12 y Fig. 13 ilustran
vistas de secciones transversales a lo largo de los ejes
XI-XI, XII-XII y
XIII-XIII, respectivamente, de la Fig. 10. Se forma
una región 82 de pozo de tipo n en un sustrato 81 de tipo p. Se
forma en la región 82 de pozo una región 83, 91, 84, 90 de tipo
p^{+} con una forma de peine. Se forma una puerta 86, separada del
sustrato 81 y de la región 82 de pozo por una capa de aislamiento
(no mostrada), en regiones que corresponden a las regiones entre los
"dedos" de la región 83, 91, 84, 90 de tipo p^{+} con forma
de peine. La puerta 86 también se extiende a lo largo de los bordes
de los "dedos", de forma que se forma una puerta 86 común. La
puerta 86 forma un primer electrodo del varactor 80 compuesto, y la
región 83, 91, 84, 90 de tipo p^{+} se conecta a un segundo
electrodo (no mostrado) del varactor 80 compuesto.
En un ejemplo de un procedimiento de fabricación
del varactor 80 compuesto de la tercera realización, la región 82
de pozo de tipo n se forma en el sustrato 81 de tipo p del
semiconductor. Una capa de aislamiento (no mostrada) se forma sobre
la superficie de la región de pozo, y sobre la misma se forma una
capa de poli-silicio. Se forma una primera capa de
máscara (no mostrada) sobre la capa de poli-silicio.
La primera capa de máscara se expone a ataque químico para formar
una primera máscara (no mostrada) con una forma de peine. A
continuación, se realiza un ataque químico a la capa de
poli-silicio para formar la puerta 86. En
consecuencia, la puerta 86 adopta la forma de peine de la máscara.
La puerta 86 forma un primer electrodo del varactor compuesto. El
resto de la máscara se quita y se forma una segunda capa de máscara
(no mostrada) sobre la estructura. La segunda capa de máscara se
expone a ataque químico para formar una segunda máscara (no
mostrada) con una abertura, de modo que los "dedos" de la
puerta con forma de peine y el área que rodea a los "dedos" no
están cubiertos por la máscara. A continuación, una región 83 de
fuente de tipo p^{+}, regiones 91 de drenador y fuente de tipo
p^{+} combinadas, una región 84 de drenador y regiones 90 de
conexión para conectar estas regiones, se forman mediante
implantación de iones empleando no sólo la segunda máscara, sino
también la puerta 86 y una máscara. Durante este proceso, la
conductividad de la puerta 86 aumentará debido a la implantación de
iones de la puerta. Alternativamente, se mantiene la primera máscara
durante la implantación de iones. Preferiblemente, la conductividad
de la puerta aumenta si se silidifica con metal la puerta 86. Las
regiones 83, 91, 84 y 90 de implantación de iones se conectan, y
esta conexión forma un segundo electrodo del varactor compuesto.
Se puede considerar que el dispositivo de la
tercera realización está hecho de varios transistores MOS, cada uno
de los cuales tiene una región 91 (u 83) de fuente, una región 91 (u
84) de drenador, una puerta 86 y una región de canal formada entre
la región de fuente y la región de drenador, que están acopladas en
paralelo, por medio de las regiones 90 de conexión, para formar un
varactor compuesto. El funcionamiento de cada uno de los
transistores MOS corresponderá por tanto al funcionamiento de los
varactores que comprenden un transistor MOS, como se ha explicado
anteriormente. En una realización alternativa (no mostrada), la
puerta 86 se forma (al menos temporalmente durante la fabricación)
de forma que también lleva a cabo la función de la segunda máscara
y, por tanto, no se requiere segunda máscara para definir las
regiones 83, 91, 84 y 90 que deben sufrir implantación de iones en
las operaciones siguientes.
Los varactores (70, 80) compuestos de la segunda
y tercera realizaciones muestran ejemplos de dispositivos que
tienen varios varactores acoplados en paralelo. Como se ha descrito
arriba, se puede conseguir un elevado factor Q para cada varactor
mediante una puerta y región de canal de pequeñas dimensiones y
manteniendo la resistencia de la puerta (y su conexión) lo más baja
posible. Una puerta y región de canal de pequeñas dimensiones, sin
embargo, dan lugar a un varactor con una capacitancia o capacidad de
un valor numérico que algunas veces es inaceptablemente pequeño.
Una capacitancia o capacidad adecuada de un varactor compuesto, por
ejemplo, los varactores compuestos de las realizaciones quinta y
sexta (70, 80) se consigue, por tanto, acoplando un número adecuado
de varactores en paralelo. De este modo, se proporcionan varactores
compuestos con elevados valores de Q y capacitancias o capacidades
adecuadas.
Se debe hacer notar que aunque los dispositivos
de la segunda y tercera realizaciones se han ilustrado a través de
su procedimiento de fabricación, se podrían utilizar otros
procedimientos de fabricación contemplados por un experto en la
materia sin salirse del ámbito de la presente invención. Además, es
obvio que se podría formar un dispositivo con cualquier número de
transistores MOS acoplados.
Una ventaja de la presente invención es que un
varactor que tiene altos factores de calidad Q, es decir, que tiene
una baja resistencia en serie, se puede realizar incluso para
aplicaciones de alta frecuencia utilizando un proceso CMOS
convencional sin añadir ninguna operación de fabricación. Los
varactores, por tanto, se pueden fabricar con un alto rendimiento y
bajos costes.
Además, una ventaja de la presente invención es
que se proporciona un VCO que se puede realizar empleando un
proceso CMOS convencional y cuyo diseño no requiere la adición de un
condensador DC de desacoplamiento. Esto hace la implementación del
VCO económica y físicamente de pequeño tamaño, ya que no se requiere
ningún condensador DC de desacoplamiento ni en el IC ni
externamente al IC en la PCB. Estas ventajas se vuelven aún más
pronunciadas cuando se implementan en dispositivos manuales, como
teléfonos portátiles, que deben ser pequeños y de los que se
producen grandes volúmenes.
Claims (15)
1. Un varactor (70; 80) que tiene una
capacitancia o capacidad dependiente del voltaje o tensión entre un
primer electrodo y un segundo electrodo, caracterizado
porque el varactor comprende:
al menos dos dispositivos eléctricos en
paralelo, teniendo los dispositivos eléctricos capacitancias o
capacidades dependientes del voltaje o tensión; y porque el
dispositivo eléctrico comprende:
una primera región (12; 22; 32; 72; 82) de un
material semiconductor; y
una segunda región (13; 23; 33; 73; 83, 91) y
una tercera región (14; 24; 34; 74; 84, 91) de un material
semiconductor formado en la primera región, estando separadas la
segunda y la tercera regiones por una región de separación; y
una capa eléctricamente aislante (15; 25; 35)
formada sobre la primera región al menos en una región
correspondiente a la región de separación; y
un elemento conductor (16; 26; 36; 76; 86)
formado sobre la capa de aislamiento al menos en una región que
corresponde a la región de separación, de forma que la capa de
aislamiento aísla eléctricamente el elemento conductor de la
primera, segunda y tercera regiones; y
el primer electrodo conectado al elemento
conductor; y
el segundo electrodo conectado a las segunda y
tercera regiones, caracterizado porque
la segunda región, la tercera región y el
elemento conductor constituyen el drenador, la fuente y la puerta,
respectivamente, de un transistor MOS; y
la longitud de la puerta es menor de 2 \mum;
y
las regiones de drenaje y de fuente y el
elemento conductor están formados de forma que, durante el
funcionamiento, se forma una capa de empobrecimiento dependiente
del voltaje o tensión en la región de separación y de forma que se
consigue un rango dinámico capacitivo por la correspondiente
capacitancia o capacidad de la capa de empobrecimiento dependiente
de voltaje o tensión.
2. Un varactor de acuerdo con la reivindicación
1, donde los elementos conductores están conectados al primer
electrodo por poli-silicio.
3. Un varactor de acuerdo con cualquiera de las
reivindicaciones 1 ó 2, donde la segunda y tercera regiones están
conectadas al segundo electrodo por regiones de un material
semiconductor.
4. Un varactor de acuerdo con la reivindicación
3, donde los drenadores y fuentes forman "dedos" con una forma
de peine.
5. Un varactor de acuerdo con cualquiera de las
reivindicaciones 1 a 3, donde los transistores MOS están alineados
según una matriz.
6. Un varactor de acuerdo con la reivindicación
5, donde la longitud de la puerta es aproximadamente de 1
\mum.
7. Un varactor de acuerdo con cualquiera de las
reivindicaciones 1 a 3, donde el elemento conductor comprende
siliciuro de metal.
8. Un varactor de acuerdo con cualquiera de las
reivindicaciones 1 a 3, donde la anchura de la puerta es menor de 5
\mum.
9. Un varactor de acuerdo con cualquiera de las
reivindicaciones 1 a 3, donde la anchura de la puerta es menor de
20 \mum.
10. Un varactor de acuerdo con cualquiera de las
reivindicaciones precedentes, donde la primera región (12; 22; 32;
72; 82) de un material semiconductor constituye una región de pozo
en un sustrato de semiconductor (11; 21; 31; 71; 81) y donde un
tercer electrodo está conectado al sustrato.
11. Un varactor de acuerdo con la reivindicación
10, donde el tercer electrodo está conectado bien al primer o bien
al segundo electrodo.
12. Un Oscilador Controlado por Voltaje (60) que
tiene un terminal de entrada para la aplicación de un voltaje o
tensión de entrada y un terminal de salida para la salida de una
señal de oscilación con una frecuencia que depende del voltaje o
tensión de entrada, comprendiendo el Oscilador Controlado por
Voltaje un varactor que tiene una capacitancia o capacidad
dependiente del voltaje o tensión de acuerdo con cualquiera de las
reivindicaciones 1 a la reivindicación 11.
13. Un circuito de Bucle de Enganche de Fase que
comprende un varactor de acuerdo con cualquiera de las
reivindicaciones 1 a 11.
14. Un procedimiento para facturar un
dispositivo eléctrico que tiene una capacitancia o capacidad
dependiente de voltaje o tensión por medio de un proceso CMOS
convencional que comprende las operaciones de:
formar una región de pozo (72; 82) en un
sustrato semiconductor (70; 80);
formar una primera capa de aislamiento sobre la
superficie de la región de pozo;
formar una primera capa de
poli-silicio sobre la capa de aislamiento;
formar una primera capa de máscara sobre la capa
de poli-silicio;
exponer la primera capa de máscara y atacar
químicamente la capa de máscara;
atacar químicamente el
poli-silicio en áreas donde la primera capa de
mascara ha sido atacada químicamente para formar una puerta (76;
86);
quitar el resto de la primera capa de
máscara;
formar una pluralidad de regiones de fuente y
regiones de drenador (73, 74; 83; 84; 91), separadas por regiones
de separación, estando las regiones de fuente y drenador alineadas
con la puerta empleando la puerta como una máscara;
caracterizado porque el procedimiento comprende además las
operaciones de:
conectar las regiones de fuente con las regiones
de drenador; y
formar una capa de bloqueo, para bloquear una
próxima operación de implantación de umbral de un transistor MIS de
un proceso de fabricación IC, al menos en una región correspondiente
a la región de separación.
15. Un procedimiento para fabricar un
dispositivo eléctrico de acuerdo con la reivindicación 14, donde las
regiones de fuente y drenador están conectadas por regiones
formadas mediante implantación de iones.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP19970850130 EP0902483B1 (en) | 1997-09-11 | 1997-09-11 | Electrical device comprising a voltage dependant capacitance and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2317648T3 true ES2317648T3 (es) | 2009-04-16 |
Family
ID=8230964
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES97850130T Expired - Lifetime ES2317648T3 (es) | 1997-09-11 | 1997-09-11 | Dispositivo electrico que comprende una capacitancia o capacidad depe ndiente del voltaje o tension y metodo de fabricacion del mismo. |
| ES08160622T Expired - Lifetime ES2400000T3 (es) | 1997-09-11 | 1997-09-11 | Dispositivo eléctrico que comprende una capacitancia o capacidad dependiente del voltaje o tensión y método de fabricación del mismo |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES08160622T Expired - Lifetime ES2400000T3 (es) | 1997-09-11 | 1997-09-11 | Dispositivo eléctrico que comprende una capacitancia o capacidad dependiente del voltaje o tensión y método de fabricación del mismo |
Country Status (4)
| Country | Link |
|---|---|
| EP (2) | EP1981087B1 (es) |
| DE (1) | DE69739102D1 (es) |
| ES (2) | ES2317648T3 (es) |
| HK (1) | HK1018921A1 (es) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10021867A1 (de) | 2000-05-05 | 2001-11-15 | Infineon Technologies Ag | Spannungsgesteuerte Kapazität |
| DE10126328A1 (de) * | 2001-05-30 | 2002-12-12 | Infineon Technologies Ag | Integrierte, abstimmbare Kapazität |
| DE10139396A1 (de) * | 2001-08-10 | 2003-01-16 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit einem Varaktor |
| SE520590C2 (sv) * | 2001-11-15 | 2003-07-29 | Ericsson Telefon Ab L M | Halvledarprocess och PMOS-varaktor |
| US6828654B2 (en) | 2001-12-27 | 2004-12-07 | Broadcom Corporation | Thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same |
| DE10209517A1 (de) | 2002-03-04 | 2003-06-26 | Infineon Technologies Ag | Abstimmbares, kapazitives Bauteil und LC-Oszillator mit dem Bauteil |
| US7714412B2 (en) | 2004-08-27 | 2010-05-11 | International Business Machines Corporation | MOS varactor using isolation well |
| US20080185625A1 (en) * | 2004-09-10 | 2008-08-07 | University Of Florida Research Foundation, Inc. | Source/Drain to Gate Capacitive Switches and Wide Tuning Range Varactors |
| US8346188B2 (en) * | 2008-09-22 | 2013-01-01 | Texas Instruments Incorporated | Nonlinearity calibration scheme for a frequency modulation transmitter |
| KR101246348B1 (ko) | 2009-03-27 | 2013-03-25 | 고려대학교 산학협력단 | 모스 버랙터 제조방법 |
| EP2916355B1 (en) * | 2014-03-07 | 2023-05-10 | Nxp B.V. | Varactor structure |
| EP4128537A1 (en) | 2020-03-31 | 2023-02-08 | Telefonaktiebolaget LM ERICSSON (PUBL) | Phase-locked loop |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154077A (ja) * | 1983-02-23 | 1984-09-03 | Clarion Co Ltd | 可変容量素子 |
| JPS61292358A (ja) * | 1985-06-19 | 1986-12-23 | Fujitsu Ltd | Ｍｉｓ型電界効果トランジスタの製造方法 |
| US5107227A (en) * | 1988-02-08 | 1992-04-21 | Magellan Corporation (Australia) Pty. Ltd. | Integratable phase-locked loop |
| US5045966A (en) * | 1990-09-17 | 1991-09-03 | Micrel Semiconductor | Method for forming capacitor using FET process and structure formed by same |
| JP2951128B2 (ja) * | 1992-10-20 | 1999-09-20 | 三洋電機株式会社 | 電圧制御型発振回路 |
-
1997
- 1997-09-11 EP EP08160622A patent/EP1981087B1/en not_active Expired - Lifetime
- 1997-09-11 DE DE69739102T patent/DE69739102D1/de not_active Expired - Lifetime
- 1997-09-11 EP EP19970850130 patent/EP0902483B1/en not_active Expired - Lifetime
- 1997-09-11 ES ES97850130T patent/ES2317648T3/es not_active Expired - Lifetime
- 1997-09-11 ES ES08160622T patent/ES2400000T3/es not_active Expired - Lifetime
-
1999
- 1999-09-17 HK HK99104031.5A patent/HK1018921A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ES2400000T3 (es) | 2013-04-04 |
| EP1981087A2 (en) | 2008-10-15 |
| EP0902483A1 (en) | 1999-03-17 |
| EP1981087A3 (en) | 2008-11-05 |
| EP1981087B1 (en) | 2012-11-21 |
| EP0902483B1 (en) | 2008-11-12 |
| HK1018921A1 (en) | 2000-01-07 |
| DE69739102D1 (de) | 2008-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BRPI9811639B1 (pt) | dispositivos elétricos, oscilador controlado por tensão, e, processo para fabricar um dispositivo elétrico | |
| US6870241B2 (en) | High frequency switch circuit device | |
| ES2317648T3 (es) | Dispositivo electrico que comprende una capacitancia o capacidad depe ndiente del voltaje o tension y metodo de fabricacion del mismo. | |
| US6413825B1 (en) | Method for signal processing | |
| US6798011B2 (en) | Multi-terminal MOS varactor | |
| US20110298551A1 (en) | Integrated circuits and methods of forming the same | |
| US4485355A (en) | Switched geometry oscillator | |
| US20010015449A1 (en) | Semiconductor - oxide - semiconductor capacitor formed in intergtated circuit | |
| US20050212048A1 (en) | Integrated switch device | |
| US7091797B2 (en) | MOS-type variable capacitance element and voltage control oscillation circuit | |
| US6825089B1 (en) | Increased quality factor of a varactor in an integrated circuit via a high conductive region in a well | |
| US4721985A (en) | Variable capacitance element controllable by a D.C. voltage | |
| US6900976B2 (en) | Variable capacitor element and integrated circuit having variable capacitor element | |
| US6864528B2 (en) | Integrated, tunable capacitor | |
| US20060012009A1 (en) | Semiconductor device | |
| TWI228835B (en) | Junction varactor |