ES2305280T3 - Sistema para controlar la envolvente de una forma de onda priodica, utilizando un convertidor analogico a digital. - Google Patents
Sistema para controlar la envolvente de una forma de onda priodica, utilizando un convertidor analogico a digital. Download PDFInfo
- Publication number
- ES2305280T3 ES2305280T3 ES02759785T ES02759785T ES2305280T3 ES 2305280 T3 ES2305280 T3 ES 2305280T3 ES 02759785 T ES02759785 T ES 02759785T ES 02759785 T ES02759785 T ES 02759785T ES 2305280 T3 ES2305280 T3 ES 2305280T3
- Authority
- ES
- Spain
- Prior art keywords
- waveform
- input signal
- clock
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
Un sistema para controlar la envolvente de una forma de onda periódica, el sistema comprendiendo un convertidor analógico a digital (ADC) donde el ADC comprende un comparador; un registro de desplazamiento sincronizado de N x 1 bits; un reloj y un generador de tensión, donde el generador de tensión genera una tensión umbral; donde el ADC comprende además un procesador; donde el reloj está bloqueado en fase, a una señal de entrada analógica periódica; donde la frecuencia de reloj está en el rango de 1 GHz a 50 GHz; donde la señal de entrada tiene un ancho de banda entre corriente continua y 50 GHz; donde la señal de entrada analógica periódica, se compara en el comparador con la tensión umbral; donde los valores de salida del comparador son almacenados en el registro de desplazamiento, se construye una representación de la señal de entrada sobre varios ciclos de la señal de entrada, y se envía muestras de N x 1 bits al procesador; y donde el procesador controla la variación de la tensión umbral aplicada al comparador en función de las muestras de N x 1 bits recibidas, para caracterizar una envolvente de la señal de entrada; y mediante lo cual el ADC muestrea una forma de onda de entrada de la señal de entrada, y el procesador calcula una forma de onda de corrección en función de las muestras de N x 1 bits recibidas, convierte la forma de onda de corrección en una señal analógica, combina la forma de onda de corrección con la forma de onda de entrada para controlar su envolvente, y entrega una forma de onda combinada, donde la forma de onda combinada está limitada entre dos tensiones umbral, que son aplicadas alternativamente al comparador.
Description
Sistema para controlar la envolvente de una
forma de onda periódica, utilizando un convertidor analógico a
digital.
Esta invención se refiere a un sistema para
controlar la envolvente de una forma de onda periódica, utilizando
un convertidor analógico a digital.
Los convertidores convencionales analógico a
digital, de circuito integrado, disponibles comercialmente, son
capaces de digitalizar solo señales de hasta aproximadamente 1 GHz
de ancho de banda. Sin embargo, existe la necesidad de digitalizar
señales eléctricas analógicas periódicas, con gran ancho de banda,
en un sistema que corrige ondulaciones sobre la señal de entrada.
Tales señales tienen típicamente un ancho de banda 5 GHz o mayor,
con el que no pueden tratar los sistemas existentes. En equipamiento
de prueba especializado se ha digitalizado señales de hasta 50 GHz
de ancho de banda, pero el equipamiento es aparatoso, costoso y
tiene unos elevados requisitos de potencia. Estos inconvenientes
hacen que este tipo de equipamiento sea inadecuado para su uso en
sistemas de baja potencia, muy integrados. Tales ADCs del arte
previo funcionan mediante muestrear la señal de entrada sobre una
ventana de tiempo muy corta, y digitalizan la muestra con un ADC de
alta resolución que no tiene el ancho de banda de entrada
requerido. El "muestreo de tiempo equivalente" es una técnica
que puede ser entonces utilizada para medir la forma de onda
completa.
Hay convertidores A/D existentes que funcionan
mediante dividir una señal de entrada en múltiples señales, y
muestrear estas en paralelo. Esto crea múltiples copias de la señal
de entrada, de alta fidelidad. Sin embargo, este método no puede
utilizarse a frecuencias de microondas, debido a las dificultades
para muestrear todos los canales a la vez.
El documento US 4 983 972 describe un
codificador con modulación delta de video. La pendiente de una señal
reconstruida es variada mediante seleccionar la tensión de carga a
través de un condensador integrador.
El documento US 4 411 002 describe un
codificador de señal analógico a digital, con un rango extendido de
la relación aceptable de señal frente a ruido y de los niveles de
distorsión aceptables.
El documento US 4 736 387 describe la
cuantificación de un valor real, en una representación
aproximadamente binaria. En la reivindicación independiente 1 se
define un sistema acorde con la invención.
De acuerdo con la presente invención, un sistema
para controlar la envolvente de una forma de onda periódica
comprende un convertidor analógico digital (ADC, analogue to digital
converter), donde el convertidor analógico digital comprende un
comparador; un registro de desplazamiento sincronizado de N x 1
bits; un reloj y un generador de tensión, donde el generador de
tensión genera una tensión umbral; donde el ADC comprende además un
procesador; donde el reloj está bloqueado en fase, a una señal de
entrada analógica periódica; donde la frecuencia de reloj está en
el rango de 1 GHz a 50 GHz; donde la señal de entrada tiene un ancho
de banda entre corriente continua y 50 GHz; donde la señal de
entrada analógica periódica es comparada en el comparador con la
tensión umbral; donde los valores de salida del comparador son
almacenados en el registro de desplazamiento, una representación de
la señal de entrada es construida sobre varios ciclos de la señal de
entrada, y se envía muestras de N x 1 bits al procesador; y donde
el procesador controla la variación de la tensión umbral aplicada al
comparador en función de las muestras de N x 1 bits recibidas, para
caracterizar la envolvente de la señal de entrada; y mediante lo
cual, el ADC muestrea una forma de onda de entrada, de la señal de
entrada, y el procesador calcula una forma de onda de corrección,
en función de las muestras de N x 1 bits recibidas, convierte la
forma de onda de corrección en una señal analógica, combina la forma
de onda de corrección con la forma de onda de entrada para
controlar su envolvente, y entrega una forma de onda combinada,
donde la forma de onda combinada está limitada en las tensiones
umbral, que son aplicadas alternativamente al comparador.
La presente invención es capaz de tomar muestras
rápidas de la señal de entrada, convertir las señales digitales, y
subsiguientemente almacenarlas en el registro de desplazamiento. A
continuación, los patrones digitales almacenados pueden ser
transmitidos en formato paralelo, a una frecuencia
significativamente inferior. Después, las señales mostradas pueden
ser combinadas para construir una forma de onda completa. Los
beneficios de tener el reloj bloqueado en fase con la forma de onda
de entrada, son que la representación de la forma de onda de
entrada puede ser construida sobre muchas repeticiones de esta,
relajando los requisitos de los componentes individuales que
comprenden la implementación ADC.
Preferentemente, el reloj es un reloj de
frecuencia fija.
Utilizar un reloj de frecuencia fija proporciona
una característica de fluctuación mejorada, puesto que el intervalo
de muestra es determinado mediante el reloj de frecuencia fija, en
lugar de mediante un retardo incremental tal como se utiliza en el
ADC convencional. Ciertamente, la frecuencia de reloj puede ser
menor de 10 GHz (por ejemplo, de 1 GHz) sin que se pierda una de
las características esenciales de la invención - que está puede
llevarse a cabo utilizando componentes comercialmente disponibles
que se encuentran fácilmente y bajo coste. No obstante a
frecuencias de reloj inferiores, por ejemplo de 10 kHz, hay
soluciones alternativas disponibles fácilmente, puesto que no
aplican los problemas del funcionamiento en microondas.
Preferentemente, una tensión umbral aplicada al
comparador se alterna entre dos tensiones nominales, de tal forma
que se caracteriza de forma más eficiente una envolvente de una
señal de entrada. Cuando la tensión umbral es fija, puede aplicarse
una tensión de polarización variable, a la señal de entrada.
El ADC tiene una resolución de 1 bit, pero
mediante variar el nivel umbral es posible construir una
representación de la señal más precisa. Esto es muy diferente al
modo de funcionamiento del ADC del arte previo, en el rango de
frecuencias de interés.
Típicamente, la tensión umbral es generada
mediante un circuito convertidor digital analógico (DAC, digital to
analogue converter) controlado por procesador.
Funcionar a frecuencias de microondas requiere
la adecuación precisa de todos los componentes en el sistema,
debido a que el reloj puede ser retardado como mucho en la longitud
de la señal. Este problema no se produce a frecuencias inferiores.
Una de las "características ocultas" de las arquitecturas ADC
de "baja frecuencia" del arte previo, es que el retardo de
propagación entre los diversos componentes discretos es
insignificante para el funcionamiento global. Esta es una
limitación clave cuando se intenta extender estas técnicas al
dominio de microondas, donde el retardo de propagación entre
componentes frecuentemente puede exceder ciclos completos del reloj
del ADC. Por lo tanto, no es práctico implementar un ADC a estas
frecuencias de microondas utilizando arquitecturas ADC existentes
del arte previo, con componentes comercialmente disponibles a bajo
coste. Esta limitación se soluciona en el sistema propuesto en la
presente invención.
Alternativamente, la forma de onda combinada es
sustancialmente plana durante una parte predeterminada de la forma
de onda de entrada.
En este contexto, plano se define como estando
limitado entre dos tensiones umbral que son aplicadas
alternativamente al comparador. Mediante fijar dos tensiones
umbral, es posible detectar "excursiones" de la señal de salida
respecto de la señal "plana", y por lo tanto modificar la
forma de onda de corrección para compensar.
Es una característica común de los diseños de
comparador/registro de desplazamiento, tener una ventana de muestra
que puede ser considerablemente más corta que el periodo de reloj.
Así, puede muestrearse señales de ancho de banda superior mediante
variar la fase de la señal de reloj en relación con la señal de
entrada. Esta técnica es denominada "muestreo de tiempo
equivalente".
En esta especificación, el término ancho de
banda se refiere al máximo ancho de banda de una señal que puede
ser muestreada, y el término rendimiento global se refiere al número
de muestras que pueden ser adquiridas por segundo.
Ahora se describirá un ejemplo de un convertidor
analógico a digital, y un sistema para controlar la envolvente de
una forma periódica, acorde con la presente invención, con
referencia a los dibujos anexos, en los cuales:
la figura 1 ilustra un sistema para controlar la
envolvente de una forma de periódica;
la figura 2 ilustra ejemplos de como el reloj
está bloqueado en fase, con la señal de entrada; y
la figura 3 ilustra un convertidor digital a
analógico acorde con la presente invención, para su uso en el
sistema de la figura 1.
En la figura 1 se muestra un ejemplo de un
sistema acorde con la presente invención. El sistema comprende un
atenuador controlado en tensión 1 que recibe una señal de entrada 2.
La señal de entrada 2 tiene máximos y depresiones que necesitan ser
aplanados para producir un nivel de salida sustancialmente
constante. Una salida desde el atenuador 1 es dividida en un
divisor 3, de forma que una salida del divisor forma la señal de
salida 4, y otra salida procedente del divisor se introduce en un
convertidor analógico a digital (ADC) 5 acorde con la invención.
Una salida de señal digital procedente del ADC 5 es procesada por un
procesador 6, introducida en la memoria 7 y, bajo el control de un
reloj 8, se pasa sucesivos valores en la memoria 7 a través de un
convertidor digital a analógico (DAC) 9, estos son filtrados por un
filtro de paso bajo 10 y la señal filtrada se aplica a la entrada
de control del atenuador controlado en tensión 1.
El sistema funciona mediante muestrear una parte
de la salida procedente del atenuador 1, y digitalizar la señal
muestreada. El ancho de banda del bucle es mayor que cualquier
variación en la señal de entrada, en periodos sucesivos. Por esta
razón, el sistema es capaz de seguir cualesquiera variaciones, y por
lo tanto producir una salida sustancialmente plana. Debido a que la
salida es sustancialmente plana, se requiere un ADC con solo una
resolución de un bit para caracterizarla, simplificando por lo tanto
el equipamiento físico. El procesador 6 calcula una forma de onda
de corrección que, cuando se combina con una forma de onda de
entrada, produce una forma de onda sustancialmente constante. Los
datos que representan la forma de onda de corrección se pasan a la
memoria 7. Los sucesivos valores en la memoria se pasan al DAC 9, a
una frecuencia que es controlada por el reloj 8, que está bloqueado
en fase con la señal de entrada 2. A continuación, la forma de onda
analógica resultante es filtrada en paso bajo, mediante el filtro
10, para producir la forma de onda 12 que es utilizada para
controlar el atenuador 1, y por tanto para controlar la forma de la
señal de salida 4.
En la figura 2a se muestra un primer ejemplo de
como el reloj está bloqueado en fase con la señal de entrada. En
este caso puede verse que tanto la señal de entrada como el reloj
son similarmente regulares, y cada ciclo de reloj coincide con un
punto similar sobre un ciclo de la señal de entrada. En la figura
2b, la señal de entrada sigue siendo regular pero está extendida
sobre un período de tiempo mayor, de forma que la repetición se
produce después de varias ciclos de reloj, en lugar de en cada
uno.
Una característica concreta de esta invención,
es el diseño del ADC 5. Los circuitos integrados ADC convencionales,
son capaces de digitalizar señales con anchos de banda de hasta
aproximadamente 1 GHz. Sin embargo, existe la necesidad de
digitalizar señales eléctricas analógicas periódicas, para las que
estos circuitos ADC convencionales integrados no son adecuados, por
ejemplo para aplanar la forma de onda producida por un láser
impulsado a frecuencia variable. Esto es especialmente aplicable en
aplicaciones de telecomunicaciones. Se ha producido sistemas de
conversión analógico a digital que son capaces de muestrear anchos
de banda de hasta 50 GHz, pero son aparatosos y costosos, de forma
que no son adecuados para esta aplicación. Además, debido a que no
están disponibles como circuitos integrados debido a su complejidad
y alto rendimiento, no pueden ser incorporados fácilmente en
diseños de sistemas existentes. Estos ADCs convencionales dependen
de técnicas de muestreo de tiempo equivalente, para conseguir el
ancho de banda requerido.
La presente invención supera los problemas de
los sistemas convencionales que tratan con señales de gran ancho de
banda, mediante el uso de un circuito desmultiplexor como un ADC (o
comparador) de 1 bit y un registro de N x 1 bits, combinados como
se muestra en la figura 3. En este ejemplo concreto, el
desmultiplexor (DMUX) 15 es un DMUX 16:1 (es decir, N = 16) que
funciona aproximadamente a 10 GHz, pero actualmente también hay
disponibles frecuencias de reloj superiores, por ejemplo 40 GHz, y
otras relaciones, por ejemplo 4:1 o 2:1. Una señal umbral 16 es
aplicada a la entrada b del comparador 14. La tensión de señal
umbral puede ser generada por un circuito DAC bajo el control del
procesador 6. La forma de onda muestreada es periódica, de forma que
no es esencial muestrear cada ciclo individual. Esta característica
permite que se utilice un DAC de baja velocidad, para generar la
tensión de señal umbral, debido a que puede descartarse muestras
mientras se estabiliza el DAC. La salida del comparador 14 es
"1" lógico, si la entrada es mayor que la entrada b, y "0"
lógico en otro caso. Los valores de salida son almacenados
secuencialmente en el registro de 16 x 1 bits 17, en sucesivos
flancos ascendentes del reloj 18.
En un modo preferido de funcionamiento, muestras
digitalizadas de 1 bit, de la señal analógica de entrada procedente
del registro 17, son enviadas al procesador 6, dieciséis cada vez,
correspondientes a dieciséis muestras consecutivas. A continuación,
el procesador 6 puede determinar qué partes de la forma de onda
están por encima o por debajo de la tensión umbral, y alterar los
valores en la memoria 7 correspondientemente, modificando así la
forma de onda de corrección. Mediante establecer alternativamente
tensiones umbral alta y baja, la señal de salida puede limitarse
entre dos niveles umbral.
Un método alternativo de funcionamiento requiere
solo el establecimiento de un nivel umbral 16. En este modo, el
procesador 6 cuenta el número de unos y ceros correspondientes al
mismo instante de la muestra, en el ciclo. La proporción de unos
frente a ceros se utiliza para determinar el valor apropiado
correspondiente en la memoria 7; cambiando así la forma de onda de
corrección para mantener la proporción aproximadamente en 50:50.
El sistema de la presente invención produce una
señal de salida que es sustancialmente plana. Una alternativa es
producir una señal de salida que es sustancialmente plana durante
una parte concreta de su período, mediante modificar entradas
seleccionadas en la memoria 7.
Entre las ventajas del ADC de la presente
invención, se tiene que utiliza un dispositivo pequeño a bajo coste,
de bajo consumo, comercialmente disponible, en comparación con los
ADCs existentes que funcionan a estos anchos de banda; ofrece un
intervalo de fluctuación mejorado, puesto que el intervalo de la
muestra se determina mediante un reloj de frecuencia fija, en lugar
de mediante el método convencional de utilizar un retardo
incremental; y ofrece rendimiento de ancho de banda completo a una
resolución de 1 bit, en comparación con los anchos de banda
significativamente menores ofrecidos por los dispositivos
convencionales, aunque a mayor resolución.
\vskip1.000000\baselineskip
\bullet US 4 983 972 A [0004]
\bullet US 4 411 002 A [0005]
\bullet US 4 736 387 A [0006].
Claims (5)
1. Un sistema para controlar la envolvente de
una forma de onda periódica, el sistema comprendiendo un convertidor
analógico a digital (ADC)
donde el ADC comprende un comparador; un
registro de desplazamiento sincronizado de N x 1 bits; un reloj y
un generador de tensión, donde el generador de tensión genera una
tensión umbral; donde el ADC comprende además un procesador; donde
el reloj está bloqueado en fase, a una señal de entrada analógica
periódica; donde la frecuencia de reloj está en el rango de 1 GHz a
50 GHz; donde la señal de entrada tiene un ancho de banda entre
corriente continua y 50 GHz; donde la señal de entrada analógica
periódica, se compara en el comparador con la tensión umbral; donde
los valores de salida del comparador son almacenados en el registro
de desplazamiento, se construye una representación de la señal de
entrada sobre varios ciclos de la señal de entrada, y se envía
muestras de N x 1 bits al procesador; y
donde el procesador controla la variación de la
tensión umbral aplicada al comparador en función de las muestras de
N x 1 bits recibidas, para caracterizar una envolvente de la
señal de entrada; y mediante lo cual el ADC muestrea una forma de
onda de entrada de la señal de entrada, y el procesador calcula una
forma de onda de corrección en función de las muestras de N x 1
bits recibidas, convierte la forma de onda de corrección en una
señal analógica, combina la forma de onda de corrección con la forma
de onda de entrada para controlar su envolvente, y entrega una
forma de onda combinada, donde la forma de onda combinada está
limitada entre dos tensiones umbral, que son aplicadas
alternativamente al comparador.
2. Un sistema acorde con la reivindicación 1, en
el que el reloj es un reloj de frecuencia fija.
3. Un sistema acorde con la reivindicación 1 o
la reivindicación 2, en el que una tensión umbral aplicada al
comparador se alterna entre dos tensiones nominales, de tal forma
que una envolvente de una señal de entrada esté
caracterizada más eficientemente.
4. Un sistema acorde con cualquier
reivindicación precedente, en el que la tensión umbral es generada
por un circuito convertidor digital a analógico (DAC), controlado
por procesador.
5. Un sistema acorde con cualquier
reivindicación precedente, en el que la forma de onda combinada es
sustancialmente plana para una parte predeterminada de la forma de
onda de entrada.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0108829.3A GB0108829D0 (en) | 2001-04-07 | 2001-04-07 | Analogue to digital converter |
| GB0108829 | 2001-04-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2305280T3 true ES2305280T3 (es) | 2008-11-01 |
Family
ID=9912500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES02759785T Expired - Lifetime ES2305280T3 (es) | 2001-04-07 | 2002-03-28 | Sistema para controlar la envolvente de una forma de onda priodica, utilizando un convertidor analogico a digital. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6917323B2 (es) |
| EP (1) | EP1384326B1 (es) |
| AT (1) | ATE398359T1 (es) |
| AU (1) | AU2002308116B2 (es) |
| CA (1) | CA2443582C (es) |
| DE (1) | DE60227061D1 (es) |
| ES (1) | ES2305280T3 (es) |
| GB (1) | GB0108829D0 (es) |
| WO (1) | WO2002082659A2 (es) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7356186B2 (en) * | 2002-08-23 | 2008-04-08 | Kulas Charles J | Digital representation of audio waveforms using peak shifting to provide increased dynamic range |
| US8130889B2 (en) | 2005-04-04 | 2012-03-06 | Texas Instruments Incorporated | Receive timing manager |
| US7253600B2 (en) * | 2005-07-19 | 2007-08-07 | Cambridge Analog Technology, Llc | Constant slope ramp circuits for sample-data circuits |
| US7468688B2 (en) * | 2006-09-06 | 2008-12-23 | Infineon Technologies Ag | Converter and method for converting an analog signal and comparator for use in such conversion |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1207747A (en) | 1967-11-13 | 1970-10-07 | Princeton Applied Res Corp | Signal correlator |
| US3991409A (en) * | 1974-05-29 | 1976-11-09 | Whittaker Corporation | Digital storage system for high frequency signals |
| JPS57202128A (en) | 1981-06-08 | 1982-12-10 | Victor Co Of Japan Ltd | Analog-to-digital converting circuit |
| US4411002A (en) * | 1981-09-29 | 1983-10-18 | Magnavox Government And Industrial Electronics Company | Method and apparatus for a continuously variable slope delta range extender |
| US4595909A (en) | 1981-11-25 | 1986-06-17 | The United States Of America As Represented By The Secretary Of The Navy | N-bit propagatary analog-to-digital converter system |
| GB2115998A (en) | 1982-03-03 | 1983-09-14 | Rca Corp | Apparatus and method for rapid analog-to-digital conversion |
| GB2115247B (en) | 1982-10-14 | 1986-01-02 | Burr Brown Res Corp | An improved analog to digital converter system for application to pulse code audio modulation |
| US4654584A (en) * | 1985-12-12 | 1987-03-31 | Analogic Corporation | High-speed precision equivalent time sampling A/D converter and method |
| US4736387A (en) * | 1986-03-28 | 1988-04-05 | Gte Laboratories Incorporated | Quantizing apparatus |
| US4983972A (en) * | 1989-10-13 | 1991-01-08 | The United States Of America As Represented By The Secretary Of The Navy | Video delta modulation encoder |
| US5010340A (en) | 1990-03-26 | 1991-04-23 | Rockwell International Corporation | Charge domain successive approximation analog to digital converter |
| JPH04152717A (ja) | 1990-10-17 | 1992-05-26 | Hitachi Ltd | Ａ／ｄ変換器 |
| EP0935386B1 (en) * | 1997-05-27 | 2004-11-17 | Seiko Epson Corporation | Image processor and integrated circuit for the same |
| US6157329A (en) * | 1997-09-15 | 2000-12-05 | Massachusetts Institute Of Technology | Bandpass sigma-delta modulator employing high-Q resonator for narrowband noise suppression |
-
2001
- 2001-04-07 GB GBGB0108829.3A patent/GB0108829D0/en not_active Ceased
-
2002
- 2002-03-28 ES ES02759785T patent/ES2305280T3/es not_active Expired - Lifetime
- 2002-03-28 DE DE60227061T patent/DE60227061D1/de not_active Expired - Lifetime
- 2002-03-28 AU AU2002308116A patent/AU2002308116B2/en not_active Ceased
- 2002-03-28 US US10/474,001 patent/US6917323B2/en not_active Expired - Fee Related
- 2002-03-28 AT AT02759785T patent/ATE398359T1/de not_active IP Right Cessation
- 2002-03-28 EP EP02759785A patent/EP1384326B1/en not_active Expired - Lifetime
- 2002-03-28 CA CA002443582A patent/CA2443582C/en not_active Expired - Fee Related
- 2002-03-28 WO PCT/EP2002/003596 patent/WO2002082659A2/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP1384326A2 (en) | 2004-01-28 |
| CA2443582C (en) | 2007-03-06 |
| WO2002082659A3 (en) | 2003-12-04 |
| US20040108948A1 (en) | 2004-06-10 |
| AU2002308116B2 (en) | 2006-06-08 |
| GB0108829D0 (en) | 2001-05-30 |
| US6917323B2 (en) | 2005-07-12 |
| WO2002082659A2 (en) | 2002-10-17 |
| ATE398359T1 (de) | 2008-07-15 |
| DE60227061D1 (de) | 2008-07-24 |
| CA2443582A1 (en) | 2002-10-17 |
| EP1384326B1 (en) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210044300A1 (en) | High Linearity Phase Interpolator | |
| US9374070B2 (en) | Ramp generator circuit and solid-state imaging device | |
| US8093543B2 (en) | Voltage generator circuit having a resistor ladder circuit and a switch control circuit allowing a variation of the slope of a given ramp wave, digital-to-analog converter, ramp generator circuit, analog-to-digital converter, image sensor system, and method for generating voltage | |
| JP2010045789A (ja) | アナログ／デジタル変換器 | |
| JPS6137810B2 (es) | ||
| US10148473B2 (en) | Method and apparatus for spectrum spreading of a pulse-density modulated waveform | |
| KR960003117A (ko) | 디지탈 타이밍 복원회로 | |
| US8947284B2 (en) | AD converter and AD conversion method | |
| US6701297B2 (en) | Direct intermediate frequency sampling wavelet-based analog-to-digital and digital-to-analog converter | |
| ES2243698T3 (es) | Introduccion de una secuencia de ensayo para el calibrado de un convertidor a/n. | |
| ES2305280T3 (es) | Sistema para controlar la envolvente de una forma de onda priodica, utilizando un convertidor analogico a digital. | |
| US20100225515A1 (en) | Track and hold amplifiers and analog to digital converters | |
| KR20080051676A (ko) | 알고리즘 아날로그-디지털 변환기 | |
| AU2002308116A1 (en) | Analogue to digital converter | |
| KR20110064514A (ko) | 비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법 | |
| KR100422394B1 (ko) | 짝수차항 고조파 주파수 체배기를 이용한 광대역 직접디지털 주파수 합성기 | |
| KR20090071705A (ko) | 기준전압 선택회로를 이용한 아날로그-디지털 변환기 | |
| RU2145149C1 (ru) | Сигма-дельта-аналого-цифровой преобразователь | |
| US7196651B2 (en) | Analog-to-digital converter (ADC) | |
| JP3684655B2 (ja) | デジタル信号処理装置 | |
| KR100760143B1 (ko) | 방송 수신기의 튜너 필터 트랙킹 회로 | |
| KR100866500B1 (ko) | 해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법 | |
| KR101710773B1 (ko) | 아날로그-디지털 변환 제어 장치 및 그 제어 방법 | |
| Soudan et al. | Methodology for mismatch reduction in time-interleaved ADCs | |
| KR19990012239A (ko) | 아날로그/디지탈 변환장치 |