ES2289523T3

ES2289523T3 - Intercambio de bits para profundidades de entrelazado diferentes.

Info

Publication number: ES2289523T3
Application number: ES04736990T
Authority: ES
Inventors: Benoist Sebire
Original assignee: Nokia Oyj
Current assignee: Nokia Oyj
Priority date: 2003-06-20
Filing date: 2004-06-17
Publication date: 2008-02-01
Anticipated expiration: 2024-06-17
Also published as: CN1799214A; KR100686704B1; US6919829B2; DE602004008595D1; TWI248741B; DE202004021657U1; AU2004250807B2; WO2004114580A1; JP2007520907A; US20040257250A1; EP1606902B1; ATE372001T1; JP4276261B2; KR20060020690A; CA2525883A1; TW200503489A; EP1606902A1; DE602004008595T2; EP1606902B2; DE202004021657U8

Abstract

Método para intercambio de bits en un emplazamiento transmisor, en el que periódicamente se establece una correspondencia de I bits sucesivos de un paquete de datos (6, 7) que comprende K bits sobre posiciones de bit entrelazadas en I ráfagas diferentes (9-0 .. 9-7), respectivamente, según un esquema de entrelazado predefinido y una profundidad de entrelazado I seleccionada, que comprende la etapa en la que se intercambia el valor de por lo menos un bit que está asociado a una respectiva primera posición de bit m de dicho paquete de datos (6, 7) con el valor de un bit que está asociado a una respectiva segunda posición de bit n en dicho paquete de datos (6, 7), en el que dicha respectiva segunda posición de bit n se selecciona de tal manera que se cumple n > m y la diferencia n-m es divisible por I.

Description

Intercambio de bits para profundidades de entrelazado diferentes.

Campo de la invención

La presente invención se refiere a un método para un intercambio de bits, en el que periódicamente se establece una correspondencia de I bits sucesivos de un paquete de datos que comprende K bits sobre posiciones de bit entrelazadas en I ráfagas diferentes, respectivamente, según un esquema de entrelazado predefinido y una profundidad de entrelazado I seleccionada, que comprende la etapa en la que se intercambia el valor de por lo menos un bit que está asociado a una respectiva primera posición de bit m del paquete de datos con el valor de un bit que está asociado a una respectiva segunda posición de bit n en el paquete de datos, en el que la segunda posición de bit respectiva n se selecciona de tal manera que se cumple n > m y la diferencia n-m es divisible por I.

Antecedentes de la invención

En la mayoría de los sistemas de comunicaciones del estado de la técnica, la información que se origina en una fuente de información se convierte en bits, subsiguientemente se le aplica una codificación fuente y se codifica en canales, se entrelaza y a continuación se modula para transmitirla a través de un medio de transmisión, el cual puede ser el espacio entre una antena transmisora y una receptora o una conexión por hilos tal como cable o fibra óptica. Entre las diferentes técnicas de modulación, la modulación de fase se ha revelado como una forma robusta y eficaz de establecer una correspondencia de información sobre una onda portadora. En la modulación de fase, la fase de la onda portadora contiene la información completa sobre los bits transmitidos.

El EDGE (Entorno GSM de Datos Mejorados), una versión más rápida del servicio inalámbrico del Sistema Global para Comunicaciones Móviles (GSM), está diseñado para entregar datos a velocidades de hasta 384 kbps y permite la entrega de aplicaciones multimedia y otras aplicaciones de banda ancha a usuarios de teléfonos móviles y de ordenadores. La normativa EDGE se edifica sobre la normativa GSM existente. No obstante, en lugar de la técnica de modulación de Codificación de Desplazamiento Mínimo con Filtro Gaussiano (GMSK) que se normalizó originalmente para el GSM, en el EDGE se usa la Codificación por Desplazamiento de Fase (PSK) con ocho posibles constelaciones de símbolos (8-PSK). En la Fig. 1 se representa el establecimiento de una correspondencia de tres bits consecutivos (d_{3i}, d_{3i+1}, d_{3i+2}) de un flujo continuo de bits entrelazado, codificado y destinado a la modulación, sobre uno de entre ocho símbolos 8-PSK posibles 1-1 .. 1-8 en el plano I/Q 2, en el que i indica el número secuencial del símbolo 8-PSK y en el que el eje I y el eje Q hacen referencia a la componente en fase y en cuadratura, respectivamente, de la señal modulada. La totalidad de los símbolos 8-PSK 1-1 .. 1-8 se dispone sobre un círculo con el mismo radio y únicamente son
diferentes en su fase, la cual se cuenta en el sentido contrario al de las agujas del reloj comenzando desde el eje I.

Cuando se intenta demodular a nivel de símbolos una señal 8-PSK recibida, con ruido, para determinar los tres bits transmitidos asociados (d_{3i}, d_{3i+1}, d_{3i+2}) por cada símbolo 8-PSK, se determina la fase de la señal recibida descomponiendo dicha señal recibida en sus componentes en fase y en cuadratura, lo cual produce una posición estimada del símbolo 8-PSK en el plano I/Q 2 (no mostrada). La posición estimada se compara con las 8 posiciones posibles 1-1 .. 1-8 según se representa en la Fig. 1 para determinar qué símbolo 8-PSK se envió originalmente. No obstante, si la estimación del símbolo difiere sustancialmente con respecto a las posiciones de los símbolos 8-PSK, por ejemplo, si el símbolo estimado presenta una fase de 22,5º, aunque el símbolo 8-PKS transmitido 1-1 tenía una fase de 0º (correspondiente a los tres bits (1, 1, 1)), resulta difícil decidir si originalmente se envió el símbolo 1-1 con fase 0º ó el símbolo 1-2 con fase 45º. Si se decide erróneamente que se envió el símbolo 8-PSK 1-2 con fase 45º, la demodulación produce los bits (0, 1, 1) en lugar de los bits (1, 1, 1) que se enviaron originalmente. De este modo, se produce un error de un bit. A partir de la Fig. 1, puede observarse que los símbolos 8-PSK vecinos difieren siempre en solamente una posición de bit, con vistas a mantener el número de errores de bit a un valor lo más bajo posible cuando se toma una decisión errónea por el símbolo 8-PSK vecino en lugar del símbolo 8-PSK enviado originalmente. No obstante, incluso para errores que surgen a partir de la detección de símbolos 8-PSK vecinos erróneos en lugar del símbolo 8-PSK correcto, la probabilidad de error en la tripleta de bits (d_{3i}, d_{3i+1}, d_{3i+2}) no es la misma. La detección del símbolo 8-PSK vecino en lugar del símbolo 8-PSK correcto puede derivar en un error de bit en la primera posición de la tripleta (d_{3i}, d_{3i+1}, d_{3i+2}) para solamente 4 símbolos 8-PSK (1-1, 1-2, 1-5 y 1-6 respectivamente a 0º, 45º, 180º y 225º), puede derivar en un error de bit en la segunda posición de la tripleta (d_{3i}, d_{3i+1}, d_{3i+2}) para solamente 4 8-PSK (1-3, 1-4, 1-7, 1-8 respectivamente a 90º, 135º, 270º y 315º), y puede derivar en un error de bit en la tercera posición de la tripleta (d_{3i}, d_{3i+1}, d_{3i+2}) para la totalidad de los 8 símbolos 8-PSK 1-1 .. 1-8. De este modo, la tercera posición de bit en la tripleta (d_{3i}, d_{3i+1}, d_{3i+2}) tiene una tendencia a errores mayor que la primera y segunda posiciones de bit, y por lo tanto se señala como el "bit débil" de la tripleta. El sistema EDGE (Consultar documento técnico 3GPP TS 45.003 V5.6.0 (2000-06) del Instituto Europeo de Normalización de Telecomunicaciones) ETSI)) permite el multiplexado de varias estaciones móviles en un único Canal de Transporte de Datos por Paquetes (PDTCH) de enlace ascendente. Para controlar el acceso de las diferentes estaciones móviles al PDTCH, se usa la Bandera de Estado de Enlace Ascendente (USF), la cual indica si un canal de enlace ascendente está o no libre, y, si no está libre, a qué estación móvil pertenece en ese momento. El USF dispone de tres bits, en los que "1" significa "libre", y los restantes 7 estados se pueden usar para identificar la MS que está usando en ese momento el PDTCH. La bandera USF es vital para el funcionamiento correcto del sistema EDGE y por lo tanto se codifica en canales por medio de un código bloque con una velocidad de código 1/12. En particular, se establece una correspondencia de los tres bits de la USF sobre 36 bits USF codificados, y estos 36 bits se distribuyen sobre cuatro bloques consecutivos como grupos de 9 bits cada uno de ellos.

Tal como se muestra en la Fig. 2, la cual representa el primer bloque 3 de entre cuatro bloques de una ráfaga GSM/EDGE, cada uno de los bloques comprende 348 bits en total, en los que los bit USF codificados están dispuestos en las posiciones de bit 168 a 173 y 176 a 178, respectivamente. Las restantes posiciones de bit en cada bloque se llenan con bits de encabezamiento y de datos ya entrelazados, codificados y adaptados en velocidad. A continuación, los cuatro bloques forman una ráfaga de longitud 1392 bits.

El EDGE comprende trece Esquemas de Modulación y Codificación (MCS) diferentes para el PDTCH. En el MCS-5 y el MCS-7 (tanto de enlace ascendente como de enlace descendente), se propone evitar la transmisión de bits USF codificados en la tercera posición de bit en la tripleta 8-PSK (d_{3i}, d_{3i+1}, d_{3i+2}) para reducir la relación de errores de bit de la USF. Este principio se conoce como intercambio de bits. La expresión intercambio de bits significa que los bits USF codificados que se corresponden con posiciones de bit de la ráfaga que de otro modo se transmitirían como el tercer bit de la tripleta 8-PSK (d_{3i}, d_{3i+1}, d_{3i+2}) se intercambian con posiciones de bit que se corresponden con bits de datos codificados entrelazados y adaptados en velocidad y no se transmitirán como el tercer bit de la tripleta 8-PSK (d_{3i}, d_{3i+1}, d_{3i+2}). De este modo, los bits USF se transmiten únicamente como el primer o el segundo bit en el 8-PSK (d_{3i}, d_{3i+1}, d_{3i+2}), lo cual ayuda a reducir la relación de errores de bit de la USF. Tal como se representa en la Fig. 2, los bits USF en las posiciones 170, 173 y 176 (respectivamente en los símbolos 8-PSK 56, 57 y 58, sombreados en gris en la Fig. 2) se intercambian con bits de datos entrelazados, codificados y adaptados en velocidad en las posiciones 150, 151 y 195 (no mostradas). Puede verse fácilmente que, cuando el primer bit de una ráfaga tiene la posición 0, las posiciones de bit USF 168, 169, 171, 172, 177, 178 (no cambiadas) y 150, 151, y 195 (intercambiadas), se corresponden con la primera y segunda posiciones de bit menos propensas a errores de la tripleta 8-PSK (d_{3i}, d_{3i+1}, d_{3i+2}), ya únicamente se establece una correspondencia de las posiciones de bit 3k-1, siendo k=1 .. 464, con la tercera posición de bit propensa a errores de la tripleta.

El intercambio tiene lugar en el transmisor. En el receptor, se realiza el intercambio inverso (desintercambio) de los bits obtenidos a partir de la demodulación de los símbolos 8-PSK recibidos basándose en el conocimiento del algoritmo de intercambio que se usó en el emplazamiento transmisor. Después del desentrelazado, tanto el grupo de bits TFCI como el grupo de bits de datos codificados en canales y adaptados en velocidad se decodifican en canales y a continuación se procesan adicionalmente.

Evidentemente, la relación de errores de bit de los bits de datos se incrementa de forma correspondiente cuando se aplica el intercambio de bits ya que la tercera posición de bit propensa a errores de la tripleta 8-PSK se asigna en ese momento a los bits de datos con más frecuencia. No obstante, el deterioro del resultado de la relación de errores de bit de los bits de datos se acepta de buena gana cuando el mismo se obtiene a cambio de la reducción de la relación de errores de bit de la mucho más importante USF.

Surge una situación similar en el contexto de la Capa Flexible Uno (FLO), un tipo nuevo de capa física que se propone para la Red de Acceso de Radiocomunicaciones GSM/EDGE (GERAN, consultar documento técnico 3GPP TR 45.902 V6.0.0 (2003-04) del ETSI). La ventaja principal de la FLO es que la configuración de la capa física (por ejemplo, codificación de canales y entrelazado) se especifica en el establecimiento de la llamada. Con la FLO, la capa física de la GERAN ofrece uno o varios canales de transporte para la subcapa de Control de Acceso al Medio (MAC). Se puede multiplexar una serie de canales de transporte y los mismos se pueden enviar en el mismo canal físico básico, el Canal de Transporte de Datos Compuestos Codificados (CCTrCH) al mismo tiempo. La configuración de un canal de transporte, es decir, el número de bits de entrada, la codificación de canales, el entrelazado, etcétera, se indica como el Formato de Transporte (TF). La configuración de los formatos de transporte está controlada completamente por la Red de Acceso de Radiocomunicaciones (RAN) y se señaliza a la MS en el establecimiento de la llamada. Tanto en la estación móvil como en la estación transceptora base, se usan los formatos de transporte para configurar las unidades codificadora y decodificadora. Se permite únicamente un número limitado de combinaciones de los TF de diferentes Canales de Tráfico (TrCH). A una combinación válida se le denomina Combinación del Formato de Transporte (TFC). Para decodificar la secuencia recibida, el receptor necesita conocer la TFC activa para un paquete de radiocomunicaciones. Esta información se transmite en el campo Indicador de la Combinación del Formato de Transporte (TFCI). Este campo es un encabezamiento de la capa básica 1. A partir del valor TFCI decodificado, se conocen los formatos de transporte para los diferentes canales de transporte y puede dar comienzo la decodificación real.

El tamaño del TFCI está limitado a un máximo de 5 bits, lo cual permite un máximo de 32 TFC diferentes en el mismo subcanal físico básico. En otras palabras, para una única conexión, se propone disponer de un máximo de 32 posibilidades diferentes de codificación y/o multiplexado de canales en una sola vez.

El TFCI se codifica por bloques y se inserta en el comienzo de un paquete de radiocomunicaciones no entrelazado que comprende además los canales de transporte multiplexados (el CCTrCH). A cada bloque de transporte de bits que se va a transmitir en un TrCH se le dota de un anexo de Comprobación de Redundancia Cíclica (CRC), se codifica en canales, se adapta en velocidad y a continuación se multiplexa con los otros bloques codificados para producir un Canal de Transporte de Datos Combinados Codificados (CCTrCH). En los canales 8-PSK de velocidad completa, el paquete de radiocomunicaciones no entrelazado, que comprende el TFCI y los bits CCTrCH, tiene una longitud total de 1392 bits. Antes de que tenga lugar la modulación 8-PSK, a los bits del paquete de radiocomunicaciones no entrelazado se les aplica un entrelazado de bloques bien diagonal o bien rectangular sobre I ráfagas, en las que I indica la profundidad de entrelazado. En el caso del entrelazado de bloques rectangular, la ráfaga I representa un paquete de radiocomunicaciones. Por ejemplo, en los canales 8-PSK de velocidad completa, a continuación los K=1392 bits del paquete de radiocomunicaciones no entrelazado se entrelazan sobre 4 ráfagas de tamaño J=348 bits, las cuales forman el paquete de radiocomunicaciones destinado a modulación 8-PSK.

En el caso del entrelazado diagonal de bloques, los bits del paquete de radiocomunicaciones no entrelazado, el cual comprende M=K/J ráfagas no entrelazadas, se entrelazan sobre I=2*M ráfagas de tamaño J bits. No obstante, las primeras I/2 ráfagas contienen únicamente bits en las posiciones de bit pares, mientras que las últimas I/2 ráfagas contienen únicamente bits en las posiciones de bit impares. De este modo, los bits de estas I ráfagas se deben combinar con los bits de otras I ráfagas que se producen a partir del entrelazado de los siguientes paquetes de radiocomunicaciones no entrelazados sobre I ráfagas, lo cual genera dos paquetes de radiocomunicaciones llenos a partir de los dos paquetes de radiocomunicaciones no entrelazados.

Debido a la importancia del TFCI para la decodificación de paquetes de radiocomunicaciones recibidos, es deseable mejorar la relación de errores de bit del TFCI. Esto se puede lograr mediante el intercambio de bits. No obstante, en contraposición a la configuración de las ráfagas en el contexto del MSC-5 y 7 del EDGE, en los que el entrelazado tiene lugar antes de que los bits USF, los datos y los bits de encabezamiento se dispongan en una ráfaga y se modulen, para la FLO, los bits del TFCI y del CCTrCH se entrelazan conjuntamente.

Como consecuencia, en el contexto del MSC-5 y 7, el intercambio de bits se puede realizar directamente después de que se haya construido la ráfaga, ya que resulta evidente qué bits de la ráfaga se transmitirán como "bits débiles" de la modulación 8-PSK. Por contraposición, para la FLO, el entrelazado conjunto del TFCI y el CCTrCH produce I ráfagas, en las cuales resulta evidente qué bits se transmitirán como "bits débiles". No obstante, debido al entrelazado conjunto del TFCI y el CCTrCH, la posición de los bits entrelazados del TFCI dentro del paquete de radiocomunicaciones depende del esquema de entrelazado aplicado (diagonal de bloques o rectangular de bloques) y de las diferentes profundidades de entrelazado I (1, 2, 4, 8, 16) que son posibles, respectivamente, para los canales de velocidad completa, de velocidad mitad y los futuros posibles de velocidad un cuarto. De este modo, el intercambio de bits debe hacer frente a los diferentes esquemas de entrelazado y profundidades de entrelazado I. El documento WO 00/74296 da a conocer un intercambio de bits que no depende del entrelazado usado, adecuado para el MCS-5 al MCS-9.

Además, en general se prefiere que el intercambio de bits se realice únicamente entre bits que estén ubicados en la misma ráfaga. Esta situación evita que se influya en la diversidad temporal la cual es el objetivo principal del entrelazado.

Sumario de la invención

De este modo, teniendo en cuenta los problemas antes mencionados, uno de los objetivos de la presente invención es desarrollar un método, un sistema y un producto de programa de ordenador sencillos para el intercambio de bits de prioridad superior con bits de prioridad inferior en un paquete de radiocomunicaciones para sistemas que entrelazan conjuntamente los bits de prioridad superior e inferior y permiten profundidades de entrelazado diferentes.

Se propone un método para el intercambio de bits, en el que periódicamente se establece una correspondencia de I bits sucesivos de un paquete de datos que comprende K bits sobre posiciones de bit entrelazadas en I ráfagas diferentes, respectivamente, según un esquema de entrelazado predefinido y una profundidad de entrelazado I seleccionada, que comprende la etapa en la que se intercambia el valor de por lo menos un bit que está asociado a una respectiva primera posición de bit m del paquete de datos con el valor de un bit que está asociado a una respectiva segunda posición de bit n en el paquete de datos, en el que la respectiva segunda posición de bit n se selecciona de tal manera que se cumple n > m y la diferencia n-m es divisible por I.

El bit en la posición de bit m respectiva puede representar por ejemplo un bit de alta prioridad, y el bit en la posición de bit n respectiva representa entonces un bit de baja prioridad. El intercambio se realiza intercambiando el valor de los bits de ambas posiciones de bit, es decir, por ejemplo, al bit de la posición de bit m se le asigna el valor del bit de la posición de bit n y viceversa, en el caso de que el intercambio se realice antes que el entrelazado. A continuación, el bit asociado a una respectiva primera posición de bit m en el paquete de datos es igual al bit de la posición m, y en este caso el bit asociado a una respectiva segunda posición de bit n en el paquete de datos es igual al bit en la posición de bit n.

El entrelazado se realiza estableciendo periódicamente una correspondencia de I bits sucesivos del paquete de datos sobre posiciones de bit entrelazadas en I ráfagas diferentes, respectivamente. Esto se puede realizar, por ejemplo, estableciendo periódicamente una correspondencia de los bits del paquete de datos en las posiciones de bit k*I+i, siendo k=0,.., K/I-1 y siendo i=0,.., I-1, con diferentes posiciones de bit entrelazadas de la ráfaga i. La posición de los bits entrelazados dentro de las ráfagas se determina por medio del esquema de entrelazado, el cual puede ser, por ejemplo, un entrelazado de bloques diagonal o rectangular.

El intercambio en cada uno de los pasos se realiza para las posiciones de bit m y n del paquete de datos, en el que n puede estar relacionado con m, por ejemplo, a través de una correspondencia fija m = n+N, en la que N es un número natural predefinido. Para garantizar que los bits intercambiados se ubican dentro de la misma ráfaga, la diferencia de ambas posiciones de bit, es decir, n-m = N, debe ser divisible por I, ya que el entrelazado es periódico con respecto a I.

Tanto el intercambio como el entrelazado se realizan en el emplazamiento de transmisión, el cual, dependiendo de la dirección de transmisión, puede ser, por ejemplo, bien una estación móvil o bien una estación transceptora base de un sistema móvil de radiocomunicaciones. En el emplazamiento receptor, se deben realizar un intercambio inverso (desintercambio) y un desentrelazado correspondientes para reordenar los bits de tal manera que pueda tener lugar la decodificación de canales. En cuanto al intercambio, en el desintercambio el valor de por lo menos un bit que esté asociado a una respectiva primera posición de bit m del paquete de datos se intercambia con el valor de un bit que esté asociado a una respectiva segunda posición de bit n del paquete de datos, en el que la respectiva segunda posición de bit n se selecciona de tal manera que se cumple n > m y la diferencia n-m es divisible por I. De este modo la etapa de intercambio realizada en un transmisor también describe la etapa de desintercambio realizada en un receptor.

Según la presente invención, el intercambio se puede realizar antes, durante o después del entrelazado de los por lo menos I bits sucesivos. De forma correspondiente, en el emplazamiento receptor, el desintercambio se debe realizar después, durante o antes del desentrelazado, respectivamente.

Cuando el intercambio se realiza antes que el entrelazado, los valores de los bits del paquete de datos en las posiciones de bit m y n se pueden intercambiar directamente. En este caso, el bit que está asociado a una respectiva primera posición de bit m en el paquete de datos es el bit de la posición de bit m en el paquete de datos, mientras que el bit que está asociado a una respectiva segunda posición de bit n es el bit de la posición de bit n en el paquete de datos. En el emplazamiento receptor, se realiza a continuación el desintercambio después del desentrelazado, y los valores de los bits en las mismas posiciones m y n se desintercambian tal como durante el intercambio de bits en el emplazamiento transmisor.

Por contraposición, cuando ya se ha realizado el entrelazado, deben intercambiarse los valores de los bits cuya correspondencia se ha establecido en este momento con las posiciones de bit entrelazadas de las I ráfagas. Estas posiciones de bit entrelazadas están en una relación de uno-a-uno con respecto a la posición del bit en el paquete de datos a través del esquema de entrelazado predefinido y la profundidad de entrelazado seleccionada. En este caso, el bit que está asociado a una respectiva primera posición de bit m del paquete de datos es el bit de la posición de bit entrelazada con el cual se ha entrelazado el bit de la posición de bit m del paquete de datos, mientras que el bit que está asociado a una respectiva segunda posición de bit n en el paquete de datos es en este caso el bit de la posición de bit entrelazada con el cual se ha entrelazado el bit de la posición de bit n del paquete de datos. De este modo, es posible realizar el intercambio de los valores de bits, los cuales se seleccionan, por ejemplo, según su posición de bit en el paquete de datos, después del entrelazado, es decir, intercambiando los valores del bit en las posiciones de bit entrelazadas de las ráfagas. En el emplazamiento receptor, debe realizarse a continuación el desintercambio antes que el desentrelazado basándose en las mismas posiciones de bit entrelazadas intercambiadas que en el emplazamiento transmisor.

Según la presente invención, la profundidad de entrelazado seleccionada I se extrae preferentemente de un conjunto predefinido de profundidades de entrelazado {I_{1},.., I_{R}}, en las que se cumple I_{r} \leq I_{max} para todo r=1,.., R, y en las que la respectiva segunda posición de bit n se selecciona preferentemente de tal manera que la diferencia n-m es divisible por I_{max}.

Si son posibles diferentes valores para la profundidad de entrelazado I, es aconsejable exigir que N sea no solamente divisible por la profundidad de entrelazado I que se aplica en actualidad, sino también por la profundidad de entrelazado máxima I_{max} que sea posible. Debido al hecho de que las diferentes profundidades de entrelazado posibles son potencias de 2, la exigencia de que N deba ser divisible por I_{max} garantiza que para cada I posible, los bits intercambiados estén ubicados dentro de la misma ráfaga, consiguiendo de este modo que no se influya en la diversidad temporal.

Según la presente invención, se prefiere que dentro del paquete de datos se defina por lo menos un grupo de bits, y en el que la etapa de intercambio se realiza únicamente si la posición de bit entrelazada, con el cual se establece la correspondencia del bit de la respectiva primera posición de bit m del paquete de datos según el esquema de entrelazado predefinido y la profundidad de entrelazado seleccionada I, es una posición de bit entrelazada característica, y si el bit en la respectiva primera posición de bit m del paquete de datos pertenece al por lo menos un grupo de bits.

El grupo de bits dentro del paquete de datos puede representar bits de alta prioridad, mientras que los bits restantes del paquete de datos pueden representar en este caso bits de baja prioridad. El intercambio se realiza únicamente para bits de alta prioridad de los cuales, a través del entrelazado, se haya establecido una correspondencia sobre posiciones de bit entrelazadas en las ráfagas que se consideran como posiciones de bit entrelazadas características.

Según la presente invención, se prefiere además que las posiciones de bit entrelazadas características estén caracterizadas porque, dependiendo del esquema de modulación, los bits de estas posiciones experimenten una probabilidad de error mayor cuando los bits se modulen, transmitan a través de un canal con ruido y se demodulen en comparación con los bits de las posiciones restantes. Dichas posiciones de bit "débiles" se producen, por ejemplo, para cada tercer bit en la modulación 8-PSK, aunque también se encuentran en la Modulación de Amplitud en Cuadratura 16 y 64 (QAM).

Según la presente invención, las posiciones de bit entrelazadas características pueden ser las posiciones j dentro de una ráfaga que cumplan el criterio de que (j+1) es divisible por p, en la que p es un número natural predeterminado mayor que 0. Por ejemplo, si los bits de las posiciones de bit entrelazadas de las ráfagas se deben modular en 8-PSK, uno de cada tres bits será un "bit débil", y para cada posición j dentro de una ráfaga, estando comprendida j entre cero y la longitud de una ráfaga menos 1, cada "bit débil" se identifica mediante el criterio (j+1) mod p=0, siendo p=3.

Según la presente invención, se prefiere que el grupo de bits comprenda un número predeterminado L de primeros bits del paquete de datos. En este caso, los bits de alta prioridad pueden representar un tipo de encabezamiento que se añade al comienzo de un contenedor de datos.

Según la presente invención, se prefiere además que la respectiva segunda posición de bit n se seleccione de tal manera que se cumpla n-m \geq L. Esta condición garantiza que los bits de alta prioridad del grupo coherente de L bits en el comienzo del paquete de datos se intercambien con bits de baja prioridad que estén ubicados en la parte restante del paquete de datos.

Según la presente invención, se prefiere que el paquete de datos comprenda los bits de un Identificador de la Combinación del Formato de Transporte (TFCI) según una Capa Flexible Uno (FLO) de una Red de Acceso de Radiocomunicaciones GSM/EDGE (GERAN) en el grupo de L bits y los bits de un Canal de Transporte de Datos Compuestos Codificados (CCTrCH) según la FLO de la GERAN en los restantes K-L bits, en los que se establece una correspondencia de los K bits del paquete de datos sobre las posiciones de bit entrelazadas de las ráfagas según uno de los esquemas de entrelazado y una de las profundidades de entrelazado I que se han normalizado para la FLO de la GERAN, y en el que se cumple p=3. La condición p=3 justifica la modulación 8-PSK en la FLO de la GERAN. En la FLO de la GERAN se normalizan profundidades diferentes de entrelazado I extraídas de entre el conjunto {4, 8, 16}, canales diferentes de velocidad completa y velocidad mitad y esquemas de entrelazado de bloques diagonal y rectangular.

Según la presente invención, se prefiere que la etapa de intercambio se realice por lo menos dos veces para el paquete de datos, en las que la respectiva primera posición de bit m en cada una de las etapas es diferente, en las que en por lo menos una de entre las por lo menos dos etapas, la respectiva segunda posición de bit n se selecciona de tal manera que se cumple n=m+N, y en las que en por lo menos una de entre las por lo menos dos etapas, la respectiva segunda posición de bit n se selecciona de tal manera que se cumple n=m+K-N, en la que N es un número natural predeterminado. Se puede lograr un intercambio alternativo por medio de una variable de un contador cpt, la cual se inicializa con cero antes del primer intercambio y se incrementa en uno después de cada intercambio. Si (cpt mod 2=0), m se intercambia con n=m+N, y en cualquier otro caso, m se intercambia con n=m+K-N. El fundamento que subyace tras este intercambio alternativo con bits en el comienzo del CCTrCH y al final del CCTrCH es que la protección de errores en el CCTrCH es más fuerte, respectivamente, al comienzo y al final del CCTrCH, de manera que los bits del CCTrCH que se transmiten sobre posiciones de bit "débiles" para permitir la transmisión de bits TFCI sobre posiciones de bit menos propensas a errores no deterioran demasiado la relación de errores de bit del CCTrCH.

Además, se propone un sistema para un intercambio de bits, en el que periódicamente se establece una correspondencia de I bits sucesivos de un paquete de datos que comprende K bits sobre posiciones de bit entrelazadas en I ráfagas diferentes, respectivamente, según un esquema de entrelazado predefinido y una profundidad de entrelazado seleccionada I, comprendiendo el sistema medios de procesado para intercambiar el valor de por lo menos un bit que está asociado a una respectiva primera posición de bit m del paquete de datos con el valor de un bit que está asociado a una respectiva segunda posición de bit n del paquete de datos, en el que la respectiva segunda posición de bit n se selecciona de tal manera que se cumple n>m y la diferencia n-m es divisible por I. El sistema puede estar incluido en el transmisor (por ejemplo, una estación móvil o una estación transceptora base de un sistema de radiocomunicaciones móviles), en el que se realice el intercambio, y/o en el receptor, en el que se realice el desintercambio. Los medios de intercambio en el transmisor y de desintercambio en el receptor son los mismos.

Además, se propone un producto de programa de ordenador cargable directamente en la memoria interna de un ordenador digital, que comprende partes de código de software para realizar las etapas de las reivindicaciones de método antes mencionadas cuando el producto se ejecuta en un ordenador. El ordenador ya puede estar presente en una estación móvil o estación transceptora base para realizar la construcción y el entrelazado de las ráfagas.

Breve descripción de las figuras

Éstos y otros aspectos de la invención se pondrán de manifiesto a partir de las formas de realización que se describen posteriormente en el presente documento y se clarificarán en referencia a estas últimas. En las figuras mostradas:

Fig. 1: Establecimiento de correspondencia en símbolos, de tripletas de bits hacia símbolos 8-PSK,

Fig. 2: ejemplo de un intercambio de bits de la técnica anterior en un bloque de una ráfaga GSM/EDGE,

Fig. 3: estructura de un paquete de radiocomunicaciones en la Capa Flexible Uno (FLO) del GSM/EDGE,

Fig. 4: tabla de entrelazado para los primeros 72 bits de una trama de radiocomunicaciones 8-PSK de velocidad completa en la FLO del GSM/EDGE para un entrelazado de bloques diagonal y una profundidad de entrelazado I=8,

Fig. 5: diagrama de bloques de un sistema para un intercambio de bits según la presente invención,

Fig. 6: tabla que indica la aplicación del intercambio de bits según la presente invención, en la FLO del GSM/EDGE para un canal de velocidad completa con una profundidad de entrelazado I=8,

Fig. 7: una primera comparación de las relaciones de error de trama que se logran a través de paquetes de radiocomunicaciones FLO sin intercambio de bits y a través de paquetes de radiocomunicaciones FLO con intercambio de bits según la presente invención, y

Fig. 8: una segunda comparación de las relaciones de error de trama que se logran a través de paquetes de radiocomunicaciones FLO sin intercambio de bits y a través de paquetes de radiocomunicaciones FLO con intercambio de bits según la presente invención.

Descripción detallada de la invención

La Fig. 3 representa la estructura de un paquete de radiocomunicaciones en la Capa Flexible Uno (FLO) del GSM/EDGE para los canales 8-PSK de velocidad completa. Cada bloque de transporte, el cual contiene datos de la capa binaria 2 de un Canal de Tráfico (TrCH), se amplía con un anexo de Comprobación de Redundancia Cíclica (CRC) que produce un bloque de código, y subsiguientemente se codifica en canales y se adapta en velocidad generando una trama de radiocomunicaciones. En la Fig. 3, se muestran únicamente las tramas de radiocomunicaciones 4-0 y 4-(S-1), correspondientes respectivamente a TrCH (0) y TrCH(S-1), en los que S indica el número de TrCH activos. Para cada paquete de radiocomunicaciones a transmitir, al módulo de multiplexado de canales TrCH se le entrega una trama de radiocomunicaciones 4-s, siendo s=0,.. S-1, de cada TrCH activo. Estas tramas de radiocomunicaciones 4-s se multiplexan en serie en un Canal de Transporte de Datos Compuestos Codificados (CCTrCH). Después de la adición de los bits TFCI 6, en la configuración de este ejemplo 72 bits, en el comienzo de los bits CCTrCH 7, se genera un paquete de radiocomunicaciones no entrelazado 8, el cual comprende un total de 1392 bits.

El TFCI 6 y los bits CCTrCH 7 que forman el paquete de radiocomunicaciones no entrelazado 8 se pueden entrelazar en este momento bien en modo de bloques rectangular sobre I=4 ráfagas 9-0 .. 0-3, ó bien en un modo diagonal de bloques sobre I=8 ráfagas 9-0 .. 9-7, en los que en cualquiera de los casos, cada ráfaga tiene un tamaño de J=348 bits. No obstante, para el entrelazado diagonal de bloques, las I=8 ráfagas únicamente contienen bits en las posiciones de bit pares (ráfagas 9-0 .. 9-3) o impares (ráfagas 9-4 .. 9-7). En la Fig. 3, se representa ilustrativamente el caso del entrelazado diagonal de bloques con I=8. Junto con los bits en las posiciones de bit pares e impares de una segunda ráfaga no entrelazada de la cual se establece una correspondencia sobre otras I=8 ráfagas, se pueden construir dos paquetes de radiocomunicaciones FLO llenos 10, con una longitud respectiva de 1392 bits. No obstante, para simplificar la presentación, en la Fig. 3 únicamente se representa uno de los paquetes de radiocomunicaciones 10. A continuación, los paquetes de radiocomunicaciones FLO 10 se someten a la modulación 8-PSK.

En el documento técnico 3GPP TR 45.902 V6.0.0, se define mediante el siguiente conjunto de ecuaciones el entrelazado que establece una correspondencia de los K bits del paquete de radiocomunicaciones no entrelazado 8 sobre I ráfagas con J bits cada una de ellas:

Entrelazado diagonal de bloques con profundidad de entrelazado I:

\vskip1.000000\baselineskip

100

\newpage

Entrelazado rectangular de bloques con profundidad de entrelazado I:

\vskip1.000000\baselineskip

101

En este contexto, la función "int [j]" significa redondeo por defecto al siguiente número natural más pequeño con respecto a j, mientras que el operador módulo "i mod j" devuelve el resto de la división i/j.

Las ecuaciones se aplican de la manera siguiente: se establece una correspondencia de cada bit en la posición k=0..K-1, en la que K es el tamaño del paquete de radiocomunicaciones entrelazado/no entrelazado en bits, que comprende M ráfagas no entrelazadas, con una posición de bit entrelazada j=0..J-1 dentro de la ráfaga b=0..I-1, en la que J es el tamaño tanto de las ráfagas no entrelazadas como de las ráfagas en bits.

La Fig. 4 representa una tabla de entrelazado para los primeros 72 bits (los bits TFCI) de una trama de radiocomunicaciones en la FLO del GSM/EDGE que cumple las ecuaciones anteriores y surge a partir del conjunto de parámetros K=1392 y J=348 (M=4), es decir, canales 8-PSK de velocidad completa. Además, se supone un entrelazado de bloques diagonal con una profundidad de entrelazado de I=8.

La primera columna de la Fig. 4 muestra el índice k del bit dentro del paquete de radiocomunicaciones no entrelazado 8 antes del entrelazado, la segunda columna muestra el índice asignado j dentro de la ráfaga correspondiente b después del entrelazado, y la tercera columna muestra el índice de ráfaga asignado b después del entrelazado.

Tal como puede observarse a partir de la primera y la tercera columnas de la Fig. 4, se establece periódicamente una correspondencia de bits consecutivos del paquete de radiocomunicaciones no entrelazado 8 sobre diferentes ráfagas b, respectivamente. Además, puede observarse que en las primeras cuatro ráfagas b=0, 1, 2, 3, se asigna únicamente un valor a las posiciones de bit pares j, mientras que para las últimas cuatro ráfagas b=4, 5, 6, 7, se asigna un valor únicamente a las posiciones de bit impares. De este modo, se establece una correspondencia de los bits desde las posiciones de bit k=0..1392, es decir, 4 bloques de 348 bits cada uno de ellos, sobre I=8 ráfagas con J=348 posiciones de bit cada una de ellas, aunque cada una de estas ráfagas comprende únicamente bits en las posiciones de bit pares o impares.

A continuación, el paquete de radiocomunicaciones se somete a una modulación 8-PSK, lo cual da como resultado que uno de cada tres bits del paquete de radiocomunicaciones sea más propenso a errores que los otros bits. Obsérvese que, debido al hecho de que el tamaño de la ráfaga en bits J=348 es divisible por tres, la posición de un bit dentro de una ráfaga es suficiente para decidir si el bit se ubicará en la tercera posición de bit del símbolo 8-PSK correspondiente, es decir, no se requiere la posición absoluta del bit en el paquete de radiocomunicaciones. Los bits TFCI que se transmitirán como el tercer bit se pueden identificar fácilmente buscando los índices j que se correspondan con las primeras k=0..71 posiciones de bit y que cumplan el criterio (j+1) mod 3=0. Este es el caso correspondiente a las posiciones de bit k=1, 5, 10, 14, 16, 19, 20, 23, 25, 29, 34, 38, 40, 43, 44, 47, 49, 53, 58, 62, 64, 67, 68 y 71 (ver también Fig. 6). Para mejorar la relación de errores de bit (o de trama) del TFCI, a continuación los bits de estas posiciones de bit se intercambian con bits del CCTrCH según propone la presente invención, es decir, el bit k se intercambia con el bit k+N cuando cpt es par y con el bit k+(K-N) cuando cpt es impar, en la que N es un número natural predeterminado y en la que cpt es un contador que se inicializa con cero cuando comienza el procedimiento de intercambio y se incrementa en uno después de cada operación de intercambio. Obsérvese que el intercambio alternativo del bit k con el bit k+N y el bit k+(K-N) únicamente garantiza que los bits del TFCI se intercambian con bits en el comienzo y el final del CCTrCH, en donde la protección de errores es más fuerte. Alternativamente, el bit k se puede intercambiar con el bit k+N con independencia del valor del cpt, lo cual simplifica el procedimiento, aunque puede hacer que aumente todavía más la relación de errores de bit del CCTrCH.

La Fig. 5 representa un diagrama de bloques de un sistema para el intercambio de bits según la presente invención. El sistema comprende una memoria de ráfagas 11 con interfaces (IF) 12, 13 y 14, un procesador 15 para controlar las interfaces 12, 13 y 14, y una tabla de consulta (LUT) 16. A través de la IF 12, el procesador controla el almacenamiento a nivel de ráfagas correspondiente a las ráfagas de un paquete de radiocomunicaciones entrelazado 10 que se produce a partir de una fase previa de entrelazado en la memoria de ráfagas 11, la cual se puede implementar en forma de una RAM. Cuando se almacena la ráfaga en la RAM, el procesador, a través de la interfaz 13, intercambia bits de la ráfaga almacenada según la información de intercambio que está contenida en la LUT 16 correspondiente al presente esquema de entrelazado y la presente profundidad de entrelazado I. Finalmente, el procesador activa la lectura de la ráfaga de la memoria 11 a través de la interfaz 14. A continuación, las ráfagas intercambiadas 17 se reenvían a una fase de modulación.

La descripción anterior suponía que el intercambio se realizaba en el transmisor. Se puede usar la misma configuración para el desintercambio en el receptor, en el que las ráfagas entrantes se almacenan a nivel de ráfagas en la memoria de ráfagas 11, se desintercambian según la misma LUT 16 que en el caso del intercambio, y subsiguientemente se reenvían a una fase de desentrelazado.

La Fig. 6 representa una tabla que indica qué bits del TFCI se intercambian con bits del CCTrCH según la presente invención. Dicha tabla se puede almacenar en la LUT 16 de un sistema de intercambio de bits según se representa en la Fig. 5. A título de ejemplo, se selecciona N=80, el cual es divisible por I_{max}=16 y mayor que o igual al tamaño del TFCI (L=72 bit), según propone la presente invención. Obsérvese que se seleccionó N=80 de manera que se pueda aplicar el mismo procedimiento de intercambio de bits a todos los esquemas de entrelazado y profundidades de entrelazado posibles dentro de la FLO, es decir, extraídas del conjunto {4, 8, 16} con R=3. En cualquier otra situación, en el presente caso del entrelazado de bloques diagonal con I=8, que pretende realizar un intercambio de bits al comienzo y al final del CCTrCH, habría bastado con seleccionar N=72, el cual es mayor que o igual al tamaño L=72 del TFCI y es divisible por I=8.

La primera columna representa el índice k de la posición de bit dentro del paquete de radiocomunicaciones no entrelazado 8. La segunda columna representa la posición absoluta k'=b*J+j del bit CCTrCH en el paquete de radiocomunicaciones no entrelazado 8 con el que se intercambia el bit TFCI. La tercera columna proporciona el índice de ráfaga b en la cual se produce el intercambio. Las últimas dos columnas contienen la posición de bit j con el cual se entrelaza el bit de la posición k (dentro de la ráfaga b), y la posición de bit j' con el cual se entrelaza el bit de la posición k' (dentro de la ráfaga b). Por ejemplo, el bit TFCI de la posición k=25 se entrelaza con la posición de bit j=14 de la ráfaga b=1, lo cual satisface (14+1) mod 3=0, es decir, este bit TFCI se transmitiría en la tercera posición de bit de un símbolo 8-PSK y por lo tanto se debe intercambiar. A continuación, se realiza el intercambio entre el bit de la posición k=25 con el bit de la posición k+80=105 (al comienzo del CCTrCH). El bit de la posición 105 se entrelaza con j'=198 dentro de la ráfaga b=1, lo cual no satisface (198+1) mod 3=0. Obsérvese que el intercambio se realiza siempre para bits dentro de la misma ráfaga b con vistas a mantener la diversidad temporal.

La Fig. 7 representa una primera comparación de las relaciones de error de trama que se logran a través de paquetes de radiocomunicaciones FLO sin intercambio de bits y a través de paquetes de radiocomunicaciones FLO con intercambio de bits según la presente invención. La FLO está configurada para transportar una llamada del Códec de Multivelocidad Adaptativa (AMR) a 4,75 kbps sobre canales 8-PSK con 5 bits TFCI (72 bits codificados). Como modelo de canal, se usó el canal TU3iFH. La Fig. 7 muestra tanto la Relación de Errores de Trama (FFR) del paquete de radiocomunicaciones que comprende tanto el TFCI como el CCTrCH, y la FER de solamente TFCI, en ambos casos con (línea de trazos) y sin intercambio de bits (línea continua) según la presente invención y en función de la Relación Portadora/Interferencia (C/I) en dB. Para la FER del TFCI, se logra una ganancia de 1,3 dB aplicando un intercambio de bits según la presente invención (con FER=0,01). A continuación, la FER combinada del CCTrCH y el TFCI presenta una ganancia del 0,2 dB.

La Fig. 8 representa una segunda comparación de las relaciones de errores de trama que se logran a través de paquetes de radiocomunicaciones FLO sin intercambio de bits y a través de paquetes de radiocomunicaciones FLO con intercambio de bits según la presente invención. Debido a que, como consecuencia del intercambio de bits, se usan más bits débiles para el CCTrCH, esta situación podría provocar alguna pérdida del rendimiento cuando se intercambian muchos bits y cuando la velocidad de codificación del CCTrCH es alta, lo cual se corresponde con una protección de errores baja. Para evaluar la pérdida, la FLO está configurada para transportar una llamada AMR a 12,2 kbps sobre los mismos canales que en la Fig. 7. La Fig. 8 representa los resultados en términos de la FER del TFCI y el CCTrCH combinados en función de la C/I en dB con (línea de trazos) y sin (línea continua) intercambio de bits. El deterioro del rendimiento debido al intercambio de bits en este escenario es despreciable.

La invención se ha descrito anteriormente por medio de una forma de realización preferida. Debería indicarse que existen formas alternativas y variaciones que resultarán evidentes para un experto en la materia y que se pueden implementar sin apartarse por ello del alcance de las reivindicaciones adjuntas, es decir, el intercambio de bits se puede realizar durante la etapa de entrelazado, y se pueden aplicar diferentes esquemas de entrelazado, en particular con respecto a la disposición de los bits entrelazados en el interior de una trama. El alcance de la presente invención no se limita en modo alguno a la modulación 8-PSK o al sistema GSM/EDGE. La misma también se puede aplicar, por ejemplo, en sistemas de espectro ensanchado o de Multiplexado por División de Frecuencia Ortogonal (OFDM).

Claims

1. Método para intercambio de bits en un emplazamiento transmisor, en el que periódicamente se establece una correspondencia de I bits sucesivos de un paquete de datos (6, 7) que comprende K bits sobre posiciones de bit entrelazadas en I ráfagas diferentes (9-0 .. 9-7), respectivamente, según un esquema de entrelazado predefinido y una profundidad de entrelazado I seleccionada, que comprende la etapa en la que se intercambia el valor de por lo menos un bit que está asociado a una respectiva primera posición de bit m de dicho paquete de datos (6, 7) con el valor de un bit que está asociado a una respectiva segunda posición de bit n en dicho paquete de datos (6, 7), en el que dicha respectiva segunda posición de bit n se selecciona de tal manera que se cumple n > m y la diferencia n-m es divisible por I.

2. Método según la reivindicación 1, en el que dicho intercambio se realiza antes, durante o después de dicho entrelazado de dichos por lo menos I bits sucesivos.

3. Método según la reivindicación 1, en el que dicha profundidad de entrelazado seleccionada I se extrae de un conjunto predefinido de profundidades de entrelazado {I_{1},..,I_{R}}, en las que se cumple I_{r} \leq I_{max} para todo r=1,..,R, y en las que dicha respectiva segunda posición de bit n se selecciona de tal manera que la diferencia n-m es divisible por I_{max}, y en las que R define el número de profundidades de entrelazado predefinidas.

4. Método según la reivindicación 1, en el que dentro de dicho paquete de datos (6, 7) se define por lo menos un grupo de bits, y en el que dicha etapa de intercambio se realiza únicamente si la posición de bit entrelazada, con la cual se establece la correspondencia del bit de dicha respectiva primera posición de bit m de dicho paquete de datos (6, 7) según dicho esquema de entrelazado predefinido y dicha profundidad de entrelazado seleccionada I, es una posición de bit entrelazada característica, y si dicho bit en dicha respectiva primera posición de bit m de dicho paquete de datos (6, 7) pertenece a dicho por lo menos un grupo de bits.

5. Método según la reivindicación 4, en el que dependiendo del esquema de modulación, los bits de las posiciones de bit entrelazadas características experimentan una probabilidad de error mayor cuando dichos bits se modulan, se transmiten a través de un canal con ruido y se demodulan en comparación con los bits de las posiciones restantes.

6. Método según la reivindicación 4, en el que dichas posiciones de bit entrelazadas características son las posiciones j dentro de una ráfaga que cumplen el criterio de que (j+1) es divisible por p, en la que p es un número natural predeterminado mayor que 0.

7. Método según la reivindicación 4, en el que dicho grupo de bits consiste en un número predeterminado L de primeros bits de dicho paquete de datos (6, 7).

8. Método según la reivindicación 7, en el que dicha respectiva segunda posición de bit n se selecciona de tal manera que se cumple n-m \geq L.

9. Método según la reivindicación 8, en el que dicho paquete de datos (6, 7) comprende los bits de un Identificador de la Combinación del Formato de Transporte (TFCI) según una Capa Flexible Uno FLO de una Red de Acceso de Radiocomunicaciones GSM/EDGE GERAN en dicho grupo de L bits y los bits de un Canal de Transporte de Datos Compuestos Codificados (CCTrCH) según dicha FLO de dicha GERAN en los K-L bits restantes, en los que se establece una correspondencia de los K bits de dicho paquete de datos (6, 7) sobre dichas posiciones de bit entrelazadas de dichas ráfagas (9-0 .. 9-7) según uno de los esquemas de entrelazado y una de las profundidades de entrelazado I que se han normalizado para dicha FLO de dicha GERAN, y en los que se cumple p=3.

10. Método según la reivindicación 9, en el que dicha etapa de intercambio se realiza por lo menos dos veces para dicho paquete de datos (6, 7), en las que la respectiva primera posición de bit m en cada una de las etapas es diferente, en las que en por lo menos una de entre dichas por lo menos dos etapas, dicha respectiva segunda posición de bit n se selecciona de tal manera que se cumple n=m+N, y en las que en por lo menos una de entre dichas por lo menos dos etapas, dicha respectiva segunda posición de bit n se selecciona de tal manera que se cumple n=m+K-N, en la que N es un número predeterminado.

11. Sistema para intercambio de bits en un emplazamiento transmisor, en el que periódicamente se establece una correspondencia de I bits sucesivos de un paquete de datos (6, 7) que comprende K bits sobre posiciones de bit entrelazadas en I ráfagas diferentes (9-0 .. 9-7), respectivamente, según un esquema de entrelazado predefinido y una profundidad de entrelazado seleccionada I, caracterizado porque dicho sistema comprende medios de procesado (15) para intercambiar el valor de por lo menos un bit que está asociado a una respectiva primera posición de bit m de dicho paquete de datos (6, 7) con el valor de un bit que está asociado a una respectiva segunda posición de bit n de dicho paquete de datos (6, 7), en el que dicha respectiva segunda posición de bit n se selecciona de tal manera que se cumple n>m y la diferencia n-m es divisible por I.

12. Producto de programa de ordenador cargable directamente en la memoria interna (11) de un ordenador digital, que comprende partes de código de software adaptadas para realizar la etapa de la reivindicación 1 cuando dicho producto se ejecuta en un ordenador.