ES2269797T3 - Circuito de entrada y procedimiento para su funcionamiento. - Google Patents
Circuito de entrada y procedimiento para su funcionamiento. Download PDFInfo
- Publication number
- ES2269797T3 ES2269797T3 ES02792687T ES02792687T ES2269797T3 ES 2269797 T3 ES2269797 T3 ES 2269797T3 ES 02792687 T ES02792687 T ES 02792687T ES 02792687 T ES02792687 T ES 02792687T ES 2269797 T3 ES2269797 T3 ES 2269797T3
- Authority
- ES
- Spain
- Prior art keywords
- delay
- delay time
- input
- clock pulse
- input circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00234—Layout of the delay element using circuits having two logic levels
- H03K2005/00247—Layout of the delay element using circuits having two logic levels using counters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
REIVINDICACIONES 1.- Circuito de entrada (1, 1¿) con una entrada (2), un divisor de tensión (3) con una toma central, un miembro de retardo (4, 40), un módulo de control (5) y medios (8, 8¿; 9, 9¿) para la impulsión de nivel alto y para la impulsión de nivel bajo, - en el que un primer polo (2) del divisor de la tensión (3) forma la entrada (2) del circuito de entrada (1, 1¿), - en el que una entrada de señales (6) del miembro de retardo (4, 40) se encuentra en la toma central del divisor de tensión (3) y una salida (7) del miembro de retardo (4, 40) está conectada con el módulo de control (5) y - en el que los medios (8, 8¿; 9, 9¿) para la impulsión de nivel alto y de nivel bajo se pueden controlar a través del módulo de control (5) y son adecuados para actuar sobre la entrada de la señal (6), caracterizado porque el módulo de control (5) está conectado con el miembro de retardo (40) a través de una línea de pulso de reloj (42), y porque un tiempo de retardo del miembro de retardo (40) puede ser influenciado por medio de una señal de pulso de reloj que puede ser transmitida a través de la línea de pulso de reloj.
Description
Circuito de entrada y procedimiento para su
funcionamiento.
La invención se refiere a un circuito de entrada
de acuerdo con el preámbulo de la reivindicación 1 así como a un
procedimiento para su funcionamiento de acuerdo con el preámbulo de
la reivindicación 6.
Se conocen un circuito de entrada del tipo
indicado anteriormente y un procedimiento de funcionamiento
correspondiente, respectivamente.
El circuito de entrada conocido presenta una
entrada, un divisor de tensión con una toma central, un miembro de
retardo, un módulo de control y medios para la desconexión de un
nivel alto y/o de un nivel bajo. En este caso, un primer polo del
divisor de tensión forma la entrada del circuito de entrada. Una
entrada de señales del miembro de retardo se encuentra en la toma
central del divisor de tensión y una salida del miembro de retardo
está conectada con el módulo de control. Los medios para la
impulsión de alto nivel y de bajo nivel son controlados a través del
módulo de control y actúan sobre la entrada de señales.
La señal que se aplica a la entrada del circuito
de entrada se designa a continuación para distinción como señal de
proceso. Por ejemplo, se suministra desde un conmutador de fin de
carrera de un proceso técnico. El circuito de entrada está previsto,
por lo tanto, para la recepción de señales digitales o analógicas,
por ejemplo, desde un aparato de automatización. Por ejemplo un
llamado control programable con memoria, un proceso técnico
controlado y/o supervisado. El circuito de entrada puede estar
integrado en un llamado grupo estructural de entrada, que se puede
combinar con una llamada unidad central de un control programable
con memoria.
Como miembro de retardo se emplea en el circuito
de entrada conocido un miembro RC. El tiempo de retardo se
establece con el dimensionado de la combinación de condensador y
resistencia del miembro RC. Para la verificación del circuito de
entrada está previsto el circuito de alto nivel y el circuito de
bajo nivel. Durante la activación de la impulsión de alto nivel se
aplica una señal alta definida, relacionada con un potencial de
referencia y en el caso de activación de la impulsión de nivel bajo
se aplica una señal baja definida, relacionada con potencial de masa
en la entrada de la señal.
En este circuito de entrada conocido o bien en
el procedimiento de funcionamiento correspondiente, sin embargo, es
un inconveniente que el tiempo de retardo designado también como
retardo de entrada es constante.
Por lo tanto, la invención tiene el cometido de
indicar un circuito de entrada así como un procedimiento para su
funcionamiento, en los que el retardo de entrada del miembro de
retardo se puede modificar durante el funcionamiento del circuito de
entrada.
Con relación al circuito de entrada, el cometido
se soluciona de acuerdo con la invención por medio de las
caract6erísticas de la reivindicación 1. A tal fin, el módulo de
control está conectado con el miembro de retardo a través de una
línea de pulso de reloj, donde el tiempo de retardo del miembro de
retardo puede ser influenciado por medio de una señal de pulso de
reloj que puede ser transmitida a través de la línea de pulso de
reloj. La ventaja de la invención consiste en que con tiempo de
retardo variable se puede adaptar el comportamiento del circuito de
entrada a las necesidades variables.
Las configuraciones ventajosas del circuito de
entrada son objeto de reivindicaciones dependientes que están
relacionadas con la reivindicación 1.
Con respecto al procedimiento para el
funcionamiento del circuito de entrada, el cometido se soluciona de
acuerdo con la invención a través de las características de la
reivindicación 6. A tal fin, está previsto que a través de una línea
de pulso de reloj, que conecta el módulo de control con el miembro
de retardo, se transmita una señal de pulso de reloj y que la señal
de pulso de reloj influya sobre el tiempo de retardo del miembro de
retardo.
Los desarrollos ventajosos de este procedimiento
son objeto de las reivindicaciones dependientes relacionadas con la
reivindicación 6.
La invención parte de reconocimiento de que se
puede realizar un miembro de retardo también con un filtro digital
adecuado. Tanto el filtro digital como también el miembro RC son en
cada caso un módulo funcional con curva característica de retardo.
Mientras que en el miembro RC el tiempo de retardo solamente se
puede conseguir a través de una modificación de los datos
característicos de la combinación de condensador y resistencia, por
lo tanto, una sustitución de estos componentes, en el filtro digital
se puede modificar en cualquier momento el tiempo de retardo, por
ejemplo, a través de la modificación de parámetros internos.
Cuando de acuerdo con la reivindicación 2 o bien
la reivindicación 7, la señal de pulso de reloj transmitida a través
de la línea de pulso de reloj actúa sobre un contador del miembro de
retardo y el tiempo de retardo del miembro de retardo está
determinado a través de un ciclo del contador, el tiempo de retardo
se determina, además de la duración de los periodos de la señal de
pulso de reloj, a través del contador propiamente dicho. De esta
manera se da una influencia especialmente sencilla del tiempo de
retardo. En el caso de un contador, por ejemplo, de siete bits de
anchura, que puede contar de una manera correspondiente 64 impulsos,
se puede llevar a cabo el tiempo de retardo deseado a través de una
adaptación de la duración de los periodos de la señal de pulso de
reloj de acuerdo con la relación "Tiempo de retardo = 64 x
duración de los periodos".
Se consigue una flexibilidad adicional en la
previsión del tiempo de retardo cuando está predeterminado o se
puede determinar un valor inicial o valor umbral. Como valor inicial
o valor umbral se designa aquel valor, desde el que comienza a
contar el contador hacia abajo hasta cero (valor inicial) o hasta
que se cuenta hacia arriba a partir de cero (valor umbral). En un
llamado contador de decrementos, que cuenta desde el valor inicial
de retorno hasta cero, se modifica el valor inicial para ejercer una
influencia sobre el tiempo de retardo. En el caso de un llamado
contador de incrementos, que cuenta a partir de cero hasta el valor
umbral, se modifica el valor umbral para ejercer una influencia del
tiempo de retardo. Cuanto más alto se selecciona el valor inicial o
bien el valor umbral, tanto más largo es el tiempo de retardo. La
posibilidad de ejercer una influencia sobre el valor inicial o el
valor umbral es útil cuando debe preverse un tiempo de retardo
especialmente corto, que no se puede conseguir solamente con una
frecuencia límite superior de la señal de pulso de reloj.
De acuerdo con una configuración del circuito de
entrada o bien del procedimiento para su funcionamiento, el módulo
de control está conectado con el miembro de retardo también a través
de una línea de escritura y de lectura así como a través de un bus
de datos. De esta manera se posibilita que el módulo de control lea
antes de la activación de uno de los medios para la impulsión de
nivel alto o de nivel bajo a través de la línea de lectura y el bus
de datos el tiempo de retardo ya expirado y después de la
terminación de la activación de uno de los medios para la impulsión
de nivel alto o de nivel bajo a través de la línea de escritura y
del bus de datos se restablece de nuevo el tiempo de retardo
expirado leído en el miembro de retardo.
Esto tiene de una manera ventajosa el efecto de
que después de la prueba del circuito de entrada a través de la
impulsión de nivel alto o de nivel bajo no debe transcurrir el
tiempo de retardo completo hasta que se puede reaccionar a una
modificación de la señal del proceso.
De una manera ventajosa, el módulo de control
lee el tiempo de retardo ya transcurrido directamente a partir del
contador del miembro de retardo y restablece de nuevo el tiempo de
retardo transcurrido leído directamente en el contador del miembro
de retardo. Esto evita, por una parte, por parte del módulo de
control, por ejemplo, un contador propio para la realización del
protocolo del número de los impulsos de la señal de pulso de reloj y
garantiza, por otra parte, un restablecimiento rápido del tiempo de
retardo transcurrido, que en otro caso se podría conseguir, por
ejemplo, a través de una elevación de corta duración de la
frecuencia de pulso de reloj de la señal de pulso de reloj.
En el circuito de entrada indicado o bien en el
procedimiento de funcionamiento correspondiente, de una manera
desfavorable durante la prueba del circuito de entrada, todavía la
señal alta o señal baja, designada a continuación como señal de
prueba, está sometida al tiempo de retardo predeterminado a través
del miembro de retardo. En el caso de un tiempo de retardo, por
ejemplo, de 3 ms, la señal de prueba debe permanecer, por ejemplo,
durante al menos 3 ms en la entrada de la señal, para que se
transmita al módulo de control. Durante este tiempo no se puede
reconocer qué señal de proceso se encuentra en la entrada del
circuito de entrada. Esto tiene la consecuencia de que solamente se
puede llevar a cabo una reacción a una modificación de la señal de
proceso después de la eliminación de la señal de prueba y después de
que ha transcurrido el tiempo de retardo restante. Cuando se
realiza una prueba completa del circuito de entrada con impulsión de
nivel alto y de nivel bajo al comienzo del ensayo, no se puede
llevar a cabo durante tres veces el tiempo de retardo ninguna
reacción a la modificación de la señal.
Por lo tanto, de una manera ventajosa está
previsto que después de la lectura del tiempo de retardo ya
transcurrido se ajuste un tiempo de retardo mínimo predeterminable o
predeterminado. De esta manera, se consigue que a través de la
impulsión de nivel alto o de nivel bajo se someta el impulso
aplicado a la entrada de la señal solamente a un retardo mínimo. De
esta manera se puede acelerar en una medida considerable la prueba
del circuito de entrada. La ganancia de tiempo corresponde al menos
a la diferencia entre el tiempo de retardo del miembro de retardo en
el funcionamiento normal y al tiempo de retardo mínimo durante la
impulsión de nivel alto o de nivel bajo.
Por lo tanto, para el ensayo del circuito de
entrada se puede determinar directamente a través del módulo de
control si en la salida del miembro de retardo están ajustadas las
relaciones pretendidas definidas a través de la activación de la
impulsión de nivel alto o de nivel bajo.
El ajuste del tiempo de retardo mínimo se
consigue de una manera ventajosa a través de la reducción de la
duración de los periodos de la señal de pulso de reloj transmitida a
través de la línea de pulso de reloj.
De una manera adicional o alternativa, se puede
conseguir el ajuste del tiempo de retardo mínimo a través de la
influencia adecuada del contador, especialmente a través de la
reducción de su valor inicial o valor umbral. A tal fin, después de
la activación de la línea de escritura, el contador o sus parámetros
pueden ser influenciados a través del bus de datos. Además de la
reducción del valor inicial o del valor umbral puede estar previsto
también que el nivel actual del contador sea ajustado a un valor
apenas por debajo del valor inicial o del valor umbral, para que se
ajuste el tiempo de retardo mínimo, de tal manera que se alcance el
valor inicial o el valor umbral en los impulsos siguientes de la
señal de pulso de reloj y de esta manera expire el contador.
A continuación se explica en detalle un ejemplo
de realización de la invención con la ayuda del dibujo. Los objetos
o elementos correspondientes entre sí se proveen en todas las
figuras con los mismos signos de referencia.
En éstas:
La figura 1 muestra un diagrama de principio de
un circuito de entrada conocido que puede ser comprobado.
La figura 2 muestra un diagrama de principio de
un ejemplo de realización de un circuito de entrada de acuerdo con
la invención.
La figura 1 muestra un diagrama de principio de
un circuito de entrada 1 conocido que se puede comprobar con una
entrada 2, en la que se puede aplicar una señal de entrada. La señal
de entrada que se aplica en la entrada 2 se designa para distinción
como señal de proceso. Por ejemplo, es suministrada desde un
conmutador de fin de carrera no representado o desde un elemento de
mando de un proceso técnico tampoco representado.
El circuito de entrada 1 comprende un divisor de
la tensión 3 con una toma central, un miembro de retardo 4 en forma
de un miembro RC 4 y un módulo de control 5. Para aplicaciones
prácticas, el circuito de entrada está realizado de forma múltiple,
de manera que se pueden supervisar y evaluar a través del módulo de
control 5, por ejemplo ocho, dieciséis, etc. entradas.
La entrada 2 forma uno de los dos polos del
divisor de la tensión 3. El otro polo del divisor de la tensión 3
está en masa. Una de las dos entradas del miembro RC 4 se encuentra
de la misma manera en masa. La otra entrada 6 del miembro RC 4
designada, para distinción, como entrada de señal 6, se encuentra en
la toma central del divisor de la tensión 3. El miembro RC 4
presenta una salida 7. Ésta se alimenta al módulo de control 5. El
miembro RC 4 provoca, de acuerdo con el dimensionado de la
combinación de condensador y resistencia obtenida, un retardo de la
repercusión de los impulsos en la entrada de la señal 6 sobre la
salida 7. Solamente los impulsos, que se producen durante un retardo
de tiempo completo, provocado a través del miembro RC, en la entrada
de la señal 6, llegan a la salida 7 y, por lo tanto, al módulo de
control 5. A través del dimensionado del miembro RC 4 se establece
el tiempo de retardo. Para el funcionamiento del circuito de entrada
1 con otro tiempo de retardo debe sustituirse el miembro RC 4 que
funciona como miembro de retardo o debe modificarse su combinación
de condensador y resistencia.
Para la prueba del circuito de entrada 1 están
previstos un primer conmutador y un segundo conmutador 8, 9 que
pueden ser accionados eléctricamente. El primer conmutador 8 que
puede ser accionado eléctricamente, la impulsión de nivel bajo 8, se
encuentra con un polvo en masa y con el otro polo en la entrada de
señales 6 del miembro RC 4. Se puede activar por medio de una
primera línea de control 8' del módulo de control 5. El segundo
conmutador 9 que puede ser activado eléctricamente, la impulsión de
nivel alto, se encuentra con un polo en un potencial de referencia
10 y con el otro polo en la entrada de señales 6 del miembro RC 4.
Se puede activar por medio de una segunda línea de control 9' del
módulo de
control 5.
control 5.
Para la verificación del circuito de entrada 1,
el módulo de control 5 controla en una secuencia predeterminada o
predeterminable en cada caso a través de una de las líneas de
control 8', 9' un conmutador 8, 9 que puede ser activado
eléctricamente. En el caso de activación de la impulsión de nivel
bajo 8 se cierra el conmutador 8 y se aplica la entrada de la señal,
por lo tanto, en potencial de masa. En el caso de activación de la
impulsión de nivel alto 8 se cierra el conmutador 9 y se aplica la
entrada de la señal 6 de esta manera sobre el potencial de
referencia 10. De este modo, se pueden predeterminar relaciones
definidas a través del módulo de control en la entrada de la señal
6. La entrada de la señal 6 se transmite a través del miembro RC y
la salida 7 al módulo de control 5. A través del módulo de control 5
se puede verificar, por lo tanto, si se lee la señal de entrada que
corresponde a las relaciones definidas predeterminada a través de la
impulsión de nivel alto o de nivel bajo. Si éste es el caso, el
circuito de entrada 1 se considera funcional. Si éste no es el caso,
el circuito de entrada 1 se considera erróneo. El módulo de control
5 puede mostrar entonces con una señal correspondiente (no se
representa) la deficiencia del circuito de entrada 1.
El circuito de entrada 1 tiene tres estados de
funcionamiento diferentes, a saber, funcionamiento normal, ensayo
alto y ensayo bajo se designan en resumen como modo de prueba.
En el funcionamiento normal, el conmutador 8 de
la impulsión de nivel bajo 8 está y el conmutador 9 de la impulsión
de nivel alto 9 están abiertos. La señal del proceso en la entrada 2
actúa a través del divisor de la tensión 3 y la entrada de la señal
6 sobre el miembro 4. Después de la expiración del tiempo de
retardo, predeterminado a través del miembro RC, por ejemplo de 3
ms, la señal del proceso llega a la salida 7 y, por lo tanto, al
módulo de control 5.
En la descripción del modo de prueba, realizado
de forma ejemplar en el ejemplo de la prueba elata, se consideran
como complemento los tiempos que transcurren durante un tiempo de
retardo del miembro RC 4, por ejemplo, de 3 ms, hasta que se puede
reaccionar a una modificación de la señal de proceso:
t = 0,0 ms: la señal del proceso cambia en la
entrada 2.
t = 2,9 ms: a través del módulo de control 5 se
inicia la prueba alta del circuito de entrada 1. A través de la
línea de control 9' se cierra el conmutador 9 de la impulsión de
nivel alto 9. El potencial de referencia 10 actúa sobre la entrada
de la señal 6.
t = 5,9 ms: después de la expiración del tiempo
de retardo predeterminado de 3 ms, el módulo funcional 5 reconoce,
cuando el circuito de entrada 1 es capaz de funcionar, en la salida
7 del miembro RC 4 la señal esperada.
t = 6,0 ms: el módulo funcional 5 termina la
prueba máxima. La impulsión de nivel alto 9 se conmuta inactivo a
través de la apertura del conmutador 9. Sobre la entrada de la señal
6 actúa de nuevo la señal de proceso.
t = 9,0 ms: después de la nueva expiración del
tiempo de retardo previsto de 3 ms, el módulo funcional 5 reconoce
el estado de la señal de proceso.
Las relaciones de tiempo durante el ensayo bajo
corresponden a las relaciones durante el ensayo alto.
De esta manera se puede constatar que el tiempo
para la reacción a una modificación de la señal de proceso se
prolonga a través del ensayo del circuito de entrada 1 al menos en
la medida de la duración del tiempo de retardo durante el ensayo
alto. Por otro lado, se prolonga el tiempo para la reacción a una
modificación de la señal de proceso a través de la expiración del
tiempo de retardo antes y después del ensayo alto. En el caso más
desfavorable, se suman los tiempos de tal manera que durante el
triple del tiempo de retardo no es posible ninguna reacción a una
modificación de la señal de proceso; a través del ensayo se ha
elevado el retardo de entrada para la señal de proceso en la medida
de 6 ms.
La figura 2 muestra un diagrama de principio de
un ejemplo de realización de un circuito de entrada 1' de acuerdo
con la invención. El circuito de entrada 1' se diferencia del
circuito de entrada 1 conocido, como se representa en la figura 1,
porque como miembro de retardo 40 está previsto en lugar de un
miembro RC 4 (figura 1) un módulo funcional 40 con contador 41. El
circuito de entrada 1' corresponde a la funcionalidad del circuito
de entrada 1 representado en la figura 1.
El módulo funcional 40 es especialmente un
módulo lógico 40 programable altamente integrado con curva
característica de retardo. Al módulo funcional 40 se añade en su
entrada de señales, como en el caso del miembro-RC 4
(figura 1), la señal de proceso cuando la impulsión de nivel alto y
la impulsión de nivel bajo 8, 9 no están activadas. Esta señal se
transmite después de la expiración del tiempo de retardo del módulo
funcional 40 a través de la salida 7 al módulo de control 5.
Para el control y supervisión del módulo
funcional 40 a través del módulo de control 5 está prevista una
línea de pulso de reloj 42, una línea de escritura y una línea de
lectura 43, 44 así como un bus de datos 45.
Con el módulo funcional 40 se realiza un miembro
de retardo digital 40. Su tiempo de retardo se determina a través de
la duración de los periodos de una señal de pulso de reloj
transmitida a través de la línea de pulso de reloj 42 y que actúa
sobre el contador 41 así como un valor inicial o valor umbral
predeterminado o predeterminable, designado a continuación de forma
conjunta como "factor". De esta manera, se determina el tiempo
de retardo de acuerdo con la fórmula "tiempo de retardo = factor x
duración de los periodos de la señal de pulso de reloj", donde el
"factor" representa especialmente un número natural, por
ejemplo "64". Con el contador 41 se reproduce la función
integradora de un miembro RC. El estado del contador 41 es una
medida del tiempo ya transcurrido.
La señal que se aplica a la entrada de señales 6
se conduce después de la expiración del tiempo de retardo a través
de la salida 7 al módulo de control 5. Los impulsos en la entrada de
la señal 6, que son más cortos que el tiempo de retardo ajustado, se
suprimen y no llegan de una manera correspondiente a la salida 7 y,
por lo tanto, tampoco al módulo de control 5.
El estado del contador 41 se puede leer a través
de la activación de la línea de lectura 44 en el bus de datos. A
través de la activación de la línea de escritura 43 se puede
modificar de una manera definida el estado del contador 41 a través
del bus de datos 45 por medio del módulo de control 5.
También el circuito de entrada 1' tiene los tres
estados de funcionamiento diferentes, funcionamiento normal, ensayo
alto y ensayo bajo.
En el funcionamiento normal, el conmutador 8 de
la impulsión de nivel bajo 8 y el conmutador 9 de la impulsión de
nivel alto 9 están abiertos. La señal de proceso en la entrada 2
actúa a través del divisor de la tensión 3 y de la entrada de la
señal 6 sobre el miembro de retardo 40. Después de la expiración del
tiempo de retardo, que está predeterminado a través del miembro de
retardo 40, por ejemplo de 3 ms, la señal de proceso llega a la
salida 7 y, por lo tanto, al módulo de control 5.
En la descripción del modo de ensayo, realizado
a modo de ejemplo de nuevo en el ejemplo del ensayo alto, se
consideran de forma complementaria los tiempos que transcurren en
caso de un tiempo de retardo del miembro de retardo 40 de, por
ejemplo, 3 ms hasta que se puede reaccionar a una modificación de la
señal del proceso.
t = 0,0 ms: la señal de proceso en la 2
cambia.
t = 2,9 ms: el módulo funcional 5 comienza el
ensayo alto del circuito de entrada 1. A tal fin, a través del
módulo de control 5 se lee el estado del contador 41 y se memoriza.
El estado del contador 41 de incrementos se coloca en el valor
"0". Además, a través de la línea de control 9' se cierra el
conmutador 9 de la impulsión de nivel alto 9. El potencial de
referencia 10 actúa sobre la entrada de la señal 6. El módulo de
control 5 predetermina en la línea de pulso de reloj 42 una señal de
pulso de reloj con frecuencia de salida máxima.
t = 2,9 ms + \deltat: cuando se alcanza el
valor umbral del contador 41 de incrementos, cuando el circuito de
entrada 1' es funcional, se encuentra en la salida 7 el nivel alto
desconectado. El módulo funcional 5 termina el ensayo alto. La
impulsión del nivel alto 9 se conmuta inactivo a través de la
apertura del conmutador 9. Sobre la entrada de la señal 6 actúa de
nuevo la señal de proceso. Finalmente, el módulo de control 5
restablece de nuevo el estado del contador 41 leído al
principio.
t = 3,0 ms: la señal de proceso actúa sobre la
entrada 2.
t = 3,1 ms: después de la expiración de todo el
tiempo de retardo predeterminado de 3 ms (2,9 ms antes del ensayo
alto y 0,1 ms después del ensayo alto) el módulo funcional 5
reconoce el estado de la señal de proceso.
Las relaciones de tiempo durante el ensayo bajo
corresponden de nuevo a las relaciones durante el ensayo alto.
El tiempo para la reacción a un cambio de la
señal de proceso es aproximadamente 3,1 ms, de acuerdo con ello en
el caso más desfavorable, es decir, cuando el ensayo se inicia
inmediatamente antes de la expiración del tiempo de retardo en el
funcionamiento normal. A través del ensayo se ha elevado el retardo
de entrada solamente aproximadamente 0,1 ms.
En comparación con el circuito de entrada de
acuerdo con la figura 1 se obtiene de esta manera un tiempo de
reacción considerablemente mejorado a modificaciones de la señal de
proceso. Esto es atribuible a que el tiempo de retardo, que ha
transcurrido ya antes del comienzo del modo de ensayo, no "se
pierde", sino que se memoriza a través de la lectura del estado
del contador, y porque durante el modo de ensayo solamente actúa un
tiempo de retardo mínimo, que resulta a través de la influencia de
la señal de pulso de reloj.
Por lo tanto, la invención así como las
configuraciones ventajosas de la misma se representan de forma
abreviada de la siguiente manera:
Se indican un circuito de entrada 1', que puede
ser verificado a través de la impulsión controlada de un nivel alto
o de un nivel bajo, con un miembro de retardo 40 así como un
procedimiento para su funcionamiento, en los que el tiempo de
retardo del miembro de retardo 40 es variable durante el
funcionamiento del circuito de entrada 1'. De acuerdo con una
configuración, se lee el tiempo de retardo transcurrido antes del
ensayo del circuito de entrada 1' y se restablece después del
ensayo, de manera que no se produce ninguna elevación del retardo de
entrada efectivo para señales de procesos a través del ensayo. De
una manera adicional o alternativa, se coloca, por otro lado, antes
del ensayo el tiempo de retardo en un valor mínimo, de manera que se
posibilita un ensayo rápido del circuito de entrada 1' de una manera
independiente del tiempo de retardo ajustado.
Claims (14)
1. Circuito de entrada (1, 1') con una entrada
(2), un divisor de tensión (3) con una toma central, un miembro de
retardo (4, 40), un módulo de control (5) y medios (8, 8'; 9, 9')
para la impulsión de nivel alto y para la impulsión de nivel
bajo,
- -
- en el que un primer polo (2) del divisor de la tensión (3) forma la entrada (2) del circuito de entrada (1, 1'),
- -
- en el que una entrada de señales (6) del miembro de retardo (4, 40) se encuentra en la toma central del divisor de tensión (3) y una salida (7) del miembro de retardo (4, 40) está conectada con el módulo de control (5) y
- -
- en el que los medios (8, 8'; 9, 9') para la impulsión de nivel alto y de nivel bajo se pueden controlar a través del módulo de control (5) y son adecuados para actuar sobre la entrada de la señal (6),
caracterizado porque el
módulo de control (5) está conectado con el miembro de retardo (40)
a través de una línea de pulso de reloj (42), y porque un tiempo de
retardo del miembro de retardo (40) puede ser influenciado por medio
de una señal de pulso de reloj que puede ser transmitida a través de
la línea de pulso de
reloj.
2. Circuito de entrada de acuerdo con la
reivindicación 1, en el que la señal de pulso de reloj transmitida a
través de la línea de pulso de reloj (42) actúa sobre un contador
(41) del miembro de retardo (40) y el tiempo de retardo del miembro
de retardo (40) está determinado a través de un ciclo del contador
(41).
3. Circuito de entrada de acuerdo con la
reivindicación 2, caracterizado porque está predeterminado o
se puede predeterminar un valor inicial o valor umbral del contador
(41).
4. Circuito de entrada de acuerdo con la
reivindicación 1, 2 ó 3, en el que el módulo de control (5) está
conectado con el miembro de retardo (40), además, a través de una
línea de escritura y una línea de lectura (43, 44) así como a través
de un bus de datos (45), en el que el módulo de control (5) lee
antes de la activación de uno de los medios (8, 8'; 9, 9') para la
impulsión del nivel alto o de nivel bajo a través de la línea de
lectura (43) y el bus de datos (45) el tiempo de retardo ya
transcurrido a partir del miembro de retardo (40) y después de la
terminación de la activación de uno de los medios (8, 8'; 9, 9')
para la impulsión de nivel alto o de nivel bajo a través de la línea
de escritura (44) y el bus de datos (45) se restablece de nuevo el
tiempo de retardo transcurrido leído en el miembro de retardo
(40).
5. Circuito de entrada de acuerdo con la
reivindicación 2 ó 3 y la reivindicación 4, en el que el módulo de
control (5) lee el tiempo de retardo ya transcurrido a partir del
contador (41) del miembro de retardo (40) y restablece el tiempo de
retardo transcurrido leído en el contador (41) del miembro de
retardo (40).
6. Procedimiento para el funcionamiento de un
circuito de entrada (1, 1') con una entrada (2), un divisor de
tensión (3) con una toma central, un miembro de retardo (4, 40), un
módulo de control (5) y medios (8, 8'; 9, 9') para la impulsión de
nivel alto y para la impulsión de nivel bajo,
- -
- en el que un primer polo (2) del divisor de la tensión (3) forma la entrada (2) del circuito de entrada (1, 1'),
- -
- en el que una entrada de señales (6) del miembro de retardo (4, 40) se encuentra en la toma central del divisor de tensión (3) y una salida (7) del miembro de retardo (4, 40) está conectada con el módulo de control (5) y
- -
- en el que los medios (8, 8'; 9, 9') para la impulsión de nivel alto y de nivel bajo se controlan a través el módulo de control (5) y actúan sobre la entrada de la señal (6),
caracterizado porque a
través de una línea de pulso de reloj (42), que conecta el módulo de
control (5) con el miembro de retardo (40), se transmite una señal
de pulso de reloj y porque la señal de pulso de reloj influye sobre
un tiempo de retardo del miembro de retardo
(40).
7. Procedimiento de funcionamiento de acuerdo
con la reivindicación 6, en el que la señal de pulso de reloj
transmitida a través de la línea de pulso de reloj actúa sobre un
contador (41) del miembro de retardo (40) y el tiempo de retardo del
miembro de retardo (40) está determinado a través de un ciclo del
contador (41).
8. Procedimiento de funcionamiento de acuerdo
con la reivindicación 7, en el que está predeterminado o se
predetermina un valor inicial o valor umbral del contador (41).
9. Procedimiento de funcionamiento de acuerdo
con la reivindicación 6, 7 u 8, en el que el módulo de control (5)
está conectado con el miembro de retardo (40), además, a través de
una línea de escritura y una línea de lectura (43, 44) así como a
través de un bus de datos (45), en el que antes de la activación de
uno de los medios (8, 8'; 9, 9') para la impulsión de nivel alto o
de nivel bajo a través de la línea de lectura (43) y el bus de datos
(45) por medio del módulo de control (5),
- se lee el tiempo de retardo ya transcurrido
y
después de la terminación de la activación de
uno de los medios (8, 8'; 9, 9') para la impulsión de nivel alto o
de nivel bajo a través de la línea de escritura (44) y el bus de
datos (45)
- se restablece de nuevo el tiempo de retardo
transcurrido leído en el miembro de retardo (40).
10. Procedimiento de acuerdo con la
reivindicación 7 u 8 y la reivindicación 9, en el que a través del
módulo de control (5) se lee el tiempo de retardo ya transcurrido a
partir del contador (41) del miembro de retardo (40) y se restablece
el tiempo de retardo trascurrido leído en el contador (41) del
miembro de retardo (40).
11. Procedimiento de funcionamiento de acuerdo
con la reivindicación 8 ó 10, en el que después de la lectura del
tiempo de retardo ya transcurrido se ajuste un tiempo de retardo
mínimo predeterminable o predeterminado.
12. Procedimiento de funcionamiento de acuerdo
con la reivindicación 11, en el que el ajuste del tiempo de retardo
mínimo se consigue a través de la reducción de la duración de los
periodos de la señal de pulso de reloj transmitida a través de la
línea de pulso de reloj (42).
13. Procedimiento de funcionamiento de acuerdo
con la reivindicación 11, en el que el ajuste del tiempo de retardo
mínimo se consigue a través de la reducción del valor inicial o
valor umbral del contador (41).
14. Procedimiento de funcionamiento de acuerdo
con la reivindicación 11, en el que el ajuste del tiempo de retardo
mínimo se consigue a través de la influencia del estado actual del
contador.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10200276 | 2002-01-07 | ||
| DE10200276A DE10200276A1 (de) | 2002-01-07 | 2002-01-07 | Eingangsschaltung und Verfahren zu deren Betrieb |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2269797T3 true ES2269797T3 (es) | 2007-04-01 |
Family
ID=7711579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES02792687T Expired - Lifetime ES2269797T3 (es) | 2002-01-07 | 2002-12-23 | Circuito de entrada y procedimiento para su funcionamiento. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7343507B2 (es) |
| EP (1) | EP1461868B1 (es) |
| AT (1) | ATE335308T1 (es) |
| DE (2) | DE10200276A1 (es) |
| ES (1) | ES2269797T3 (es) |
| WO (1) | WO2003058822A1 (es) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825109A (en) * | 1986-06-13 | 1989-04-25 | American Home Products Corporation | Digital delay circuit |
| GB9203587D0 (en) * | 1992-02-20 | 1992-04-08 | Motorola Inc | Bus format detector |
| KR0165404B1 (ko) * | 1995-06-17 | 1999-03-20 | 이대원 | 디지탈 신호의 지연방법 및 회로 |
| US5789969A (en) * | 1996-03-15 | 1998-08-04 | Adaptec, Inc. | Digital delay circuit and method |
| US6405228B1 (en) * | 1999-01-14 | 2002-06-11 | Cypress Semiconductor Corp. | Self-adjusting optimal delay time filter |
| JP2000244309A (ja) * | 1999-02-18 | 2000-09-08 | Mitsubishi Electric Corp | クロック生成回路および半導体装置 |
| US6137333A (en) * | 1999-05-07 | 2000-10-24 | Cypress Semiconductor Corp. | Optimal delay controller |
-
2002
- 2002-01-07 DE DE10200276A patent/DE10200276A1/de not_active Withdrawn
- 2002-12-23 EP EP02792687A patent/EP1461868B1/de not_active Expired - Lifetime
- 2002-12-23 WO PCT/DE2002/004710 patent/WO2003058822A1/de active IP Right Grant
- 2002-12-23 ES ES02792687T patent/ES2269797T3/es not_active Expired - Lifetime
- 2002-12-23 DE DE50207752T patent/DE50207752D1/de not_active Expired - Lifetime
- 2002-12-23 AT AT02792687T patent/ATE335308T1/de not_active IP Right Cessation
-
2004
- 2004-07-07 US US10/885,412 patent/US7343507B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7343507B2 (en) | 2008-03-11 |
| WO2003058822A9 (de) | 2004-11-11 |
| ATE335308T1 (de) | 2006-08-15 |
| DE50207752D1 (de) | 2006-09-14 |
| EP1461868A1 (de) | 2004-09-29 |
| DE10200276A1 (de) | 2003-07-17 |
| WO2003058822B1 (de) | 2003-10-16 |
| EP1461868B1 (de) | 2006-08-02 |
| US20050030682A1 (en) | 2005-02-10 |
| WO2003058822A1 (de) | 2003-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004152405A5 (es) | ||
| JP4298169B2 (ja) | 電気モータを備える構成体 | |
| JPH05291915A (ja) | パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置 | |
| ES2269797T3 (es) | Circuito de entrada y procedimiento para su funcionamiento. | |
| CN112583077A (zh) | 一种修调电路及电池保护电路 | |
| US20100232304A1 (en) | Mode switching of a data communications link | |
| US6590987B2 (en) | Two-wired hearing aid system utilizing two-way communication for programming | |
| RU2007105214A (ru) | Электронный прибор с энергонезависимым перезаписываемым запоминающим устройством | |
| CN111192615B (zh) | 可编程存储单元、非易失性存储系统及其控制方法 | |
| US6163191A (en) | Writing signal timer output circuit which includes a bistable timer signal generator | |
| US7454644B2 (en) | Integrated circuit with low current consumption having a one wire communication interface | |
| JPH0220714Y2 (es) | ||
| KR100594315B1 (ko) | 다중 펄스 생성 장치 | |
| CN117539509B (zh) | 一种otp模块的烧录方法及数据帧 | |
| JP3132819B2 (ja) | パルス幅伝送用の発振回路 | |
| US3979580A (en) | Function selector | |
| KR20160108245A (ko) | 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로 | |
| RU14296U1 (ru) | Адаптер радиальных каналов информационного обмена | |
| KR100820897B1 (ko) | 메모리의 동작 전압을 검출하여 메모리 내의 스위칭 모듈을제어하는 장치 및 방법 | |
| RU2159954C1 (ru) | Адаптер радиальных каналов информационного обмена | |
| JP2555051Y2 (ja) | 識別システム | |
| SU1670781A1 (ru) | Селектор серий импульсов | |
| US6975093B2 (en) | Battery saver | |
| ES2953580T3 (es) | Dispositivo electrónico equipado con una función de autodiagnóstico | |
| SU1732349A1 (ru) | Устройство дл вывода информации |