ES2260786T3 - Procedimiento y aparato para determinar la velocidad de los datos recibidos en un sistema de comunicacion de velocidad variable. - Google Patents
Procedimiento y aparato para determinar la velocidad de los datos recibidos en un sistema de comunicacion de velocidad variable.Info
- Publication number
- ES2260786T3 ES2260786T3 ES97910971T ES97910971T ES2260786T3 ES 2260786 T3 ES2260786 T3 ES 2260786T3 ES 97910971 T ES97910971 T ES 97910971T ES 97910971 T ES97910971 T ES 97910971T ES 2260786 T3 ES2260786 T3 ES 2260786T3
- Authority
- ES
- Spain
- Prior art keywords
- value
- speed
- error rate
- values
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0046—Code rate detection or code type detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
- Error Detection And Correction (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
APARATO Y PROCEDIMIENTO EMPLEADO EN UN SISTEMA DE COMUNICACION QUE TIENE UN TRANSMISOR (2) Y UN RECEPTOR (4), Y DONDE EL RECEPTOR DETERMINA A QUE VELOCIDAD ENTRE VARIAS POSIBLES HAN SIDO TRANSMITIDAS POR EL TRANSMISOR LAS TRAMAS INDIVIDUALES EN UNA SEÑAL. POR EJEMPLO, SI EL TRANSMISOR (2) EMPLEA CUATRO VELOCIDADES DE TRANSMISION, EL RECEPTOR (4) DECODIFICA CADA TRAMA DE LA SEÑAL RECIBIDA EN FUNCION DE LAS CUATRO VELOCIDADES PARA PRODUCIR CUATRO BITS DE CONTROL DE REDUNDANCIA CICLICA (CRC), CUATRO VALORES DE FRECUENCIA DE ERROR DE SIMBOLO (SER) Y UNO O VARIOS VALORES DE CONTROL DE YAMAMOTO. SI SOLO SE VERIFICAN DOS DE LOS BITS CRC, EL RECEPTOR (4) COMPARA EL UNO CON EL OTRO LOS VALORES SER PARA ESTAS DOS VELOCIDADES PARA DETERMINAR A CUAL DE LAS DOS VELOCIDADES SE HA TRANSMITIDO LA TRAMA ACTUAL. SI SOLO SE VERIFICA UNO DE LOS DOS BITS CRC PARA UNA VELOCIDAD DADA, EL VALOR SER PARA ESA VELOCIDAD SE COMPARA CON UN VALOR UMBRAL MAXIMO SER PARA ESA VELOCIDAD. ADEMAS, LOS VALORES SER PARA LAS OTRAS VELOCIDADES PUEDEN COMPARARSE CON VALORES UMBRALES MINIMOS SER. TAMBIEN LOS VALORES DE CONTROL DE YAMAMOTO PUEDEN ANALIZARSE PARA DETERMINAR SI DEBERIAN SER EMPLEADOS VALORES UMBRALES SER MINIMOS Y MAXIMOS MAS RELAJADOS O MAS ESTRICTOS, EN EL CASO EN QUE LOS VALORES DE CONTROL DE YAMAMOTO PARA LA VELOCIDAD ACTUAL SE VERIFIQUEN O NO SE VERIFIQUEN RESPECTIVAMENTE.
Description
Procedimiento y aparato para determinar la
velocidad de los datos recibidos en un sistema de comunicación de
velocidad variable.
La presente invención se refiere a las
comunicaciones. Más particularmente, la presente invención se
refiere a un procedimiento y un aparato para determinar la velocidad
de transmisión en un sistema de transmisión de velocidad
variable.
La utilización de técnicas de modulación de
acceso múltiple por división del código (CDMA) es una de las
diversas técnicas para facilitar las comunicaciones en las que está
presente un gran número de usuarios del sistema. Aunque se conocen
otras técnicas, tales como el acceso múltiple por división del
tiempo (TDMA) y el acceso múltiple por división de la frecuencia
(FDMA), y sistemas de modulación AM, tales como la modulación de
banda lateral única compandida en amplitud (ACSSB), la técnica CDMA
presenta ventajas significativas respecto de estas otras técnicas.
La utilización de técnicas CDMA en un sistema de comunicación de
acceso múltiple se da a conocer en la patente US n.º 4.901.307,
titulada "SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM
USING SATELLITE OR TERRESTRIAL REPEATERS", cedida al cesionario
de la presente invención e incluida en la presente memoria a título
de referencia. La utilización de técnicas CDMA en un sistema de
comunicación de acceso múltiple se da a conocer además en la patente
US n.º 5.103.459, titulada "SYSTEM AND METHOD FOR GENERATING
SIGNAL WAVEFORMS IN A CDMA CELLULAR TELEPHONE SYSTEM", cedida al
cesionario de la presente invención.
La señal CDMA, por ser intrínsecamente una señal
de ancha banda, ofrece una forma de diversidad en frecuencia,
esparciendo la energía de la señal a través de un gran ancho de
banda. Por consiguiente, el desvanecimiento selectivo en frecuencia
afecta sólo a una pequeña parte del ancho de banda de la señal CDMA.
La diversidad en el espacio o en la trayectoria se obtiene
proporcionando múltiples trayectorias de señal por medio de enlaces
simultáneos desde un usuario móvil a través de dos o más sitios
celulares. Además, la diversidad en la trayectoria puede obtenerse
explotando el entorno de trayectorias múltiples a través del
procesamiento del espectro ensanchado y permitiendo, de ese modo,
que una señal que llega con retardos de propagación diferentes sea
recibida y procesada por separado. Se ilustran ejemplos de
diversidad en la trayectoria en la patente US n.º 5.101.501,
titulada "METHOD AND SYSTEM FOR PROVIDING A SOFT HANDOFF IN
COMMUNICATIONS IN A CDMA CELLULAR TELEPHONE SYSTEM" y la patente
US n.º 5.109.390, titulada "DIVERSITY RECEIVER IN A CDMA CELLULAR
TELEPHONE SYSTEM", cedidas ambas al cesionario de la presente
invención.
Los sistemas CDMA emplean frecuentemente un
vocodificador de velocidad variable para codificar los datos, que
permite variar la velocidad de transmisión de datos de una trama de
datos a otra. Se describe un ejemplo de forma de realización de un
vocodificador de velocidad variable en la patente US n.º 5.414.796,
titulada "VARIABLE RATE VOCODER", cedida al cesionario de la
presente invención. La utilización de un canal de comunicaciones de
velocidad variable reduce las interferencias mutuas, eliminando las
transmisiones innecesarias cuando no hay voz útil para transmitir.
En el vocodificador, se utilizan algoritmos para generar un número
variable de bits de información en cada trama, según las
variaciones de la actividad vocal. Por ejemplo, un vocodificador con
un conjunto de cuatro velocidades puede generar tramas de datos de
20 milisegundos que contienen 20, 40, 80 ó 160 bits, dependiendo de
la actividad del hablante. Es deseable transmitir cada trama de
datos en un intervalo de tiempo fijo, variando la velocidad de
transmisión de las comunicaciones. Puede obtenerse información
adicional acerca de cómo se formatean los datos del vocodificador
para convertirlos en tramas de datos en la patente US n.º 5.511.073,
titulada "METHOD AND APPARATUS FOR THE FORMATTING OF DATA FOR
TRANSMISSION", cedida al cesionario de la presente invención.
Se describe una técnica para que el receptor
determine la velocidad de una trama de datos recibida, en la
patente US n.º 5566206, titulada "METHOD AND APPARATUS FOR
DETERMINING DATA RATE OF TRANSMITTED VARIABLE RATE DATA IN A
COMMUNICATIONS RECEIVER", cedida al cesionario de la presente
invención. Se describe otra técnica en la solicitud de patente
europea n.º 0720797 titulada "MULTIRATE SERIAL VITERBI DECODER FOR
CODE DIVISION MULTIPLE ACCESS SYSTEM APPLICATIONS", cedida al
cesionario de la presente invención. Según estas técnicas, cada
trama de datos recibida se decodifica a cada una de las velocidades
posibles. Además, se proporciona, al procesador, una métrica de
errores que describe la calidad de los símbolos decodificados para
cada trama decodificada a cada una de las velocidades. La métrica
de errores puede incluir resultados de verificación por redundancia
cíclica (CRC), la métrica de calidad de Yamamoto y la tasa de
errores en símbolos. Estas métricas de errores son muy conocidas en
los sistemas de comunicaciones. El procesador analiza la métrica de
errores y determina a qué velocidad es más probable que se hayan
transmitido los símbolos de entrada.
A continuación, se centrará la atención en el
documento US A 5.509.020, que da a conocer un aparato decodificador
de los datos recibidos, que recibe y decodifica los datos de código
convolucional transmitidos. Los datos recibidos están constituidos
por un primer canal, cuya velocidad de transmisión de datos es fija,
y un segundo canal, cuya velocidad de transmisión de datos es
variable. El aparato de decodificación de los datos recibidos
incluye un decodificador de máxima probabilidad para decodificar los
datos recibidos basándose en el algoritmo de Viterbi, y una unidad
de decisión de velocidad de transmisión de datos para obtener una
velocidad de transmisión de datos predeterminada del segundo canal,
determinada según el valor de una métrica de trayectoria que es una
salida decodificada del decodificador de máxima probabilidad.
Según la presente invención, se proporciona un
procedimiento para determinar la velocidad actual de la trama actual
según la reivindicación 1, un receptor según la reivindicación 17 y
un sistema de comunicación según la reivindicación 34. Las formas de
realización preferidas de la presente invención se especifican en
las reivindicaciones subordinadas.
La presente invención proporciona un aparato y
un procedimiento nuevo y mejorado para decodificar datos. El aparato
y el procedimiento se emplean en un sistema de comunicaciones que
presenta un transmisor y un receptor, determinando el receptor cuál
de las diversas velocidades ha utilizado el transmisor para
transmitir las tramas individuales de una señal. Por ejemplo, si el
transmisor emplea cuatro velocidades de transmisión, el
decodificador decodifica cada trama de la señal recibida basándose
en las cuatro velocidades para generar cuatro bits de verificación
por redundancia cíclica (CRC), cuatro valores de tasa de errores en
símbolos (SER) y uno o más valores de verificación de Yamamoto. Si
la CRC resulta positiva en dos velocidades sólo, el receptor compara
entre sí los valores SER de las dos velocidades para determinar a
cuál de las dos velocidades se ha transmitido la trama actual. Si
la CRC resulta positiva en una velocidad sólo, entonces el valor SER
de esta velocidad se compara con un umbral máximo de SER para esa
velocidad. Además, los valores SER de las otras velocidades pueden
compararse con umbrales mínimos de SER. Asimismo, los valores de
verificación de Yamamoto pueden analizarse para determinar si es
necesario emplear umbrales mínimos y máximos de SER más holgados o
más ajustados cuando la verificación de los valores de Yamamoto de
la velocidad actual resulta positiva o negativa,
respectivamente.
En términos generales, la presente invención es
una forma de realización de un procedimiento para utilizar en un
sistema de comunicación que presenta un transmisor y un receptor. El
transmisor transmite una señal a una velocidad actual,
correspondiendo la velocidad actual a una de las velocidades de una
pluralidad. El receptor genera una pluralidad de valores de error
de verificación y de códigos de tasa de errores, y por lo menos un
código de decodificación, basándose cada uno de ellos en la
presencia o no en la señal de una de las velocidades de la
pluralidad. El procedimiento permite determinar la velocidad actual
de la señal e incluye las etapas siguientes: (a) determinar si sólo
un primer valor de verificación o una velocidad seleccionada supera
favorablemente la verificación, siendo la velocidad seleccionada una
de las velocidades de la pluralidad; (b) determinar si la velocidad
seleccionada corresponde a una velocidad predeterminada; (c) si la
velocidad seleccionada corresponde a la velocidad predeterminada,
comparar el código de decodificación seleccionado con un valor
seleccionado; (d) si la velocidad seleccionada no corresponde a la
velocidad predeterminada, comparar el código de tasa de errores
seleccionado con un primer valor basado en una relación operativa
predeterminada, correspondiendo el código de velocidad seleccionada
a la velocidad seleccionada; (e) si el código de decodificación
seleccionado corresponde al valor seleccionado, comparar el código
de tasa de errores seleccionado con un segundo valor basado en la
relación operativa predeterminada; (f) si el código de
decodificación seleccionado no corresponde al valor seleccionado,
comparar el código de tasa de errores seleccionado con un tercer
valor basado en la relación operativa predeterminada y (g)
determinar que la velocidad actual de la señal es la velocidad
seleccionada si el código de tasa de errores seleccionado presenta
la relación operativa predeterminada con el primer, el segundo o el
tercer valor.
En términos generales, la presente invención
proporciona también una forma de realización para un procedimiento
para determinar la velocidad actual de la señal, que presenta las
etapas siguientes: (a) determinar que sólo el primer y el segundo
valor de verificación de errores de la primera y la segunda
velocidad superan favorablemente la verificación, perteneciendo la
primera y la segunda velocidad a la pluralidad de velocidades; (b)
comparar un primer código de tasa de errores con un segundo código
de tasa de errores más un primer valor basado en una relación
operativa predeterminada, correspondiendo el primer y el segundo
código de tasa de errores a la primera y la segunda velocidad y (c)
determinar que la velocidad actual de la señal es la segunda
velocidad si el primer código de tasa de errores presenta la
relación operativa predeterminada con el segundo código de tasa de
errores más un primer valor y, en caso contrario, determinar que la
velocidad actual es la primera velocidad.
Las características, los objetivos y las
ventajas de la presente invención se pondrán más claramente de
manifiesto a partir de la siguiente descripción detallada y los
dibujos adjuntos, en los que se utilizan caracteres de referencia
similares para identificar elementos similares, y en los que:
la Figura 1 es un diagrama de bloques del
sistema de comunicación de la presente invención;
la Figura 2 es un diagrama de flujo que ilustra
un procedimiento para seleccionar la trama decodificada cuando la
verificación CRC resulta positiva sólo en dos velocidades
diferentes;
la Figura 3 es un diagrama de flujo que ilustra
un procedimiento alternativo para seleccionar la trama decodificada
cuando la verificación CRC resulta positiva en dos velocidades
diferentes;
la Figura 4 es un diagrama de flujo que ilustra
un procedimiento para seleccionar la trama decodificada cuando la
verificación CRC resulta positiva en una velocidad;
la Figura 5 es un diagrama de flujo que ilustra
un procedimiento alternativo para seleccionar la trama decodificada
cuando la verificación CRC resulta positiva en una velocidad; y
la Figura 6 es un gráfico de las zonas de
decisión de las tasas de errores en símbolos i y j cuando la
verificación CRC resulta positiva tanto en la velocidad i como en la
j.
Como se ilustra en la Figura 1, un sistema de
transmisión remoto 2 transmite datos a un sistema de recepción
remoto 4. En un ejemplo de forma de realización, la presente
invención se implementa en un sistema de comunicación inalámbrica
que se comunica mediante señales de modulación de espectro
ensanchado. La comunicación mediante sistemas de comunicación de
espectro ensanchado se describe en detalle en las patentes US nº
4.901.307 y nº 5.103.459 mencionadas anteriormente.
Una fuente de datos 6 de velocidad variable
proporciona tramas de datos de velocidad variable para la
transmisión a un generador de bits de verificación por redundancia
cíclica (CRC) y de bits de cola 8. En el ejemplo de forma de
realización, la fuente de datos 6 es un vocodificador de velocidad
variable que codifica información de voz a cuatro velocidades
variables, como el descrito en la patente US nº 5.414.796 mencionada
anteriormente. Cuando éste se utiliza, por ejemplo, en un entorno
telefónico celular, la señal se transmite a velocidad completa para
transmitir voz (es decir, cuando el usuario está hablando) y se
transmite a un octavo de velocidad para transmitir silencio (es
decir, cuando el usuario no está hablando). La velocidad de un
octavo reduce el número de bits transmitidos y, por consiguiente,
ahorra energía. En general, el 90% de las señales transmitidas al
receptor 4 por el transmisor 2 se transmiten a velocidad completa o
a un octavo de velocidad. La velocidad de un medio y un cuarto
representan velocidades de transición entre la velocidad completa y
el octavo de velocidad.
El generador 8 genera un conjunto de bits CRC
para permitir la detección de errores en el receptor, de una forma
que es muy conocida en la técnica. Además, el generador 8 adjunta
una secuencia de bits de cola a la trama. En el ejemplo de forma de
realización, el generador 8 genera el conjunto de bits CRC y de cola
según la norma de Telecommunications Industry Association
TIA/EIA/IS-95-A Mobile
Stations-Base Station Compatibility Standard for
Dual-Mode Wideband Spread Spectrum Cellular
System.
La trama de datos es proporcionada por el
generador 8 a un codificador 10 que codifica los datos como símbolos
para la corrección y la detección de errores en el receptor. En el
ejemplo de forma de realización, el codificador 10 es un codificador
convolucional de ½ velocidad. Los símbolos codificados se
proporcionan a un intercalador 12, que reordena los símbolos
codificados según un formato de intercalación predeterminado. En el
ejemplo de forma de realización, el intercalador 12 es un
intercalador de bloques 12, siendo su diseño e implementación muy
conocidos en la técnica.
La trama reordenada se proporciona, a
continuación, a un modulador 14 que modula la trama para la
transmisión. En el ejemplo de forma de realización, el modulador 14
es un modulador CDMA, la implementación del cual se describe en
detalle en las patentes US nº 4.901.307 y nº 5.103.459, descritas
anteriormente. La trama de datos modulada se proporciona a un
transmisor (TMTR) 16. El transmisor 16 eleva la frecuencia y
amplifica la señal para su transmisión a través de la antena 18.
La señal transmitida es recibida por la antena
20 de una estación remota 4, tal como un teléfono celular, y
proporcionada a un receptor (RCVR) 22 que reduce la frecuencia y
amplifica la señal recibida. La señal recibida se proporciona
entonces a un demodulador (DEMOD) 24 que demodula la señal. En el
ejemplo de forma de realización, el demodulador 24 es un demodulador
CDMA 24, la implementación del cual se describe en detalle en las
patentes US nº 4.901.307 y nº 5.103.459 mencionadas
anteriormente.
La señal demodulada se proporciona a un
combinador de diversidad 26. El combinador de diversidad 26 combina
la señal demodulada del demodulador 24 con las señales demoduladas
de otros demoduladores (no representados) que demodulan la misma
señal pero la proporcionan en una trayectoria de propagación
diferente. El diseño y la implementación del combinador de
diversidad 26 se describe en detalle en la patente US n.º 5.109.390
mencionada anteriormente. La señal sometida a combinación de
diversidad se proporciona a un desintercalador 28 que reordena los
símbolos de la trama según un formato de reordenación
predeterminado, de una forma muy conocida en la técnica.
La trama reordenada se proporciona, a
continuación, a un decodificador multivelocidad 30, que realiza la
corrección de errores de la trama de símbolos. El decodificador 30
decodifica los datos basándose en un conjunto predeterminado de
hipótesis de velocidades. En el ejemplo de forma de realización, el
decodificador 30 es un decodificador multivelocidad de Viterbi como
el descrito en detalle en la solicitud de patente US en trámite de
n.º de serie 08/126.477.
En el ejemplo de forma de realización, el
decodificador 30 decodifica los símbolos para cada una de las cuatro
velocidades posibles para proporcionar cuatro tramas de datos
decodificadas por separado, cada una de las cuales se proporciona a
un detector de verificación CRC 32. El detector de verificación CRC
32 determina, mediante técnicas convencionales, si los bits de
verificación por redundancia cíclica de cada trama son correctos
para los datos decodificados. El detector de verificación CRC 32
realiza una verificación CRC para los bits CRC en las cuatro tramas
decodificadas para ayudar a determinar si la trama recibida
actualmente se ha transmitido a velocidad completa, a media
velocidad, a un cuarto de velocidad o a un octavo de velocidad. En
consecuencia, el detector de verificación CRC 32 proporciona cuatro
bits de verificación, C_{1}, C_{2}, C_{4} y C_{8}, en los
que el valor binario "1" para un bit de verificación CRC dado
puede indicar que la verificación CRC ha resultado coincidente o
positiva, mientras que el valor binario "0" puede indicar que
la verificación de los bits CRC ha resultado negativa. Los
subíndices o las indicaciones "1", "2", "4" y
"8", utilizados en la presente memoria de forma general,
corresponden, respectivamente, a velocidad completa, media
velocidad, un cuarto de velocidad y un octavo de velocidad.
Además, el decodificador 30 proporciona los
datos decodificados a un detector de verificación de tasa de errores
en símbolos (SER) 34. El detector de SER 34 recibe los bits
decodificados y una estimación de los datos de símbolos recibidos
desde el decodificador 30. Como bien se sabe, el detector de SER 34
recodifica los bits decodificados y los compara con la estimación de
los datos de símbolos recibidos del decodificador 30. La SER es el
recuento del número de discrepancias entre los datos de símbolos
recodificados y los datos de símbolos recibidos. Por consiguiente,
el detector de SER 34 genera cuatro valores SER: SER_{1},
SER_{2}, SER_{4} y SER_{8}. Para aumentar la eficacia de
procesamiento, el detector de SER 34 proporciona valores SER que
presentan un máximo en 255. Así como los bits CRC, los valores SER
ayudan a determinar la velocidad de la trama actual transmitida por
el transmisor 2, y si la trama contiene o no errores.
Asimismo, el decodificador 30 proporciona
información a un detector de verificación de Yamamoto 36 que
proporciona una métrica de confianza basada en la diferencia entre
la trayectoria seleccionada a través del diagrama de trellis y la
siguiente trayectoria más cercana a través del diagrama de trellis.
Aunque la verificación de CRC depende de los bits de cada una de
las cuatro tramas decodificadas, la verificación de Yamamoto depende
del procedimiento de decodificación del receptor 4. El detector de
Yamamoto 36, análogamente a los detectores 32 y 34, proporciona
cuatro valores Yamamoto para cada una de las cuatro velocidades
posibles: Y_{1}, Y_{2}, Y_{4} e Y_{8}. Aunque los detectores
32, 34 y 36 se representan como elementos separados, los detectores
pueden incluirse en el hardware del decodificador 30.
Un procesador de control 38 recibe los bits de
verificación CRC, los valores SER y los valores Yamamoto desde los
detectores 32, 34 y 36, respectivamente. Entonces, el procesador 38
determina a cuál de las cuatro velocidades ha sido enviada la trama
recibida actualmente. El decodificador 30 proporciona cuatro tramas
decodificadas para su almacenamiento en una memoria tampón de
tramas decodificadas 40, donde cada una de las cuatro tramas es
decodificada a una de las cuatro velocidades. Basándose en la
velocidad determinada por el procesador 38, el procesador de
control proporciona una señal a la memoria de tramas decodificadas
40, que, en respuesta a ésta, proporciona la trama decodificada
almacenada a la velocidad determinada o no proporciona ninguna trama
si se declara una supresión. En una forma de realización
alternativa, la memoria de tramas decodificadas 40 proporciona una
señal que indica una supresión de trama cuando se declara una
supresión.
En el sistema de comunicación de la Figura 1, la
señal transmitida al receptor 4 por el transmisor 2 puede cambiar
con rapidez entre las cuatro velocidades. En consecuencia, el
transmisor 2 no incluye dentro de la señal transmitida una
indicación concreta de la velocidad a la que está siendo transmitida
actualmente. Dicha inclusión requeriría un ancho de banda
innecesario. Por consiguiente, el transmisor 2 transmite una trama a
la velocidad actual (una velocidad seleccionada de las cuatro
posibles), y el procesador de control 38 y el decodificador 30 del
receptor 4 determinan, según unas rutinas descritas más adelante, a
cuál de las cuatro velocidades ha sido transmitida la trama
recibida actualmente o si debe declararse una supresión (es decir,
si la trama actual ha sido enviada a velocidad completa, media
velocidad, cuarto de velocidad u octavo de velocidad). El
decodificador 30 decodifica, a continuación, la trama de las cuatro
tramas decodificadas que presenta la velocidad determinada y
proporciona una señal decodificada. La señal correctamente
decodificada puede ser introducida, por ejemplo, en un
vocodificador, un amplificador y un altavoz (no representados) para
proporcionar una señal de voz que va a ser oída por el usuario del
receptor 4.
El procesador de control 38, acoplado por lo
menos con el decodificador 30, funcionando en conjunción con los
procedimientos ilustrados en los diagramas de flujo de las Figuras 2
a 5, selecciona la trama correctamente decodificada que va a ser
transmitida o proporcionada al usuario, o declara una condición de
supresión de la trama actual. Aunque el procesador de control 38 y
el decodificador 30 se representan como elementos separados, el
procesador de control y el decodificador pueden agruparse para
formar un único decodificador.
Como se ilustra en la Figura 2, en un ejemplo de
rutina 100 realizada por el procesador 38, en primer lugar se
determina, en la etapa 102, si la CRC ha resultado positiva para dos
de las cuatro velocidades. Por ejemplo, si el procesador 38
determina que la CRC para la velocidad completa y la velocidad de un
octavo resultan positivas (es decir, los bits C_{1} = C_{8} = 1)
y que las CRC para las velocidades de un medio y un cuarto resultan
negativas (es decir, los bits C_{2} = C_{4} = 0), entonces el
procesador 38 determina que la etapa 102 se ha realizado
satisfactoriamente. Si las CRC de exactamente dos velocidades
resultan positivas en la etapa 102, la trama actual puede tener
tres interpretaciones posibles: puede haber sido suprimida, puede
haber sido transmitida a una primera velocidad i, correspondiente a
la primera velocidad cuya CRC ha resultado positiva, o puede haber
sido transmitida a una segunda velocidad j, correspondiente a la
segunda velocidad cuya CRC ha resultado positiva.
No obstante, si las CRC de menos o más de dos de
las velocidades resultan positivas, entonces, en la etapa 104, el
procesador 38 determina si la CRC de exactamente una velocidad
resulta positiva. De ser así, en la etapa 108, el procesador 38
realiza una rutina de verificación CRC como se describe más
adelante. No obstante, si las CRC de todas las velocidades resultan
negativas, o si las CRC de tres o cuatro velocidades resultan
positivas, el procesador 38 declara, en la etapa 106, que la trama
recibida actualmente es una supresión. En general, si las CRC de
todas las velocidades resultan negativas, la trama actual se
suprime. Por otro lado, si las CRC de tres o cuatro de las
velocidades resultan positivas, a pesar de que el procesador 38
sigue siendo capaz de determinar la velocidad actual de la trama
recibida actualmente, dicha determinación requiere cálculos
difíciles, puede tener una probabilidad de errores más alta y, por
lo general, requiere demasiada carga general de procesamiento para
determinar de forma rápida y precisa la velocidad de la trama
actual. Por consiguiente, resulta sencillamente más fácil para el
procesador 38 declarar que la trama actual es una supresión.
Si las CRC de dos velocidades resultan positivas
en la etapa 102, en la etapa 110, el procesador 38 compara los
valores SER de las dos velocidades que resultaron positivas en la
etapa 102. Por ejemplo, si las CRC para velocidad completa y octavo
de velocidad resultan positivas en la etapa 102, el procesador 38
determina, en la etapa 110, si el valor SER para velocidad completa
(SER_{1}) es mayor o igual al valor SER de octavo de velocidad
(SER_{8}) más un valor de ponderación W basado en la velocidad
completa y la velocidad de un octavo (W_{1,8}). En general, el
procesador 38, en la etapa 110, compara las SER utilizando la
ecuación siguiente:
(1)SER_{i}
\geq SER_{j} +
W_{i,j},
correspondiendo i y j a las dos
velocidades que resultaron positivas en la etapa
102.
El valor de ponderación o escala W puede ser uno
de seis valores posibles, puesto que i y j pueden adoptar uno de
cuatro valores posibles dependiendo de las cuatro velocidades
(W_{1,2}, W_{1,4}, W_{1,8}, W_{2,4}, W_{2,8} y
W_{4,8}). Además, el valor de ponderación W puede presentar un
valor comprendido entre -255 y +255, puesto que los valores SER
presentan un máximo en 255. El valor de ponderación W generalmente
es necesario, debido a las diferentes densidades de probabilidad de
las SER de las velocidades posibles, y las diferencias en las
probabilidades de que la CRC resulte positiva dadas las diferentes
velocidades de trama del transmisor. El valor de ponderación W se
establece preferentemente utilizando datos empíricos obtenidos a
través de la experimentación. Los datos empíricos obtenidos tras
establecer una tasa de errores de destino aceptable y comprobar la
respuesta del sistema de comunicación de la Figura 1 con las cuatro
velocidades se utilizan para determinar el valor de ponderación W de
cada una de las seis combinaciones de velocidades.
En general, el valor de ponderación W
proporciona un nivel más elevado de confianza en la determinación de
cuál de las dos velocidades ha sido utilizada para transmitir la
trama recibida actualmente. Si se emplea el simple procedimiento de
determinar que la velocidad actual es igual a la velocidad que
presenta la SER más baja para hallar la velocidad de la trama
actual, puede llegarse a un resultado incorrecto. Por consiguiente,
el valor SER_{i} debe ser inferior al valor SER_{j} más un
factor de ponderación para que el procesador 38 determine que la
velocidad de la trama recibida actualmente es igual a la velocidad
I.
Algunas veces, es menos deseable decodificar la
trama actual a una velocidad incorrecta que declarar que la trama
actual es una supresión. Esto está previsto en la presente
invención. Si la trama actual se decodifica a una velocidad
errónea, el decodificador 30 generará una señal con ruido que puede
amplificarse y transmitirse hasta el usuario. Dicha señal con ruido
puede resultar perceptivamente indeseable para el usuario. En
consecuencia, en la presente invención, se impide que la trama
actual sea decodificada a una velocidad errónea en ligero detrimento
de la velocidad de supresión de la trama. Sin embargo, el receptor 4
trata preferentemente de mantener una velocidad de supresión de
trama inferior al 1%. Preferentemente, la probabilidad de determinar
una velocidad errónea con las rutinas descritas en la presente
memoria es menor o igual a 10^{-5}.
Si el valor SER_{i} es mayor o igual al valor
SER_{j} más el valor de ponderación W_{i,j}, en la etapa 112, el
procesador 38 determina que la velocidad de la trama actual recibida
desde el transmisor 2 es la velocidad i. Por otra parte, si el valor
SER_{i} es inferior al valor SER_{j} más W_{i,j}, en la etapa
114, el procesador 38 determina que la velocidad de la trama actual
recibida desde el transmisor 2 es igual a la velocidad j. En el
ejemplo anterior, en el que i y j corresponden a velocidad completa
y octavo de velocidad, respectivamente, si el valor SER_{1} es
mayor o igual al valor SER_{8} más el valor de ponderación
W_{1,8}, se determina que la velocidad de la trama recibida
actualmente es igual a la velocidad completa en la etapa 112, de lo
contrario, se determina que la velocidad es igual a un octavo de
velocidad en la etapa 114. Tras determinar la velocidad de la trama
actual, el procesador 38 proporciona una señal adecuada a la memoria
tampón 40, que, en respuesta, proporciona la trama decodificada
correspondiente a la velocidad determinada o no proporciona ninguna
trama si se declara una supresión.
En la Figura 3, se representa, como una rutina
120, una forma de realización alternativa según la presente
invención para determinar la velocidad de la señal recibida, en la
que la verificación de dos de las cuatro velocidades resulta
positiva. Ésta y otras formas de realización alternativas descritas
más adelante son similares a la correspondiente forma de
realización descrita anteriormente, siendo las etapas comunes
indicadas mediante los mismos números de referencia. Sólo se
describen en detalle las diferencias de funcionamiento
significativas.
Como se ilustra en la Figura 3, la rutina 120
realiza las mismas etapas 102, 104, 106 y 108 descritas
anteriormente con referencia a la rutina 100. En la etapa 124, si
las CRC de dos de las velocidades resulta positiva en la etapa 102,
el procesador 38 emplea una comparación más precisa entre los
valores SER de las dos velocidades identificadas en la etapa 102,
para tener una mayor seguridad de que la trama actual sea decodifica
a la velocidad adecuada. En particular, el procesador 38 emplea, en
la etapa 124, un factor multiplicador k_{i,j} en la ecuación (1)
anterior para proporcionar la siguiente función comparativa:
(2)SER_{i}
\geq k_{i,j} * SER_{j} +
W_{i,j},
Análogamente al valor de ponderación W, el
factor multiplicador k_{i,j} se determina preferentemente a través
de la experimentación basada en los datos empíricos de las cuatro
velocidades de transmisión. Por consiguiente, es posible disponer
de seis factores multiplicadores según las cuatro velocidades de
transmisión (k_{1,2}, k_{1,4}, k_{1,8}, k_{2,4}, k_{2,8} y
k_{4,8}). El factor multiplicador k puede ser simplemente un
factor de normalización, de tal forma que si, por ejemplo, i es
igual a velocidad completa y j es igual a media velocidad, entonces
k_{1,2} es igual a dos para normalizar el valor SER_{2} de media
velocidad con respecto al valor SER_{1.} Por otra parte, aparte
de incluir un factor de normalización, el factor multiplicador k
puede también compensar las diferencias entre las diferentes
velocidades de transmisión, de la forma descrita más adelante.
Con referencia a la Figura 6, se representa un
diagrama simplificado de las zonas de decisión de velocidad para los
valores SER, SER_{i} y SER_{j}, cuando las CRC de las
velocidades i y j resultan positivas. En general, una línea
SER_{i} = k_{i,j} * SER_{j} +W_{i,j} separa una zona
SER_{i} 140 de una zona SER_{j} 142. En consecuencia, el factor
multiplicador k_{i,j} determina la pendiente de la línea, mientras
que el valor de ponderación W_{i,j} determina su desviación
respecto del origen (su interceptación del eje Y). En general, el
factor multiplicador k y el valor de ponderación W varían el rango
de decisión para las áreas 140 y 142. Si, por ejemplo, el valor
SER_{i} de la trama actual es inferior al valor SER_{j}, esta
trama proporciona un punto por encima de la línea SER_{i} =
k_{i,j} * SER_{j} + W_{i,j} y en la zona SER_{j} 142. En
dicho ejemplo, la velocidad de la trama recibida es pues,
probablemente, igual a j.
Es posible trazar curvas de densidad de
probabilidad basándose en los datos empíricos recopilados a través
de la experimentación y definir una tasa de errores de destino
aceptable. A continuación, es posible efectuar una integración en
una parte de las curvas de densidad de probabilidad, por debajo de
la tasa de errores de destino aceptable, para determinar los valores
de umbral mínimo y máximo de la SER de cada velocidad (como se
indicará más adelante). Los datos empíricos pueden introducirse en
hojas de cálculo y, entonces, pueden emplearse técnicas de análisis
numérico conocidas con las hojas de cálculo para proporcionar
valores optimados por debajo de la tasa de errores de destino
aceptable. En resumen, es posible determinar, a través de
experimentación, las probabilidades de que la velocidad actual sea
i, basándose en los valores SER dados, y dichas probabilidades
pueden ser representadas gráficamente basándose en el valor
SER_{i} y los valores SER para las otras velocidades (p. ej.,
SER_{j}).
En general, en la rutina 120 y las otras rutinas
descritas en la presente memoria, se emplean funciones basadas en
las dos velocidades y las dos SER, SER_{i} y SER_{j} (es decir,
f(i,j, SER_{i}, SER_{j})). En el ejemplo de forma de
realización, la presente invención emplea ecuaciones lineales, tales
como la ecuación (2) anterior, representada en la Figura 6. El valor
de ponderación W, el factor multiplicador k y el umbral SER máximo
y mínimo (descritos más adelante) se almacenan preferentemente en la
memoria como una tabla de consulta (no representada) a la que
procesador 38 tendrá acceso.
En la etapa 124, el procesador 38 determina
esencialmente en qué lado de la línea de la Figura 6 se halla un
punto delimitado por los dos valores SER (SER_{i} y SER_{j}),
para determinar de ese modo la velocidad más probable para la trama
recibida actualmente. Si el valor SER_{i} es inferior a k_{i,j}
multiplicado por el valor SER_{j} y sumado a W_{i,j}, en la
etapa 126, el procesador 38 determina si el valor SER_{i} es
superior a un umbral SER máximo aceptable para la velocidad i (es
decir, MaxSER_{i}). En general, existe un valor de umbral SER
máximo para la velocidad dada, por encima del cual la probabilidad
de error (es decir, de decodificar a una velocidad incorrecta) es
inadmisible. Como se ha indicado previamente, los umbrales SER
máximos, representados en la Figura 6, se determinan basándose en
datos empíricos obtenidos a través de la experimentación con las
cuatro velocidades. Si el valor SER_{i} es inferior al umbral
SER_{i} máximo, el procesador 38 determina, en la etapa 128, que
la velocidad de la trama recibida actualmente es igual a i. No
obstante, si el valor SER_{i} es mayor o igual al umbral SER_{i}
máximo, el procesador 38 determina, en la etapa 130, que la trama
actual es una supresión.
Si en la etapa 124 el procesador 38 determina
que el valor SER_{i} es mayor o igual a k_{i,j} multiplicado por
el valor SER_{j} y sumado a W_{i,j}, el procesador 38 determina,
en la etapa 132, si el valor SER_{j} es mayor o igual al umbral
SER máximo para la velocidad j (es decir, MaxSER_{j}). De ser así,
en la etapa 130, el procesador 38 determina que la trama actual
está suprimida. No obstante, si el valor SER_{j} es inferior al
umbral SER_{j} máximo, en la etapa 134, el procesador 38 determina
que la trama actual se ha transmitido a la velocidad j.
Con referencia a la Figura 4, el procesador 38
realiza una rutina 200 si sólo resulta positiva la CRC de una
velocidad. Del mismo modo que en la etapa 104 (Figura 2), en la
etapa 202, el procesador 38 determina primero si solo resulta
positiva la CRC de exactamente una velocidad. De no ser así, en la
etapa 203, el procesador 38 declara que la trama actual es una
supresión, o realiza las dos rutinas de verificación CRC 100 ó 120,
de la forma descrita anteriormente. Si en la etapa 202 sólo resulta
positiva la CRC de una velocidad, en la rutina 200, el procesador 38
emplea etapas adicionales para confirmar que la velocidad, cuya
verificación ha resultado positiva en la etapa 202, sea en efecto
la velocidad correcta para la trama actual. Por consiguiente, en la
etapa 204, el procesador 38 determina si la velocidad que ha
resultado positiva en la etapa 202 corresponde a octavo de
velocidad (es decir, i = 8). De no ser así, en la etapa 206, el
procesador 38 determina si el valor SER para la velocidad
determinada es mayor o igual al umbral SER máximo para dicha
velocidad (es decir, SER_{i} \geq MaxSER_{i}). Si dicho valor
es menor que el máximo, en la etapa 208, el procesador 38 determina
que la velocidad de la trama recibida actualmente es 1; en caso
contrario, en la etapa 210, el procesador declara que la trama es
una supresión.
Si en la etapa 204, el procesador 38 determina
que la velocidad indicada es igual a la velocidad de un octavo, en
la etapa 212, el procesador examina el valor Yamamoto para octavo de
velocidad (Y_{8}). Como bien se sabe, una trama de octavo de
velocidad presenta menos bits CRC que las tramas de las otras
velocidades y, en consecuencia, la CRC más a menudo. Por
consiguiente, en la rutina 200, se emplean verificaciones
adicionales para confirmar que la trama actual haya sido transmitida
a un octavo de velocidad. En consecuencia, si en la etapa 212 la
verificación del valor Yamamoto para octavo de velocidad resulta
positiva (es decir, proporciona el valor binario "1" al
decodificador 30), entonces el procesador 38 posee un mayor nivel de
confianza de que la velocidad de la trama actual sea octavo de
velocidad. Por consiguiente, en la etapa 214, el procesador 38
emplea un valor SER máximo más elevado u holgado para la velocidad
determinada. Dicho umbral SER máximo más holgado aumenta la
probabilidad de que, en las etapas subsiguientes de la rutina 200,
se determine correctamente que la trama actual ha sido transmitida
a un octavo de velocidad.
Por el contrario, si la verificación del valor
Yamamoto resulta negativa en la etapa 212, en la etapa 216, el
procesador 38 selecciona un valor SER máximo más pequeño o ajustado
para octavo de velocidad. Si la verificación del valor Yamamoto
resulta negativa, el procesador 38 espera que la trama actual sea
una supresión y, por consiguiente, efectúa comparaciones
subsiguientes más estrictas para asegurarse de que se determine que
la trama actual ha sido transmitida a octavo de velocidad basándose
sólo en la más estricta de las comparaciones. En la etapa 206, el
procesador 38 emplea el valor SER máximo más holgado de la etapa
214, o el valor SER máximo más ajustado de la etapa 216, y lo
compara con la SER de octavo de velocidad para determinar si la
trama está suprimida (etapa 210) o confirma que la trama actual ha
sido transmitida a octavo de velocidad (etapa 208).
En la Figura 5, se representa un análisis más
detallado realizado mediante la rutina 220. En la rutina 220, el
procesador 38 realiza las etapas 202, 204 y 206 descritas
anteriormente. No obstante, a continuación, en las etapas 228, 230
y 232, el procesador 38 compara los valores SER de las tres
velocidades cuya verificación ha resultado negativa en la etapa 202
(es decir, las velocidades j, k y l) con umbrales SER mínimos. Esto
reduce las probabilidades de que una de las velocidades decodificada
con una SER baja sea verdaderamente la velocidad correcta aunque la
CRC haya resultado negativa para dicha velocidad. En las etapas 228,
230 y 232, se determina si los valores SER de las otras velocidades
son superiores a los umbrales mínimos para dicha velocidad y, de
ser así, se declara que hay una supresión, debido a que la
probabilidad de que la trama actual haya sido transmitida a esa
velocidad supera la probabilidad de que la trama actual haya sido
transmitida a la velocidad l.
Por consiguiente, en la etapa 228, el procesador
38 determina si el valor SER_{j} es menor o igual al umbral SER
mínimo para la velocidad determinada l y la velocidad j (es decir,
SER_{l,j}). De ser así, el procesador 38 declara, en la etapa
227, que la trama actual es una supresión. Esta determinación se
toma, porque la SER baja de otra velocidad (j) indica una mayor
probabilidad de que la trama haya sido transmitida a esa velocidad
(j). En caso contrario, el procesador 38, en las etapas 230 y 232,
compara los dos últimos valores SER (para las velocidades k y l) con
los correspondientes umbrales SER mínimos para la velocidad l y las
velocidades k o l (SER_{i,k} y SER_{i,l}), respectivamente. Si
los valores SER_{k} o SER_{l} son inferiores a los umbrales
mínimos en las etapas 230 ó 232, el procesador 38 declara, en la
etapa 227, que la trama actual es una supresión. No obstante, si
dichos valores SER son superiores al mínimo, en la etapa 234, el
procesador 38 determina que la trama actual ha sido transmitida a la
velocidad i.
Como sucede en la rutina 200, si se determina en
la etapa 204 que la velocidad cuya verificación ha resultado
positiva en la etapa 202 es la velocidad de un octavo, el procesador
38 examina los valores Yamamoto para octavo de velocidad en la
etapa 212, de la forma descrita anteriormente. Por consiguiente, si
la verificación del valor Yamamoto para octavo de velocidad resulta
positiva, entonces, en la etapa 238, el procesador 38 no sólo
emplea un umbral SER máximo más holgado para la velocidad
determinada (octavo de velocidad), sino que emplea también umbrales
SER mínimos más holgados para la velocidad determinada y las
velocidades no determinadas (es decir, mínimos SER_{i,j},
SER_{i,k} y SER_{i,l} más holgados). Análogamente, en la etapa
240, si la verificación del valor Yamamoto resulta negativa en la
etapa 212, en la etapa 240, el procesador 38 no sólo emplea un
umbral SER_{i} máximo más ajustado, sino también umbrales SER
mínimos más ajustados para las otras velocidades (es decir, mínimos
SER_{i,j}, SER_{i,k} y SER_{i,l} más ajustados). Por
consiguiente, para octavo de velocidad, la tabla de consulta de
umbrales empleada por el procesador 38 incluye dos valores de
umbral máximo para octavo de velocidad, y dos conjuntos de tres
valores de umbral mínimo para emplear en las etapas 238 y 240.
Se dispone de varias alternativas para las
diversas rutinas. Por ejemplo, en lugar de comparar simplemente el
valor SER determinado y los otros valores SER en las etapas 206,
228, 230 y 232 de la rutina 220, el procesador 38 puede comparar el
valor SER particular con una función lineal, multiplicando el umbral
SER mínimo o máximo por el factor multiplicador k y sumando un
valor de ponderación W adecuado. Por ejemplo, en la etapa 206, el
procesador 38 puede comparar el valor SER, SER_{i}, con la función
k * MaxSER_{i} + W_{l}, mientras que, en
la etapa 228, el procesador puede comparar el valor SER_{j} con la
función k_{i,j} * MinSER_{i,j} + W_{i,j}. Por otra parte,
puede emplearse una función no lineal en las etapas 206 a 232. Sin
embargo, cualquier mejora aportada por la función no lineal, en el
mejor de los casos, supondrá sólo un pequeño beneficio para la
rutina 220 e incrementará la complejidad del procesamiento y, por lo
tanto, el tiempo de procesamiento.
Aunque sólo se verifican los valores Yamamoto
para octavo de velocidad, la rutina 220 puede modificarse para que
se verifiquen también los valores Yamamoto de las otras velocidades.
Por consiguiente, se emplearán los correspondientes umbrales SER
máximos y mínimos más ajustados o más holgados para cada una de las
demás velocidades. El procesador 38 necesitará, pues, una tabla de
consulta de mayor tamaño en dicha forma de realización alternativa.
Además, en las rutinas 100, 120 y 200, pueden emplearse dichas
alternativas mencionadas, tales como el empleo de la verificación de
Yamamoto para cada velocidad.
En lugar de emplear una tabla de consulta que
presente los valores de ponderación W, los factores multiplicadores
k y los umbrales SER mínimos y máximos, dichos valores podrían ser
calculados algorítmicamente con ecuaciones adecuadas. Sin embargo,
dichas ecuaciones son complejas y requieren una cantidad
significativa de operaciones adicionales del procesador 38. En
consecuencia, será necesario disponer de un microprocesador 38 más
rápido, y por lo tanto más caro, en dicha alternativa.
Además, las rutinas de la presente invención
pueden comparar la velocidad determinada actualmente (velocidad i)
con las velocidades anteriores. Como se ha indicado anteriormente,
el 90% del tiempo, la velocidad de la trama actual es velocidad
completa u octavo de velocidad en el ejemplo de forma de
realización. De forma similar, en el ejemplo de forma de
realización, la probabilidad de que la velocidad de la trama actual
sea igual a la velocidad de la trama anterior es alta. Si una
persona está hablando, es probable que continúe hablando (y
entonces la trama actual será de velocidad completa), mientras que
si está callada, es probable que continúe callada (y entonces la
trama actual se mantiene en octavo de velocidad). Por consiguiente,
en las rutinas descritas anteriormente, se puede comparar la
velocidad determinada de la trama actual con la velocidad de la
trama anterior y aplicar umbrales SER máximos y mínimos más
holgados. Como alternativa, si la velocidad actual determinada
difiere de la velocidad anterior, pueden aplicarse umbrales más
ajustados.
La información proporcionada acerca de la
presente invención puede aplicarse a sistemas de comunicación que
no son necesariamente iguales al ejemplo de sistema de
comunicaciones de espectro ensanchado descrito anteriormente. La
presente invención puede emplear los sistemas y los procedimientos
de las diversas patentes y solicitudes descritas anteriormente.
De acuerdo con la anterior descripción
detallada, es posible realizar éstos y otros cambios a la presente
invención. En general, los términos utilizados en las
reivindicaciones siguientes no pretenden limitar la presente
invención a las formas de realización concretas dadas a conocer en
la memoria y las reivindicaciones, sino que pretenden incluir
cualquier sistema de comunicaciones que funcione de conformidad con
las reivindicaciones en la determinación de la velocidad. En
consecuencia, la presente invención no está limitada por la presente
exposición; antes bien, el alcance de ésta viene determinado por
completo por las siguientes reivindicaciones.
Claims (34)
1. Procedimiento para determinar la velocidad
actual de una trama actual para un sistema de comunicación que
presenta un transmisor (2) y un receptor (4), transmitiendo dicho
transmisor (2) cada trama de una pluralidad a la velocidad actual,
y en el que dicha velocidad actual corresponde a una de las
velocidades de una pluralidad, comprendiendo dicho procedimiento
las etapas siguientes:
- generar una pluralidad de valores de verificación de errores, cada uno de los cuales se basa en la presencia o no, en dicha trama actual, de una de las velocidades de dicha pluralidad, resultando favorable sólo un primer valor de verificación de una velocidad seleccionada y siendo dicha velocidad seleccionada una de las velocidades de dicha pluralidad;
- generar una pluralidad de valores de tasa de errores, cada uno de los cuales se basa en la presencia o no, en dicha trama actual, de una de las velocidades de dicha pluralidad y correspondiendo el valor de tasa de errores seleccionado a dicha velocidad seleccionada;
- generar una pluralidad de valores de decodificación, cada uno de los cuales se basa en la presencia o no, en dicha trama actual, de una de las velocidades de dicha pluralidad, correspondiendo el valor de decodificación seleccionado a dicha velocidad seleccionada;
- determinar (204) si dicha velocidad seleccionada de dicho valor de tasa de errores seleccionado corresponde a una velocidad predeterminada;
- si dicha velocidad seleccionada corresponde a dicha velocidad predeterminada, comparar (212) dicho valor de decodificación seleccionado con un valor seleccionado;
- si dicha velocidad seleccionada no corresponde a dicha velocidad predeterminada, comparar (206) dicho valor de tasa de errores seleccionado con un primer valor basado en una relación predeterminada;
- si dicho valor de decodificación seleccionado corresponde a dicho valor seleccionado, comparar (214) dicho valor de tasa de errores seleccionado con un segundo valor basado en dicha relación predeterminada;
- si dicho valor de decodificación seleccionado no corresponde a dicho valor seleccionado, comparar (216) dicho valor de tasa de errores seleccionado con un tercer valor basado en dicha relación predeterminada; y
- determinar (208) que dicha velocidad actual de dicha trama actual es dicha velocidad seleccionada si dicho valor de tasa de errores seleccionado presenta dicha relación predeterminada con dicho primer, segundo o tercer valor.
2. Procedimiento según la reivindicación 1,
en el que, en la etapa de generar una pluralidad de valores de
verificación de errores, se genera una pluralidad de valores de
verificación por redundancia cíclica, en el que, en la etapa de
generación de una pluralidad de valores de tasa de errores, se
genera una pluralidad de tasas de errores en símbolos y en el que,
en la etapa de generar una pluralidad de valores de decodificación,
se genera una pluralidad de valores de verificación de Yamamoto.
3. Procedimiento según la reivindicación 1,
en el que dicha pluralidad de velocidades incluye velocidad
completa, media velocidad, un cuarto de velocidad y un octavo de
velocidad, y en el que, en la etapa de determinar (204) si dicha
velocidad seleccionada de dicho valor de tasa de errores
seleccionado corresponde a una velocidad predeterminada, se
determina si dicha velocidad seleccionada corresponde a dicha
velocidad de un octavo.
4. Procedimiento según la reivindicación 1,
en el que, en la etapa de generar una pluralidad de valores de
decodificación, se genera una pluralidad de valores de verificación
de Yamamoto, y en el que la etapa de comparar (212) dicho valor de
decodificación seleccionado con un valor seleccionado incluye la
etapa de determinar si la verificación de dicho valor Yamamoto
seleccionado resulta aceptable.
5. Procedimiento según la reivindicación 1,
en el que dicho primer, segundo y tercer valor son valores de umbral
de los valores de tasa de errores, en el que, en las etapas de
comparar (206, 216, 214) dicho valor de tasa de errores
seleccionado con dichos primer, segundo y tercer valor, se determina
si dicho valor de tasa de errores seleccionado es inferior a dicho
primer, segundo y tercer valor de umbral, respectivamente, y en el
que dicho segundo valor de umbral es superior a dicho tercer valor
de umbral.
6. Procedimiento según la reivindicación 1,
en el que dicha etapa de determinar (208) que dicha velocidad actual
de dicha trama actual es dicha velocidad seleccionada incluye la
etapa de determinar (210) que dicha trama actual está suprimida si
dicho valor de tasa de errores seleccionado no presenta dicha
relación predeterminada con dicho primer, segundo y tercer
valor.
7. Procedimiento según la reivindicación 1,
que comprende además las etapas siguientes: comparar por lo menos
otro de dichos valores de tasa de errores con un valor de umbral
mínimo de tasa de errores basado en una relación seleccionada; y
determinar que dicha trama actual está suprimida si dicho otro de
dichos valores de tasa de errores presenta dicha relación
seleccionada con dicho umbral mínimo.
8. Procedimiento según la reivindicación 1,
en el que dicho transmisor transmite una señal constituida por dicha
pluralidad de tramas y dicho procedimiento está destinado a
determinar la velocidad actual de dicha señal, y en el que dicho
receptor (4) genera dicha pluralidad de valores de verificación de
errores y dichos valores de tasa de errores y por lo menos un valor
de decodificación, basándose cada uno de ellos en la presencia o
no, en dicha señal, de una de las velocidades de dicha
pluralidad.
9. Procedimiento según la reivindicación 8,
en el que dicha pluralidad de velocidades incluye velocidad
completa, media velocidad, un cuarto de velocidad y un octavo de
velocidad, y en el que, en la etapa de determinar (208) si dicha
velocidad seleccionada corresponde a una velocidad predeterminada,
se determina si dicha velocidad seleccionada corresponde a dicha
velocidad de un octavo.
10. Procedimiento según la reivindicación 8, en
el que dicho valor de decodificación seleccionado es un valor de
verificación de Yamamoto, y en el que la etapa de comparar (212) un
valor de decodificación seleccionado con un valor seleccionado
incluye la etapa de determinar si la verificación de dicho valor
Yamamoto seleccionado resulta aceptable.
11. Procedimiento según la reivindicación 8, en
el que dicho primer, segundo y tercer valor son valores de umbral de
los valores de tasa de errores, en el que, en las etapas de comparar
(206, 216, 214) dicho valor de tasa de errores seleccionado con
dicho primer, segundo y tercer valor, se determina si dicho valor de
tasa de errores seleccionado es inferior a dicho primer, segundo y
tercer valor, respectivamente, y en el que dicho segundo valor de
umbral es superior a dicho tercer valor de umbral.
12. Procedimiento según la reivindicación 8, en
el que dicha señal incluye una pluralidad de tramas que incluyen la
trama actual, y en el que la etapa de determinar (208) que dicha
velocidad actual de dicha señal es dicha velocidad seleccionada
incluye la etapa de determinar que dicha trama actual está suprimida
si dicho valor de tasa de errores seleccionado no presenta dicha
relación predeterminada con dicho primer, segundo o tercer
valor.
13. Procedimiento según la reivindicación 8,
que comprende además las etapas siguientes: comparar por lo menos
otro de dichos valores de tasa de errores con un valor de umbral
mínimo de tasa de errores basándose en una relación seleccionada, y
determinar que dicha señal es errónea si dicho otro de dichos
valores de tasa de errores presenta dicha relación seleccionada con
dicho umbral mínimo.
14. Procedimiento según la reivindicación 8, en
el que las etapas de comparar incluyen la etapa de comparar dicho
valor de tasa de errores seleccionado con el primer, el segundo y el
tercer valor de ponderación más dicho primer, segundo y tercer
valor, respectivamente.
15. Procedimiento según la reivindicación 8, en
el que las etapas de comparar incluyen la etapa de comparar dicho
valor de tasa de errores seleccionado con el primer, el segundo y el
tercer factor multiplicador multiplicado por dicho primer, segundo
y tercer valor, respectivamente.
16. Procedimiento según la reivindicación 8, en
el que dicho primer valor es un valor de umbral del valor de tasa de
errores, y en el que el procedimiento comprende además las etapas
siguientes: comparar dicha velocidad seleccionada con una velocidad
previa; reducir dicho primer valor de umbral si dicha velocidad
seleccionada y dicha velocidad previa son aproximadamente iguales; e
incrementar dicha primera velocidad umbral si dicha velocidad
seleccionada y dicha velocidad previa no son iguales.
17. Receptor (4) para un sistema de
comunicación que presenta un transmisor (2) que transmite una señal
a una velocidad actual, y en el que dicha velocidad actual
corresponde a una de las velocidades de una pluralidad,
comprendiendo dicho receptor (4):
- un generador de valores de verificación de errores (32) configurado para generar una pluralidad de valores de verificación de errores, basándose cada uno de ellos en la presencia o no, en dicha señal, de una de las velocidades de dicha pluralidad, en el que sólo un primer valor de verificación de una velocidad seleccionada resulta favorable y en el que dicha velocidad seleccionada es una velocidad de dicha pluralidad;
- un generador de valores de tasas de errores (34) configurado para generar una pluralidad de valores de tasas de errores, basándose cada uno de ellos en la presencia o no, en dicha señal, de una de las velocidades de dicha pluralidad, en el que el valor de tasa de errores seleccionado corresponde a dicha velocidad seleccionada;
- un generador de valores de decodificación (36) configurado para generar por lo menos un valor de decodificación seleccionado, basado en la presencia o no, en dicha señal, de dicha velocidad seleccionada; y
- un decodificador (30) acoplado a dicho generador de valores de verificación de errores (32), dicho generador de valores de tasas de errores (34) y dicho generador de valores de decodificación (36), y configurado para (a) determinar si dicha velocidad seleccionada de dicho valor de tasa de errores seleccionado corresponde a una velocidad predeterminada, (b) comparar dicho valor de decodificación seleccionado con un valor seleccionado si dicha velocidad seleccionada corresponde a dicha velocidad predeterminada, (c) comparar dicho valor de tasa de errores seleccionado con un primer valor basado en una relación predeterminada si dicha velocidad seleccionada no corresponde a dicha velocidad predeterminada, (d) comparar dicho valor de tasa de errores seleccionado con un segundo valor basado en dicha relación predeterminada si dicho valor de decodificación seleccionado corresponde a dicho valor seleccionado, (e) comparar dicho valor de tasa de errores seleccionado con un tercer valor basado en dicha relación predeterminada si dicho valor de decodificación seleccionado no corresponde a dicho valor seleccionado, (f) determinar que dicha velocidad actual de dicha señal es dicha velocidad seleccionada si dicho valor de tasa de errores seleccionado presenta dicha relación predeterminada con dicho primer, segundo o tercer valor y (g) decodificar dicha señal basada en dicha velocidad seleccionada.
18. Receptor (4) según la reivindicación 17, en
el que dicho generador de valores de verificación de errores (32)
genera una pluralidad de valores de verificación por redundancia
cíclica, en el que dicho generador de valores de tasa de errores
genera una pluralidad de tasas de errores en símbolos y en el que
dicho generador de valores de decodificación genera una pluralidad
de valores de verificación de Yamamoto.
19. Receptor (4) según la reivindicación 17, en
el que dicha pluralidad de velocidades incluyen velocidad completa,
media velocidad, un cuarto de velocidad y un octavo de velocidad, y
en el que dicho decodificador determina si dicha velocidad
seleccionada corresponde a dicha velocidad de un octavo.
20. Receptor (4) según la reivindicación 17, en
el que dicho generador de valores de decodificación (36) genera una
pluralidad de valores de verificación de Yamamoto, y en el que dicho
decodificador determina si la verificación de dicho valor Yamamoto
seleccionado resulta aceptable.
21. Receptor (4) según la reivindicación 17, en
el que dicho primer, segundo y tercer valor son valores de umbral
de los valores de tasa de errores, en el que dicho decodificador
(30) determina si dicho valor de tasa de errores seleccionado es
inferior a dicho primer, segundo y tercer valor, respectivamente, y
en el que dicho segundo valor de umbral es superior a dicho tercer
valor de umbral.
22. Receptor (4) según la reivindicación 17, en
el que dicha señal incluye una pluralidad de tramas, que incluyen
una trama actual, y en el que dicho decodificador determina que
dicha trama actual está suprimida si dicho valor de tasa de errores
seleccionado no presenta dicha relación predeterminada con dicho
primer, segundo o tercer valor.
23. Receptor (4) según la reivindicación 17, en
el que dicho decodificador (30) compara por lo menos otro de dichos
valores de tasa de errores con un umbral mínimo basado en una
relación seleccionada, y determina que dicha señal es errónea si
dicho otro de dichos valores de tasa de errores presenta dicha
relación seleccionada con dicho umbral mínimo.
24. Receptor (4) según la reivindicación 17, en
el que dicho decodificador (30) compara dicho valor de tasa de
errores seleccionado con un primer, segundo y tercer valor de
ponderación más dicho primer, segundo y tercer valor,
respectivamente.
25. Receptor (4) según la reivindicación 17, en
el que dicho decodificador (30) compara dicho valor de tasa de
errores seleccionado con un primer, un segundo y un tercer factor
multiplicador multiplicado por dicho primer, segundo y tercer valor,
respectivamente.
26. Receptor (4) según la reivindicación 17, en
el que dicho decodificador (30) compara dicha velocidad seleccionada
con una velocidad previa y reduce dicho primer valor si dicha
velocidad seleccionada y dicha velocidad previa son aproximadamente
iguales.
27. Receptor (4) según la reivindicación 17, en
el que dicho transmisor transmite al receptor (4) una pluralidad de
tramas, constituyendo dicha pluralidad de tramas dicha señal,
- y en el que dicho generador de valores de verificación de errores comprende unos medios (32) para generar dicha pluralidad de valores de verificación de errores, basándose cada uno de ellos en la presencia o no, en dicha trama actual, de una de las velocidades de dicha pluralidad, en el que sólo un primer valor de verificación de una velocidad seleccionada resulta favorable y dicha velocidad seleccionada es una de las velocidades de dicha pluralidad;
- y en el que dicho generador de valores de tasa de errores comprende unos medios (34) para generar dicha pluralidad de valores de tasa de errores, basándose cada uno de ellos en la presencia o no, en dicha trama actual, de una de las velocidades de dicha pluralidad, y en el que el valor de la tasa de errores seleccionado corresponde a dicha velocidad seleccionada;
- y en el que dicho generador de valores de decodificación comprende unos medios (36) para generar dicho por lo menos un valor de decodificación, basándose cada valor de decodificación en la presencia o no, en dicha trama actual, de una de las velocidades de dicha pluralidad, en el que el valor de decodificación seleccionado corresponde a dicha velocidad seleccionada;
- y en el que dicho decodificador comprende
- unos medios, acoplados a dichos medios (34) para generar una pluralidad de valores de tasas de errores y determinar si dicha velocidad seleccionada de dicho valor de tasa de errores seleccionado corresponde a dicha velocidad predeterminada;
- unos medios, acoplados a dichos medios (36) para generar una pluralidad de valores de decodificación y para comparar dicho valor de decodificación seleccionado con dicho valor seleccionado si dicha velocidad seleccionada corresponde a dicha velocidad predeterminada;
- unos medios, acoplados a dichos medios (34) para generar una pluralidad de valores de tasa de errores, comparar dicho valor de tasa de errores seleccionado con dicho primer valor basado en dicha relación predeterminada si dicha velocidad seleccionada no corresponde a dicha velocidad predeterminada, comparar dicho valor de tasa de errores seleccionado con dicho segundo valor basado en dicha relación predeterminada si dicho valor de decodificación seleccionado corresponde a dicho valor seleccionado y comparar dicho valor de tasa de errores seleccionado con dicho tercer valor basado en dicha relación predeterminada si dicho valor de decodificación seleccionado no corresponde a dicho valor seleccionado;
- y unos medios, acoplados a dichos medios para comparar dicho primer, segundo y tercer valor, para determinar que dicha velocidad actual de dicha trama actual es dicha velocidad seleccionada si dicho valor de tasa de errores presenta dicha relación predeterminada con dicho primer, segundo o tercer valor.
28. Receptor (4) según la reivindicación 27, en
el que dichos medios (32) para generar una pluralidad de valores de
verificación de errores generan una pluralidad de valores de
verificación por redundancia cíclica, en el que dichos medios para
generar una pluralidad de valores de tasa de errores generan una
pluralidad de tasas de errores en símbolos, y en el que dichos
medios para generar una pluralidad de valores de decodificación
generan una pluralidad de valores de verificación de Yamamoto.
29. Receptor (4) según la reivindicación 27, en
el que dicha pluralidad de velocidades incluyen velocidad completa,
media velocidad, un cuarto de velocidad y un octavo de velocidad, y
en el que dichos medios para determinar si dicha velocidad
seleccionada de dicho valor de tasa de errores seleccionado
corresponde a una velocidad predeterminada incluyen medios para
determinar si dicha velocidad seleccionada corresponde a la
velocidad de un octavo.
30. Receptor (4) según la reivindicación 27, en
el que dichos medios para generar una pluralidad de valores de
decodificación generan una pluralidad de valores de verificación de
Yamamoto, y en el que dichos medios para comparar dicho valor de
decodificación seleccionado con un valor seleccionado incluyen
medios para determinar si la verificación de dicho valor Yamamoto
seleccionado resulta aceptable.
31. Receptor (4) según la reivindicación 27, en
el que dicho primer, segundo y tercer valor son valores de umbral
de los valores de tasa de errores, en el que dichos medios para
comparar dicho valor de tasa de errores seleccionado con dicho
primer, segundo y tercer valor incluyen unos medios para determinar
si dicho valor de tasa de errores seleccionado es inferior a dicho
primer, segundo y tercer valor de umbral, respectivamente, y en el
que dicho segundo valor de umbral es superior a dicho tercer valor
de umbral.
32. Receptor (4) según la reivindicación 27, en
el que dichos medios para determinar que dicha velocidad actual de
dicha trama actual es dicha velocidad seleccionada incluyen unos
medios para determinar que dicha trama actual está suprimida si
dicho valor de tasa de errores seleccionado no presenta dicha
relación predeterminada con dicho primer, segundo o tercer
valor.
33. Receptor (4) según la reivindicación 27,
que comprende además: unos medios para comparar por lo menos otro
de dichos valores de tasa de errores con un valor de umbral mínimo
de tasa de errores basado en una relación seleccionada; y unos
medios para determinar que dicha trama actual está suprimida si
dicho otro de dichos valores de tasa de errores presenta dicha
relación seleccionada con dicho umbral mínimo.
34. Sistema de comunicaciones que
comprende:
- un transmisor (2) configurado para transmitir una señal a una velocidad actual, en el que dicha velocidad actual corresponde a una de las velocidades de una pluralidad; y
- un receptor (4) configurado para recibir dicha señal, incluyendo dicho receptor:
- un generador de valores de verificación de errores (32) configurado para generar una pluralidad de valores de verificación de errores, basándose cada uno de ellos en la presencia o no, en dicha señal, de una de las velocidades de dicha pluralidad, en el que sólo un primer valor de verificación de una velocidad seleccionada resulta favorable y en el que dicha velocidad seleccionada es una velocidad de dicha pluralidad;
- un generador de valores de tasas de errores (34) configurado para generar una pluralidad de valores de tasas de errores, basándose cada uno de ellos en la presencia o no, en dicha señal, de una de las velocidades de dicha pluralidad, en el que el valor de tasa de errores seleccionado corresponde a dicha velocidad seleccionada;
- un generador de valores de decodificación (36) configurado para generar una pluralidad de valores de decodificación, basándose cada uno de ellos en la presencia o no, en dicha señal, de una de las velocidades de dicha pluralidad, en el que el valor de decodificación seleccionado corresponde a dicha velocidad seleccionada; y
- un decodificador (30) acoplado a dicho generador de valores de verificación de errores (32), dicho generador de valores de tasas de errores (34) y dicho generador de valores de decodificación (36), y configurado para (a) determinar si dicha velocidad seleccionada de dicho valor de tasa de errores seleccionado corresponde a una velocidad predeterminada, (b) comparar dicho valor de decodificación seleccionado con un valor seleccionado si dicha velocidad seleccionada corresponde a dicha velocidad predeterminada, (c) comparar dicho valor de tasa de errores seleccionado con un primer valor basado en una relación predeterminada si dicha velocidad seleccionada no corresponde a dicha velocidad predeterminada, (d) comparar dicho valor de tasa de errores seleccionado con un segundo valor basado en dicha relación predeterminada si dicho valor de decodificación seleccionado corresponde a dicho valor seleccionado, (e) comparar dicho valor de tasa de errores seleccionado con un tercer valor basado en dicha relación predeterminada si dicho valor de decodificación seleccionado no corresponde a dicho valor seleccionado, (f) determinar que dicha velocidad actual de dicha señal es dicha velocidad seleccionada si dicho valor de tasa de errores seleccionado presenta dicha relación predeterminada con dicho primer, segundo o tercer valor y (g) decodificar dicha señal basada en dicha velocidad seleccionada.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/730,863 US5751725A (en) | 1996-10-18 | 1996-10-18 | Method and apparatus for determining the rate of received data in a variable rate communication system |
| US730863 | 1996-10-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2260786T3 true ES2260786T3 (es) | 2006-11-01 |
Family
ID=24937097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES97910971T Expired - Lifetime ES2260786T3 (es) | 1996-10-18 | 1997-10-09 | Procedimiento y aparato para determinar la velocidad de los datos recibidos en un sistema de comunicacion de velocidad variable. |
Country Status (16)
| Country | Link |
|---|---|
| US (1) | US5751725A (es) |
| EP (2) | EP0932963B1 (es) |
| JP (1) | JP3889448B2 (es) |
| KR (1) | KR100559099B1 (es) |
| CN (1) | CN1124726C (es) |
| AT (2) | ATE432577T1 (es) |
| AU (1) | AU4822097A (es) |
| BR (1) | BR9712354A (es) |
| CA (1) | CA2268857C (es) |
| DE (2) | DE69735673T2 (es) |
| ES (1) | ES2260786T3 (es) |
| HK (2) | HK1072846A1 (es) |
| IL (1) | IL129305A0 (es) |
| RU (1) | RU99109991A (es) |
| TW (1) | TW363312B (es) |
| WO (1) | WO1998018242A1 (es) |
Families Citing this family (107)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6108372A (en) * | 1996-10-30 | 2000-08-22 | Qualcomm Inc. | Method and apparatus for decoding variable rate data using hypothesis testing to determine data rate |
| US6094465A (en) * | 1997-03-21 | 2000-07-25 | Qualcomm Incorporated | Method and apparatus for performing decoding of CRC outer concatenated codes |
| US6094428A (en) * | 1997-04-30 | 2000-07-25 | Motorola, Inc. | Method and apparatus for transmission and reception of a transmission rate in a CDMA communication system |
| US6377809B1 (en) | 1997-09-16 | 2002-04-23 | Qualcomm Incorporated | Channel structure for communication systems |
| US9118387B2 (en) | 1997-11-03 | 2015-08-25 | Qualcomm Incorporated | Pilot reference transmission for a wireless communication system |
| US7184426B2 (en) | 2002-12-12 | 2007-02-27 | Qualcomm, Incorporated | Method and apparatus for burst pilot for a time division multiplex system |
| US6112325A (en) * | 1998-01-23 | 2000-08-29 | Dspc Technologies, Ltd. | Method and device for detecting rate |
| ES2245822T3 (es) | 1998-02-13 | 2006-01-16 | Qualcomm Incorporated | Procedimiento y sistema para llevar a cabo una transferencia, tal como una transferencia entre sistemas distintos, en un sistema de comunicacion inalambrico. |
| US6603751B1 (en) * | 1998-02-13 | 2003-08-05 | Qualcomm Incorporated | Method and system for performing a handoff in a wireless communication system, such as a hard handoff |
| US6307867B1 (en) | 1998-05-14 | 2001-10-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Data transmission over a communications link with variable transmission rates |
| US20030194033A1 (en) | 1998-05-21 | 2003-10-16 | Tiedemann Edward G. | Method and apparatus for coordinating transmission of short messages with hard handoff searches in a wireless communications system |
| FR2779591B1 (fr) * | 1998-06-03 | 2000-09-01 | Nortel Matra Cellular | Transmission de paquets codes sans identification du code employe |
| WO2000010257A1 (en) * | 1998-08-17 | 2000-02-24 | Hughes Electronics Corporation | Turbo code interleaver with near optimal performance |
| US6847658B1 (en) | 1998-12-10 | 2005-01-25 | Qualcomm, Incorporated | Demultiplexer for channel interleaving |
| KR100322019B1 (ko) * | 1999-02-10 | 2002-02-04 | 윤종용 | 부호분할 다중접속 단말기의 전송률 검출 방법 |
| US6587446B2 (en) * | 1999-02-11 | 2003-07-01 | Qualcomm Incorporated | Handoff in a wireless communication system |
| US6567466B1 (en) * | 1999-02-16 | 2003-05-20 | Agere Systems Inc. | Method and apparatus for determining the data rate of a received signal in a variable data rate orthogonal spread spectrum communication system |
| US6681203B1 (en) | 1999-02-26 | 2004-01-20 | Lucent Technologies Inc. | Coupled error code protection for multi-mode vocoders |
| US6597922B1 (en) | 1999-05-14 | 2003-07-22 | Qualcomm Incorporated | Method and apparatus for efficient candidate frequency search while initiating a handoff in a code division multiple access communication system |
| US6633601B1 (en) * | 1999-05-28 | 2003-10-14 | Koninklijke Philips Electronics N.V. | Method and device for frame rate determination using correlation metrics and frame quality indicators |
| FI107676B (fi) * | 1999-06-21 | 2001-09-14 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely tietyn signaalinkäsittelymetodin käyttämiseksi informaation välittämiseen |
| IL141636A0 (en) * | 1999-07-08 | 2002-03-10 | Samsung Electronics Co Ltd | Data rate detection device and method for a mobile communication system |
| AU2004203065B2 (en) * | 1999-08-11 | 2008-01-10 | Qualcomm Incorporated | Method and system for performing a handoff in a wireless communication system, such as a hard handoff |
| AU2007240231B2 (en) * | 1999-08-11 | 2010-10-07 | Qualcomm Incorporated | Method and system for performing a handoff in a wireless communication system, such as a hard handoff |
| US8064409B1 (en) | 1999-08-25 | 2011-11-22 | Qualcomm Incorporated | Method and apparatus using a multi-carrier forward link in a wireless communication system |
| US6621804B1 (en) | 1999-10-07 | 2003-09-16 | Qualcomm Incorporated | Method and apparatus for predicting favored supplemental channel transmission slots using transmission power measurements of a fundamental channel |
| US7010001B2 (en) * | 2000-01-10 | 2006-03-07 | Qualcomm, Incorporated | Method and apparatus for supporting adaptive multi-rate (AMR) data in a CDMA communication system |
| US6598189B1 (en) * | 2000-04-28 | 2003-07-22 | Nortel Networks Limited | Method and apparatus for determining the rate and quality of received data in a variable rate digital communication system |
| US7080009B2 (en) * | 2000-05-01 | 2006-07-18 | Motorola, Inc. | Method and apparatus for reducing rate determination errors and their artifacts |
| US7159164B1 (en) | 2000-06-05 | 2007-01-02 | Qualcomm Incorporated | Method and apparatus for recovery of particular bits of a frame |
| US6654928B1 (en) * | 2000-07-20 | 2003-11-25 | Nokia Mobile Phones Limited | Hybrid dimensional, spherical space-time coding and decoding apparatus, and associated method, for a communication system |
| US7068683B1 (en) | 2000-10-25 | 2006-06-27 | Qualcomm, Incorporated | Method and apparatus for high rate packet data and low delay data transmissions |
| US6973098B1 (en) | 2000-10-25 | 2005-12-06 | Qualcomm, Incorporated | Method and apparatus for determining a data rate in a high rate packet data wireless communications system |
| US6804218B2 (en) * | 2000-12-04 | 2004-10-12 | Qualcomm Incorporated | Method and apparatus for improved detection of rate errors in variable rate receivers |
| US7746832B2 (en) * | 2001-01-05 | 2010-06-29 | Qualcomm Incorporated | Method and apparatus for supporting adaptive multi-rate (AMR) data in a CDMA communication system |
| US6850499B2 (en) | 2001-01-05 | 2005-02-01 | Qualcomm Incorporated | Method and apparatus for forward power control in a communication system |
| US7003045B2 (en) * | 2001-01-31 | 2006-02-21 | Motorola, Inc. | Method and apparatus for error correction |
| US7120134B2 (en) | 2001-02-15 | 2006-10-10 | Qualcomm, Incorporated | Reverse link channel architecture for a wireless communication system |
| US7076005B2 (en) * | 2001-02-15 | 2006-07-11 | Qualcomm, Incorporated | System and method for transmission format detection |
| US6975868B2 (en) * | 2001-02-21 | 2005-12-13 | Qualcomm Incorporated | Method and apparatus for IS-95B reverse link supplemental code channel frame validation and fundamental code channel rate decision improvement |
| US7065159B2 (en) * | 2001-03-14 | 2006-06-20 | Lucent Technologies Inc. | Compensation based bit-error-rate estimation for convolutionally encoded transmissions in wireless systems |
| US6763244B2 (en) * | 2001-03-15 | 2004-07-13 | Qualcomm Incorporated | Method and apparatus for adjusting power control setpoint in a wireless communication system |
| US6732321B2 (en) * | 2001-03-27 | 2004-05-04 | Motorola, Inc. | Method, apparatus, and article of manufacture for error detection and channel management in a communication system |
| US6760576B2 (en) | 2001-03-27 | 2004-07-06 | Qualcomm Incorporated | Method and apparatus for enhanced rate determination in high data rate wireless communication systems |
| US8077679B2 (en) | 2001-03-28 | 2011-12-13 | Qualcomm Incorporated | Method and apparatus for providing protocol options in a wireless communication system |
| US9100457B2 (en) | 2001-03-28 | 2015-08-04 | Qualcomm Incorporated | Method and apparatus for transmission framing in a wireless communication system |
| US8121296B2 (en) * | 2001-03-28 | 2012-02-21 | Qualcomm Incorporated | Method and apparatus for security in a data processing system |
| US7570576B2 (en) * | 2001-06-08 | 2009-08-04 | Broadcom Corporation | Detection and mitigation of temporary (bursts) impairments in channels using SCDMA |
| US7308050B2 (en) * | 2001-06-08 | 2007-12-11 | Broadcom Corporation | Detection and mitigation of temporary impairments in a communications channel |
| US7058035B2 (en) * | 2001-06-29 | 2006-06-06 | Qualcomm, Indorporated | Communication system employing multiple handoff criteria |
| US7185362B2 (en) * | 2001-08-20 | 2007-02-27 | Qualcomm, Incorporated | Method and apparatus for security in a data processing system |
| US7787389B2 (en) * | 2001-08-20 | 2010-08-31 | Qualcomm Incorporated | Method and system for utilization of an outer decoder in a broadcast services communication system |
| US7352868B2 (en) | 2001-10-09 | 2008-04-01 | Philip Hawkes | Method and apparatus for security in a data processing system |
| US7649829B2 (en) * | 2001-10-12 | 2010-01-19 | Qualcomm Incorporated | Method and system for reduction of decoding complexity in a communication system |
| US7177658B2 (en) | 2002-05-06 | 2007-02-13 | Qualcomm, Incorporated | Multi-media broadcast and multicast service (MBMS) in a wireless communications system |
| US7111226B1 (en) * | 2002-05-31 | 2006-09-19 | Broadcom Corporation | Communication decoder employing single trellis to support multiple code rates and/or multiple modulations |
| US8699505B2 (en) * | 2002-05-31 | 2014-04-15 | Qualcomm Incorporated | Dynamic channelization code allocation |
| US7020109B2 (en) * | 2002-08-21 | 2006-03-28 | Qualcomm Incorporated | Method and system for communicating content on a broadcast services communication system |
| US7016327B2 (en) * | 2002-08-21 | 2006-03-21 | Qualcomm Incorporated | Method and system for communicating content on a broadcast services communication system |
| KR100972763B1 (ko) | 2002-08-21 | 2010-07-28 | 퀄컴 인코포레이티드 | 방송 서비스 통신 시스템을 통하여 콘텐츠를 전달하기 위한방법 및 시스템 |
| US6901083B2 (en) * | 2002-10-25 | 2005-05-31 | Qualcomm, Incorporated | Method and system for code combining at an outer decoder on a communication system |
| US7505534B1 (en) * | 2002-11-04 | 2009-03-17 | Nortel Networks Limited | Method for determination of discontinuous transmission, frame erasure, and rate |
| US7599655B2 (en) | 2003-01-02 | 2009-10-06 | Qualcomm Incorporated | Method and apparatus for broadcast services in a communication system |
| US8306562B2 (en) * | 2003-05-29 | 2012-11-06 | Texas Instruments Incorporated | Signal-to-interference ratio target control for multi-data-rate communication systems |
| US7933250B2 (en) * | 2003-06-23 | 2011-04-26 | Qualcomm Incorporated | Code channel management in a wireless communications system |
| US7124332B2 (en) * | 2003-06-30 | 2006-10-17 | Intel Corporation | Failure prediction with two threshold levels |
| US8098818B2 (en) * | 2003-07-07 | 2012-01-17 | Qualcomm Incorporated | Secure registration for a multicast-broadcast-multimedia system (MBMS) |
| US8718279B2 (en) | 2003-07-08 | 2014-05-06 | Qualcomm Incorporated | Apparatus and method for a secure broadcast system |
| US7292873B2 (en) * | 2003-08-07 | 2007-11-06 | Qualcomm Incorporated | Method and apparatus for regulating base station ACK/NAK message transmit power in a wireless communication system |
| US7318187B2 (en) * | 2003-08-21 | 2008-01-08 | Qualcomm Incorporated | Outer coding methods for broadcast/multicast content and related apparatus |
| US8694869B2 (en) | 2003-08-21 | 2014-04-08 | QUALCIMM Incorporated | Methods for forward error correction coding above a radio link control layer and related apparatus |
| US8804761B2 (en) * | 2003-08-21 | 2014-08-12 | Qualcomm Incorporated | Methods for seamless delivery of broadcast and multicast content across cell borders and/or between different transmission schemes and related apparatus |
| US8724803B2 (en) | 2003-09-02 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for providing authenticated challenges for broadcast-multicast communications in a communication system |
| US7010469B2 (en) * | 2003-09-30 | 2006-03-07 | International Business Machines Corporation | Method of computing partial CRCs |
| KR101002814B1 (ko) | 2003-10-02 | 2010-12-21 | 삼성전자주식회사 | 패킷 데이터 서비스를 제공하는 이동통신 시스템에서순방향 패킷 데이터 제어 채널 수신 장치 및 방법 |
| US8072942B2 (en) * | 2003-11-26 | 2011-12-06 | Qualcomm Incorporated | Code channel management in a wireless communications system |
| US7730381B2 (en) * | 2004-06-09 | 2010-06-01 | Qualcomm Incorporated | Erasure detection and power control for a transport channel with unknown format in a wireless communication system |
| FI20045318A0 (fi) * | 2004-09-01 | 2004-09-01 | Nokia Corp | Kommunikointijärjestelmä, vastaanotin, ja menetelmä arvioida vastaanotetun signaalin laatua |
| CA2550263C (en) | 2004-09-25 | 2010-11-02 | Aware, Inc. | Crc counter normalization |
| US20060084459A1 (en) * | 2004-10-13 | 2006-04-20 | Vinh Phan | Outer loop power control of user equipment in wireless communication |
| KR101111515B1 (ko) * | 2005-02-02 | 2014-05-07 | 엘지전자 주식회사 | 데이터 송수신 방법 |
| US8074158B2 (en) * | 2005-02-02 | 2011-12-06 | Qualcomm Incorporated | Erasure detection for a transport channel with an unknown format |
| WO2006106377A1 (en) * | 2005-04-07 | 2006-10-12 | Nokia Corporation | Blind transport format detection based on decoder metric |
| US8630602B2 (en) * | 2005-08-22 | 2014-01-14 | Qualcomm Incorporated | Pilot interference cancellation |
| US8611305B2 (en) * | 2005-08-22 | 2013-12-17 | Qualcomm Incorporated | Interference cancellation for wireless communications |
| US8594252B2 (en) | 2005-08-22 | 2013-11-26 | Qualcomm Incorporated | Interference cancellation for wireless communications |
| US9071344B2 (en) | 2005-08-22 | 2015-06-30 | Qualcomm Incorporated | Reverse link interference cancellation |
| US8743909B2 (en) * | 2008-02-20 | 2014-06-03 | Qualcomm Incorporated | Frame termination |
| US9014152B2 (en) * | 2008-06-09 | 2015-04-21 | Qualcomm Incorporated | Increasing capacity in wireless communications |
| JP2007195076A (ja) * | 2006-01-20 | 2007-08-02 | Nec Corp | 無線通信システムとその送信電力制御方法および装置 |
| JP4771835B2 (ja) * | 2006-03-06 | 2011-09-14 | 株式会社リコー | トナー及び画像形成方法 |
| US8920343B2 (en) | 2006-03-23 | 2014-12-30 | Michael Edward Sabatino | Apparatus for acquiring and processing of physiological auditory signals |
| KR20080003537A (ko) * | 2006-07-03 | 2008-01-08 | 엘지전자 주식회사 | 이동 단말기의 통화 중 노이즈 제거 방법 및 이를 위한이동 단말기 |
| US8831140B2 (en) * | 2007-03-16 | 2014-09-09 | Altera Corporation | Protocol-agnostic automatic rate negotiation for high-speed serial interface in a programmable logic device |
| US9237515B2 (en) * | 2008-08-01 | 2016-01-12 | Qualcomm Incorporated | Successive detection and cancellation for cell pilot detection |
| US9277487B2 (en) | 2008-08-01 | 2016-03-01 | Qualcomm Incorporated | Cell detection with interference cancellation |
| US20100097955A1 (en) * | 2008-10-16 | 2010-04-22 | Qualcomm Incorporated | Rate determination |
| US8964692B2 (en) * | 2008-11-10 | 2015-02-24 | Qualcomm Incorporated | Spectrum sensing of bluetooth using a sequence of energy detection measurements |
| US9160577B2 (en) * | 2009-04-30 | 2015-10-13 | Qualcomm Incorporated | Hybrid SAIC receiver |
| US8446868B2 (en) * | 2009-05-07 | 2013-05-21 | Qualcomm Incorporated | Method and apparatus for processing blind decoding results in a wireless communication system |
| US8787509B2 (en) * | 2009-06-04 | 2014-07-22 | Qualcomm Incorporated | Iterative interference cancellation receiver |
| CN101673296B (zh) * | 2009-09-02 | 2011-07-20 | 太仓市同维电子有限公司 | 数据通讯过程中文件校验的方法 |
| US8831149B2 (en) * | 2009-09-03 | 2014-09-09 | Qualcomm Incorporated | Symbol estimation methods and apparatuses |
| US8811200B2 (en) | 2009-09-22 | 2014-08-19 | Qualcomm Incorporated | Physical layer metrics to support adaptive station-dependent channel state information feedback rate in multi-user communication systems |
| CN102668612B (zh) | 2009-11-27 | 2016-03-02 | 高通股份有限公司 | 增加无线通信中的容量 |
| US9673837B2 (en) | 2009-11-27 | 2017-06-06 | Qualcomm Incorporated | Increasing capacity in wireless communications |
| US10038569B2 (en) * | 2016-03-29 | 2018-07-31 | Intel IP Corporation | Self-adapting baud rate |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4748626A (en) * | 1987-01-28 | 1988-05-31 | Racal Data Communications Inc. | Viterbi decoder with reduced number of data move operations |
| US4845714A (en) * | 1987-06-08 | 1989-07-04 | Exabyte Corporation | Multiple pass error correction process and apparatus for product codes |
| US5023889A (en) * | 1988-05-31 | 1991-06-11 | California Institute Of Technology | Trellis coded multilevel DPSK system with doppler correction for mobile satellite channels |
| US5056117A (en) * | 1989-08-07 | 1991-10-08 | At&T Bell Laboratories | Decision feedback equalization with trellis coding |
| CA2020899C (en) * | 1989-08-18 | 1995-09-05 | Nambirajan Seshadri | Generalized viterbi decoding algorithms |
| US5485486A (en) * | 1989-11-07 | 1996-01-16 | Qualcomm Incorporated | Method and apparatus for controlling transmission power in a CDMA cellular mobile telephone system |
| US5416787A (en) * | 1991-07-30 | 1995-05-16 | Kabushiki Kaisha Toshiba | Method and apparatus for encoding and decoding convolutional codes |
| JP2683665B2 (ja) * | 1991-11-27 | 1997-12-03 | 日本電気株式会社 | 最尤系列推定装置 |
| ZA93290B (en) * | 1992-01-16 | 1993-11-22 | Qualcomm Inc | Method and apparatus for the formatting of data for transmission |
| US5509020A (en) * | 1993-05-27 | 1996-04-16 | Sony Corporation | Viterbi decoding apparatus and methods |
| CA2165342C (en) * | 1993-06-18 | 2005-11-15 | Brian K. Butler | Method and apparatus for determining the data rate of a received signal |
| US5566206A (en) * | 1993-06-18 | 1996-10-15 | Qualcomm Incorporated | Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver |
| ZA947317B (en) * | 1993-09-24 | 1995-05-10 | Qualcomm Inc | Multirate serial viterbi decoder for code division multiple access system applications |
-
1996
- 1996-10-18 US US08/730,863 patent/US5751725A/en not_active Expired - Lifetime
-
1997
- 1997-10-09 ES ES97910971T patent/ES2260786T3/es not_active Expired - Lifetime
- 1997-10-09 EP EP97910971A patent/EP0932963B1/en not_active Expired - Lifetime
- 1997-10-09 JP JP51947298A patent/JP3889448B2/ja not_active Expired - Fee Related
- 1997-10-09 AT AT04019848T patent/ATE432577T1/de not_active IP Right Cessation
- 1997-10-09 BR BR9712354-4A patent/BR9712354A/pt not_active Application Discontinuation
- 1997-10-09 WO PCT/US1997/018625 patent/WO1998018242A1/en active IP Right Grant
- 1997-10-09 KR KR1019997003353A patent/KR100559099B1/ko not_active IP Right Cessation
- 1997-10-09 IL IL12930597A patent/IL129305A0/xx not_active IP Right Cessation
- 1997-10-09 CN CN97198894A patent/CN1124726C/zh not_active Expired - Lifetime
- 1997-10-09 DE DE69735673T patent/DE69735673T2/de not_active Expired - Lifetime
- 1997-10-09 EP EP04019848A patent/EP1478144B1/en not_active Expired - Lifetime
- 1997-10-09 CA CA002268857A patent/CA2268857C/en not_active Expired - Fee Related
- 1997-10-09 DE DE69739430T patent/DE69739430D1/de not_active Expired - Lifetime
- 1997-10-09 RU RU99109991/09A patent/RU99109991A/ru not_active Application Discontinuation
- 1997-10-09 AT AT97910971T patent/ATE323365T1/de not_active IP Right Cessation
- 1997-10-09 AU AU48220/97A patent/AU4822097A/en not_active Abandoned
- 1997-10-14 TW TW086115038A patent/TW363312B/zh active
-
2000
- 2000-02-03 HK HK05103883A patent/HK1072846A1/xx not_active IP Right Cessation
- 2000-02-03 HK HK00100673A patent/HK1024362A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| IL129305A0 (en) | 2000-02-17 |
| HK1024362A1 (en) | 2000-10-05 |
| WO1998018242A1 (en) | 1998-04-30 |
| EP0932963A1 (en) | 1999-08-04 |
| US5751725A (en) | 1998-05-12 |
| EP1478144B1 (en) | 2009-05-27 |
| TW363312B (en) | 1999-07-01 |
| CA2268857C (en) | 2008-09-09 |
| KR100559099B1 (ko) | 2006-03-15 |
| CN1234160A (zh) | 1999-11-03 |
| KR20000049248A (ko) | 2000-07-25 |
| RU99109991A (ru) | 2003-03-10 |
| BR9712354A (pt) | 1999-08-31 |
| ATE432577T1 (de) | 2009-06-15 |
| HK1072846A1 (en) | 2005-09-09 |
| DE69735673D1 (de) | 2006-05-24 |
| EP0932963B1 (en) | 2006-04-12 |
| CN1124726C (zh) | 2003-10-15 |
| JP3889448B2 (ja) | 2007-03-07 |
| ATE323365T1 (de) | 2006-04-15 |
| JP2001505377A (ja) | 2001-04-17 |
| DE69739430D1 (de) | 2009-07-09 |
| EP1478144A1 (en) | 2004-11-17 |
| AU4822097A (en) | 1998-05-15 |
| DE69735673T2 (de) | 2007-03-29 |
| CA2268857A1 (en) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2260786T3 (es) | Procedimiento y aparato para determinar la velocidad de los datos recibidos en un sistema de comunicacion de velocidad variable. | |
| US6175590B1 (en) | Method and apparatus for determining the rate of received data in a variable rate communication system | |
| KR100712748B1 (ko) | 통신 시스템에서 제로율 프레임을 검출하는 방법 및 장치 | |
| US6424631B1 (en) | Apparatus and methods for determining rate of transmitted variable rate data | |
| EP0763902B1 (en) | Methods and apparatus for performing rate determination based on the growth of a path metric in a Viterbi decoder | |
| JP2608005B2 (ja) | エラー検出システム | |
| ES2276408T3 (es) | Sistema de comunicacion celular y procedimiento con multiples tasas de codificacion. | |
| KR101044569B1 (ko) | 신호 메트릭이 생성되는 디코더를 이용하는 불연속 송신（ｄｔｘ） 검출 | |
| JP5004450B2 (ja) | 通信システム内のパケット誤り率推定 | |
| TW200614724A (en) | Power control using erasure techniques | |
| JPH08195683A (ja) | データ受信装置 | |
| KR20000022230A (ko) | 시간-선택성 페이딩시 사이드 정보의 생성 방법 | |
| US6298084B1 (en) | Bad frame detector and turbo decoder | |
| KR20000028618A (ko) | 송신 전력 제어 장치 | |
| KR100574144B1 (ko) | 복호 장치, 기지국 장치, 통신 단말 장치 및 복호 방법 | |
| US7505534B1 (en) | Method for determination of discontinuous transmission, frame erasure, and rate | |
| WO2007023654A1 (ja) | 移動体通信システム、移動体通信端末および移動体通信方法 | |
| Wang et al. | Optimal Transport Format Detection for UMTS Uplink |