ES2247581T3 - Sistema de reestablecimiento de secuencia. - Google Patents
Sistema de reestablecimiento de secuencia.Info
- Publication number
- ES2247581T3 ES2247581T3 ES93202403T ES93202403T ES2247581T3 ES 2247581 T3 ES2247581 T3 ES 2247581T3 ES 93202403 T ES93202403 T ES 93202403T ES 93202403 T ES93202403 T ES 93202403T ES 2247581 T3 ES2247581 T3 ES 2247581T3
- Authority
- ES
- Spain
- Prior art keywords
- input
- cell
- time
- value
- time indication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/565—Sequence integrity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Sistema de reestablecimiento de secuencia para una red (SN) de conmutación celular capaz de conmutar un tren de células de entrada que tiene una velocidad de células de cresta de entrada de una entrada (IN1) de red a una salida (OUT1) de red, y que incluye: - un generador TSG1 de indicación de tiempo que genera valores sucesivos de indicación de tiempo a una velocidad al menos igual a dicha velocidad de células de cresta de entrada: - un circuito (IM1) de entrada acoplado entre un acceso de entrada (IT1) al cual se aplica dicho tren de células de entrada y dicha entrada (IN1) de red, y controlado por dicho generador (TSG1) de indicación de tiempo; y - una unidad (RSU1) de reestablecimiento de secuencia acoplada entre dicha salida (OUT1) de red y un acceso de salida (OT1), y que somete las células de dicho tren de células de entrada recibidas en dicha salida (OUT1) de red a los retrasos correspondientes, proporcionando así un tren de células de salida de secuencia reestablecida en dicho acceso de salida (OT1).
Description
Sistema de reestablecimiento de secuencia.
La presente invención se refiere a un sistema de
reestablecimiento de secuencia para una red de conmutación celular
capaz de conmutar un tren de células de entrada que tiene una
velocidad de células de cresta de entrada de una entrada de red a
una salida de red, y que incluye:
- un generador de indicación de tiempo que genera
valores sucesivos de indicación de tiempo a una velocidad al menos
igual a dicha velocidad de células de cresta de entrada:
- un circuito de entrada acoplado entre un acceso
de entrada al cual se aplica dicho tren de células de entrada y
dicha entrada de red, y controlado por dicho generador de indicación
de tiempo; y
- una unidad de reestablecimiento de secuencia
entre dicha salida de red y un acceso de salida, y que somete las
células de dicho tren de células de entrada recibidas en dicha
salida de red a los retrasos correspondientes, proporcionando así un
tren de células de salida de secuencia reestablecida en dicho acceso
de salida.
Un sistema de reestablecimiento de secuencia de
este tipo es ya conocido en la técnica, por ejemplo, a partir de la
solicitud de patente internacional publicada PCT/EP89/00941 con el
número de publicación WO 91/02419 (Henrion 17). En la misma, el
circuito de entrada asigna a cada una de las células del tren de
células de entrada el valor de la indicación de tiempo que es
generado por el generador de indicación de tiempo, mientras que la
unidad de reestablecimiento de secuencia pone en una cola las
células recibidas en la salida de la red y las aplica al acceso de
salida cuando un segundo valor de tiempo, también generado por el
generador de indicación de tiempo, se hace igual a la suma del
primer valor de indicación de tiempo asignado a la célula más un
valor constante, haciendo de esta forma que el retraso total al cual
se somete a cada célula entre la entrada de la red y el acceso de
salida sea igual a este valor constante, con lo cual se reestablece
la secuencia de estas células.
En una realización práctica, el circuito de
entrada y la unidad de reestablecimiento de secuencia son parte de
los así denominados paneles de enlace de terminación (TLK), y más en
particular de un panel de entrada de TLK y de un panel de salida de
TLK, respectivamente, y cada uno de tales paneles de TLK incluye su
propio generador de indicación de tiempo. Esto implica que los
generadores de indicación de tiempo de los paneles de TLK de entrada
y de salida tienen que estar sincronizados. Los mecanismos de
sincronización para hacer esto son bien conocidos en la técnica y no
son objeto de la invención.
Además, se debería observar que estos paneles de
TLK de entrada y de salida están diseñados para la velocidad de
células de cresta específica de los trenes de células de entrada y
de salida, respectivamente. Debido al desarrollo tecnológico, es
decir, a los enlaces de transmisión a velocidades más altas
conectados al panel de TLK y a los paneles de TLK y redes de
conmutación a velocidad más alta, esta velocidad de células de
cresta evoluciona hacia valores más elevados. Por consiguiente, se
hacen necesarias redes de conmutación en las que las velocidades de
células de cresta de entrada y de salida sean diferentes, y en tales
casos el sistema de reestablecimiento de secuencia anterior no es
aplicable y surge un problema al comparar los valores de indicación
de tiempo de los generadores de indicación de tiempo de los paneles
de entrada y de salida que no se ha reconocido todavía hasta
ahora.
Realmente, como se mencionó ya anteriormente, los
paneles de TLK están diseñados para una velocidad de células de
cresta específica y, con respecto al generador de indicación de
tiempo, esto significa que la velocidad del mismo y la anchura o
número de bits que define el número de los distintos valores de
indicación de tiempo son función ambos de esta velocidad de células
de cresta. Más específicamente, la velocidad del generador de
indicación de tiempo debe ser al menos igual a la velocidad de
células de cresta, puesto que se debe generar al menos un valor de
indicación de tiempo por célula a fin de poder asignar diferentes
valores de indicación de tiempo a las diferentes células. Por otra
parte, está claro que elegir una velocidad demasiado alta para el
generador de indicación de tiempo no sirve para nada.
La anchura de los valores de indicación de tiempo
debe ser tal que el así llamado intervalo de ciclo de vuelta del
generador de tiempo, es decir, el intervalo durante el cual no
genera dos valores iguales de indicación de tiempo, sea al menos
igual al retraso máximo a través de la red de conmutación, de tal
manera que una célula a la cual se ha asignado un valor de
indicación de tiempo específico haya llegado ya a la salida de la
red antes de que una célula posterior a la cual se haya asignado el
mismo valor de indicación de tiempo específico pueda llegar a la
misma, y no se produzca ningún error de fallo de secuencia. Por
tanto, la anchura de los valores de indicación de tiempo debe ser al
menos igual a log_{2} D, donde D es igual al producto del retraso
máximo por la velocidad de células de cresta respectiva de entrada o
de salida, es decir, D es este retraso máximo expresado en número de
células a esta velocidad de células de cresta. Realmente, en ese
caso, el intervalo de ciclo de vuelta, el cual es igual a 2^{w},
donde w es la anchura del valor de indicación de tiempo dividido por
la velocidad del generador de indicación de tiempo, es igual al
menos al retraso máximo.
Este retraso máximo es tal que la probabilidad de
que una célula experimente un retraso mayor que este retraso máximo,
con lo cual cause un error de pérdida de secuencia, está por debajo
de un valor predeterminado, por ejemplo, 10^{-22}. Debe observarse
que también se puede producir un error de pérdida de secuencia
cuando el retraso está por debajo de un retraso mínimo para el cual
ha sido diseñada la unida de reestablecimiento de secuencia, siendo
este retraso mínimo tal que la probabilidad de que una célula
experimente un retraso menor que este retraso mínimo, causando de
esta forma un error de pérdida de secuencia, esté por debajo de un
valor predeterminado, por ejemplo, 10^{-22}. En ese caso, la
anchura mínima del valor de indicación de tiempo es igual a
log_{2} (Dmax - Dmin), donde Dmax es el retraso máximo y Dmin el
retraso mínimo, ambos expresados en número de células a la velocidad
de células de cresta apropiada.
De esta manera, cuando la velocidad de células de
cresta de entrada es diferente de la velocidad de células de cresta
de salida, el generador de indicación de tiempo usado para el
circuito de entrada funciona a una velocidad de células de cresta
diferente y produce valores de indicación de tiempo de una anchura
diferente a las del que controla la unidad de reestablecimiento de
secuencia. Por consiguiente, no se pueden comparar estos valores de
indicación de tiempo entre sí sin problemas. Realmente, cuando, por
ejemplo, se aplica el tren de células al acceso de entrada a una
velocidad de células de cresta de entrada de 4 Mcélulas por segundo,
mientras que la velocidad de células de cresta de salida es de 1
Mcélulas por segundo y el retraso máximo anterior es de 200
\musegundos, entonces la anchura de los valores de indicación de
tiempo usados en el circuito de entrada es por ejemplo igual a 10
bits, mientras que la correspondiente a la unidad de
reestablecimiento de secuencia es de 8 bits, y las velocidades del
generador de indicación de tiempo son iguales, por ejemplo, a 4 MHz
y 1 MHz, respectivamente. El requisito necesario para evitar los
errores de pérdida de secuencia es que, dentro del intervalo de
ciclo de vuelta del primer generador de indicación de tiempo, no se
aplique a la entrada de red un número de células que supere al
máximo que se puede sacar de la salida de red. Sin embargo,
delimitar el valor de indicación de tiempo de 10 bits a sus últimos
8 bits significativos hace que este intervalo de ciclo de vuelta sea
dividido efectivamente por cuatro, con lo cual da lugar al aumento
de los problemas de error de pérdida de secuencia. En otras
palabras, células diferentes que tengan valores de indicación de
tiempo de 10 bits que sólo difieran en sus dos bits más
significativos pueden llegar fuera de secuencia a la salida, siendo
imposible distinguir los valores de indicación de tiempo, o lo que
es todavía peor, se puede haber invertido el orden de los valores de
indicación de tiempo (por ejemplo, 1100000000 > 0011111111, pero
00000000 < 11111111).
A fin de resolver este problema de error de
pérdida de secuencia, se puede delimitar el valor de indicación de
tiempo de 10 bits a sus 8 bits más significativos de manera que el
intervalo de ciclo de vuelta del generador de indicación de tiempo
siga siendo el mismo. Sin embargo, en ese caso, cuando se delimita a
sus 8 bits más significativos valores de indicación de tiempo de 10
bits consecutivos que sólo difieren en sus dos bits menos
significativos, se obtiene valores de indicación de tiempo de 8 bits
idénticos, haciendo que ya no se puedan distinguir estos valores de
indicación de tiempo de 10 bits.
Por lo tanto, un objeto de la presente invención
es proporcionar un sistema de reestablecimiento de secuencia del
tipo anteriormente conocido que vuelva a secuenciar las células
recibidas en la salida de red pero en el cual se resuelven los
problemas que plantean las diferentes velocidades de células de
cresta de la entrada y de la salida.
Según la invención, este objeto se logra por el
hecho de que dicho tren de células sale a una velocidad de células
de cresta de salida diferente de dicha velocidad de células de
cresta de entrada, porque dicha unidad de reestablecimiento de
secuencia está asociada a un segundo generador de indicación de
tiempo que genera sucesivos segundos valores de indicación de tiempo
a una velocidad al menos igual a dicha velocidad de células de
cresta de salida, porque dicho circuito de entrada asigna a cada una
de las células de dicho tren de células de entrada un valor de
indicación de tiempo adaptado igual a la suma de dicho valor de
indicación de tiempo entonces generado por dicho primer generador de
indicación de tiempo más un retraso virtual variable, y tal que se
asignan valores de indicación de tiempo adaptados consecutivos a
células inmediatamente consecutivas con un retraso de tiempo igual
al menos a la inversa de dicha velocidad de células de cresta de
salida, y porque dicha unidad de reestablecimiento de secuencia
vuelve a establecer la secuencia de dichas células sometiéndolas a
un retraso de tiempo adicional variable, el cual es tal que el
retraso total de dichas células entre dicha entrada y dicha salida
es igual a la suma de dicho retraso virtual asignado a las mismas
más un valor constante predeterminado.
De este modo, puesto que para las células
consecutivas 1 y 2:
tout_{1,2} = tin_{1,2} + vd_{1,2} + A,
y
tin_{2} + vd_{2} - (tin_{1} + vd_{1})
\geq 1/opcr, donde:
tout_{i} es el segundo valor de indicación de
tiempo generado por el segundo generador de indicación de tiempo
cuando se envía la célula i al acceso de salida; tin_{1} es el
primer valor de indicación de tiempo generado por el primer
generador de indicación de tiempo cuando se aplica la célula i al
acceso de entrada;
vd_{i} es el retraso virtual asignado a la
célula i;
tin_{i} + vd_{i} es el valor de indicación de
tiempo adaptado asignado a la célula i;
A es el valor total predeterminado; y
opcr es la velocidad de células de cresta de
salida,
\newpage
se deduce que:
tout_{2}- tout_{1} \geq 1/opcr.
Por otra parte, rtg2 \geq opcr, donde rtg2 es
la velocidad a la cual se generan los segundos valores de indicación
de tiempo. Por tanto, tout_{2}- tout_{1} \geq 1/rtg2, lo cual
significa que se sacan células diferentes a diferentes segundos
valores de indicación de tiempo, y así pueden ser distinguidas.
Debe observarse que en el caso de que no se
hubiera añadido retraso virtual alguno al primer valor de indicación
de tiempo a fin de obtener el valor de indicación de tiempo
adaptado, se deduciría que:
tout_{2}- tout_{1} \geq 1/ipcr.
donde ipcr es la velocidad de células de cresta
de entrada.
En este caso, no existe garantía alguna de que
células consecutivas corresponden, es decir, son aplicadas a la
salida, a segundos valores de indicación de tiempo diferentes.
Debe observarse que puesto que no se cambia el
intervalo de ciclo de vuelta del primer generador de indicación de
tiempo, no se introducen problemas de error de pérdida de
secuencia.
Otro elemento característico de la presente
invención es que dicho valor de indicación de tiempo adaptado
asignado a dicha célula que llega a dicha entrada se establece igual
al máximo de dicho valor de indicación de tiempo entonces generado
por dicho primer generador de indicación de tiempo más un tiempo más
temprano, el cual se establece entonces como la suma de dicho valor
de indicación de tiempo adaptado y un valor de espaciamiento que no
es inferior a la inversa de dicha velocidad de células de cresta de
salida.
Así, el retraso virtual es igual a la diferencia
entre la tiempo más temprano y el primer valor de indicación de
tiempo generado si esta diferencia es positiva, y en caso contrario
es igual a cero. El tiempo más temprano indica el tiempo
transcurrido hasta aquel en el cual se asignan a las células
aplicadas a la entrada valores de indicación de tiempo adaptados
diferentes del primer valor de indicación de tiempo entonces
generado, es decir aumentados con un retraso virtual distinto de
cero. Realmente, cuando el primer valor de indicación de tiempo
generado a la llegada de la célula es mayor que el tiempo más
temprano, el valor de indicación de tiempo adaptado se establece
igual a este primer valor de indicación de tiempo. Además, puesto
que los valores consecutivos de indicación de tiempo más temprano
difieren al menos en el valor de espaciamiento, este valor de
espaciamiento es también la diferencia mínima entre valores
consecutivos de indicación de tiempo adaptados y por tanto es el
tiempo mínimo entre células consecutivas enviadas al acceso de
salida. Realmente, este tiempo mínimo es igual a: tout_{2}-
tout_{1} = t_{2}+ vd_{2} - (t_{1}+ vd_{1}), con los
símbolos usados anteriormente, y donde el segundo miembro de la
ecuación es igual a la diferencia entre los valores de indicación de
tiempo adaptados consecutivos.
Otra característica todavía de la presente
invención es que dichos primer y segundo valores mencionados de
indicación de tiempo están representados por números binarios con
primer y segundo números de bits predeterminados, respectivamente,
que dicho valor de espaciamiento está representado por un número
binario con un tercer número de bits predeterminado, y que una de
dichas células es sometida a dicho retraso de tiempo variable
adicional siendo entregada a un terminal de salida de dicho sistema
de conmutación sólo cuando un dicho segundo valor de indicación de
tiempo es igual a la suma de dicho valor total predeterminado más un
valor de dicho segundo número de bits del cual los n bits más
significativos son los n bits más significativos del valor de
indicación de tiempo adaptado asignado a la misma y del cual los
otros bits son preestablecidos, siendo n un número entero no
superior al segundo número y no inferior a la diferencia entre dicho
primer número y dicho tercer número.
Tal como ya se mencionó anteriormente, el primer
y el segundo números corresponden a las velocidades del primer y del
segundo generador de indicación de tiempo, respectivamente, y al
error de pérdida de secuencia. El número entero n debe ser al menos
igual a la diferencia entre el primer y el tercer números puesto que
el valor mínimo del espaciamiento debe ser tal que valores de
indicación de tiempo adaptados consecutivos correspondan a
diferentes segundos valores de indicación de tiempo, es decir, que
la suma del valor de indicación de tiempo adaptado delimitado a sus
n bits más significativos y el valor total predeterminado es
diferente para los diferentes valores de indicación de tiempo
adaptados, permitiendo de esta manera que se distingan valores
adaptados de indicación de tiempo por el segundo generador de
indicación de tiempo. Por consiguiente, valores de indicación de
tiempo adaptados consecutivos, que tienen el primer número de bits,
y que difieren en al menos el valor de espaciamiento representado
por el tercer número de bits, deben diferir en sus n bits más
significativos, lo cual está asegurado cuando el tercer número sea
al menos igual a la diferencia entre el primer número y n.
Debe observarse que, siendo n como máximo igual
al segundo número, cuando el primer número es menor que el segundo
número puede ser también menor que n, en cuyo caso el tercer número
puede ser cero de forma que el valor del espaciamiento se haga igual
a cero, lo cual, sin embargo no significa que valores de indicación
de tiempo adaptados consecutivos puedan ser iguales, puesto que
serán proporcionados entonces como primeros valores de indicación de
tiempo consecutivos, es decir, la diferencia entre valores de
indicación de tiempo adaptados consecutivos corresponde al menos a
una célula a la velocidad de células de cresta de entrada.
Otra característica todavía de la presente
invención es que n es igual a dicho segundo número.
De esta manera, se establece n en su valor
máximo, de manera que el tercer número y el valor del espaciamiento
se pueden establecer en su valor mínimo. Por consiguiente, las
células consecutivas que entran en la red de conmutación reciben
valores de indicación de tiempo adaptados consecutivos con
diferencias mínimas entre ellas. Puesto que las células tienen que
ser situadas en una memoria intermedia en la salida hasta que el
segundo valor de indicación de tiempo alcance la suma del valor
total predeterminado más el valor derivado del valor de indicación
de tiempo adaptado, esto implica también un tiempo mínimo en la
memoria intermedia, un tamaño mínimo de memoria intermedia y un
número mínimo de células a descartar.
El objeto anteriormente mencionado y otros así
como características de la invención se harán más evidentes y la
propia invención se entenderá mejor haciendo referencia a la
descripción siguiente de una realización tomada conjuntamente con el
único dibujo, el cual muestra un sistema de reestablecimiento de
secuencia según la invención en relación con una red SN de
conmutación.
La red SN de conmutación tiene una pluralidad de
entradas de red y de salidas de red de las cuales se muestra una
entrada, IN1, y una salida, OUT1. El sistema de reestablecimiento de
secuencia incluye un primer generador de indicación de tiempo TSG1 y
un circuito de almacenamiento STO, ambos conectados a un procesador
PROC. A cada una de las entradas de la red SN de conmutación se
conecta un circuito de entrada, de los cuales se muestra uno, como
IM1 conectado a una entrada IN1. IM1 además tiene un terminal de
entrada o acceso de entrada IT1 al cual se aplican las células de un
tren de células a una velocidad de células de cresta de entrada. Una
entrada de control de cada circuito de entrada está conectada a una
salida del procesador PROC, el cual se muestra para IM1. Cada salida
de la red de conmutación SN está conectada a una entrada de una
unidad de reestablecimiento de secuencia como se muestra para la
salida OUT1 conectada a la unidad RSU1 de reestablecimiento de
secuencia. Además, cada unidad de reestablecimiento de secuencia
tiene una salida conectada a un terminal de salida o acceso de
salida, por ejemplo OT1 para RSU 1, y una entrada de reloj conectada
a una salida de un segundo generador TSG2 de indicación de tiempo,
como se muestra para RSU1.
Este sistema de reestablecimiento de secuencia en
conexión con la red SN de conmutación es en gran medida como el
descrito en la solicitud de patente internacional publicada
PCT/EP69/00941 (Henrion 17) en la cual, sin embargo, se usa un único
generador de indicación de tiempo en vez de dos. Se ha implantado el
sistema de reestablecimiento de secuencia presente en los así
llamados paneles de enlace de terminación (TLK), es decir, el primer
generador TSG1 de indicación de tiempo, el circuito de
almacenamiento STO, el procesador PROC y el circuito de entrada IM1
y otros se han implantado en un panel de entrada de TLK, mientras
que el segundo generador TSG2 de indicación de tiempo y las unidades
de reestablecimiento de secuencia RSU1 y otros se han implantado en
un panel de salida de TLK. Estos paneles de TLK se diseñan para una
velocidad de células de cresta específica de la entrada de tren de
células a la misma, el panel de salida de TLK para una velocidad de
células de cresta específica de la salida de tren de células de la
misma. Debe observarse que estas velocidades de células de cresta
corresponden a las velocidades de cresta de bits admisibles en los
enlaces respectivos conectados a los respectivos terminales de
entrada y de salida. Puesto que estas velocidades de células de
cresta aumentan debido a la evolución tecnológica, se hacen
necesarias redes de conmutación con paneles de TLK de entrada y de
salida que funcionen con velocidades de células de cresta
respectivas de entrada y de salida diferentes. Por tanto, cuando se
diseña un panel de TLK para una velocidad de células de cresta
aumentada, se debe considerar también la compatibilidad del mismo
con paneles de TLK que funcionen a velocidades de células de cresta
más bajas. De este modo, paneles de TLK que están diseñados para
velocidades de células de cresta diferentes incluyen generadores de
indicación de tiempo que funcionan a velocidades diferentes y que
producen valores de indicación de tiempo de diferente anchura como
se hará evidente a continuación. Además, estos valores de indicación
de tiempo se tienen que insertar en campos de indicación de tiempo
de células del tren de células de entrada y leer de los mismos de
una manera compatible con la usada en los paneles de enlace de TLK
diseñados para velocidades de células de cresta inferiores como
también se hará evidente más adelante.
Los generadores TSG1 y TSG2 de indicación de
tiempo generan los respectivos primer y segundo valores de
indicación de tiempo de una primera y de una segunda anchura y a una
primera y a una segunda velocidad de indicación de tiempo,
respectivamente, lo cual se tratará adicionalmente a continuación.
El circuito de entrada IM1 es del tipo usado también en la solicitud
de patente anteriormente mencionada e inserta valores de indicación
de tiempo adaptados proporcionados por el procesador PROC en los
campos de indicación de tiempo de las células del tren de células
aplicado al terminal de entrada IT1 en forma similar a la descrita
en la solicitud de patente PCT publicada bajo el Nº WO 84/00268. La
unidad de reestablecimiento de secuencia RSU 1 es del tipo descrito
en la primera solicitud de patente mencionada.
La finalidad del sistema de reestablecimiento de
secuencia es reestablecer la secuencia de las células de los trenes
de células conmutados a partir de las entradas de la red SN de
conmutación en las salidas de la misma. Por ejemplo, se aplican
diferentes trenes de células de este tipo al terminal de entrada
IT1, estando caracterizado cada uno de estos trenes de células por
un número de referencia de conexión CRN. Este número de referencia
de conexión CRN se escribe en un campo de número de referencia de
conexión de cada célula del tren de células e identifica el tren de
células al cual pertenece la célula y por tanto la salida a la cual
tiene que ser conmutada la célula. Cuando un tren de células tiene
que ser conmutado, por ejemplo, desde un terminal de entrada IT1 a
un terminal de salida OT1, se inserta un valor de indicación de
tiempo por el circuito de entrada IM1 en el campo de indicación de
tiempo de cada célula de este tren de células, recibiendo las
células consecutivas valores consecutivos de indicación de tiempo.
Después de ser conmutadas a través de SN, estas células pueden
llegar a la salida OUT1 fuera de secuencia. Por ejemplo, cuando las
células A, B y C consecutivas con valores de indicación de tiempo
respectivos a, b y c, son conmutadas a través de SN, pueden llegar a
OUT1 en la secuencia B, A, C porque han sido sometidas a diferentes
retrasos de tiempo en SN. La unidad de reestablecimiento de
secuencia RSU1 entonces reestablece la secuencia de las células de
manera que se entregan en la secuencia (A, B, C) al terminal de
salida OT1.
El enlace de salida conectado al terminal de
entrada IT1 es un enlace con una velocidad de bits de cresta de 2,4
Gbit/s. Con células de 53 bytes, es decir, 424 bits, esto
corresponde a una velocidad de células de cresta de aproximadamente
5,7 Mcélulas/s donde 1 Mcélulas/s es 10^{6} células/segundo, es
decir, una célula por 0,17 \mus. Por tanto, el primer generador
TSG1 de indicación de tiempo genera valores de indicación de tiempo
que se incrementan en uno a una velocidad de al menos 5,7 MHz. En
una realización práctica, las células se convierten en las así
llamadas células multirranura (MSC) en el circuito de entrada IM1
que son conmutadas a continuación a través de la red SN de
conmutación y reconvertidas en células en la unidad de
reestablecimiento de secuencia RSU1. Cada célula del tren de células
es convertida en una MSC de este tipo que consiste en 8 ranuras de
68 bits cada una, las cuales son aplicadas a continuación a SN a una
velocidad de 155,52 Mbit/s. Así, una ranura ocupa aproximadamente
0,437 \mus y una MSC aproximadamente 3,498 \mus. Los valores de
indicación de tiempo necesitados para el reestablecimiento de la
secuencia se escriben en un campo de indicación de tiempo de una
ranura de la MSC. A fin de poder proporcionar valores diferentes de
indicación de tiempo a diferentes células introducidas por el
circuito de entrada IM1 y considerando el hecho de que la
implantación más fácil del generador TSG1 de indicación de tiempo
implica el uso de una velocidad de generador de indicación de tiempo
que sea múltiplo de la velocidad de ranura de 2,28 Mranuras/s
correspondientes a la anterior de 155,52 Mbit/s, la velocidad del
último generador se escoge igual a un incremento de 1 por ¼ ranura,
es decir, un incremento de 1 cada 0,11 \mus, lo cual es realmente
menos que los 0,17 \mus que ocupa una célula. Así, esta velocidad
del generador es 9,15 MHz. La anchura de los valores de indicación
de tiempo, es decir, su número de bits, se determina por el retraso
máximo en la red SN de conmutación expresado en número de ranuras a
la anterior velocidad de ranura. Cuando este retraso máximo es, por
ejemplo, igual a 150 ranuras, es decir, 65,6 \mus, la anchura de
los valores de indicación de tiempo generados por TSG1 debe ser al
menos igual a 10 bits. Con ello, el intervalo del ciclo de vuelta de
TSG1 corresponde a 256 (= 2^{10} incrementos/4 incrementos por
ranura) ranuras, es decir 111,8 \mus.
Análogamente, el enlace de salida tiene una
velocidad de bits de cresta de 622 Mbit/s, correspondiente a 1
célula por 0,68 \mus o 1,47 Mcélulas/s. Por consiguiente, el
segundo generador TSG2 de indicación de tiempo sólo se incrementa
una vez por ranura y produce valores de indicación de tiempo con una
anchura de 8 bits.
Debe observarse que la sincronización de los dos
generadores de indicación de tiempo significa sincronizar el valor
representado por los 8 bits más significativos del valor de
indicación de tiempo de 10 bits al valor de indicación de tiempo de
8 bits. Sin embargo, esta sincronización no es objeto de la
invención y por tanto no se describe adicionalmente.
Cuando una célula del tren de células llega a
IT1, se convierte en una MSC, es decir, en 8 ranuras de 68 bits cada
una. En el circuito de entrada IM1, el número de referencia de
conexión CRN de la célula se lee y aplica al procesador PROC, el
cual al tener esto lugar captura del circuito de almacenamiento STO
una tiempo más temprano WT para este tren de células, y de TSG1 un
valor de indicación de tiempo luego generado por éste. El procesador
PROC compara a continuación estos dos valores y aplica a IM1 una
indicación de tiempo adaptada igual al valor máximo de WT y al
último valor de indicación de tiempo. Además PROC calcula un nuevo
valor para WT como la suma de este valor máximo y un valor de
espaciamiento. Así, el valor de espaciamiento es igual a la
diferencia mínima entre valores de indicación de tiempo adaptados
consecutivos asignados a células consecutivas de un tren de células
y por tanto al intervalo mínimo entre los comienzos de células
consecutivas en la salida. El valor mínimo de espaciamiento es igual
a la inversa de la velocidad de células de cresta de salida. El
valor de indicación de tiempo adaptado es entonces asignado a la MSC
en el circuito de entrada IM1, es decir, está escrito en el campo de
indicación de tiempo del mismo. WT indica el tiempo hasta el cual se
asigna a células del tren de células correspondiente que llegan a
uno de los terminales de entrada un valor de indicación de tiempo
adaptado diferente del generado por TSG1. Para cada tren de células
aplicado a los terminales de entrada, se almacena un valor diferente
de WT en STO. WT se inicializa poniéndose en cero cuando es
accionado el sistema de reestablecimiento de secuencia o cuando se
recibe la primera célula de un nuevo tren de células en un terminal
de entrada del mismo.
Cuando llega la MSC a la salida OUT1 de SN, su
campo de indicación de tiempo es leído por la unidad RSU1 de
reestablecimiento de secuencia. Sin embargo, del valor de indicación
de tiempo de 10 bits incluido en la MSC, sólo se consideran los 8
bits más significativos. Entonces, este valor de indicación de
tiempo de 8 bits modificado se usa como indicación para someter la
MSC a un retraso adicional de manera que su retraso total entre el
terminal de entrada IT1 y el terminal de salida OT1 sea igual a un
valor total predeterminado con lo cual se aplica a OT1 un tren de
células de salida con secuencia reestablecida. Este retraso
adicional puede ser proporcionado como se menciona en la primera
solicitud de patente anteriormente mencionada, más específicamente
como en cualquiera de las Figs. 2 a 4 de la misma. En breve. La MSC
es escrita en una memoria intermedia incluida en la unidad de
reestablecimiento de secuencia RSU1 en un emplazamiento que tiene
una dirección correspondiente a este valor de indicación de tiempo
modificado de 8 bits, y es leída periódicamente bajo el control de
los valores de indicación de tiempo proporcionados por el segundo
generador TSG2 de indicación de tiempo, siendo leída la memoria
intermedia en orden creciente de sus direcciones. Con ello, el
retraso total predeterminado a que se somete a la MSC es igual a la
separación entre las direcciones de lectura y de escritura para cada
emplazamiento, es decir, es la diferencia entre un segundo valor de
indicación de tiempo proporcionado por el segundo generador TSG2 de
indicación de tiempo y que señala un emplazamiento en la memoria
intermedia del cual se lee una MSC, y el valor de indicación de
tiempo asignado a esta MSC y que señala este emplazamiento de la
memoria intermedia. Cuando se ha leído la MSC de la memoria
intermedia, se convierte en una célula y se aplica a una memoria
intermedia de salida incluida también en la unidad RSU1 de
reestablecimiento de secuencia, de donde se saca a un enlace de
salida conectado al terminal OT1 de salida a la velocidad de bits de
cresta de salida.
Así, cuando se ha asignado un valor de indicación
de tiempo no adaptado a una MSC, es decir, cuando el valor de
indicación de tiempo proporcionado por el primer generador TSG1 de
indicación de tiempo a la llegada de la célula posteriormente
convertida en MSC era mayor que el tiempo más temprano
correspondiente WT, el retraso total a que esta MSC está sometida es
igual al valor total predeterminado, mientras que en caso contrario
es igual a la suma del valor total predeterminado más un retraso
virtual igual a la diferencia entre WT y el valor de indicación de
tiempo generado por TSG1 a la llegada de la célula.
Se muestra ahora un algoritmo práctico para
calcular el valor de indicación de tiempo adaptado a asignar a una
célula que llega y se describe a continuación.
En lo sucesivo, TSV es el valor de la
indicación de tiempo generado por el primer generador TSG1 de
indicación de tiempo a la llegada de una célula luego convertida en
una célula multirranura MSC, y CRN es el número de referencia de
conexión asignado a una célula. Space es el valor de
espaciamiento anterior, ATSV denota el valor de indicación de
tiempo adaptado a asignar a MSC, y Status es un parámetro que
indica si el algoritmo anterior está activo (A) o inactivo
(NA). Aquí, activo significa que TSV es menor que el
tiempo más temprano WT. Cuando TSV llega a ser mayor
que WT, el algoritmo conmuta a su estado no activo y
permanece en él hasta que TSV se hace nuevamente mayor que
WT. Esta conmutación entre el estado activo y el inactivo se
realiza por un mecanismo de restablecimiento que funciona en base,
el cual cíclicamente prueba todos los valores de CRN y que se trata
más adelante. N es el número máximo de células retrasadas a
la vez en la memoria intermedia de la unidad de reestablecimiento de
secuencia anteriormente mencionada.
Cuando una célula llega al terminal de entrada
IT1, se lee su número de referencia de conexión CRN, se captura del
TSG1 el valor de la indicación de tiempo TSV entonces
generado por el TSG1, y la célula se convierte en una MSC. A
continuación, se lee del circuito STO de almacenamiento un conjunto
de parámetros concernientes al CRN, como Status, Space, N y WT.
Si Space es igual a 1, la diferencia mínima entre valores
de indicación de tiempo adaptados consecutivos asignados a células
consecutivas de un tren de células es 1 de manera que no es
necesario ningún espaciamiento; y el valor de indicación de tiempo
adaptado ATSV que se ajusta a TSV y MSC es
enviado a la red de conmutación SN. Si Space no es igual a 1,
es necesario un espaciamiento. Si en este caso Status es
NA (inactivo) se ajusta a A (activo) puesto que acaba
de llegar una célula. Además, el valor de la indicación de tiempo
adaptado ATSV se ajusta a TSV, se establece WT
como la suma de TSV y Space señalando que los
valores de indicación de tiempo adaptados asignados a las células
que llegan hasta un tiempo Space posterior a TSV son
diferentes de los valores de indicación de tiempo proporcionados por
TSG1. Si, por otra parte, Status es A (activo), se
realiza primero una verificación de si la diferencia entre el tiempo
más temprano WT y TSV es mayor que N * Space.
Si es así, entonces Status debería haber sido inactivo
puesto que esta situación sólo puede producirse cuando TSV se
ha hecho mayor que WT y no se ha restablecido el algoritmo
todavía a su estado inactivo por el mecanismo de restablecimiento
descrito a continuación. En ese caso, el algoritmo procede como
anteriormente. Si la diferencia entre WT y TSV no es
mayor que N * Space, se realiza entonces una verificación de
si esta diferencia es igual a N * Space, en cuyo caso se
retrasa el número máximo de células y por tanto la presente célula
es descartada y se genera la señal de alarma. Si la diferencia no es
igual a N * Space, entonces el valor de indicación de tiempo
adaptado ATSV se establece en WT, con lo cual se
retrasa virtualmente la MSC hasta WT antes de que sea enviada
a la red SN de conmutación, enviándola todavía a SN sin retraso.
Entonces se incrementa WT en Space.
A continuación se muestra y se trata el mecanismo
de restablecimiento anteriormente mencionado.
Este mecanismo de restablecimiento realiza
cíclicamente una prueba para todos los posibles valores del número
de referencia de conexión CRN. La expresión "CRN := +1" indica
que CRN tiene que ser incrementado en uno y que el mecanismo de
restablecimiento debe ser reiniciado para el nuevo valor de CRN. El
Status se ajusta a NA (inactivo) sólo cuando CRN
indica una conexión activa por lo cual Status está activo
(A) y para la cual o bien TSV no es inferior a WT
o bien WT es mayor que la suma de TSV más N *
Space.
Aunque se hayan descrito los principios de la
invención anteriormente en relación con un aparato específico, se
entiende claramente que la descripción se ha hecho sólo a título de
ejemplo y no constituye una limitación del objeto de la
invención.
Claims (7)
1. Sistema de reestablecimiento de secuencia para
una red (SN) de conmutación celular capaz de conmutar un tren de
células de entrada que tiene una velocidad de células de cresta de
entrada de una entrada (IN1) de red a una salida (OUT1) de red, y
que incluye:
- un generador TSG1 de indicación de tiempo que
genera valores sucesivos de indicación de tiempo a una velocidad al
menos igual a dicha velocidad de células de cresta de entrada:
- un circuito (IM1) de entrada acoplado entre un
acceso de entrada (IT1) al cual se aplica dicho tren de células de
entrada y dicha entrada (IN1) de red, y controlado por dicho
generador (TSG1) de indicación de tiempo; y
- una unidad (RSU1) de reestablecimiento de
secuencia acoplada entre dicha salida (OUT1) de red y un acceso de
salida (OT1), y que somete las células de dicho tren de células de
entrada recibidas en dicha salida (OUT1) de red a los retrasos
correspondientes, proporcionando así un tren de células de salida de
secuencia reestablecida en dicho acceso de salida (OT1),
caracterizado porque dicho
tren de células sale a una velocidad de células de cresta de salida
diferente de dicha velocidad de células de cresta de entrada, porque
dicha unidad (RSU1) de reestablecimiento de secuencia está asociada
a un segundo generador (TSG2) de indicación de tiempo que genera
sucesivos segundos valores de indicación de tiempo a una velocidad
al menos igual a dicha velocidad de células de cresta de salida,
porque dicho circuito de entrada (IM1) asigna a cada una de las
células de dicho tren de células de entrada un valor de indicación
de tiempo adaptado igual a la suma de dicho valor de indicación de
tiempo entonces generado por dicho primer generador (TSG1) de
indicación de tiempo más un retraso virtual variable, y tal que los
valores adaptados de indicación de tiempo consecutivos asignados a
células inmediatamente consecutivas difieren en un retraso de tiempo
igual al menos a la inversa de dicha velocidad de células de cresta
de salida, y porque dicha unidad (RSU1) de reestablecimiento de
secuencia vuelve a establecer la secuencia de dichas células
sometiéndolas a un retraso de tiempo variable adicional, el cual es
tal que el retraso total de dichas células entre dicha entrada (IT1)
y dicha salida (OT1) es igual a la suma de dicho retraso virtual
asignado a las mismas más un valor constante
predeterminado.
2. Sistema de reestablecimiento de secuencia
según la reivindicación 1, caracterizado porque
dicho valor de indicación de tiempo adaptado
asignado a dicha célula que llega a dicha entrada se establece igual
al máximo de dicho valor de indicación de tiempo entonces generado
por dicho primer generador (TSG1) de indicación de tiempo y un
tiempo más temprano, el cual se establece como la suma de dicho
valor de indicación de tiempo adaptado más un valor de espaciamiento
que no es inferior a la inversa de dicha velocidad de células de
cresta de salida.
3. Sistema de reestablecimiento de secuencia
según la reivindicación 2, caracterizado porque
dichos primer mencionado y segundo valores de
indicación de tiempo están representados por números binarios con
primer y segundo números de bits predeterminados, respectivamente,
porque dicho valor de espaciamiento está representado por un número
binario con un tercer número de bits predeterminado, y porque una de
dichas células es sometida a dicho retraso de tiempo variable
adicional siendo entregada a un terminal de salida de dicho sistema
de conmutación sólo cuando un segundo de dichos valores de
indicación de tiempo es igual a la suma de dicho valor total
predeterminado más un valor de dicho segundo número de bits del cual
los n más significativos son los n bits más significativos del valor
de indicación de tiempo adaptado asignado a la misma y del cual los
otros bits son preestablecidos, siendo n un número entero no
superior a dicho segundo número y no inferior a la diferencia entre
dicho primer número y dicho tercer número.
4. Sistema de reestablecimiento de secuencia
según la reivindicación 3, caracterizado porque
n es igual a dicho segundo número.
5. Sistema de reestablecimiento de secuencia
según la reivindicación 1, caracterizado porque
además incluye:
- un circuito de almacenamiento (STO) que
almacena para cada entrada de tren de células a dicha red (SN) de
conmutación un tiempo corriente dicho más temprano;
- un procesador (PROC) que compara dicho valor de
indicación de tiempo entonces generado y dicho tiempo corriente más
temprano, con lo cual indica el máximo del mismo y proporciona dicho
valor de indicación de tiempo adaptado a dicho circuito de entrada
(IM1).
\newpage
6. Sistema de reestablecimiento de secuencia
según la reivindicación 1, caracterizado porque
dicha velocidad de células de cresta de entrada
es mayor que dicha velocidad de células de cresta de salida.
7. Sistema de reestablecimiento de secuencia
según la reivindicación 2, caracterizado porque
dicho valor de espaciamiento es igual a la
inversa de dicha velocidad de células de cresta de salida.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP93202403A EP0639910B1 (en) | 1993-08-17 | 1993-08-17 | Resequencing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2247581T3 true ES2247581T3 (es) | 2006-03-01 |
Family
ID=8214046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES93202403T Expired - Lifetime ES2247581T3 (es) | 1993-08-17 | 1993-08-17 | Sistema de reestablecimiento de secuencia. |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0639910B1 (es) |
| AU (1) | AU678580B2 (es) |
| CA (1) | CA2130237A1 (es) |
| DE (1) | DE69333898T2 (es) |
| ES (1) | ES2247581T3 (es) |
| NZ (1) | NZ264159A (es) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112997456B (zh) * | 2018-11-14 | 2024-05-14 | 中兴通讯股份有限公司 | 用于满足无线通信中时间控制要求的方法、装置和系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4748620A (en) * | 1986-02-28 | 1988-05-31 | American Telephone And Telegraph Company, At&T Bell Laboratories | Time stamp and packet virtual sequence numbering for reconstructing information signals from packets |
| EP0438415B1 (en) * | 1989-08-09 | 1995-01-18 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Resequencing system for a switching node |
-
1993
- 1993-08-17 ES ES93202403T patent/ES2247581T3/es not_active Expired - Lifetime
- 1993-08-17 EP EP93202403A patent/EP0639910B1/en not_active Expired - Lifetime
- 1993-08-17 DE DE69333898T patent/DE69333898T2/de not_active Expired - Fee Related
-
1994
- 1994-08-02 NZ NZ264159A patent/NZ264159A/en unknown
- 1994-08-04 AU AU68893/94A patent/AU678580B2/en not_active Ceased
- 1994-08-16 CA CA002130237A patent/CA2130237A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| AU6889394A (en) | 1995-03-02 |
| EP0639910A1 (en) | 1995-02-22 |
| DE69333898T2 (de) | 2006-07-27 |
| AU678580B2 (en) | 1997-06-05 |
| NZ264159A (en) | 1996-11-26 |
| EP0639910B1 (en) | 2005-11-02 |
| CA2130237A1 (en) | 1995-02-18 |
| DE69333898D1 (de) | 2005-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2053840C (en) | Virtual identifier conversion system | |
| US6631130B1 (en) | Method and apparatus for switching ATM, TDM, and packet data through a single communications switch while maintaining TDM timing | |
| AU613123B2 (en) | A packet switching network | |
| CA1319184C (en) | Buffer queue write pointer control circuit notably for self-channelling packet time-division switching system | |
| US4884264A (en) | Hybrid time multiplex switching system with optimized buffer memory | |
| US6646983B1 (en) | Network switch which supports TDM, ATM, and variable length packet traffic and includes automatic fault/congestion correction | |
| US7142544B2 (en) | ATM-PON ONU controlling apparatus | |
| US20090141719A1 (en) | Transmitting data through commuincation switch | |
| CA2076802A1 (en) | Arrangement for monitoring the bit rate in atm networks | |
| US6636515B1 (en) | Method for switching ATM, TDM, and packet data through a single communications switch | |
| US7061935B1 (en) | Method and apparatus for arbitrating bandwidth in a communications switch | |
| JP2007020226A (ja) | 単一の通信スイッチを経てａｔｍ、ｔｄｍ及びパケットデータを交換するための方法及び装置 | |
| JP3009038B2 (ja) | ヘッダエラーチェック装置 | |
| JPH10262020A (ja) | 回線多重化方式 | |
| JP2001060952A (ja) | ジッタも遅延も引き起こさずに保守セルに対処するトラヒック・シェーパ | |
| US6636511B1 (en) | Method of multicasting data through a communications switch | |
| ES2247581T3 (es) | Sistema de reestablecimiento de secuencia. | |
| US6775294B2 (en) | Time slot assigner for communication system | |
| US6885661B1 (en) | Private branch exchange built using an ATM Network | |
| US6091730A (en) | Control of asynchronous transfer mode (ATM) switching networks | |
| JP3165229B2 (ja) | Ａｔｍスイッチの同期化方法およびａｔｍスイッチ | |
| JPH11341010A (ja) | Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成 | |
| JP2798141B2 (ja) | Ａｔｍネットワークにおけるセルエラー訂正方式 | |
| JPH0865318A (ja) | 非同期転送モード・データ・セル・ルーティング装置 | |
| JP3015191B2 (ja) | Ｕｐｃ配備方式 |