ES2228672T3 - Procedimiento y sistema para la regulacion del umbral decisor y de la fase de cadencia de exploracion de un regenerador de datos para una señal binaria. - Google Patents

Abstract

Procedimiento para la regulación del umbral decisor (TH) y de la fase de exploración () de un regenerador de datos, en el que para la regulación del umbral decisor (TH) se cuentan los bits 1 detectados como defectuosos y los bits 0 detectados como defectuosos, se evalúan entonces las sumas así obtenidas (K1) de los bits 1 reconocidos como defectuosos y sumas (K0) de los bits 0 reconocidos como defectuosos y se regula el umbral decisor (TH) de tal manera que se logra una relación óptima entre los bits 1 y los bits 0 reconocidos como defectuosos, y en el que una regulación de la fase de exploración () de una señal de exploración (TS) para la fase de una señal binaria (BS) y de un regenerador de datos, se realiza mediante evaluación de las señales de corrección de error, caracterizado porque para el ajuste de la fase de exploración () los bits reconocidos como defectuosos (KBT) antes de una transición entre estados binarios y los bits reconocidos como defectuosos (KAT) después de una transición entre los estados binarios, se computan separadamente como señales de corrección de fase (KBT, KAT) y las sumas así obtenidas (KBT, KAT) de las señales de corrección de fase se evalúan para la corrección de fase de cadencia de las señales de exploración (TS) y porque la fase de la señal de cadencia de exploración (TS) se regula de tal manera que al menos aproximadamente se presenta la misma cantidad de bits reconocidos como defectuosos (KBT, KAT) antes y después de una transición entre los estados binarios.

Description

Procedimiento y sistema para la regulación del umbral decisor y de la fase de cadencia de exploración de un regenerador de datos para una señal binaria.

La invención se refiere a un procedimiento para la regulación del umbral decidor y de la fase de cadencia de exploración de un regenerador de datos para una señal binaria mediante la evaluación de señales correctoras de error.

Se conocen numerosos circuitos en los que el umbral decidor de un regenerador de datos y la fase de la cadencia de exploración se corrigen en base a criterios que se obtienen de la señal recibida. Además, hay otro grupo de regeneradores de datos que, cuando hay una señal binaria redundante, utilizan la detección de la falta/corrección de la falta para el control del umbral decidor y de la posición de fase.

Por la solicitud de patente europea EP 0 328 266 A2 se conoce un regenerador de datos que presenta tres etapas de exploración con diferentes umbrales de exploración. Los bits de datos explorados se comparan entre sí. Mediante desplazamiento paralelo de los umbrales se intenta encontrar para el umbral central de exploración un óptimo.

Por la solicitud publicada DE 197 17 642 A1 se conoce un procedimiento en el que el umbral decidor y la fase se hacen variar con ayuda de un control, hasta que la tasa de errores determinada con ayuda de un código corrector de faltas alcanza un mínimo. En este procedimiento oscilan continuamente la posición de fase y el umbral alrededor del óptimo.

Por la patente US 4,360,926, se conoce un PLL (equipo regulador de fase) digital en el que por un lado se realiza tanto comparación de fase entre la señal recibida y la cadencia de exploración y por otro también adicionalmente se utiliza información del detector de faltas para la optimización.

Por la solicitud de patente WO 99/12315 A1 se conoce un procedimiento y un regenerador de datos para la minimización de errores de bits, que es adecuado para sistemas con corrección de errores hacia delante. Para la obtención de un criterio para la corrección de la fase de una señal de cadencia de exploración, se evalúan señales de corrección juntamente con las secuencias de bits actuales.

La tarea de la invención es simplificar este procedimiento para la optimización del umbral decidor y de la posición de fase de la cadencia de exploración. Además, han de indicarse sistemas adecuados.

Esta tarea la resuelve mediante las reivindicaciones independientes.

Tanto la fase de exploración como también el umbral decidor pueden regularse utilizando las señales de corrección en relación con la consideración del estado lógico de la señal binaria.

Una ventaja de este procedimiento es que también funciona con tasas altas de errores de bits.

Las señales de corrección se utilizan para la regulación de la fase de una cadencia de exploración. Al respecto, se comprueba si la cantidad de correcciones es mayor antes o después de una transición entre dos estados binarios diferentes (corregidos). Al respecto, no es necesario aquí limitarse a determinadas secuencias de señal, puesto que los fenómenos de corrección no relevantes se suprimen estadísticamente.

Para la regulación del umbral decidor se utiliza la diferencia entre la cantidad de bits 1 corregidos, es decir, el bit corregido se hace un 0 binario, y la cantidad de bits 0 corregidos, realizándose aquí una corrección para pasar a un bit 1. También es posible la evaluación del cociente entre bits 1 y bits 0 corregidos (o a la inversa). Cuando el código está desequilibrado, ha de tenerse en cuenta la relación entre unos binarios y ceros binarios.

La estructura correspondiente puede realizarse totalmente de forma digital, con lo que se evitan problemas en cuanto a la dependencia de la temperatura o al envejecimiento, como sucede con los regeneradores de cadencia tradicionales.

También es ventajosa una vigilancia de la frecuencia de las correcciones, que, cuando las condiciones de transmisión son constantes, reproduce el funcionamiento de la regulación. Cuando la exploración está optimizada, la frecuencia de correcciones es un criterio relativo a la calidad de la señal, que además se utiliza para el control de las constantes de tiempo de los equipos de regulación.

La invención se describirá más en detalle en base a un ejemplo de ejecución.

Se muestra en:

figura 1 un esquema eléctrico básico de un regenerador de datos,

figura 2 un diagrama de tiempos para la regulación del umbral decidor y

figura 3 un diagrama de tiempos para la regulación de la fase de la cadencia de exploración.

En la figura 1 se representa el regenerador de datos correspondiente a la invención 1 - 6. La señal BS se lleva a una etapa decidora 1 y se compara con un valor de comparación, el umbral decidor TH. La señal de salida binaria de la etapa decidora 1 se lleva a la entrada de datos D de una etapa de vuelco de exploración 2 y sus bits de datos son explorados (memorizados) en cada ocasión en el centro del bit con una señal de cadencia de exploración T,S que es generada por un oscilador (VCO) controlado no representado de un regenerador de cadencia 3 (por ejemplo de un circuito de regulación de fase PLL). Desde la salida de datos de la etapa de vuelco de exploración 2 llega la señal binaria a un equipo corrector de errores (FEC) 4, que en su salida de datos emite una señal binaria corregida CBS.

El equipo corrector de errores 4 reconoce, debido a la información redundante, qué bits de la señal binaria están perturbados y los corrige mediante su inversión. Las señales de corrección se combinan aquí con el estado binario del bit todavía no corregido (es equivalente a una combinación lógica con el estado del bit corregido) y se emiten como señales de corrección K1 o bien K0. K1 significa que se corrige un bit memorizado como estado binario "1" en la etapa de vuelco de exploración 2 al estado binario "0"; K0 significa una corrección del estado binario "0" al estado binario "1". Un regulador del umbral decidor 5 forma la diferencia entre las sumas de las señales de corrección K1 y K0 \SigmaK1 - \SigmaK0 y desplaza correspondientemente el umbral TH de la etapa decidora 1. Los intervalos de medida pueden adaptarse a la velocidad de errores de bit; también puede hacerse un cómputo hasta una determinada cantidad de procesos de corrección o bien combinarse ambos métodos.

En el diagrama de la figura 2 se representa la evolución en el tiempo de la amplitud A de una señal binaria no perturbada BS como función del tiempo t como línea continua, que es explorada en el lado receptor en los instantes T_{0}, T_{1}, T_{2},... El umbral decidor (umbral de exploración) TH no se encuentra, no obstante, en su valor ideal TH_{0} (con línea discontinua), sino bastante más abajo. Una señal ideal BS se explora ahora todavía correctamente. Pero si se añaden ahora distorsiones de señal, entonces en una señal perturbada - representado en línea discontinua - es muy fácilmente posible un falseamiento del binario "0" a un binario "1", lo que de nuevo se repone mediante un proceso de corrección K1. Si predominan las señales de corrección K1 frente a las bastante menos probables señales de corrección K0, entonces debe desplazarse el umbral decidor TH en la dirección del umbral óptimo S_{0}, aquí hacia valores más altos. Bajo la hipótesis de que el "1" binario presente el nivel de señal superior, rige para el umbral decidor TH:

(1)

\hskip1.5cm

\Sigma K1 > \Sigma K0 \Rightarrow TH \ más \ alto

(2)

\hskip1.5cm

\Sigma K1 < \Sigma K0 \Rightarrow TH \ más \ bajo

Para un código desequilibrado, rige correspondientemente (incluidas transformaciones matemáticas):

1

Igualmente pueden compararse, tal como se mencionó al principio, los cocientes de las señales de corrección sumadas con los cocientes de la suma de los ceros binarios N0 con la suma de los unos binarios N1, con lo que igualmente se tiene en cuenta la relación entre ceros y unos binarios.

La zona en la que es posible un desplazamiento del umbral decidor puede limitarse, con lo que el regenerador de cadencia o bien el receptor permanece siempre en disposición de funcionar.

De una manera similar, se obtienen señales de corrección KBT (before transition) y KAT (after transition) antes y después de la transición entre dos estados binarios. Esto se realiza de nuevo mediante la combinación de la señal de corrección con en cada caso un bit (corregido) antes y después de la transición entre dos estados binarios de la señal corregida, que por lo general se corresponde con la señal binaria original.

La figura 3 muestra de nuevo la evolución de la amplitud de la señal binaria BS como función del tiempo t. Los instantes de exploración de consigna se caracterizan con T_{0}, T_{1}, T_{2},..., y los instantes reales por el contrario con T_{0i}, T_{1i}, T_{2i}. Debido a un error de fase \varphi de la señal de exploración respecto al instante de exploración ideal o bien de la señal, denominada abreviadamente fase, son más probables exploraciones de errores cuando hay cambio de estado. Debido a que el instante de exploración T_{0i} se desplaza hacia la proximidad de la transición entre los estados binarios, tiene lugar, cuando hay influencias/perturbaciones adicionales de la señal binaria BS - representado en línea discontinua - una exploración "defectuosa". Aquí se explora un bit 0, que mediante un proceso de corrección KBT se corrige a un bit 1. En el instante T_{1i}, por el contrario no tiene ninguna influencia el desplazamiento de fase de la señal de exploración, puesto que no tiene lugar cambio de señal alguno en las proximidades. Sólo en la proximidad del instante T_{2i} se modifica de nuevo el estado binario de "0" a "1", con lo que la probabilidad de una exploración defectuosa aumenta de nuevo. En la secuencia de bits representada existirán, en la transición de "1" a "0", debido a que entonces se conserva el estado binario "0", con una mayor probabilidad más correcciones de fase KBT que tras la transición.

Si se explora el bit antes de la transición de señal en una señal perturbada representada en línea discontinua incorrectamente como "0" y se corrige a continuación, se emitirá una señal de corrección de fase KBT, que aquí indica la corrección de un "0" a un "1" binario. Puesto que el siguiente (dado el caso corregido) bit es un cero, existe en la señal binaria ideal o bien sustitutivamente corregida una transición entre los estados binarios. Si por el contrario el bit se corrige tras la transición, se emite una señal de corrección de fases KAT (After Transition). Estas señales se suman en un regulador de fases 6 y las sumas se comparan entre sí. El resultado de esta comparación, una señal de corrección de fases de cadencia PH, controla o bien corrige la posición en fase de la señal de cadencia TS en relación con la señal binaria BS hasta que la cantidad de ambas señales de corrección tienen el mismo valor. Rige lo siguiente

(1)

\hskip1.5cm

\Sigma KBT > \Sigma KAT \Rightarrow acelerar \ la \ fase \ TS \ o \ bien \ elevar \ la \ frecuencia

(2)

\hskip1.5cm

\Sigma KBT < \Sigma KAT \Rightarrow retardar \ la \ fase \ TS \ o \ bien \ reducir \ la \ frecuencia

La diferencia de fases \varphi de la señal de exploración TS respecto a los instantes de exploración ideales T_{0}, T_{1}, T_{2},... para la señal binaria BS ha de reducirse en el ejemplo representado. Lo mismo rige cuando la fase de la señal de exploración se adelanta.

En el ejemplo de ejecución de la figura 1 se corrige la fase de la señal de exploración generada por el regenerador de cadencia 3, aquí configurado como circuito de regulación de fase (PLL). Por regla general la corrección será pequeña y puede también ser limitada. La variación de la fase puede realizarse de cualquier manera, de forma especialmente sencilla mediante intervención en el circuito regulador de fase, tal como se indica en el ejemplo de ejecución.

El procedimiento funciona sin tomar medidas adicionales sólo cuando antes o bien después de una transición entre los estados binarios el estado binario se mantiene durante al menos otro bit más. En un cambio 1010 se eliminan las señales de corrección de fase con gran probabilidad; pueden también suprimirse mediante evaluación de las secuencias de bits. Cuando hay un cambio permanente de ceros binarios a unos binarios, no se logra la corrección de fase sin medidas adicionales; este caso, no obstante, no se presenta en una transmisión de datos usual y además se mantiene el funcionamiento de la regulación de fase analógica.

Mediante una vigilancia de la tasa de corrección, puede comprobarse el tramo de transmisión y controlarse los equipos de regulación del regenerador de datos.

Claims (10)

1. Procedimiento para la regulación del umbral decisor (TH) y de la fase de exploración (\varphi) de un regenerador de datos, en el que para la regulación del umbral decisor (TH) se cuentan los bits 1 detectados como defectuosos y los bits 0 detectados como defectuosos, se evalúan entonces las sumas así obtenidas (\SigmaK1) de los bits 1 reconocidos como defectuosos y sumas (\SigmaK0) de los bits 0 reconocidos como defectuosos y se regula el umbral decisor (TH) de tal manera que se logra una relación óptima entre los bits 1 y los bits 0 reconocidos como defectuosos, y en el que una regulación de la fase de exploración (\varphi) de una señal de exploración (TS) para la fase de una señal binaria (BS) y de un regenerador de datos, se realiza mediante evaluación de las señales de corrección de error,

caracterizado porque para el ajuste de la fase de exploración (\varphi) los bits reconocidos como defectuosos (KBT) antes de una transición entre estados binarios y los bits reconocidos como defectuosos (KAT) después de una transición entre los estados binarios, se computan separadamente como señales de corrección de fase (KBT, KAT) y las sumas así obtenidas (\SigmaKBT, \SigmaKAT) de las señales de corrección de fase se evalúan para la corrección de fase de cadencia de las señales de exploración (TS) y

porque la fase de la señal de cadencia de exploración (TS) se regula de tal manera que al menos aproximadamente se presenta la misma cantidad de bits reconocidos como defectuosos (\SigmaKBT, \SigmaKAT) antes y después de una transición entre los estados binarios.

2. Procedimiento según la reivindicación 1,

caracterizado porque se forma la diferencia (\SigmaK1 - \SigmaK0) entre las sumas de los bits 1 y de los bits 0 reconocidos como defectuosos y porque esta diferencia se transforma en una señal de ajuste para el umbral decisor (TH).

3. Procedimiento según la reivindicación 2,

caracterizado porque cuando los códigos están equilibrados, el umbral decidor (TH) se ajusta de tal manera que la diferencia (\SigmaK1 - \SigmaK0) es cero.

4. Procedimiento según la reivindicación 1,

caracterizado porque cuando los códigos están desequilibrados, se tiene en cuenta para la regulación del umbral decisor (TH) la relación entre bits 1 y bits 0 de la señal binaria (BS).

5. Procedimiento según la reivindicación 1,

caracterizado porque cuando los códigos están desequilibrados, se forma la relación entre los bits 1 reconocidos como defectuosos (\SigmaK1) y la cantidad total de bits 0 (N0),

porque se forma la relación entre los bits 0 reconocidos como defectuosos (\SigmaK0) y la cantidad total (N0) de bits 1 (N1),

porque se realiza una comparación entre ambos cocientes y porque el umbral decidor se ajusta en base a esta comparación de tal manera que la diferencia entre los cocientes se haga cero.

6. Procedimiento según una de las reivindicaciones precedentes,

caracterizado porque las señales de corrección de un equipo de corrección de errores (4) se evalúan lógicamente combinadas con el correspondiente estado binario de bits (K1, K0) reconocidos como defectuosos.

7. Procedimiento según una de las reivindicaciones precedentes,

caracterizado porque la proporción de bits reconocidos como defectuosos se utiliza para el control de las constantes de tiempo de un regulador (5, 6).

8. Procedimiento según una de las reivindicaciones precedentes,

caracterizado porque la regulación de la fase de la señal de cadencia de exploración (TS) se realiza mediante una regulación de fase analógica y

porque mediante las señales de corrección de fase (KBT, KAT) tiene lugar otra corrección de fase de la señal de cadencia de exploración (TS).

9. Regenerador de datos para la regulación del umbral decisor (TH) y la fase de exploración (\varphi) con una etapa decidora (1) a la que se lleva una señal binaria (BS) y el umbral decisor (TH) como señal de comparación, con una etapa de vuelco de exploración (2), cuya entrada de datos (D) está unida con la salida de la etapa decidora (1), y con un regenerador de cadencia (3), que genera una señal de cadencia de exploración (TS) para la etapa de vuelco de exploración (2), con la que se memoriza la señal binaria (BS) en la etapa de vuelco de exploración (2), con un equipo corrector de errores (4) que está posconectado a la etapa de vuelco de exploración (3) y con un primer regulador (5) para la regulación del umbral decisor (TH), al que se lleva por parte del equipo corrector de faltas (4) una primera señal de corrección (K1), que indica una corrección de un bit 1, y al que se lleva una segunda señal de corrección (K0), que indica una corrección de un bit 0, estando adaptado el primer regulador (5) para sumar separadamente ambas señales de corrección (K1, K0),

evaluar entonces una suma calculada así (\SigmaK1) de los bits 1 reconocidos como defectuosos y una suma (\SigmaK0) de los bits 0 reconocidos como defectuosos y regular el umbral decisor (TH) de tal manera que se logre una relación óptima entre los bits 1 y los bits 0 reconocidos como defectuosos, y con un segundo regulador (6) que está adaptado para controlar la regulación de la fase de exploración (\varphi) de la señal de cadencia de exploración (TS) respecto a la fase de la señal binaria (BS), para evaluar las señales de corrección de falta y controlar el regenerador de cadencia (3),

caracterizado porque para el ajuste de la fase de exploración (\varphi) de una señal de cadencia de exploración (TS) se lleva al segundo regulador (6) por parte del equipo corrector de errores (4) una primera señal de corrección de fase (KBT), que indica la corrección de un bit antes de la transición de señal entre dos estados binarios y al que se lleva una segunda señal de corrección de fase (KAT), que indica la corrección de un bit tras una transición de señal entre dos estados binarios,

porque el regulador (6) está adaptado para computar las señales de corrección de fase (KBT, KAT), comparar entonces las sumas así obtenidas (\SigmaKBT, \SigmaKAT) y generar una señal de corrección de fase de cadencia (PH) que regula la fase de la señal de cadencia de exploración (TS) de tal manera que al menos aproximadamente se presenta la misma cantidad de señales de corrección (\SigmaKBT, \SigmaKAT) antes y después de una transición entre los estados binarios.

10. Regenerador de datos según la reivindicación 9,

caracterizado porque un regenerador de cadencia (3) está adaptado para regular la fase de la señal de cadencia de exploración (TS) con una regulación de fase analógica, y porque la fase de la señal de cadencia de exploración (TS) es corregida por las señales de corrección de fase (KBT, KAT).