CN1237765C - 调节数据发生器的判定阈值和采样脉冲相位的方法及装置 - Google Patents

调节数据发生器的判定阈值和采样脉冲相位的方法及装置 Download PDF

Info

Publication number
CN1237765C
CN1237765C CN02104593.3A CN02104593A CN1237765C CN 1237765 C CN1237765 C CN 1237765C CN 02104593 A CN02104593 A CN 02104593A CN 1237765 C CN1237765 C CN 1237765C
Authority
CN
China
Prior art keywords
bit
signal
sampling
binary
correction signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN02104593.3A
Other languages
English (en)
Other versions
CN1369993A (zh
Inventor
H·波克
A·费贝尔特
W·佩斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiaoyang Network Co., Ltd.
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1369993A publication Critical patent/CN1369993A/zh
Application granted granted Critical
Publication of CN1237765C publication Critical patent/CN1237765C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种通过分析差错校正信号来调节数据发生器的判定阈值和采样相位的方法和装置，其中为调节判定阈值而对被识别为出错的比特1和比特0计数，求出所述被识别为出错的比特1和比特0的数目，以及相应地调节判定阈值，使得被识别为出错的比特1与比特0的比例达到最佳值。根据本发明，为调节采样脉冲信号相对于二进制信号的相对采样相位，对作为相位校正信号的、在二进制状态之间的切换点之前和之后被识别为出错的比特进行计数，求出用于相位校正的相位校正信号的总数，以及调节采样脉冲信号的采样相位，使得在二进制状态之间的切换点之前和之后出现至少近似相等的、被识别为出错的比特数目。由此是判定阈值和采样脉冲相位达到优化。

Description

调节数据发生器的判定 阈值和采样脉冲相位的方法及装置
技术领域
本发明涉及一种通过分析差错校正信号来调节二进制信号数据发生器的判定阈值和/或采样脉冲信号相位的方法。
背景技术
已知有很多如下的电路，其中根据一些从接收信号获得的判据来校正数据发生器的判定阈值和采样脉冲相位。此外还有其它类别的数据发生器，它们通过冗余的二进制信号并利用差错识别/差错校正来控制所述的判定阈值和相位。
从公开文献DE197 17 642 A1中可获悉一种方法，其中借助控制器来变化所述的判定阈值和相位，直到出错率达到最小。在该方法中，所述的相位和阈值一直在最佳值附近摆动。
专利US4,360,926公开过一种数字PLL(调相器)，其中不但在接收信号和采样脉冲之间进行相位比较，而且还使用了检错器的附加信息来进行最优化。
发明内容
因此本发明的任务在于提供一种用于优化判定阈值和/或采样脉冲相位的方法。此外还提供了一种合适的装置。
一方面，根据本发明的在采样二进制信号序列时通过分析差错校正信号来调节数据发生器的判定阈值和采样相位的方法，其中为调节所述的判定阈值而对被识别为出错的比特1和被识别为出错的比特0进行计数；求出所述被识别为出错的比特1的数目和被识别为出错的比特0的数目；以及相应地调节所述的判定阈值，使得所述被识别为出错的比特1与比特0的比例达到最佳值；为调节采样脉冲信号相对于二进制信号的相对采样相位，对作为相位校正信号的、在二进制状态之间的切换点之前被识别为出错的比特和在二进制状态之间的切换点之后被识别为出错的比特进行计数；求出用于相位校正的所述相位校正信号的总数；以及调节所述采样脉冲信号的采样相位，使得在二进制状态之间的切换点之前和之后出现至少近似相等的、被识别为出错的比特数目。
另一方面，根据本发明的数据发生器，具有用于调节判定阈值的判定级、采样触发级和可控脉冲发生器，其中，向所述的判定级输入一个二进制信号和一个决定所述判定阈值的比较信号，所述采样触发级的数据输入端被连接到所述判定级的输出端上，而且所述的脉冲发生器为所述的采样触发级产生一个采样脉冲信号，而所述二进制信号随该采样脉冲信号被存储到所述的采样触发级中，所述的数据发生器还具有一个接于所述采样触发级之后的差错校正装置和一个用于调节所述判定阈值的第一调节器，其中从所述的差错校正装置向该第一调节器输入一个指示校正比特1的第一校正信号，以及向该第一调节器输入一个指示校正比特0的第二校正信号，所述的第一调节器被构成为单独地累加所述的两种校正信号，并计算其数目或比值，以及产生一个确定所述比较信号的大小的控制信号。根据本发明，所述的数据发生器具有用于调节所述采样脉冲信号的采样相位的一个第二调节器，从所述的差错校正装置向该第二调节器输入一个第一相位校正信号，由该第一相位校正信号指示在两种二进制状态之间的信号切换点之前对比特进行校正，以及还向该第二调节器输入一个第二相位校正信号，由该第二相位校正信号指示在两种二进制状态之间的信号切换点之后对比特进行校正，所述的第二调节器被构成为对所述的相位校正信号进行计数，并对由此获得的总数进行比较，然后产生一个相位校正信号，该相位校正信号被输入到所述的可控脉冲发生器以调节所述采样脉冲信号的采样相位，其中该相位校正信号在调节所述采样脉冲信号的采样相位时，使得在二进制状态之间的切换点之前和之后出现至少近似相等的相位校正信号数目。
可以通过使用校正信号并结合考虑所述二进制信号的逻辑状态来调节判定阈值或采样相位，或者调节它们两者。
该方法的优点在于，即便在比特出错率较高的情况下也能工作。
为调节判定阈值，使用了被校正的比特1(也就是说把该被校正的比特变为二进制0)的数目和被校正的比特0(在此被校正为二进制1)的数目之间的差值。也可以求出被校正的比特1与比特0的商(或相反)。在代码不均衡的情况下，可以考虑二进制1与二进制0的关系。
所述的校正信号同样被用来调节采样脉冲的相位。为此，检验在两个不同的(被校正的)二进制状态之间的切换点之前或之后的校正数目是否更多一些。
相应的装置是纯粹数字式地实现的，使得可以避免象传统脉冲发生器中那样由温度依赖性或老化所带来的问题。
优选地，也可以监视校正的频度，在传输条件相同的情况下该频度体现了调节器的工作方式。在最佳采样的情况下，校正的频度是信号质量的一种判据，该判据还被用来控制调节装置的时间常数。
优选地，也可以限制所述判定阈值的变化宽度，以便总是可以确保工作能力。
本发明的方法也可以与常规的模拟方法结合起来，在这些常规方法中，为校正相位而将接收信号与采样脉冲信号进行比较。
附图说明
下面借助实施例来详细讲述本发明。图中：
图1示出了数据发生器的电路原理图，
图2示出了用于调节判定阈值的时间图，以及
图3示出了用于调节采样脉冲相位的时间图。
具体实施方式
在图1中示出了本发明的数据发生器1-6。信号BS被输入到判定级1，并与一个比较值、也即判定阈值TH进行比较。所述判定级1的二进制输出信号被输入到采样触发级2的数据输入端0，在理想情况下，其数据比特总是在比特中心利用采样脉冲信号TS进行采样(存储)，所述的采样脉冲信号是由脉冲发生器3(譬如调相环PLL)的未示出的可控振荡器(VCO)产生的。所述的二进制信号从采样触发级2的数据输出端达到差错校正装置(FEC)4，并由该差错校正装置在其数据输出端上输出一个被校正的二进制信号CBS。
差错校正装置4根据冗余信息来识别所述二进制信号的哪些二进制信号被干扰，并通过倒置来校正它。在此，把所述的校正信号与尚未校正的比特的二进制状态组合起来(与被校正的比特的状态进行逻辑连接也是等价的)，并作为校正信号K1或K0输出。K1意味着以二进制状态“1”存储于采样触发级2中的比特被校正为二进制状态“0”；K0意味着二进制状态“0”被校正为二进制状态“1”。由判定阈值调节器5在K1校正信号总数与K0校正信号总数之间构成差值∑K1-∑K0，并相应地偏移判定级1的阈值TH。测试间隔可以与比特出错率进行匹配；也可以进行计数直到一确定数量的校正过程，或结合该两种方法。
在图2中，以时间t的函数形式用实线绘出了未受干扰的二进制信号BS的幅值A的时间曲线，并且在接收侧在时间点T0、T1、T2、…对所述的信号进行采样。然而，判定阈值(采样阈值)TH并不是位于其理想值TH0(划线)处，而是更低。此时，理想的信号BS还可以被正确地采样。但如果此时增添了信号失真，那么在干扰信号情况下-如划线所示，很可能把二进制“0”篡改为二进制“1”，这又通过校正过程K1被重新变回。如果校正信号K1超过可能性更小的校正信号K0，那么必须沿着最佳阈值S0的方向偏移所述的判定阈值TH，也即朝较高的值偏移。在二进制“1”为具有高电平的前提下，适合于如下判定阈值TH：
(1)∑K1＞∑K0增大TH
(2)∑K1＜∑K0降低TH
在代码不均衡的情况下相应地适合(包括数学变换)：
(3)∑K1/N0＞∑K0/N1增大TH
(4)∑K1/N0＜∑K0/N1降低TH
同样，象开头所述的一样，也可以将累加的校正信号之商同二进制0的总数N0与二进制1的总数N1之商进行比较，由此也考虑了二进制0与1的比例。
可以如此地限制所述判定阈值可能偏移的范围，使得所述脉冲发生器或接收机总是能发挥它的功能。
以类似的方法获取在两种二进制状态之间的切换点之前和之后的校正信号KBT(切换点之前)和KAT(切换点之后)。这也是在位于被校正的信号的两种二进制状态之间的切换点之前和之后通过把校正信号与一个被校正的比特进行组合来实现的，其中所述被校正的信号通常对应于原始的二进制信号。
图3再次示出了二进制信号BS的幅值与时间t的依赖关系。理论采样时间点是用T0、T1、T2、…表示的，而实际时间点则用T0i、T1i、T2i、…表示。由于采样信号相对于理想采样时间点或被简称为相位的信号具有相位误差φ，所以在状态变化过程中更可能出现差错采样。由于采样时间点T0i被移至靠近于两种二进制状态之间的切换点，所以在二进制信号BS具有附加影响/干扰的情况下-如划线所示-将会产生“差错”采样。在此是采样一个比特0，它通过校正过程KBT被校正为比特1。相反，在时间点Tli，脉冲信号的相移将没有任何意义，因为在其附近不会产生任何信号切换。只有在时间点T2i附近二进制状态又从“0”变到“1”，由此再次增加了差错采样的可能性。在所示的比特序列中，当从“1”切换到“0”时，由于随后以较高的概率保持二进制状态“0”，所以相位校正KBT要多于切换点之后。
如果在划线所示的干扰信号情况下在信号切换之前把比特错误地采样为“0”，并随后进行校正，那么便输出一个相位校正信号KBT，在此由该校正信号KBT规定把二进制“0”校正为“1”。由于下一个(必要时被校正的)比特为0，所以在理想的二进制信号情况下，或在被替代地校正后的二进制信号情况下，将会在二进制状态之间进行切换。相反，如果在切换之后校正所述的比特，则输出一个相位校正信号KAT(切换之后)。这些信号在调相器6内进行累加，并相互比较得出的总数。由该比较的结果、也即脉冲相位校正信号PH来控制或校正所述脉冲信号TS相对于二进制信号序列BS的相位，直到两种校正信号的数目具有相同的值。
(5)∑KBT＞∑KAT 提前相位TS或增加频率
(6)∑KBT＜∑KAT 延迟相位TS或降低频率
在所示的实施例中，可以减小脉冲信号TS相对于二进制信号BS的理想采样时间点T0、T1、T2、…的相差φ。在脉冲信号的相位超前的情况下也相应适用。
在图1的实施例中，由脉冲发生器3-在此实施为调相环(PLL)-所产生的脉冲信号的相位被校正。所述的校正通常很小，它也可以被限制。可以按任意的方式实现相位的改变，尤其是象在该实施例中一样简单地通过干涉所述的调相环。
只有当在所述二进制状态之间的切换点之前或之后保持至少一个另一种比特的二进制状态时，所述方法才无需附加措施地进行工作。在1010切换的情况下，所述的相位校正信号将极可能被抵消；但也可以通过分析所述的比特序列来遏制它。在连续切换二进制0和二进制1的情况下，无需附加措施不能实现所述的相位校正；但这种情况在通常的数据传输中不会出现，而且能够维持所述模拟调相器的功能。
可以通过监视校正率来检验传输链路和控制所述数据发生器的调节装置。

Claims (9)

1.在采样二进制信号序列(BS)时通过分析差错校正信号来调节数据发生器的判定阈值(TH)和采样相位(φ)的方法，
其中为调节所述的判定阈值(TH)而对被识别为出错的比特1和被识别为出错的比特0进行计数，
求出所述被识别为出错的比特1的数目和被识别为出错的比特0的数目，以及
相应地调节所述的判定阈值(TH)，使得所述被识别为出错的比特1与比特0的比例达到最佳值，
其特征在于：
为调节采样脉冲信号(TS)相对于二进制信号(BS)的相对采样相位(φ)，对作为相位校正信号的、在二进制状态之间的切换点之前被识别为出错的比特(KBT)和在二进制状态之间的切换点之后被识别为出错的比特(KAT)进行计数，
求出用于相位校正的所述相位校正信号的总数，以及
调节所述采样脉冲信号(TS)的采样相位(φ)，使得在二进制状态之间的切换点之前和之后出现至少近似相等的、被识别为出错的比特数目。
2.如权利要求1所述的方法，其特征在于：
在所述被识别为出错的比特1与比特0之间构成差值(∑K1-∑K0)，并且将该差值转换为所述判定阈值(TH)的调节信号。
3.如权利要求2所述的方法，其特征在于：
在代码均衡的情况下，调节所述的判定阈值(TH)，使得所述的差值(∑K1-∑K0)为零。
4.如权利要求2所述的方法，其特征在于：
在代码不均衡的情况下，考虑所述二进制信号(BS)的比特1与比特0的比例。
5.如权利要求4所述的方法，其特征在于：
在代码不均衡的情况下，把被识别为出错的比特1与比特0的总数构成比值，
把被识别为出错的比特0与比特1的总数构成比值，
比较所述的两个商，
以及根据该比较结果来调节所述的判定阈值(TH)，使得所述的商之差为零。
6.如权利要求1所述的方法，其特征在于：
只分析一些确定的二进制序列中的切换点。
7.如权利要求1所述的方法，其特征在于：
求出一差错校正装置(4)的用于调节判定阈值(TH)的校正信号与被识别为出错的比特(K0，K1)的相应二进制状态的逻辑组合，并以相位校正信号(KBT，KAT)的形式求出在二进制状态的切换点之前和之后的校正信号。
8.如权利要求1所述的方法，其特征在于：
采用所述被视为出错的比特的一部分来控制一调节器的时间常数，该调节器用于调节所述的判定阈值(TH)和用于调节所述采样脉冲信号(TS)的采样相位(φ)。
9.一种数据发生器(1-5)，具有用于调节判定阈值(TH)的判定级(1)、采样触发级(2)和可控脉冲发生器(3)，其中，向所述的判定级输入一个二进制信号(BS)和一个决定所述判定阈值(TH)的比较信号，所述采样触发级的数据输入端(O)被连接到所述判定级(1)的输出端上，而且所述的脉冲发生器为所述的采样触发级(2)产生一个采样脉冲信号(TS)，而所述二进制信号(BS)随该采样脉冲信号被存储到所述的采样触发级(2)中，
还具有一个接于所述采样触发级(2)之后的差错校正装置(4)和一个用于调节所述判定阈值(TH)的第一调节器(5)，其中从所述的差错校正装置(4)向该第一调节器输入一个指示校正比特1的第一校正信号(K1)，以及向该第一调节器输入一个指示校正比特0的第二校正信号(K0)，
所述的第一调节器被构成为单独地累加所述的两种校正信号，并计算其数目或比值，以及产生一个确定所述判定阈值(TH)的控制信号，
其特征在于：
所述的数据发生器(1-5)具有用于调节所述采样脉冲信号(TS)的采样相位(φ)的一个第二调节器(6)，从所述的差错校正装置(4)向该第二调节器(6)输入一个第一相位校正信号(KBT)，由该第一相位校正信号指示在两种二进制状态之间的信号切换点之前对比特进行校正，以及还向该第二调节器(6)输入一个第二相位校正信号(KAT)，由该第二相位校正信号指示在两种二进制状态之间的信号切换点之后对比特进行校正，
所述的第二调节器(6)被用来对所述的相位校正信号(KBT，KAT)进行计数，并对由此获得的总数进行比较，然后产生一个相位校正信号(PH)，该相位校正信号(PH)被输入到所述的可控脉冲发生器(3)以调节所述采样脉冲信号(TS)的采样相位(φ)，其中该相位校正信号(PH)在调节所述采样脉冲信号(TS)的采样相位(φ)时，使得在二进制状态之间的切换点之前和之后出现至少近似相等的相位校正信号数目。
CN02104593.3A 2001-02-09 2002-02-09 调节数据发生器的判定阈值和采样脉冲相位的方法及装置 Expired - Fee Related CN1237765C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01103107.7 2001-02-09
EP01103107A EP1231748B1 (de) 2001-02-09 2001-02-09 Verfahren und Anordnung zur Regelung der Entscheiderschwelle und der Abtasttaktphase eines Datenregenerators für ein binäres Signal

Publications (2)

Publication Number Publication Date
CN1369993A CN1369993A (zh) 2002-09-18
CN1237765C true CN1237765C (zh) 2006-01-18

Family

ID=8176447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02104593.3A Expired - Fee Related CN1237765C (zh) 2001-02-09 2002-02-09 调节数据发生器的判定阈值和采样脉冲相位的方法及装置

Country Status (5)

Country Link
US (1) US7055084B2 (zh)
EP (1) EP1231748B1 (zh)
CN (1) CN1237765C (zh)
DE (1) DE50103972D1 (zh)
ES (1) ES2228672T3 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7424651B2 (en) * 2004-12-21 2008-09-09 Tyco Telecommunications (Us) Inc. Method and apparatus for decision threshold control in an optical signal receiver
EP2442480B1 (en) * 2010-10-14 2013-05-29 Nxp B.V. Communications device with adaptive clock frequency
US9369263B1 (en) 2015-06-30 2016-06-14 International Business Machines Corporation Calibration of sampling phase and aperature errors in multi-phase sampling systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE414104B (sv) * 1978-10-13 1980-07-07 Ellemtel Utvecklings Ab Digital faslast slinga
US4823360A (en) * 1988-02-12 1989-04-18 Northern Telecom Limited Binary data regenerator with adaptive threshold level
DE19717642A1 (de) * 1997-04-25 1998-11-05 Siemens Ag Verfahren zur Datenregeneration
DE19717643C2 (de) * 1997-04-25 1999-02-25 Siemens Ag Verfahren und Anordnung zur Regelung der Entscheiderschwelle und des Abtastzeitpunktes eines Datenregenerators
DE19738362B4 (de) * 1997-09-02 2006-11-02 Siemens Ag Schaltungsanordnung und Verfahren zur Minimierung von Bitfehlern
GB2354412A (en) * 1999-09-18 2001-03-21 Marconi Comm Ltd Receiver which optimises detection thresholds in response to the error rates of each data level
US6188737B1 (en) * 1999-11-24 2001-02-13 Nortel Networks Limited Method and apparatus for regenerating data
US6715113B1 (en) * 2000-12-22 2004-03-30 Applied Micro Circuits Corporation Feedback system and method for optimizing the reception of multidimensional digital frame structure communications

Also Published As

Publication number Publication date
EP1231748B1 (de) 2004-10-06
CN1369993A (zh) 2002-09-18
US7055084B2 (en) 2006-05-30
ES2228672T3 (es) 2005-04-16
US20020163985A1 (en) 2002-11-07
EP1231748A1 (de) 2002-08-14
DE50103972D1 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
JP5889272B2 (ja) プログラマブルロジックデバイス用のデジタル適応回路網および方法
US5349612A (en) Digital serializer and time delay regulator
US7184477B2 (en) Decision feedback structure with selective sampling phase control
EP0575058A1 (en) Digital jitter correction method and signal preconditioner
US20090310667A1 (en) Phase control block for managing multiple clock domains in systems with frequency offsets
AU7107491A (en) A method of reducing the influence of fading of a viterbi- receiver having at least two antennas
US8565296B2 (en) Adaptive receiver system and adaptive transceiver system
WO2005022750A1 (en) Precision adaptive equalizer
US20090086807A1 (en) Methods and apparatus for determining threshold of one or more dfe transition latches based on incoming data eye
US4327441A (en) Method and apparatus for synchronizing and calibrating a receiver to a pulse width modulation transmitter
US7263122B2 (en) Receiver based decision feedback equalization circuitry and techniques
CN1237765C (zh) 调节数据发生器的判定阈值和采样脉冲相位的方法及装置
US20060267635A1 (en) Multiple phase detection for delay loops
US20140369454A1 (en) Digital receivers
US8369470B2 (en) Methods and apparatus for adapting one or more equalization parameters by reducing group delay spread
JPH10200407A (ja) アナログ・デジタル・コンバータ・システム
US7136442B2 (en) Receiving circuit receiving message signals
US4355284A (en) Phase correction system
US7061995B2 (en) Apparatus and method to generate an adaptive slicer threshold for binary data
WO2004045078A2 (en) High-speed analog-to-digital conversion with improved robustness to timing uncertainty
US20020184564A1 (en) Data regenerator with adjustable decision threshold and adjustable sampling instant
JP2001515311A (ja) ビットエラーを低減する回路装置および方法
US20040146119A1 (en) Receiver
US4847874A (en) Clock recovery system for digital data
US6125470A (en) Distributive encoder for encoding error signals which represent signal peak errors in data signals for correcting erroneous signal baseline conditions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NOKIA SIEMENS COMMUNICATION CO., LTD.

Free format text: FORMER OWNER: SIEMENS AG

Effective date: 20080509

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080509

Address after: Munich, Germany

Patentee after: Nokia Siemens Networks GmbH

Address before: Munich, Federal Republic of Germany

Patentee before: Siemens AG

ASS Succession or assignment of patent right

Owner name: XIAOYANG NETWORK CO., LTD.

Free format text: FORMER OWNER: NOKIA SIEMENS NETWORKS GMBH

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140107

Address after: Luxemburg Luxemburg

Patentee after: Xiaoyang Network Co., Ltd.

Address before: Munich, Germany

Patentee before: Nokia Siemens Networks GmbH

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060118

Termination date: 20190209

CF01 Termination of patent right due to non-payment of annual fee