ES2209209T3 - Disposicion de circuito para la recepcion protegida contra manipulaciones de una señal modulada por todo o nada (ook). - Google Patents
Disposicion de circuito para la recepcion protegida contra manipulaciones de una señal modulada por todo o nada (ook).Info
- Publication number
- ES2209209T3 ES2209209T3 ES98947335T ES98947335T ES2209209T3 ES 2209209 T3 ES2209209 T3 ES 2209209T3 ES 98947335 T ES98947335 T ES 98947335T ES 98947335 T ES98947335 T ES 98947335T ES 2209209 T3 ES2209209 T3 ES 2209209T3
- Authority
- ES
- Spain
- Prior art keywords
- circuit
- signal
- output
- demodulator
- pause recognition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/08—Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Theoretical Computer Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Circuits Of Receivers In General (AREA)
- Burglar Alarm Systems (AREA)
- Lock And Its Accessories (AREA)
- Selective Calling Equipment (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
La invención se refiere a un circuito para la recepción de una señal modulada OOK, en particular, para el uso en una portadora de datos de un sistema de identificación. El circuito inventado tiene un circuito demodulador (demod), un circuito de decodificación descendente (decod), y un control de secuencia (SM) para el control en particular de la recepción, demodulación y procesado de los datos recibidos. Entre el circuito demodulador (demod), y el circuito decodificador (decod), se dispone un elemento conmutador que se puede controlar desde el control secuencial (SM). La entrada del elemento de conmutación se conecta al circuito demodulador (demod); la primera salida del elemento conmutador se conecta a la entrada del circuito decodificador (decod); El elemento de conmutación (S) tiene una segunda salida que se conecta a la entrada de reset del circuito.
Description
Disposición de circuito para la recepción
protegida contra manipulaciones de una señal modulada por todo o
nada (ook).
La invención se refiere a una disposición de
circuito para la recepción de una señal modulada por OOK
(ON-OFF-KEYING), especialmente para
la utilización en un soporte de datos de un sistema de
identificación, con un circuito de recepción, un circuito
demodulador conectado aguas abajo de éste, un circuito decodificador
conectado aguas abajo de éste y con un control del ciclo para el
control especialmente de la recepción, de la demodulación y del
procesamiento de los datos recibidos.
Se conoce por el documento EP 0 669 591 A2 una
disposición de circuito de este tipo.
En los sistemas de identificación se intercambian
datos entre una unidad estacionaria o casi estacionaria y una
unidad móvil o portátil, que presenta al menos una memoria
-mencionada en adelante como soporte de datos- y con frecuencia se
transmite también energía desde la unidad estacionaria hacia el
soporte de datos, con preferencia por medio de acoplamiento
inductivo o radiación electromagnética. Ejemplos de ello son
instalaciones de control de acceso con un identificador portátil,
como por ejemplo una tarjeta de chip. Pero también los
inmovilizadores electrónicos con un sistema de cerradura y llave
pertenecen a los sistemas de identificación del tipo indicado al
principio.
En los sistemas de identificación del tipo
indicado al principio, se transmiten datos desde la unidad
estacionaria hacia el soporte de datos por medio de modulación por
todo o nada (OOK), donde la señal portadora de alta frecuencia
-eventualmente después de la división adecuada y/o de la preparación
para el procesamiento digital de las señales- es utilizada con
frecuencia como señal de sincronización, de manera que los huecos
de exploración que se producen en la señal portadora en virtud de
la modulación aparecen igualmente en la señal de sincronización.
Además, a través de la rectificación y del filtrado de la señal
transmitida se obtiene la energía necesaria para la alimentación del
soporte de datos.
Se lleva a cabo una demodulación de la señal
portadora modulada por todo o nada (OOK) o bien directamente a
partir de la señal transmitida y recibida o sólo a partir de la
señal de pulso de reloj obtenida a partir de ella. Esto es posible
porque la señal de sincronización presenta igualmente los huecos de
exploración y, por lo tanto, la modulación. Los circuitos en el
soporte de datos del sistema de identificación conocido están
diseñados en este caso de tal forma que se tolera una supresión de
corta duración del pulso de reloj.
La recepción de datos se realiza en este caso de
acuerdo con un protocolo predeterminado, que es controlado por un
control del ciclo (máquina de estado). Una interrupción del pulso
de reloj en un instante distinto al que está permitido de acuerdo
con las reglas del protocolo de recepción, conduce a una
interrupción de la recepción.
Se conoce, además, por el documento EP o 387 071
A1 derivar en un transpondedor, a partir de la señal de
sincronización, que ha sido derivada a partir de una señal
portadora modulada por todo o nada (OOK), una señal de reposición
que retrae partes del circuito del transpondedor cuando la pausa
entre dos periodos de tiempo, en los que está presente una señal
portadora, una duración de tiempo determinada.
Después de la recepción de datos, que pueden
representar instrucciones o también valores a procesar, éstos son
procesados. Un procesamiento de este tipo comprende la lectura y
escritura de datos o bien de valores en la memoria no volátil del
soporte de datos así como igualmente la emisión de datos hacia la
unidad estacionaria y eventualmente de otros datos y, por lo tanto,
no tiene lugar una interrupción del pulso de reloj, puesto que no
se realiza ninguna modulación de la señal portadora por la unidad
estacionaria.
No obstante, esto conduce a un riesgo para la
seguridad, puesto que en principio se tolera la detención del pulso
de reloj. Un pirata informático podría ahora detener o bien
suprimir el pulso de reloj e investigar el estado respectivo del
circuito y, por lo tanto, conocer la estructura y el modo de trabajo
para elaborar una posibilidad de simulación.
Para solucionar este problema, existe ya una
tendencia en el mundo técnico a utilizar, en lugar de una
modulación por todo o nada (OOK) 100%, una modulación de la
amplitud con un índice de modulación más reducido. Sin embargo, esto
significa que debe realizarse una demodulación menos robusta sobre
el soporte de datos, lo que conduce a costes elevados debido al
rendimiento reducido, a procedimientos de medición más costosos o a
compatibilidad empeorada.
Por lo tanto, el problema de la presente
invención es evitar los inconvenientes indicados anteriormente que
existen en una disposición de circuito del tipo indicado al
principio.
El problema se soluciona a través de las
características de la reivindicación 1. Otros desarrollos se
indican en las reivindicaciones dependientes.
De acuerdo con la reivindicación 1, entre el
circuito demodulador y el circuito decodificador de la disposición
de circuito de soporte de datos de un sistema de identificación
está dispuesto un medio de conmutación, por medio del cual se
conecta la salida del circuito demodulador en el estado de
funcionamiento, en el que no se reciben datos, -controlado por el
control del ciclo- con la entrada de reposición de la disposición de
circuito.
Cuando no se transmiten datos desde una estación
de lectura de un sistema de identificación hacia un soporte de
datos, entonces la señal portadora, que debe ser enviada como
anteriormente para la transmisión de energía, no está modulada, de
manera que el circuito demodulador emite una señal constante,
mientras que la señal de sincronización, que es derivada igualmente
a partir de la señal portadora, no presenta huecos.
Si ahora un pirata informático interrumpiese la
señal portadora y, por lo tanto, la señal de pulso de reloj, para
poder investigar en este periodo de tiempo de interrupción el
estado de la disposición de circuito, el circuito demodulador
modificaría el estado en su salida, que lleva a cabo entonces de la
manera según la invención una reposición de la disposición de
circuito, de modo que no es posible una investigación de estados
momentáneos de la disposición de circuito a través de la
interrupción del pulso de reloj.
La derivación de la señal de sincronización a
partir de la señal portadora de alta frecuencia se puede realizar,
por ejemplo, a través de limitación y transformación sobre el nivel
del circuito. En función de la lógica seleccionada, la señal de
sincronización presentará entonces en una pausa del pulso de reloj
un nivel bajo o un nivel alto. Cuando el circuito demodulador
presenta un primer circuito de reconocimiento de pausas, que está
formado de una manera ventajosa, porque es sencilla y, por lo
tanto, de coste favorable, con un monoflop que puede ser disparado,
es necesario reconocer el estado de la señal a demodular durante
una supresión de la señal portadora. La señal a demodular puede
ser, como ya se ha indicado, o bien la señal de sincronización ya
derivada a partir de la señal emitida por una estación de lectura y
recibida por el soporte de datos, o una señal que es la señal
derivada en el circuito demodulador a partir de la señal recibida y
transformada sobre el nivel del circuito.
Para garantizar una protección mejorada frente a
los ataques de los piratas informáticos, de una manera ventajosa,
la posición de reposo de la señal alimentada al primer circuito de
reconocimiento de pausas puede ser indefinida. En este caso, de la
manera según la invención, en paralelo con el primer circuito de
reconocimiento de pausas, que está contenido en el circuito
demodulador, está conectado otro circuito de reconocimiento de
pausas con entrada negativa, estando conectada la salida de este
otro circuito de reconocimiento de pausas con la entrada de
reposición de la disposición de circuito. La conexión tanto de la
segunda salida del medio de conmutación como también de la salida
del segundo circuito de reconocimiento de pausas con la entrada de
reposición de la disposición de circuito se puede realizar, por
ejemplo, por medio de una puerta-O. A través de este
desarrollo ventajoso se asegura que cada interrupción del pulso de
reloj sea reconocido de manera independiente del nivel que aparece
entonces de la señal alimentada al circuito demodulador y conduce a
una reposición. De una manera equivalente es posible también
conectar un circuito diferenciador aguas arriba del primer circuito
de reconocimiento de pausas en el circuito demodulador.
La configuración mostrada hasta ahora de la
disposición de circuito según la invención permite una reposición
cuando la disposición de circuito está en el estado de
funcionamiento de procesamiento de dato, es decir, que no espera
datos de recepción. Durante la recepción de datos se toleran las
interrupciones del pulso de reloj, puesto que cada "0" lógico
transmitido conduce a una interrupción. También este hecho podría
ser utilizado de forma abusiva por un pirata informático.
Para la solución de este problema, en un
desarrollo ventajoso de la invención, un tercer circuito de
reconocimiento de pausas está conectado en paralelo con el primer
circuito de reconocimiento de pausas. También la salida de este
tercer circuito de reconocimiento de pausas está conectado con la
entrada de reposición de la disposición de circuito, por ejemplo
igualmente a través de la puerta-O. El tercer
circuito de reconocimiento de pausas tiene, sin embargo, un tiempo
de retraso claramente más largo comparado con el primer circuito de
reconocimiento de pausas, de manera que se lleva a cabo, en efecto,
una reposición del circuito sin condiciones, pero sólo en el caso
de pausas relativamente margas en la señal de pulso de reloj.
A continuación se explica en detalle la invención
con la ayuda de un ejemplo de realización por medio de las figuras.
En este caso:
La figura 1 muestra un diagrama de bloques de
principio de una disposición de circuito según la invención.
La figura 2 muestra un circuito detallado de un
monoflop que puede ser disparado, y
La figura 3 muestra un diagrama correspondiente
de la señal.
La figura 1 muestra una antena de recepción
configurada como bobina Sp de un soporte de datos para un sistema
de identificación del tipo indicado al principio. Los terminales de
la bobina Sp están conectados con un circuito rectificador G, en
cuyas salidas se pone a disposición la tensión de alimentación que
es necesaria para el soporte de datos. Para la transmisión de datos
desde el soporte de datos hacia una unidad estacionaria está
previsto un modulador Mod, cuya activación está indicada solamente
por medio de una flecha, puesto que este modulador no tiene
importancia para la invención. Los terminales de la antena de
recepción Sp están conectados, además, con un circuito de obtención
del pulso de reloj CL, que emite en su salida una señal de
sincronización Cl.
Para la transmisión de datos desde la unidad
estacionaria hacia el soporte de datos se emplea una modulación
todo o nada (OOK), de manera que en la señal portadora se producen
huecos de exploración. La señal de pulso de reloj Cl presenta
igualmente estos huecos de exploración, de manera que se puede
utilizar esta señal de pulso de reloj Cl para la demodulación en un
demodulador Demod. No obstante, igualmente sería posible alimentar
la señal de salida de la bobina de la antena Sp directamente al
demodulador Demod. En este caso, -en función del tipo de
demodulador utilizado- sería necesario adicionalmente un circuito
adecuado para el acondicionamiento de la señal.
La señal de salida del circuito demodulador Demod
es alimentada a través de un medio de conmutación S a un circuito
decodificador Decod. La señal de salida del circuito decodificador
Decod es procesada adicionalmente en el soporte de datos, lo que se
indica por medio de una flecha. El procesamiento adicional no es
importante para la comprensión de la disposición de circuito según
la invención y, por lo tanto, no se indica adicionalmente.
El medio de conmutación S es activado por un
control del ciclo SM y tiene una segunda salida, que está conectada
con la entrada de reposición del control del ciclo SM. En función
de la activación a través del control del ciclo SM, el medio de
conmutación S conecta la salida del circuito demodulador Demod o
bien con el circuito decodificador Decod o -en el ejemplo
representado- a través de una puerta-O OR con la
entrada de reposición del control del ciclo SM.
A este respecto, en un primer caso de
funcionamiento, en el que son recibidos datos desde la unidad
estacionaria, el circuito decodificador Decod está conectado con el
circuito demodulador Demod. Toda la disposición de circuito está
diseñada de tal forma que se toleran huecos de exploración en la
señal de pulso de reloj Cl, con tal que entren en el marco del
protocolo de recepción.
En un segundo caso de funcionamiento, en el que
los datos recibidos son procesador en la disposición de circuito,
la disposición de circuito o bien el soporte de datos no esperan
datos desde la unidad estacionaria, de manera que no existe ninguna
modulación de la señal portadora y, por lo tanto, tampoco pueden
aparecer huecos de exploración. Sin embargo, si aparecen, entonces
existe un abuso con alta probabilidad. Para excluir este abuso, se
conecta del modo de acuerdo con la invención, en el segundo caso de
funcionamiento, desde el control del ciclo SM la salida del
circuito demodulador Demod con la entrada de reposición del control
del ciclo SM, de manera que la aparición de un hueco de exploración
en la señal de pulso de reloj Cl conduce a una reposición de toda la
disposición de circuito.
El circuito demodulador Demod presenta un primer
circuito de reconocimiento de pausas PE1, que puede estar formado,
por ejemplo, con un monoflop que puede ser disparado representado
en la figura 2. Un circuito de reconocimiento de fases de este tipo
solamente puede reconocer una pausa de pulso de reloj de polaridad
determinada. En el caso de que un hueco de exploración de la señal
de pulso de reloj Cl no presente una polaridad definida, lo que
puede suceder en el caso de un ataque de un pirata informático,
está previsto en un desarrollo según la invención un segundo
circuito de reconocimiento de pausas PE2 con entrada negativa con
respecto al primer circuito de reconocimiento de pausas PE1, cuya
salida es alimentada igualmente a través de la
puerta-O OR a la entrada de reposición del control
del ciclo SM.
Puesto que la disposición de circuito, según la
figura 1, tolera, en el modo de funcionamiento de recepción, huecos
de exploración en la señal de pulso de reloj Cl, un pirata
informático podría intentar investigar en este caso de
funcionamiento el circuito a través de la prolongación de los huecos
de exploración. Para prevenir tal abuso, está previsto en un
desarrollo según la invención un tercer circuito de reconocimiento
de pausas PE3, al que se alimenta igualmente la señal de pulso de
reloj Cl y que actúa sobre la entrada de reposición del control del
ciclo SM a través de la puerta-O OR. Este tercer
circuito de reconocimiento de pausas PE3 tiene, sin embargo, un
retraso de tiempo mayor con respecto a los otros dos circuitos de
reconocimiento de pausas PE1, PE2, puesto que, por una parte,
reaccionan sin condiciones, pero, por otra parte, no debe provocar
una reposición del circuito en el caso de que existan huecos de
exploración condicionados por la modulación normal. Los tiempos de
retraso típicos para los circuitos de reconocimiento de pausas son
aproximadamente 300 ns en el caso de una frecuencia portadora de
13,56 MHz, que corresponde a la frecuencia de la industria, para el
primero y el segundo circuito de reconocimiento de pausas PE1, PE2,
y es aproximadamente 6 \mus para el tercer circuito de
reconocimiento de pausas.
En lugar de la utilización de un segundo circuito
de reconocimiento de pausas PE2 con entrada invertida, se puede
conectar también un circuito diferenciador DS aguas arriba del
primer circuito de reconocimiento de pausas PE1, lo que se indica
con línea de trazos en la figura 1. También se pueden detectar ambas
polaridades de un hueco de exploración en la señal de pulso de
reloj Cl.
La figura 2 muestra un ejemplo de realización
para un circuito de reconocimiento de pausas en forma de un
monoflop que puede ser disparado. Este monoflop representado está
constituido por tres inversores INI1 a IN3 conectados en serie,
estando conectada una resistencia R entra la coneexión de fuente del
transistor de canal n Tr2 del segundo inversor IN2 y la conexión a
masa Vss. Además, está conectado un condensador C en paralelo con
el trayecto de la carga del transistor de canal n Tr2 del segundo
inversor IN2 y la resistencia R.
La función del circuito según la figura 2 se
explica con la ayuda de los diagramas de señales según la figura 3.
Los puntos del circuito, en los que se consideran las señales,
están designados con números romanos I a IV. En la entrada del
circuito I debe estar presente, por ejemplo, la señal de
sincronización Cl. Ésta presenta, durante la transmisión de uno o
también de varios estados lógicos bajos, un hueco de exploración o
bien una pausa. Esta señal es invertida a través del primer
inversor IN1 y es alimentada a la entrada del segundo inversor IN2.
La señal invertida se representa en II. Cuando la señal presenta un
estado lógico bajo en la entrada del segundo inversor IN2, el
transistor de canal p Tr1 del segundo inversor está conmutado, de
manera que se carga el condensador C. Si la señal en la entrada del
segundo inversor IN2 modifica su estado a un nivel lógico alto,
entonces el transistor de canal p Tr1 está bloqueado y el
transistor de canal n Tr2 conduce, de manera que el condensador C
se descarga a través del trayecto de carga de este transistor de
canal n Tr2 y a través de la resistencia R. El condensador C y la
resistencia R están dimensionados en este caso de tal forma que se
alcanza el umbral de conmutación del tercer inversor IN3 en el
transcurso de la duración de un semiperiodo de la señal de
sincronización. Solamente cuando está presente una pausa en la
señal de entrada del monoflop, se puede descargar el condensador C
hasta el punto de que cae por debajo del umbral de conmutación del
tercer inversor IN3 y la salida del tercer inversor IN3 modifica su
estado.
La señal de pulso de reloj Cl podría presentar,
según el tipo de circuito de acondicionamiento del pulso de reloj
utilizado, el desarrollo que se representa en II, es decir, que
pueden presentar un nivel alto en el caso de una pausa. Para poder
detectar una pausa también en el caso de una curva de la señal de
este tipo con un circuito según la figura 2, únicamente o bien debe
conectarse aguas arriba un inversor o debe omitirse el primer
inversor.
Con la disposición de circuito según la invención
y los desarrollos ventajosos se puede impedir de una manera fiable
un abuso en sistemas de identificación, que utilizar una modulación
de todo o nada (OOK) del 100%.
Claims (6)
1. Disposición de circuito para la recepción de
una señal modulada por OOK (TODO O NADA), especialmente para la
utilización en un soporte de datos de un sistema de
identificación,
- con un circuito demodulador (Demod),
- un circuito decodificador (Decod) conectado
aguas abajo de éste y
- con un control del ciclo (SM) para el control
especialmente de la recepción, de la demodulación y del
procesamiento de los datos recibidos.
caracterizada porque
entre el circuito demodulador (Demod) y el
circuito decodificador (Decod) está dispuesto un medio de
conmutación (S) que puede ser activado por el control del ciclo
(SM), cuya entrada está conectada con la salida del circuito
demodulador (Demod) y cuya primera salida está conectada con la
entrada del circuito decodificador (Decod),
porque el medio de conmutación (S) presenta una
segunda salida, que está conectada con la entrada de reposición de
la disposición de circuito, y
porque el medio de conmutación (S) puede ser
activado por el control del ciclo (SM) de tal forma que en el
estado de funcionamiento, en el que son recibidos datos, la salida
del circuito demodulador (Demod) está conectada a través del medio
de conmutación (SM) con la entrada del circuito decodificador
(Decod) y en el estado de funcionamiento, en el que no son recibidos
datos, está conectada con la entrada de reposición de la
disposición de circuito, siendo realizada una reposición solamente
en el caso de interrupción de la señal portadora.
2. Disposición de circuito según la
reivindicación 1, caracterizada porque el circuito
demodulador (Demod) está formado con un primer circuito de
reconocimiento de pausas (PE1).
3. Disposición de circuito según la
reivindicación 2, caracterizada porque en paralelo con el
primer circuito de reconocimiento de pausas (PE1) está conectado
un segundo circuito de reconocimiento de pausas(PE2), donde
la salida del segundo circuito de reconocimiento de pausas (PE2) y
la segunda salida del medio de conmutación (S) están conectadas por
medio de una puerta-O (OR).
4. Disposición de circuito según la
reivindicación 2, caracterizada porque aguas arriba del
primer circuito de reconocimiento de pausas (PE1) está conectado un
circuito diferenciador (DS).
5. Disposición de circuito según una de las
reivindicaciones 1 a 4, caracterizada porque un tercer
circuito de reconocimiento de pausas (PE3) con tiempo de retraso
mayor con relación al primer circuito de reconocimiento de pausas
(PE1) está conectado en paralelo al primer circuito de
reconocimiento de pausas (PE1) y porque su salida está conectada
igualmente con la entrada de reposición de la disposición de
circuito.
6. Disposición de circuito según una de las
reivindicaciones 1 a 5, caracterizada porque los circuitos
de reconocimiento de pausas (PE1, PE2, PE3) están formados con un
monoflop que puede ser disparado.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19732643 | 1997-07-29 | ||
| DE19732643A DE19732643A1 (de) | 1997-07-29 | 1997-07-29 | Schaltungsanordnung zum manipuliergeschützten Empfangen eines OOK-modulierten Signals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2209209T3 true ES2209209T3 (es) | 2004-06-16 |
Family
ID=7837258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES98947335T Expired - Lifetime ES2209209T3 (es) | 1997-07-29 | 1998-07-24 | Disposicion de circuito para la recepcion protegida contra manipulaciones de una señal modulada por todo o nada (ook). |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US6314143B1 (es) |
| EP (1) | EP1002292B1 (es) |
| JP (1) | JP2001512263A (es) |
| KR (1) | KR100404347B1 (es) |
| CN (1) | CN1183480C (es) |
| AT (1) | ATE251782T1 (es) |
| BR (1) | BR9811572A (es) |
| DE (2) | DE19732643A1 (es) |
| ES (1) | ES2209209T3 (es) |
| RU (1) | RU2190250C2 (es) |
| UA (1) | UA57096C2 (es) |
| WO (1) | WO1999006939A2 (es) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113547B2 (en) * | 2001-08-24 | 2006-09-26 | Matsushita Electric Industrial Co., Ltd. | Data communication system, controller device and data communication method |
| DE10244450A1 (de) * | 2002-09-24 | 2004-04-01 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zur Demodulation eines digitalen amplitudenmodulierten Funksignals |
| CA2411506C (en) * | 2002-11-07 | 2010-02-16 | Research In Motion Limited | Pseudo-interactive input processing in wireless environments |
| EP3572968B1 (en) * | 2018-05-22 | 2021-08-04 | Nxp B.V. | Clock gating unit for a transponder |
| CN110350676B (zh) * | 2019-05-28 | 2021-12-28 | 华为技术有限公司 | 一种无线充电的通信方法和装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3483476D1 (de) * | 1984-08-08 | 1990-11-29 | Toshiba Kawasaki Kk | Informationsmedium. |
| US4818998A (en) * | 1986-03-31 | 1989-04-04 | Lo-Jack Corporation | Method of and system and apparatus for locating and/or tracking stolen or missing vehicles and the like |
| JPS63226752A (ja) * | 1987-03-16 | 1988-09-21 | Omron Tateisi Electronics Co | Ｉｄシステムのデ−タ書込み方式 |
| GB8905440D0 (en) * | 1989-03-09 | 1989-04-19 | Cotag Intenational Limited | Transponder devices |
| US5103459B1 (en) * | 1990-06-25 | 1999-07-06 | Qualcomm Inc | System and method for generating signal waveforms in a cdma cellular telephone system |
| US5491482A (en) * | 1992-12-29 | 1996-02-13 | David Sarnoff Research Center, Inc. | Electronic system and method for remote identification of coded articles and the like |
-
1997
- 1997-07-29 DE DE19732643A patent/DE19732643A1/de not_active Withdrawn
-
1998
- 1998-07-24 WO PCT/DE1998/002094 patent/WO1999006939A2/de active IP Right Grant
- 1998-07-24 AT AT98947335T patent/ATE251782T1/de active
- 1998-07-24 KR KR10-2000-7001026A patent/KR100404347B1/ko not_active IP Right Cessation
- 1998-07-24 EP EP98947335A patent/EP1002292B1/de not_active Expired - Lifetime
- 1998-07-24 BR BR9811572-3A patent/BR9811572A/pt not_active IP Right Cessation
- 1998-07-24 JP JP2000505592A patent/JP2001512263A/ja active Pending
- 1998-07-24 UA UA2000010441A patent/UA57096C2/uk unknown
- 1998-07-24 CN CNB988078015A patent/CN1183480C/zh not_active Expired - Lifetime
- 1998-07-24 ES ES98947335T patent/ES2209209T3/es not_active Expired - Lifetime
- 1998-07-24 DE DE59809874T patent/DE59809874D1/de not_active Expired - Lifetime
- 1998-07-24 RU RU2000104862/09A patent/RU2190250C2/ru active
-
2000
- 2000-01-31 US US09/494,770 patent/US6314143B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19732643A1 (de) | 1999-02-04 |
| US6314143B1 (en) | 2001-11-06 |
| KR20010022442A (ko) | 2001-03-15 |
| BR9811572A (pt) | 2000-09-19 |
| ATE251782T1 (de) | 2003-10-15 |
| EP1002292B1 (de) | 2003-10-08 |
| WO1999006939A2 (de) | 1999-02-11 |
| CN1265758A (zh) | 2000-09-06 |
| RU2190250C2 (ru) | 2002-09-27 |
| DE59809874D1 (de) | 2003-11-13 |
| UA57096C2 (uk) | 2003-06-16 |
| WO1999006939A3 (de) | 1999-04-08 |
| JP2001512263A (ja) | 2001-08-21 |
| CN1183480C (zh) | 2005-01-05 |
| EP1002292A2 (de) | 2000-05-24 |
| KR100404347B1 (ko) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2237892T3 (es) | Sistema de identificacion electronica. | |
| ES2660783T3 (es) | Método y sistema para proporcionar potencia pulsada y datos en un bus | |
| US9589720B2 (en) | Signal transmission device and switching power supply | |
| AU763476B2 (en) | Identification of objects by a reader | |
| JP2005136972A (ja) | 非接触近接式自動データ収集システムおよび方法 | |
| WO2013144001A1 (en) | Communication system with ring topology | |
| ES2209209T3 (es) | Disposicion de circuito para la recepcion protegida contra manipulaciones de una señal modulada por todo o nada (ook). | |
| US7761904B2 (en) | Removable cryptographic ignition key system and method | |
| ES2267503T3 (es) | Equipo de transmision de datos. | |
| ES2223952T3 (es) | Sistema y metodo para conmutacion de tension. | |
| KR20080065239A (ko) | 통신 장치 | |
| ES2183235T3 (es) | Sistema de comunicacion por interrogacion a distancia que permite la transmision de controles de inhibicion. | |
| KR20010075050A (ko) | 비접촉형 용량성 데이터 전송 시스템 및 방법 | |
| CN112434774A (zh) | 一种电子标签的解调电路及电子标签 | |
| JPH10107859A (ja) | データ伝送方法、書込／読出制御ユニット及びデータキャリア | |
| JP2001043324A (ja) | Ｉｃカード接続装置 | |
| AU712258B2 (en) | Device for exchanging information between smart card and a terminal | |
| RU2133482C1 (ru) | Транспондер | |
| KR100186612B1 (ko) | 무선 통신 시스템에 적합한 피포 | |
| JPH05120499A (ja) | 表裏判別装置 | |
| MXPA00001020A (es) | Circuito para la recepcion protegida por manipulacion de una señal modulada ook | |
| JP4751912B2 (ja) | 受信器およびトランシーバ | |
| JP2733374B2 (ja) | メモリモジュールのデータ秘匿装置 | |
| CN117596311A (zh) | Rfid芯片的多协议解码电路 | |
| JPH0613984A (ja) | 不正信号防止法 |