EP4646740A1 - Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement - Google Patents

Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement

Info

Publication number
EP4646740A1
EP4646740A1 EP24723840.5A EP24723840A EP4646740A1 EP 4646740 A1 EP4646740 A1 EP 4646740A1 EP 24723840 A EP24723840 A EP 24723840A EP 4646740 A1 EP4646740 A1 EP 4646740A1
Authority
EP
European Patent Office
Prior art keywords
semiconductor chips
optoelectronic semiconductor
grid
optoelectronic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP24723840.5A
Other languages
English (en)
French (fr)
Inventor
Zeljko Pajkic
Johann Ramchen
Ulrich Streppel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Publication of EP4646740A1 publication Critical patent/EP4646740A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8511—Wavelength conversion means characterised by their material, e.g. binder
    • H10H20/8512—Wavelength conversion materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0361—Manufacture or treatment of packages of wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil

Definitions

  • the present invention relates to a method for producing an optoelectronic component and to an optoelectronic component.
  • Pixelated optoelectronic components are known in the state of the art and are used, for example, as headlights in motor vehicles. In such components, a high contrast ratio between adjacent pixels is desirable.
  • One object of the present invention is to provide a method for producing an optoelectronic component. Another object of the present invention is to provide an optoelectronic component. These objects are achieved by a method for producing an optoelectronic component and by an optoelectronic component having the features of the independent claims. Various further developments are specified in the dependent claims.
  • a method for producing an optoelectronic component comprises steps for forming a grid with webs made of an electrically conductive material on a rear side of a transparent substrate, wherein cells of the grid are formed between the webs, for arranging a wavelength-converting material in at least one cell of the grid, for arranging optoelectronic semiconductor chips over the cells of the grid, wherein each optoelectronic semiconductor chip has a front side and a rear side, wherein the front sides of the optoelectronic semiconductor chips are oriented towards the back side of the substrate, wherein the optoelectronic semiconductor chips are electrically conductively connected to the grid, for arranging a filling material on the back side of the substrate, wherein the optoelectronic semiconductor chips are embedded in the filling material such that the back sides of the optoelectronic semiconductor chips are not covered by the filling material, and for arranging a driver chip over the back sides of the optoelectronic semiconductor chips, wherein the optoelectronic semiconductor chips are
  • the optoelectronic component is built upside down on the substrate serving as the active outer side.
  • the grid on the back of the substrate provided for electrically contacting the optoelectronic semiconductor chips can advantageously also bring about optical separation of the pixels realized by the optoelectronic semiconductor chips of the optoelectronic component obtainable by the method, which can bring about an increased contrast ratio.
  • the grid serves to accommodate the wavelength-converting material, as a result of which the optoelectronic component obtainable by the method can offer integrated wavelength conversion.
  • a further advantage of the method and of the optoelectronic component obtainable by the method is that the optoelectronic semiconductor chips are electrically contacted from both their front sides and their back sides, which can simplify the cable routing and improve thermal coupling of the optoelectronic semiconductor chips.
  • the method can be carried out at wafer level, which can advantageously result in low manufacturing costs.
  • a further step is carried out to provide an electrically conductively connected to the grid Via structure on the back of the substrate.
  • the via structure is embedded in the filling material in such a way that a back of the via structure is not covered by the filling material.
  • the via structure is then electrically connected to the driver chip.
  • the via structure thereby establishes an electrically conductive connection between the driver chip and the grid arranged on the back of the substrate, and thus also an electrically conductive connection between the driver chip and the electrical contacts of the optoelectronic semiconductor chips arranged on the front sides of the optoelectronic semiconductor chips.
  • no wavelength-converting material is arranged in at least one cell of the grating.
  • the method therefore offers the advantage that the different cells and thus the different pixels of the optoelectronic component obtainable by the method can be designed differently.
  • the filling material is also arranged in cells in which no wavelength-converting material is arranged. This advantageously avoids a cavity between the front side of an optoelectronic semiconductor chip and the back side of the substrate, whereby disadvantageous jumps in a refractive index in this region can be avoided.
  • optoelectronic semiconductor chips of different types are arranged over the cells of the grid. This advantageously makes it possible to form pixels of the optoelectronic component obtainable by the method with different properties.
  • a further A further step is carried out to remove part of the filling material in order to expose the backs of the optoelectronic semiconductor chips.
  • a further step is carried out to arrange an electrically conductive connecting material on the webs of the grid.
  • the optoelectronic semiconductor chips are then electrically conductively connected to the grid via the connecting material.
  • the grating is formed with a thickness of between 2 pm and 20 pm.
  • the cells of the grating are therefore advantageously suitable for accommodating wavelength-converting material.
  • the grating enables optical separation of the individual pixels of the optoelectronic component obtainable by the method.
  • further similar grids are formed on the back of the substrate.
  • the above process steps are also carried out for each additional grid.
  • the driver chip is provided with further similar driver chips in a wafer composite.
  • the optoelectronic semiconductor chips assigned to one of the further grids are electrically connected to one of the further driver chips.
  • the optoelectronic component and further similar optoelectronic components are combined.
  • the process enables a large number of similar optoelectronic components to be manufactured in parallel at wafer level. This makes it possible to carry out the process particularly cost-effectively.
  • An optoelectronic component comprises a transparent substrate with a rear side.
  • a grid with webs made of an electrically conductive material is formed on the rear side of the substrate. Cells of the grid are formed between the webs.
  • a wavelength-converting material is arranged in at least one cell of the grid.
  • Optoelectronic semiconductor chips are arranged above the cells of the grid, each optoelectronic semiconductor chip having a front side and a rear side. The front sides of the optoelectronic semiconductor chips are oriented towards the rear side of the substrate. The optoelectronic semiconductor chips are electrically conductively connected to the grid.
  • a filling material is arranged on the rear side of the substrate.
  • the optoelectronic semiconductor chips are embedded in the filling material in such a way that the rear sides of the optoelectronic semiconductor chips are not covered by the filling material.
  • a driver chip is arranged above the rear sides of the optoelectronic semiconductor chips.
  • the optoelectronic semiconductor chips are electrically connected to the driver chip.
  • the grid on the back of the substrate provided for electrically contacting the optoelectronic semiconductor chips can advantageously also bring about an optical separation of the pixels of the optoelectronic component realized by the optoelectronic semiconductor chips, which can bring about an increased contrast ratio.
  • the grid serves to accommodate the wavelength-converting material, whereby the optoelectronic component offers integrated wavelength conversion.
  • a further advantage of this optoelectronic component is that the optoelectronic semiconductor chips can be electrically contacted from both their front sides and their back sides. which can simplify the cable routing and improve thermal coupling of the optoelectronic semiconductor chips.
  • the optoelectronic component has more than 50,000 optoelectronic semiconductor chips, in particular more than 100,000 optoelectronic semiconductor chips. This enables the optoelectronic component to generate images with high resolution.
  • At least one of the optoelectronic semiconductor chips is designed as a light-emitting diode chip, as a VCSEL chip or as a detector chip. It is also possible for the optoelectronic component to have optoelectronic semiconductor chips of different types, which can each be designed as light-emitting diode chips, as VCSEL chips or as detector chips. This advantageously enables a high degree of flexibility in the design of the optoelectronic component.
  • the filling material is a spin-on glass.
  • the filling material can then advantageously be applied easily and inexpensively and has favorable mechanical and dielectric properties.
  • the filling material is reflective or absorbent.
  • this allows crosstalk between neighboring optoelectronic semiconductor chips to be particularly effectively reduced.
  • the driver chip is a silicon chip.
  • the driver chip can then advantageously integrate different electronic functionalities.
  • the substrate comprises a glass. Light generated by the optoelectronic component can then advantageously be emitted through the substrate.
  • a front side of the substrate has a structure.
  • a structure can offer optical functionality.
  • the front side of the substrate can be designed as a microlens array.
  • Fig. 1 shows a substrate with a grid arranged on its rear side
  • Fig. 2 is a plan view of the grid
  • Fig. 3 shows the grating with wavelength converting material arranged in cells of the grating
  • Fig. 4 shows the grid with a connecting material arranged thereon
  • Fig. 5 shows optoelectronic semiconductor chips arranged above the cells of the grid
  • Fig. 6 shows a filling material arranged on the back of the substrate, in which the optoelectronic semiconductor chips have been embedded; and Fig. 7 shows an optoelectronic component obtained by further processing steps.
  • Fig. 1 shows a schematic sectional side view of a substrate 100 with a front side 101 and a back side 102 opposite the front side 101.
  • the substrate 100 can also be referred to as a carrier.
  • the substrate 100 has a transparent material, for example a glass.
  • the substrate 100 can be designed as a glass wafer, for example.
  • the substrate 100 can have, for example, a thickness between 50 pm and 500 pm, in particular, for example, a thickness between 50 pm and 150 pm.
  • a grid 200 with webs 210 made of an electrically conductive material has been formed on the rear side 102 of the substrate 100.
  • the electrically conductive material can comprise copper, for example.
  • the webs 210 of the grid 200 have a thickness 205 in the direction perpendicular to the rear side 102 of the substrate 100, which can be between 2 pm and 20 pm, for example.
  • Fig. 2 shows a schematic perspective view of a part of the grid 200 formed on the rear side 102 of the substrate 100.
  • cells 220 of the grid 200 are formed between the webs 210.
  • the cells 220 have an approximately square shape.
  • the cells 220 could also have a different rectangular shape or a non-rectangular shape.
  • all webs 210 of the grid 200 are connected to one another and completely and closedly enclose the cells 220.
  • the grid 200 could also have several separate sections, each of which includes several webs.
  • the grid 200 could be divided into rows or columns into separate sections, each of which are electrically separated from each other. In this case, it is possible that the webs 210 do not completely and closedly enclose the cells 220 of the grid 200.
  • neighboring cells 220 could, for example, be open to each other.
  • Fig. 3 shows a schematic sectional side view of the substrate 100 with the grating 200 arranged on its rear side 102 in a processing stage subsequent to the representation in Figs. 1 and 2.
  • a wavelength-converting material 250 has been arranged in the cells 220 of the grating 200. It is expedient if the wavelength-converting material 250 completely fills the cells 220, but is limited to the cells 220 and does not cover the intermediate webs 210.
  • the introduction of the wavelength-converting material 250 into the cells 220 of the grating 200 can be carried out, for example, by a spraying process (spray coating) or by doctoring. A masking or a stencil can optionally be used.
  • all cells 220 of the grating 200 have been filled with the wavelength-converting material 250. However, it is possible to selectively not fill individual cells 220 of the grating 200 with wavelength-converting material 250. These cells 220 remain free. It is also possible to fill different cells 220 with different wavelength-converting material 250.
  • the wavelength converting material 250 is designed to convert light with a wavelength from a first wavelength range at least partially into light with a wavelength from another wavelength range.
  • the wavelength converting material 250 can be designed to convert light with a wavelength from the blue or ultraviolet spectral range into light with a wavelength from the yellow or orange spectral range.
  • Fig. 4 shows a schematic sectional side view of a processing stage subsequent to the representation in Fig. 3.
  • An electrically conductive connecting material 270 has been arranged on the webs 210 of the grid 200.
  • the connecting material 270 can be a solder, for example, and can comprise indium or a tin-indium alloy, for example.
  • the connecting material 270 can be applied, for example, by chemical vapor deposition (CVD) or by a cathode sputtering process (sputtering), and can have a layer thickness of between 200 nm and 400 nm, for example. It is expedient if the connecting material 270 essentially completely covers the webs 210.
  • Fig. 5 shows a schematic sectional side view of a processing stage that follows the representation in Fig. 4.
  • Optoelectronic semiconductor chips 300 have been arranged above the cells 220 of the grid 200 on the rear side 102 of the substrate 100.
  • Each of the optoelectronic semiconductor chips 300 has a front side 301 and a rear side 302 opposite the front side 301.
  • the optoelectronic semiconductor chips 300 have been arranged such that their front sides 301 are oriented towards the rear side 102 of the substrate 100.
  • the optoelectronic semiconductor chips 300 have been electrically conductively connected to the grid 200 on their front sides 301 via the connecting material 270. If all sections of the grid 200 are electrically conductively connected to one another, the front sides 301 of all optoelectronic semiconductor chips 300 are also electrically conductively connected to one another. If the grid 200 has several sections that are electrically insulated from one another, the front sides 301 of all of the optoelectronic semiconductor chips 300 are connected to a common section of the grid. ters 200 connected optoelectronic semiconductor chips 300 are electrically conductively connected to one another.
  • an optoelectronic semiconductor chip 300 is arranged above each cell 220 of the grid 200.
  • individual cells 220 of the grid 200 it is also possible for individual cells 220 of the grid 200 to remain free.
  • All optoelectronic semiconductor chips 300 can be of the same type, i.e., designed in the same way. However, it is also possible to arrange optoelectronic semiconductor chips 300 of different types above the cells 220 of the grid 200. At least some of the optoelectronic semiconductor chips 300 can be designed as light-emitting diode chips (LED chips), for example. At least some optoelectronic semiconductor chips 300 can be designed as vertically emitting laser chips (VCSEL chips). Optoelectronic semiconductor chips 300 designed as light-emitting diode chips or as laser chips are provided to emit light on their front sides 301.
  • LED chips light-emitting diode chips
  • VCSEL chips vertically emitting laser chips
  • wavelength-converting material 250 is arranged in the cell 220 of the grating 200 assigned to such an optoelectronic semiconductor chip 300, the wavelength-converting material 250 can partially or completely convert the light emitted by the optoelectronic semiconductor chip 300 into light of a different wavelength. If no wavelength-converting material 250 is arranged in the assigned cell 220 of the grating 200, the light emitted by the optoelectronic semiconductor chip 300 remains unconverted.
  • All optoelectronic semiconductor chips 300 designed as light-emitting diode chips or as laser chips can be designed in the same way and be provided for emitting light from the same wavelength range. However, it is also possible for the optoelectronic semiconductor chips 300 to comprise semiconductor chips designed for emitting light from different wavelength ranges. It is conceivable, for example, that over neighboring cells 220 of the grid 200 each opto- electronic semiconductor chips 300 are arranged, which are intended to emit light with blue, red and green light colors. Then a set of such cells 220 and optoelectronic semiconductor chips 300 can be combined to form a logical image point (pixel).
  • At least some optoelectronic semiconductor chips 300 can also be designed as detector chips, for example as photodiodes or as phototransistors. In this case, it is expedient not to fill the associated cells 220 of the grid 200 with wavelength-converting material 250.
  • the optoelectronic semiconductor chips 300 each have a size that is matched to the size of the associated cell 220 of the grid 200. It is expedient if the front sides 301 of the optoelectronic semiconductor chips 300 are each slightly larger than the associated cells 220 of the grid 200, so that the connecting material 270 arranged on the webs 210 bordering the respective cell 220 can electrically contact the respective optoelectronic semiconductor chip 300.
  • the front sides 301 of the optoelectronic semiconductor chips 300 are each slightly larger than the associated cells 220 of the grid 200, so that the connecting material 270 arranged on the webs 210 bordering the respective cell 220 can electrically contact the respective optoelectronic semiconductor chip 300.
  • the front sides 301 of the optoelectronic semiconductor chips 300 are each slightly larger than the associated cells 220 of the grid 200, so that the connecting material 270 arranged on the webs 210 bordering the respective cell 220 can electrically contact the respective optoelectronic semiconductor chip 300.
  • the optoelectronic semiconductor chips 300 can, for example, have edge lengths in the range between 10 pm and 50 pm. It is conceivable that different optoelectronic semiconductor chips 300 arranged above the cells 220 of the grid 200 have different sizes. In this case, different cells 220 of the grid 200 can also have different sizes.
  • the optoelectronic semiconductor chips 300 can be arranged over the cells 220 of the grid 200 using a parallel method. In this case, several or all of the optoelectronic semiconductor chips 300 are arranged simultaneously over the cells 220 of the grid 200 on the rear side 102 of the substrate 100 in a common work step. In a further processing step, one or more through-contact structures 230 have been provided on the rear side 102 of the substrate 100. The through-contact structures 230 are electrically conductively connected to the grid 200. If the grid 200 has several electrically separated sections, at least one through-contact structure 230 has been provided for each section of the grid 200. However, it can be expedient to provide several through-contact structures 230 for an electrically connected section of the grid 200, which are distributed, for example, over different areas of the grid 200.
  • the through-contact structures 230 are arranged on the webs 210 of the grid 200 and are thereby electrically conductively connected to the webs 210 of the grid 200.
  • other arrangements are also possible.
  • the via structures 230 extend from the grid 200 in a direction perpendicular to the rear side 102 of the substrate 100 away from the substrate 100.
  • Each via structure 230 has a rear side 232 facing away from the grid 200, which is expediently arranged in a common plane with the rear sides 302 of the optoelectronic semiconductor chips 300.
  • the through-contact structures 230 can, for example, be placed as prefabricated elements on the grid 200 and connected to it in an electrically conductive manner. It is also possible to produce the through-contact structures 230 directly on the rear side 102 of the substrate 100, or on the webs 210 of the grid 200, for example by means of a galvanic process.
  • Fig. 6 shows a schematic sectional side view of a processing stage following the representation in Fig. 5.
  • a filling material 400 has been arranged on the back 102 of the substrate 100.
  • the optoelectronic semiconductor chips 300 are embedded in the filling material in such a way 400 such that the rear sides 302 of the optoelectronic semiconductor chips 300 are not covered by the filling material 400.
  • Side surfaces 303 extending between the front sides 301 and the rear sides 302 of the optoelectronic semiconductor chips 300 have, however, been covered by the filling material 400.
  • the through-contact structures 230 have also been embedded in the filling material 400, wherein the rear sides 232 of the through-contact structures 230 are also not covered by the filling material 400.
  • the filling material 400 is a dielectric material.
  • the filling material 400 can comprise a glass, for example.
  • the filling material 400 can be a spin-on glass.
  • the filling material 400 can be transparent or optionally reflective or absorbent, for example by adding reflective or absorbent particles.
  • the filling material 400 can have been arranged on the rear side 102 of the substrate 100 such that the rear sides 302 of the optoelectronic semiconductor chips 300 and the rear sides 232 of the via structures 230 were initially covered by the filling material 400. In this case, a portion of the filling material 400 can subsequently have been removed in order to expose the rear sides 302 of the optoelectronic semiconductor chips 300 and the rear sides 232 of the via structures 230. This can be done, for example, by planarization, for example by an etching process.
  • the filling material 400 has also been arranged in cells 220 of the grating 200 in which no wavelength-converting material 250 was previously arranged. If, during the preceding processing steps, a gap remained between the front sides 301 of the optoelectronic semiconductor chips 300 arranged above the cells 220 and the wavelength-converting material 250 arranged in the cells 220, the filling material 400 can also fill this space.
  • Fig. 7 shows a schematic sectional side view of a processing stage that follows the representation in Fig. 6.
  • a driver chip 500 has been arranged over the back sides 302 of the optoelectronic semiconductor chips 300, over the back sides 232 of the through-contact structures 230 and over the filling material 400.
  • a front side 501 of the driver chip is oriented towards the back sides 302 of the optoelectronic semiconductor chips 300 and the back sides 232 of the through-contact structures 230.
  • the back sides 302 of the optoelectronic semiconductor chips 300 and the back sides 232 of the through-contact structures 230 have been electrically conductively connected to contact surfaces provided on the front side 501 of the driver chip 500.
  • the driver chip 500 can, for example, be designed as a silicon chip.
  • the driver chip 500 can, however, also be based on a different semiconductor system, for example on a III-V semiconductor system.
  • the driver chip 500 has electrical circuits for controlling the optoelectronic semiconductor chips 300 and can have further electronic functionalities.
  • the optoelectronic semiconductor chips 300 are controlled via the electrically conductive connections between the rear sides 302 of the optoelectronic semiconductor chips 300 and the electrical contacts on the front side 501 of the driver chip 500 and via the contacts mediated via the connecting material 270, the grid 200 and the through-contact structures 230 between the front sides 301 of the optoelectronic semiconductor chips 300 and the associated electrical contact surfaces on the front side 501 of the driver chip 500.
  • the arrangement shown forms an optoelectronic component 10, the production of which can be completed.
  • the front side 101 of the substrate 100 forms a front side of the optoelectronic component 10.
  • a rear side 502 of the driver chip opposite the front side 501 of the driver chip 500 500 forms a rear side of the optoelectronic component 10.
  • the optoelectronic component 10 is designed to emit light generated by the optoelectronic semiconductor chips 300 on the front side 101 of the substrate 100. It may be possible to control the optoelectronic semiconductor chips 300 separately from one another in order to generate a two-dimensional light pattern composed of individual image points (pixels) with a predeterminable and changeable shape.
  • the optoelectronic component 10 can, for example, have more than 10,000, more than 50,000 or even more than 100,000 optoelectronic semiconductor chips 300, which can be arranged, for example, in a rectangular matrix arrangement.
  • the grid 200 electrically contacting the optoelectronic semiconductor chips 300 on the back side 102 of the substrate
  • the 100 advantageously simultaneously forms a diaphragm which optically shields optoelectronic semiconductor chips 300 arranged above adjacent cells 220 of the grid 200 from one another. This makes it possible to achieve a high contrast ratio between adjacent pixels of the optoelectronic component 10.
  • the substrate 100 can have one or more integrated optical functionalities.
  • the front side 101 of the substrate 100 can have a structure that has a light-shaping effect.
  • the substrate 101 of the substrate 100 can be designed as a microlens array, with, for example, one microlens being arranged above each cell 220 of the grid 200. It is expedient to already apply the structuring of the front side 101 of the substrate 100 before the processing step shown in Fig. 1 for forming the grid 200 on the back side 102 of the substrate 100 is carried out.
  • the manufacturing method described above can be carried out at wafer level in such a way that a plurality of similar optoelectronic components 10 can be produced simultaneously is produced in common processing steps.
  • the substrate 100 is provided with a sufficient size, for example as a glass wafer.
  • Several similar grids 200 are formed next to one another on the rear side 102 of the substrate 100, for example in a matrix arrangement.
  • the process steps described above then take place for each of the grids 200 simultaneously and in the same way.
  • the filling material 400 is arranged over the rear side 102 of the entire substrate 100 in such a way that the optoelectronic semiconductor chips 300 of all optoelectronic components 10 obtainable by the method are simultaneously embedded in the filling material 400.
  • the driver chip 500 is provided together with other similar driver chips 500 in a wafer assembly 510 and connected to the arrangement in such a way that the optoelectronic semiconductor chips 300 assigned to a grid 200 are each electrically connected to one of the driver chips 500.
  • a step is carried out to separate the optoelectronic components 10, wherein the substrate 100 and the wafer assembly 510 are divided in such a way that each optoelectronic component 10 comprises a section of the substrate 100 with one of the grids 200 and one of the driver chips 500.

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Ausbilden eines Gitters mit Stegen aus einem elektrisch leitenden Material an einer Rückseite eines transparenten Substrats, wobei zwischen den Stegen Zellen des Gitters gebildet sind, zum Anordnen eines wellenlängenkonvertierenden Materials in zumindest einer Zelle des Gitters, zum Anordnen von optoelektronischen Halbleiterchips über den Zellen des Gitters, wobei jeder optoelektronische Halbleiterchip eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseiten der optoelektronischen Halbleiterchips zu der Rückseite des Substrats orientiert werden, wobei die optoelektronischen Halbleiterchips elektrisch leitend mit dem Gitter verbunden werden, zum Anordnen eines Füllmaterials an der Rückseite des Substrats, wobei die optoelektronischen Halbleiterchips derart in das Füllmaterial eingebettet werden, dass die Rückseiten der optoelektronischen Halbleiterchips nicht durch das Füllmaterial bedeckt sind, und zum Anordnen eines Treiberchips über den Rückseiten der optoelektronischen Halbleiterchips, wobei die optoelektronischen Halbleiterchips elektrisch leitend mit dem Treiberchip verbunden werden.

Description

VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHEN BAUELEMENTS
UND OPTOELEKTRONISCHES BAUELEMENT
BESCHREIBUNG
Die vorliegende Erfindung betri f ft ein Verfahren zum Herstellen eines optoelektronischen Bauelements sowie ein optoelektronisches Bauelement .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2023 111 267 . 8 , deren Of fenbarungsgehalt hiermit durch Rückbezug aufgenommen wird .
Pixelierte optoelektronische Bauelemente sind im Stand der Technik bekannt und werden beispielsweise als Scheinwerfer in Kraftfahrzeugen eingesetzt . Bei solchen Bauelementen ist ein hohes Kontrastverhältnis zwischen benachbarten Bildpunkten wünschenswert .
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben . Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement bereitzustellen . Diese Aufgaben werden durch ein Verfahren zum Herstellen eines optoelektronischen Bauelements und durch ein optoelektronisches Bauelement mit den Merkmalen der unabhängigen Ansprüche gelöst . In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angegeben .
Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Ausbilden eines Gitters mit Stegen aus einem elektrisch leitenden Material an einer Rückseite eines transparenten Substrats , wobei zwischen den Stegen Zellen des Gitters gebildet sind, zum Anordnen eines wellenlängenkonvertierenden Materials in zumindest einer Zelle des Gitters , zum Anordnen von optoelektronischen Halbleiterchips über den Zellen des Gitters , wobei j eder optoelektronische Halbleiterchip eine Vorderseite und eine Rückseite aufweist , wobei die Vorderseiten der optoelektronischen Halbleiterchips zu der Rückseite des Substrats orientiert werden, wobei die optoelektronischen Halbleiterchips elektrisch leitend mit dem Gitter verbunden werden, zum Anordnen eines Füllmaterials an der Rückseite des Substrats , wobei die optoelektronischen Halbleiterchips derart in das Füllmaterial eingebettet werden, dass die Rückseiten der optoelektronischen Halbleiterchips nicht durch das Füllmaterial bedeckt sind, und zum Anordnen eines Treiberchips über den Rückseiten der optoelektronischen Halbleiterchips , wobei die optoelektronischen Halbleiterchips elektrisch leitend mit dem Treiberchip verbunden werden .
Bei diesem Verfahren wird das optoelektronische Bauelement kopfüber auf dem als aktive Außenseite dienenden Substrats auf gebaut . Das zur elektrischen Kontaktierung der optoelektronischen Halbleiterchips vorgesehene Gitter an der Rückseite des Substrats kann dabei vorteilhafterweise auch eine optische Trennung der durch die optoelektronischen Halbleiterchips verwirklichten Bildpunkte des durch das Verfahren erhältlichen optoelektronischen Bauelements bewirken, was ein erhöhtes Kontrastverhältnis bewirken kann . Zusätzlich dient das Gitter zur Aufnahme des wellenlängenkonvertierenden Materials , wodurch das durch das Verfahren erhältliche optoelektronische Bauelement eine integrierte Wellenlängenkonversion bieten kann . Ein weiterer Vorteil des Verfahrens und des durch das Verfahren erhältlichen optoelektronischen Bauelements besteht darin, dass die optoelektronischen Halbleiterchips sowohl von ihren Vorderseiten als auch von ihren Rückseiten elektrisch kontaktiert werden, was die Leitungs führung vereinfachen und eine thermische Ankopplung der optoelektronischen Halbleiterchips verbessern kann . Das Verfahren lässt sich auf Waferebene durchführen, wodurch sich vorteilhafterweise günstige Herstellungskosten ergeben können .
In einer Aus führungs form des Verfahrens wird vor dem Anordnen des Füllmaterials ein weiterer Schritt durchgeführt zum Vorsehen einer mit dem Gitter elektrisch leitend verbundenen Durchkontaktstruktur an der Rückseite des Substrats . Die Durchkontaktstruktur wird derart in das Füllmaterial eingebettet , dass eine Rückseite der Durchkontaktstruktur nicht durch das Füllmaterial bedeckt ist . Nachfolgend wird die Durchkontaktstruktur elektrisch leitend mit dem Treiberchip verbunden . Dadurch stellt die Durchkontaktstruktur eine elektrisch leitende Verbindung zwischen dem Treiberchip und dem an der Rückseite des Substrats angeordneten Gitter her, somit auch eine elektrisch leitende Verbindung zwischen dem Treiberchip und den an den Vorderseiten der optoelektronischen Halbleiterchips angeordneten elektrischen Kontakten der optoelektronischen Halbleiterchips .
In einer Aus führungs form des Verfahrens wird in zumindest einer Zelle des Gitters kein wellenlängenkonvertierendes Material angeordnet . Dadurch bietet das Verfahren den Vorteil , dass die unterschiedlichen Zellen und somit die unterschiedlichen Bildpunkte des durch das Verfahren erhältlichen optoelektronischen Bauelements unterschiedlich gestaltet werden können .
In einer Aus führungs form des Verfahrens wird das Füllmaterial auch in Zellen angeordnet , in denen kein wellenlängenkonvertierendes Material angeordnet wird . Vorteilhafterweise wird dadurch ein Hohlraum zwischen der Vorderseite eines optoelektronischen Halbleiterchips und der Rückseite des Substrats vermieden, wodurch nachteilige Sprünge eines Brechungsindex in diesem Bereich vermieden werden können .
In einer Aus führungs form des Verfahrens werden optoelektronische Halbleiterchips unterschiedlicher Typen über den Zellen des Gitters angeordnet . Vorteilhafterweise wird es dadurch ermöglicht , Bildpunkte des durch das Verfahren erhältlichen optoelektronischen Bauelements mit unterschiedlichen Eigenschaften aus zubilden .
In einer Aus führungs form des Verfahrens wird nach dem Anordnen des Füllmaterials an der Rückseite des Substrats ein wei- terer Schritt durchgeführt zum Entfernen eines Teils des Füllmaterials , um die Rückseiten der optoelektronischen Halbleiterchips frei zulegen . Dies ermöglicht es , das Füllmaterial zunächst so anzuordnen, dass die Rückseiten der optoelektronischen Halbleiterchips durch das Füllmaterial bedeckt werden . Anschließend werden die Rückseiten der optoelektronischen Halbleiterchips durch das Entfernen eines Teils des Füllmaterials wieder freigelegt . Vorteilhafterweise lässt sich das Verfahren dadurch besonders einfach durchführen .
In einer Aus führungs form des Verfahrens wird vor dem Anordnen der optoelektronischen Halbleiterchips ein weiterer Schritt durchgeführt zum Anordnen eines elektrisch leitenden Verbindungsmaterials auf den Stegen des Gitters . Die optoelektronischen Halbleiterchips werden dann über das Verbindungsmaterial elektrisch leitend mit dem Gitter verbunden . Vorteilhafterweise ermöglicht dies eine besonders einfache Herstellung elektrisch leitender Verbindungen zwischen den optoelektronischen Halbleiterchips und dem Gitter .
In einer Aus führungs form des Verfahrens wird das Gitter mit einer Dicke zwischen 2 pm und 20 pm ausgebildet . Vorteilhafterweise eignen sich die Zellen des Gitters dadurch zur Aufnahme von wellenlängenkonvertierendem Material . Außerdem ermöglicht das Gitter dadurch eine optische Trennung der einzelnen Bildpunkte des durch das Verfahren erhältlichen optoelektronischen Bauelements .
In einer Aus führungs form des Verfahrens werden neben dem Gitter weitere gleichartige Gitter an der Rückseite des Substrats ausgebildet . Die vorstehenden Prozessschritte erfolgen auch bei j edem weiteren Gitter . Der Treiberchip wird mit gleichartigen weiteren Treiberchips in einem Waferverbund be- reitgestellt . Die einem der weiteren Gitter zugeordneten optoelektronischen Halbleiterchips werden elektrisch leitend mit einem der weiteren Treiberchips verbunden . Zum Abschluss der Bearbeitung werden das optoelektronische Bauelement und weitere gleichartige optoelektronische Bauelemente verein- zelt . Vorteilhafterweise ermöglicht das Verfahren dadurch eine parallele Herstellung einer Viel zahl gleichartiger optoelektronischer Bauelemente auf Waferebene . Dies ermöglicht es , das Verfahren besonders kostengünstig durchzuführen .
Ein optoelektronisches Bauelement umfasst ein transparentes Substrat mit einer Rückseite . An der Rückseite des Substrats ist ein Gitter mit Stegen aus einem elektrisch leitenden Material ausgebildet . Zwischen den Stegen sind Zellen des Gitters gebildet . In zumindest einer Zelle des Gitters ist ein wellenlängenkonvertierendes Material angeordnet . Über den Zellen des Gitters sind optoelektronische Halbleiterchips angeordnet , wobei j eder optoelektronische Halbleiterchip eine Vorderseite und eine Rückseite aufweist . Die Vorderseiten der optoelektronischen Halbleiterchips sind zu der Rückseite des Substrats orientiert . Die optoelektronischen Halbleiterchips sind elektrisch leitend mit dem Gitter verbunden . Ein Füllmaterial ist an der Rückseite des Substrats angeordnet . Die optoelektronischen Halbleiterchips sind derart in das Füllmaterial eingebettet , dass die Rückseiten der optoelektronischen Halbleiterchips nicht durch das Füllmaterial bedeckt sind . Über den Rückseiten der optoelektronischen Halbleiterchips ist ein Treiberchip angeordnet . Die optoelektronischen Halbleiterchips sind elektrisch leitend mit dem Treiberchip verbunden .
Das zur elektrischen Kontaktierung der optoelektronischen Halbleiterchips vorgesehene Gitter an der Rückseite des Substrats kann vorteilhafterweise auch eine optische Trennung der durch die optoelektronischen Halbleiterchips verwirklichten Bildpunkte des optoelektronischen Bauelements bewirken, was ein erhöhtes Kontrastverhältnis bewirken kann . Zusätzlich dient das Gitter zur Aufnahme des wellenlängenkonvertierenden Materials , wodurch das optoelektronische Bauelement eine integrierte Wellenlängenkonversion bietet . Ein weiterer Vorteil dieses optoelektronischen Bauelements besteht darin, dass die optoelektronischen Halbleiterchips sowohl von ihren Vorderseiten als auch von ihren Rückseiten elektrisch kontaktiert sind, was die Leitungs führung vereinfachen und eine thermische Ankopplung der optoelektronischen Halbleiterchips verbessern kann .
In einer Aus führungs form des optoelektronischen Bauelements weist dieses mehr als 50 . 000 optoelektronische Halbleiterchips auf , insbesondere mehr als 100 . 000 optoelektronische Halbleiterchips . Dies ermöglicht dem optoelektronischen Bauelement eine Bilderzeugung mit hoher Auflösung .
In einer Aus führungs form des optoelektronischen Bauelements ist zumindest einer der optoelektronischen Halbleiterchips als Leuchtdiodenchip, als VCSEL-Chip oder als Detektorchip ausgebildet . Es ist auch möglich, dass das optoelektronische Bauelement optoelektronische Halbleiterchips unterschiedlicher Typen aufweist , die j eweils als Leuchtdiodenchips , als VCSEL-Chips oder als Detektorchips ausgebildet sein können . Dies ermöglicht vorteilhafterweise eine hohe Flexibilität bei der Gestaltung des optoelektronischen Bauelements .
In einer Aus führungs form des optoelektronischen Bauelements ist das Füllmaterial ein Spin-on-Glass . Vorteilhafterweise lässt sich das Füllmaterial dann einfach und kostengünstig aufbringen und weist günstige mechanische und dielektrische Eigenschaften auf .
In einer Aus führungs form des optoelektronischen Bauelements ist das Füllmaterial reflektierend oder absorbierend . Vorteilhafterweise lässt sich dadurch ein Übersprechen zwischen benachbarten optoelektronischen Halbleiterchips besonders wirksam reduzieren .
In einer Aus führungs form des optoelektronischen Bauelements ist der Treiberchip ein Sili zium-Chip . Vorteilhafterweise kann der Treiberchip dann unterschiedliche elektronische Funktionalitäten integrieren . In einer Aus führungs form des optoelektronischen Bauelements weist das Substrat ein Glas auf . Vorteilhafterweise kann durch das optoelektronische Bauelement erzeugtes Licht dann durch das Substrat abgestrahlt werden .
In einer Aus führungs form des optoelektronischen Bauelements weist eine Vorderseite des Substrats eine Strukturierung auf . Beispielsweise kann eine solche Strukturierung eine optische Funktionalität bieten . So kann die Vorderseite des Substrats beispielsweise als Mikrolinsenarray gestaltet sein .
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung, so wie die Art und Weise , wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Aus führungsbeispiele , die im Zusammenhang mit den Zeichnungen näher erläutert werden . Dabei zeigen in j eweils schematisierter Darstellung
Fig . 1 ein Substrat mit einem an seiner Rückseite angeordneten Gitter ;
Fig . 2 eine Aufsicht auf das Gitter ;
Fig . 3 das Gitter mit in Zellen des Gitters angeordnetem wellenlängenkonvertierendem Material ;
Fig . 4 das Gitter mit einem darauf angeordneten Verbindungsmaterial ;
Fig . 5 über den Zellen des Gitters angeordnete optoelektronische Halbleiterchips ;
Fig . 6 ein an der Rückseite des Substrats angeordnetes Füllmaterial , in das die optoelektronischen Halbleiterchips eingebettet worden sind; und Fig . 7 ein durch weitere Bearbeitungsschritte erhaltenes optoelektronisches Bauelement .
Fig . 1 zeigt eine schematische geschnittene Seitenansicht eines Substrats 100 mit einer Vorderseite 101 und einer der Vorderseite 101 gegenüberliegenden Rückseite 102 . Das Substrat 100 kann auch als Träger bezeichnet werden . Das Substrat 100 weist ein transparentes Material auf , beispielsweise ein Glas . Das Substrat 100 kann beispielsweise als Glaswafer ausgebildet sein .
In eine senkrecht zu der Vorderseite 101 und der Rückseite 102 bemessene Richtung kann das Substrat 100 beispielsweise eine Dicke zwischen 50 pm und 500 pm aufweisen, insbesondere beispielsweise eine Dicke zwischen 50 pm und 150 pm .
An der Rückseite 102 des Substrats 100 ist ein Gitter 200 mit Stegen 210 aus einem elektrisch leitenden Material ausgebildet worden . Das elektrisch leitende Material kann beispielsweise Kupfer aufweisen . Die Stege 210 des Gitters 200 weisen in zu der Rückseite 102 des Substrats 100 senkrechte Richtung eine Dicke 205 auf , die beispielsweise zwischen 2 pm und 20 pm liegen kann .
Fig . 2 zeigt in schematischer perspektivischer Darstellung eine Aufsicht auf ein Teil des an der Rückseite 102 des Substrats 100 ausgebildeten Gitters 200 . Zwischen den Stegen 210 sind Zellen 220 des Gitters 200 gebildet . Im dargestellten Beispiel weisen die Zellen 220 eine etwa quadratische Form auf . Die Zellen 220 könnten aber auch eine andere rechteckige Form oder eine nicht-rechteckige Form aufweisen . Im in Fig . 1 und 2 dargestellten Beispiel sind alle Stege 210 des Gitters 200 zusammenhängend miteinander verbunden und umgrenzen die Zellen 220 j eweils vollständig und geschlossen . Das Gitter 200 könnte aber auch mehrere voneinander getrennte Abschnitte aufweisen, die j eweils einige Stege umfassen . Beispielsweise könnte das Gitter 200 zeilen- oder spaltenweise in voneinander separierte Abschnitte unterteilt sein, die j eweils elektrisch voneinander getrennt sind . In diesem Fall ist es möglich, dass die Stege 210 die Zellen 220 des Gitters 200 nicht vollständig und geschlossen umgrenzen . Stattdessen könnten benachbarte Zellen 220 beispielsweise zueinander geöf fnet sein .
Fig . 3 zeigt eine schematische geschnittene Seitenansicht des Substrats 100 mit dem an seiner Rückseite 102 angeordneten Gitter 200 in einem der Darstellung der Fig . 1 und 2 zeitlich nachfolgenden Bearbeitungsstand . In den Zellen 220 des Gitters 200 ist ein wellenlängenkonvertierendes Material 250 angeordnet worden . Es ist zweckmäßig, wenn das wellenlängenkonvertierende Material 250 die Zellen 220 vollständig aus füllt , j edoch auf die Zellen 220 begrenzt ist und die zwischenliegenden Stege 210 nicht bedeckt . Das Einbringen des wellenlängenkonvertierenden Materials 250 in die Zellen 220 des Gitters 200 kann beispielsweise durch ein Sprühverfahren ( Spraycoating) oder durch Rakeln erfolgt sein . Wahlweise kann dabei eine Maskierung oder eine Schablone verwendet worden sein .
Im dargestellten Beispiel sind alle Zellen 220 des Gitters 200 mit dem wellenlängenkonvertierenden Material 250 befüllt worden . Es ist j edoch möglich, einzelne Zellen 220 des Gitters 200 selektiv nicht mit wellenlängenkonvertierendem Material 250 zu befüllen . Diese Zellen 220 bleiben frei . Ebenfalls möglich ist , unterschiedliche Zellen 220 mit unterschiedlichem wellenlängenkonvertierenden Material 250 zu befüllen .
Das wellenlängenkonvertierende Material 250 ist dazu ausgebildet , Licht mit einer Wellenlänge aus einem ersten Wellenlängenbereich zumindest teilweise in Licht mit einer Wellenlänge aus einem anderen Wellenlängenbereich zu konvertieren . Beispielsweise kann das wellenlängenkonvertierende Material 250 dazu ausgebildet sein, Licht mit einer Wellenlänge aus dem blauen oder ultravioletten Spektralbereich in Licht mit einer Wellenlänge aus dem gelben oder orangen Spektralbereich zu konvertieren .
Fig . 4 zeigt eine schematische geschnittene Seitenansicht eines der Darstellung der Fig . 3 zeitlich nachfolgenden Bearbeitungsstands . Auf den Stegen 210 des Gitters 200 ist ein elektrisch leitendes Verbindungsmaterial 270 angeordnet worden . Das Verbindungsmaterial 270 kann beispielsweise ein Lot sein und kann beispielsweise Indium oder eine Zinn- Indium- Legierung aufweisen . Das Verbindungsmaterial 270 kann beispielsweise durch chemische Gasphasenabscheidung ( CVD) oder durch ein Kathodenzerstäubungsverf ahren ( Sputtern) aufgebracht worden sein und kann beispielsweise eine Schichtdicke zwischen 200 nm und 400 nm aufweisen . Es ist zweckmäßig, wenn das Verbindungsmaterial 270 die Stege 210 im Wesentlichen vollständig bedeckt .
Fig . 5 zeigt eine schematische geschnittene Seitenansicht eines der Darstellung der Fig . 4 zeitlich nachfolgenden Bearbeitungsstands . Über den Zellen 220 des Gitters 200 an der Rückseite 102 des Substrats 100 sind optoelektronische Halbleiterchips 300 angeordnet worden . Jeder der optoelektronischen Halbleiterchips 300 weist eine Vorderseite 301 und eine der Vorderseite 301 gegenüberliegende Rückseite 302 auf . Die optoelektronischen Halbleiterchips 300 sind so angeordnet worden, dass ihre Vorderseiten 301 zu der Rückseite 102 des Substrats 100 orientiert sind .
Die optoelektronischen Halbleiterchips 300 sind an ihren Vorderseiten 301 über das Verbindungsmaterial 270 elektrisch leitend mit dem Gitter 200 verbunden worden . Falls alle Abschnitte des Gitters 200 elektrisch leitend miteinander verbunden sind, so sind auch die Vorderseiten 301 aller optoelektronischen Halbleiterchips 300 elektrisch leitend miteinander verbunden . Falls das Gitter 200 mehrere elektrisch gegeneinander isolierte Abschnitte aufweist , so sind die Vorderseiten 301 aller mit einem gemeinsamen Abschnitt des Git- ters 200 verbundenen optoelektronischen Halbleiterchips 300 elektrisch leitend miteinander verbunden .
Es ist zweckmäßig, wenn über j eder Zelle 220 des Gitters 200 ein optoelektronischer Halbleiterchip 300 angeordnet wird . Es ist allerdings auch möglich, dass einzelne Zellen 220 des Gitters 200 frei bleiben .
Es können alle optoelektronischen Halbleiterchips 300 vom selben Typ, also gleichartig ausgebildet sein . Es ist aber auch möglich, optoelektronische Halbleiterchips 300 unterschiedlicher Typen über den Zellen 220 des Gitters 200 anzuordnen . Zumindest einige der optoelektronischen Halbleiterchips 300 können beispielsweise als Leuchtdiodenchips ( LED- Chips ) ausgebildet sein . Zumindest einige optoelektronische Halbleiterchips 300 können als vertikal emittierende Laserchips (VCSEL-Chips ) ausgebildet sein . Als Leuchtdiodenchips oder als Laserchips ausgebildete optoelektronische Halbleiterchips 300 sind dazu vorgesehen, an ihren Vorderseiten 301 Licht abzustrahlen . Falls in der einem solchen optoelektronischen Halbleiterchip 300 zugeordneten Zelle 220 des Gitters 200 wellenlängenkonvertierendes Material 250 angeordnet ist , kann das wellenlängenkonvertierende Material 250 das von dem optoelektronischen Halbleiterchip 300 abgestrahlte Licht teilweise oder vollständig in Licht einer anderen Wellenlänge konvertieren . Falls in der zugeordneten Zelle 220 des Gitters 200 kein wellenlängenkonvertierendes Material 250 angeordnet ist , bleibt das von dem optoelektronischen Halbleiterchip 300 emittierte Licht unkonvertiert .
Es können alle als Leuchtdiodenchips oder als Laserchips ausgebildete optoelektronischen Halbleiterchips 300 gleichartig ausgebildet und zur Emission von Licht aus demselben Wellenlängenbereich vorgesehen sein . Es ist aber auch möglich, dass die optoelektronischen Halbleiterchips 300 zur Emission von Licht aus unterschiedlichen Wellenlängenbereichen vorgesehene Halbleiterchips umfassen . Denkbar ist beispielsweise , dass über benachbarten Zellen 220 des Gitters 200 j eweils opto- elektronische Halbleiterchips 300 angeordnet werden, die zur Emission von Licht mit blauer, roter und grüner Lichtfarbe vorgesehen sind . Dann kann j eweils ein Satz solcher Zellen 220 und optoelektronischer Halbleiterchips 300 zu einem logischen Bildpunkt ( Pixel ) zusammengefasst werden .
Es können auch zumindest einige optoelektronische Halbleiterchips 300 als Detektorchips ausgebildet sein, beispielsweise als Fotodioden oder als Fototransistoren . In diesem Fall ist es zweckmäßig, die zugehörigen Zellen 220 des Gitters 200 nicht mit wellenlängenkonvertierendem Material 250 zu befül- len .
Die Vorderseiten 301 der optoelektronischen Halbleiterchips
300 weisen j eweils eine Größe auf , die auf die Größe der zugehörigen Zelle 220 des Gitters 200 abgestimmt ist . Zweckmäßig ist , wenn die Vorderseiten 301 der optoelektronischen Halbleiterchips 300 j eweils etwas größer als die zugeordneten Zellen 220 des Gitters 200 sind, sodass das auf den die j eweilige Zelle 220 umgrenzenden Stegen 210 angeordnete Verbindungsmaterial 270 den j eweiligen optoelektronischen Halbleiterchip 300 elektrisch kontaktieren kann . Die Vorderseiten
301 der optoelektronischen Halbleiterchips 300 können beispielsweise Kantenlängen im Bereich zwischen 10 pm und 50 pm aufweisen . Es ist denkbar, dass unterschiedliche über den Zellen 220 des Gitters 200 angeordnete optoelektronische Halbleiterchips 300 unterschiedliche Größen aufweisen . In diesem Fall können auch unterschiedliche Zellen 220 des Gitters 200 unterschiedliche Größen aufweisen .
Es ist zweckmäßig, die optoelektronischen Halbleiterchips 300 durch ein paralleles Verfahren über den Zellen 220 des Gitters 200 anzuordnen . Dabei werden j eweils mehrere oder alle optoelektronischen Halbleiterchips 300 in einem gemeinsamen Arbeitsschritt gleichzeitig über den Zellen 220 des Gitters 200 an der Rückseite 102 des Substrats 100 angeordnet . In einem weiteren Bearbeitungsschritt sind eine oder mehrere Durchkontaktstrukturen 230 an der Rückseite 102 des Substrats 100 vorgesehen worden . Die Durchkontaktstrukturen 230 sind elektrisch leitend mit dem Gitter 200 verbunden . Falls das Gitter 200 mehrere elektrisch voneinander getrennte Abschnitte aufweist , so ist pro Abschnitt des Gitters 200 zumindest eine Durchkontaktstruktur 230 vorgesehen worden . Es kann aber zweckmäßig sein, auch für einen elektrisch zusammenhängenden Abschnitt des Gitters 200 mehrere Durchkontaktstrukturen 230 vorzusehen, die beispielsweise über unterschiedliche Bereiche des Gitters 200 verteilt sind .
Im dargestellten Beispiel sind die Durchkontaktstrukturen 230 auf den Stegen 210 des Gitters 200 angeordnet und dadurch elektrisch leitend mit den Stegen 210 des Gitters 200 verbunden . Andere Anordnungen sind aber ebenfalls möglich .
Die Durchkontaktstrukturen 230 erstrecken sich von dem Gitter 200 in zu der Rückseite 102 des Substrats 100 senkrechte Richtung von dem Substrat 100 fort . Jede Durchkontaktstruktur 230 weist eine von dem Gitter 200 abgewandte Rückseite 232 auf , die zweckmäßigerweise in einer gemeinsamen Ebene mit den Rückseiten 302 der optoelektronischen Halbleiterchips 300 angeordnet ist .
Die Durchkontaktstrukturen 230 können beispielsweise als vorgefertigte Elemente auf das Gitter 200 aufgesetzt und elektrisch leitend mit diesem verbunden werden . Möglich ist auch, die Durchkontaktstrukturen 230 direkt an der Rückseite 102 des Substrats 100 , beziehungsweise an den Stegen 210 des Gitters 200 , herzustellen, beispielsweise durch ein galvanisches Verfahren .
Fig . 6 zeigt eine schematische geschnittene Seitenansicht eines der Darstellung der Fig . 5 zeitlich nachfolgenden Bearbeitungsstands . An der Rückseite 102 des Substrats 100 ist ein Füllmaterial 400 angeordnet worden . Dabei sind die optoelektronischen Halbleiterchips 300 derart in das Füllmaterial 400 eingebettet worden, dass die Rückseiten 302 der optoelektronischen Halbleiterchips 300 nicht durch das Füllmaterial 400 bedeckt sind . Sich zwischen den Vorderseiten 301 und den Rückseiten 302 der optoelektronischen Halbleiterchips 300 erstreckende Seitenflächen 303 sind dagegen durch das Füllmaterial 400 bedeckt worden . Auch die Durchkontaktstrukturen 230 sind in das Füllmaterial 400 eingebettet worden, wobei auch die Rückseiten 232 der Durchkontaktstrukturen 230 nicht durch das Füllmaterial 400 bedeckt sind .
Das Füllmaterial 400 ist ein dielektrisches Material . Das Füllmaterial 400 kann beispielsweise ein Glas aufweisen . Beispielsweise kann das Füllmaterial 400 ein Spin-on-Glass sein . Das Füllmaterial 400 kann transparent oder wahlweise reflektierend oder absorbierend ausgebildet sein, beispielsweise durch eine Beimengung reflektierender oder absorbierender Partikel .
Das Füllmaterial 400 kann so an der Rückseite 102 des Substrats 100 angeordnet worden sein, dass die Rückseiten 302 der optoelektronischen Halbleiterchips 300 und die Rückseiten 232 der Durchkontaktstrukturen 230 zunächst durch das Füllmaterial 400 bedeckt worden sind . In diesem Fall kann anschließend ein Teil des Füllmaterials 400 entfernt worden sein, um die Rückseiten 302 der optoelektronischen Halbleiterchips 300 und die Rückseiten 232 der Durchkontaktstrukturen 230 frei zulegen . Dies kann beispielsweise durch Planarisieren erfolgt sein, beispielsweise durch ein Ätzverfahren .
Es ist möglich, dass das Füllmaterial 400 auch in Zellen 220 des Gitters 200 angeordnet worden ist , in denen zuvor kein wellenlängenkonvertierendes Material 250 angeordnet wurde . Falls während der vorhergehenden Bearbeitungsschritte zwischen den Vorderseiten 301 der über den Zellen 220 angeordneten optoelektronischen Halbleiterchips 300 und dem in den Zellen 220 angeordneten wellenlängenkonvertierenden Material 250 ein Abstand verblieben ist , so kann das Füllmaterial 400 auch diesen Raum auf füllen . Fig . 7 zeigt eine schematische geschnittene Seitenansicht eines der Darstellung der Fig . 6 zeitlich nachfolgenden Bearbeitungsstands . Über den Rückseiten 302 der optoelektronischen Halbleiterchips 300 , über den Rückseiten 232 der Durchkontaktstrukturen 230 und über dem Füllmaterial 400 ist ein Treiberchip 500 angeordnet worden . Eine Vorderseite 501 des Treiberchips ist zu den Rückseiten 302 der optoelektronischen Halbleiterchips 300 und den Rückseiten 232 der Durchkontaktstrukturen 230 orientiert . Die Rückseiten 302 der optoelektronischen Halbleiterchips 300 und die Rückseiten 232 der Durchkontaktstrukturen 230 sind elektrisch leitend mit an der Vorderseite 501 des Treiberchips 500 vorgesehenen Kontaktflächen verbunden worden .
Der Treiberchip 500 kann beispielsweise als Sili zium-Chip ausgebildet sein . Der Treiberchip 500 kann aber auch auf einem anderen Halbleitersystem basieren, beispielsweise auf einem I I I-V-Halbleitersystem . Der Treiberchip 500 weist elektrische Schaltungen zur Ansteuerung der optoelektronischen Halbleiterchips 300 auf und kann weitere elektronische Funktionalitäten aufweisen . Die Ansteuerung der optoelektronischen Halbleiterchips 300 erfolgt über die elektrisch leitenden Verbindungen zwischen den Rückseiten 302 der optoelektronischen Halbleiterchips 300 und den elektrischen Kontakten an der Vorderseite 501 des Treiberchips 500 sowie über die über das Verbindungsmaterial 270 , das Gitter 200 und die Durchkontaktstrukturen 230 vermittelten Kontakte zwischen den Vorderseiten 301 der optoelektronischen Halbleiterchips 300 und den zugeordneten elektrischen Kontakt flächen an der Vorderseite 501 des Treiberchips 500 .
Im in Fig . 7 gezeigten Bearbeitungsstand bildet die dargestellte Anordnung ein optoelektronisches Bauelement 10 , dessen Herstellung abgeschlossen sein kann . Die Vorderseite 101 des Substrats 100 bildet eine Vorderseite des optoelektronischen Bauelements 10 . Eine der Vorderseite 501 des Treiberchips 500 gegenüberliegende Rückseite 502 des Treiberchips 500 bildet eine Rückseite des optoelektronischen Bauelements 10 . Das optoelektronische Bauelement 10 ist dazu ausgebildet , von den optoelektronischen Halbleiterchips 300 erzeugtes Licht an der Vorderseite 101 des Substrats 100 abzustrahlen . Dabei kann es möglich sein, die optoelektronischen Halbleiterchips 300 getrennt voneinander anzusteuern, um ein aus einzelnen Bildpunkten ( Pixeln) zusammengesetztes zweidimensionales Lichtmuster mit vorgebbarer und veränderbarer Form zu erzeugen . Das optoelektronische Bauelement 10 kann beispielsweise mehr als 10 . 000 , mehr als 50 . 000 oder sogar mehr als 100 . 000 optoelektronische Halbleiterchips 300 aufweisen, die beispielsweise in einer rechteckigen Matrixanordnung angeordnet sein können .
Das die optoelektronischen Halbleiterchips 300 elektrisch kontaktierende Gitter 200 an der Rückseite 102 des Substrats
100 bildet vorteilhafterweise gleichzeitig eine Blende , die über benachbarten Zellen 220 des Gitters 200 angeordnete optoelektronische Halbleiterchips 300 optisch gegeneinander abschirmt . Hierdurch kann ein hohes Kontrastverhältnis zwischen benachbarten Bildpunkten des optoelektronischen Bauelements 10 erreichbar sein .
Das Substrat 100 kann eine oder mehrere integrierte optische Funktionalitäten aufweisen . Beispielsweise kann die Vorderseite 101 des Substrats 100 eine Strukturierung aufweisen, die lichtformend wirkt . Beispielsweise kann die Vorderseite
101 des Substrats 100 als Mikrolinsenarray gestaltet sein, wobei beispielsweise j eweils eine Mikrolinse über einer Zelle 220 des Gitters 200 angeordnet ist . Es ist zweckmäßig, die Strukturierung der Vorderseite 101 des Substrats 100 bereits anzulegen, bevor der in Fig . 1 gezeigte Bearbeitungsschritt zum Ausbilden des Gitters 200 an der Rückseite 102 des Substrats 100 vorgenommen wird .
Das vorstehend beschriebene Herstellungsverfahren kann derart auf Waferebene durchgeführt werden, dass eine Mehrzahl gleichartiger optoelektronischer Bauelemente 10 gleichzeitig in gemeinsamen Bearbeitungsschritten hergestellt wird . Hierzu wird das Substrat 100 mit ausreichender Größe bereitgestellt , beispielsweise als Glaswafer . Es werden an der Rückseite 102 des Substrats 100 mehrere gleichartige Gitter 200 nebeneinander ausgebildet , beispielsweise in einer Matrixanordnung . Die vorstehend beschriebenen Prozessschritte erfolgen dann für j edes der Gitter 200 gleichzeitig und in gleicher Weise . Das Füllmaterial 400 wird so über der Rückseite 102 des gesamten Substrats 100 angeordnet , dass die optoelektronischen Halbleiterchips 300 aller durch das Verfahren erhältlichen optoelektronischen Bauelemente 10 gleichzeitig in das Füllmaterial 400 eingebettet werden . Der Treiberchip 500 wird gemeinsam mit weiteren gleichartigen Treiberchips 500 in einem Waferverbund 510 bereitgestellt und so mit der Anordnung verbunden, dass die einem Gitter 200 zugeordneten optoelektronischen Halbleiterchips 300 j eweils elektrisch leitend mit einem der Treiberchips 500 verbunden werden . Zum Abschluss der Bearbeitung erfolgt ein Schritt zum Vereinzeln der optoelektronischen Bauelemente 10 , wobei das Substrat 100 und der Waferverbund 510 so zerteilt werden, dass j edes optoelektronische Bauelement 10 j eweils einen Abschnitt des Substrats 100 mit einem der Gitter 200 und einen der Treiberchips 500 umfasst .
Die Erfindung wurde anhand der bevorzugten Aus führungsbeispiele näher illustriert und beschrieben . Dennoch ist die Erfindung nicht auf die of fenbarten Beispiele eingeschränkt . Andere Variationen können vom Fachmann abgeleitet werden .
BEZUGSZEICHENLISTE optoelektronisches Bauelement Substrat Vorderseite Rückseite Gitter Dicke Steg Zelle Durchkontaktstruktur Rückseite wellenlängenkonvertierendes Material Verbindungsmaterial optoelektronischer Halbleiterchip Vorderseite Rückseite Seitenfläche Füllmaterial Treiberchip Vorderseite Rückseite Waferverbund

Claims

PATENTANSPRÜCHE
1. Verfahren zum Herstellen eines optoelektronischen Bauelements (10) mit den folgenden Schritten:
- Ausbilden eines Gitters (200) mit Stegen (210) aus einem elektrisch leitenden Material an einer Rückseite
(102) eines transparenten Substrats (100) , wobei zwischen den Stegen (210) Zellen (220) des Gitters (200) gebildet sind;
- Anordnen eines wellenlängenkonvertierenden Materials (250) in zumindest einer Zelle (220) des Gitters (200) ;
- Anordnen von optoelektronischen Halbleiterchips (300) über den Zellen (220) des Gitters (200) , wobei jeder optoelektronische Halbleiterchip (300) eine Vorderseite (301) und eine Rückseite (302) aufweist, wobei die Vorderseiten (301) der optoelektronischen Halbleiterchips (300) zu der Rückseite (102) des Substrats (100) orientiert werden, wobei die optoelektronischen Halbleiterchips (300) elektrisch leitend mit dem Gitter (200) verbunden werden;
- Anordnen eines Füllmaterials (400) an der Rückseite (102) des Substrats (100) , wobei die optoelektronischen Halbleiterchips (300) derart in das Füllmaterial (400) eingebettet werden, dass die Rückseiten (302) der optoelektronischen Halbleiterchips
(300) nicht durch das Füllmaterial (400) bedeckt sind;
- Anordnen eines Treiberchips (500) über den Rückseiten
(302) der optoelektronischen Halbleiterchips (300) , wobei die optoelektronischen Halbleiterchips (300) elektrisch leitend mit dem Treiberchip (500) verbunden werden .
2. Verfahren nach Anspruch 1, wobei vor dem Anordnen des Füllmaterials (400) der folgende Schritt durchgeführt wird:
- Vorsehen einer mit dem Gitter (200) elektrisch leitend verbundenen Durchkontaktstruktur (230) an der Rückseite (102) des Substrats (100) , wobei die Durchkontaktstruktur (230) derart in das Füllmaterial (400) eingebettet wird, dass eine Rückseite
(302) der Durchkontaktstruktur nicht durch das Füllmaterial (400) bedeckt ist, wobei die Durchkontaktstruktur (230) elektrisch leitend mit dem Treiberchip (500) verbunden wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, wobei in zumindest einer Zelle (220) des Gitters (200) kein wellenlängenkonvertierendes Material (250) angeordnet wird.
4. Verfahren nach Anspruch 3, wobei das Füllmaterial (400) auch in Zellen (220) angeordnet wird, in denen kein wellenlängenkonvertierendes Material (250) angeordnet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei optoelektronische Halbleiterchips (300) unterschiedlicher Typen über den Zellen (220) des Gitters (200) angeordnet werden.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Anordnen des Füllmaterials (400) an der Rückseite (102) des Substrats (100) der folgende Schritt durchgeführt wird:
- Entfernen eines Teils des Füllmaterials (400) , um die Rückseiten (302) der optoelektronischen Halbleiterchips (300) freizulegen.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei vor dem Anordnen der optoelektronischen Halbleiterchips (300) der folgende Schritt durchgeführt wird:
- Anordnen eines elektrisch leitenden Verbindungsmaterials (270) auf den Stegen (210) des Gitters (200) ; wobei die optoelektronischen Halbleiterchips (300) über das Verbindungsmaterial (270) elektrisch leitend mit dem Gitter (200) verbunden werden.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Gitter (200) mit einer Dicke (205) zwischen 2 pm und 20 pm ausgebildet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei neben dem Gitter (200) gleichartige weitere Gitter (200) an der Rückseite (102) des Substrats (100) ausgebildet werden, wobei die vorstehenden Prozessschritte auch bei jedem weiteren Gitter (200) erfolgen, wobei der Treiberchip (500) mit gleichartigen weiteren Treiberchips (500) in einem Waferverbund (510) bereitgestellt wird, wobei die einem der weiteren Gitter (200) zugeordneten optoelektronischen Halbleiterchips (300) elektrisch leitend mit einem der weiteren Treiberchips (500) verbunden werden, wobei das Verfahren den folgenden weiteren Schritt umfasst:
- Vereinzeln des optoelektronischen Bauelements (10) und weiterer gleichartiger optoelektronischer Bauelemente (10) .
10. Optoelektronisches Bauelement (10) mit einem transparenten Substrat (100) mit einer Rückseite (102) , wobei an der Rückseite (102) des Substrats (100) ein Gitters (200) mit Stegen (210) aus einem elektrisch leitenden Material ausgebildet ist, wobei zwischen den Stegen (210) Zellen (220) des Gitters (200) gebildet sind, wobei in zumindest einer Zelle (220) des Gitters (200) ein wellenlängenkonvertierendes Material (250) angeordnet ist, wobei optoelektronische Halbleiterchips (300) über den Zellen (220) des Gitters (200) angeordnet sind, wobei jeder optoelektronische Halbleiterchip (300) eine Vorderseite (301) und eine Rückseite (302) aufweist, wobei die Vorderseiten (301) der optoelektronischen Halbleiterchips (300) zu der Rückseite (102) des Substrats (100) orientiert sind, wobei die optoelektronischen Halbleiterchips (300) elektrisch leitend mit dem Gitter (200) verbunden sind, wobei ein Füllmaterials (400) an der Rückseite (102) des Substrats (100) angeordnet ist, wobei die optoelektronischen Halbleiterchips (300) derart in das Füllmaterial (400) eingebettet sind, dass die Rückseiten (302) der optoelektronischen Halbleiterchips (300) nicht durch das Füllmaterial (400) bedeckt sind, wobei ein Treiberchip (500) über den Rückseiten (302) der optoelektronischen Halbleiterchips (300) angeordnet ist, wobei die optoelektronischen Halbleiterchips (300) elektrisch leitend mit dem Treiberchip (500) verbunden sind .
11. Optoelektronisches Bauelement (10) nach Anspruch 10, wobei das optoelektronische Bauelement (10) mehr als 10.000 optoelektronische Halbleiterchips (300) aufweist, insbesondere mehr als 50.000 optoelektronische Halbleiterchips (300) , insbesondere mehr als 100.000 optoelektronische Halbleiterchips (300) .
12. Optoelektronisches Bauelement (10) nach einem der Ansprüche 10 und 11, wobei zumindest einer der optoelektronischen Halbleiterchips (300) als Leuchtdiodenchip, als VCSEL-Chip oder als Detektorchip ausgebildet ist.
13. Optoelektronisches Bauelement (10) nach einem der Ansprüche 10 bis 12, wobei das Füllmaterial (400) ein Spin-on-Glass ist.
14. Optoelektronisches Bauelement (10) nach einem der Ansprüche 10 bis 13, wobei das Füllmaterial (400) reflektierend oder absorbie- rend ist.
15. Optoelektronisches Bauelement (10) nach einem der Ansprüche 10 bis 14, wobei der Treiberchip (500) ein Silizium-Chip ist.
16. Optoelektronisches Bauelement (10) nach einem der Ansprüche 10 bis 15, wobei das Substrat (100) ein Glas aufweist.
17. Optoelektronisches Bauelement (10) nach einem der Ansprüche 10 bis 16, wobei eine Vorderseite (101) des Substrats (100) eine Strukturierung aufweist.
EP24723840.5A 2023-05-02 2024-05-02 Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement Pending EP4646740A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102023111267.8A DE102023111267A1 (de) 2023-05-02 2023-05-02 Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
PCT/EP2024/062133 WO2024227881A1 (de) 2023-05-02 2024-05-02 Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement

Publications (1)

Publication Number Publication Date
EP4646740A1 true EP4646740A1 (de) 2025-11-12

Family

ID=91022712

Family Applications (1)

Application Number Title Priority Date Filing Date
EP24723840.5A Pending EP4646740A1 (de) 2023-05-02 2024-05-02 Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement

Country Status (5)

Country Link
EP (1) EP4646740A1 (de)
JP (1) JP2026511955A (de)
CN (1) CN120770218A (de)
DE (1) DE102023111267A1 (de)
WO (1) WO2024227881A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023111267A1 (de) 2023-05-02 2024-11-07 Ams-Osram International Gmbh Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2892594B1 (fr) * 2005-10-21 2007-12-07 Saint Gobain Structure lumineuse comportant au moins une diode electroluminescente, sa fabrication et ses applications
DE102010046254A1 (de) * 2010-09-22 2012-04-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017100716A1 (de) * 2017-01-16 2018-07-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
TWI707491B (zh) * 2019-12-04 2020-10-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
JP7075437B2 (ja) * 2019-04-23 2022-05-25 シャープ株式会社 画像表示素子
JP7282620B2 (ja) * 2019-07-04 2023-05-29 シャープ福山レーザー株式会社 画像表示素子
EP4182970A4 (de) * 2020-07-15 2024-08-07 Lumileds LLC Led-array-gehäuse mit niedriger z-höhe und tsv-trägerstruktur
DE102023111267A1 (de) 2023-05-02 2024-11-07 Ams-Osram International Gmbh Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement

Also Published As

Publication number Publication date
CN120770218A (zh) 2025-10-10
WO2024227881A1 (de) 2024-11-07
JP2026511955A (ja) 2026-04-14
DE102023111267A1 (de) 2024-11-07

Similar Documents

Publication Publication Date Title
EP2297780B1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlung emittierenden halbleiterbauelementen und verfahren zu dessen herstellung
DE60223052T2 (de) Farbbildsensor mit verbesserter kalorimetrie und verfahren zu seiner herstellung
EP2223337A2 (de) Optoelektronisches bauelement und herstellungsverfahren für ein optoelektronisches bauelement
DE102018101813A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
WO2020030714A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
WO2018234160A1 (de) Halbleiterdisplay, optoelektronisches halbleiterbauteil und verfahren zur herstellung solcher
DE112017001139T5 (de) Mikrovorrichtungsintegration in systemsubstrat
DE102016118990A1 (de) Sensor
DE112017002405B4 (de) Optische Anordnung, Verfahren zur Herstellung einer optischen Anordnung und Anzeigegerät
DE102015112556B4 (de) Videowand-Modul und Verfahren zu dessen Herstellung
EP4646740A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
WO2018234119A1 (de) Anordnung mit einer mehrzahl von leuchtmodulen und verfahren zur herstellung einer anordnung mit einer mehrzahl von leuchtmodulen
WO2017148899A1 (de) Modul für eine leuchte
WO2020165185A1 (de) Optoelektronisches bauelement, optoelektronische anordnung und verfahren
WO2016131689A1 (de) Verfahren zur herstellung eines halbleiterkörpers
DE102019114315B4 (de) Anordnung und verfahren zur herstellung einer anordnung
WO2018011298A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2017162753A1 (de) Herstellung von halbleiterbauelementen, halbleiterbauelement, und anzeigevorrichtung
WO2022167285A1 (de) Verfahren zur herstellung einer anordnung von halbleiterchips und anordnung von halbleiterchips
DE102016103632A1 (de) Bildpunkteeinheit und Videoanzeigeeinrichtung
WO2021013738A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP4483412A1 (de) Anzeigeeinheit, anzeigevorrichtung und verfahren zur herstellung einer anzeigeeinheit
WO2022063645A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement sowie eine optoelektronische anordnung
DE112024000277T5 (de) Optoelektronisches halbleiterbauteil
DE102017123773B4 (de) Anzeigeelement und Anzeigevorrichtung

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250807

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR