WO2021013738A1 - Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2021013738A1
WO2021013738A1 PCT/EP2020/070321 EP2020070321W WO2021013738A1 WO 2021013738 A1 WO2021013738 A1 WO 2021013738A1 EP 2020070321 W EP2020070321 W EP 2020070321W WO 2021013738 A1 WO2021013738 A1 WO 2021013738A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer sequence
semiconductor
contact element
sequence
Prior art date
Application number
PCT/EP2020/070321
Other languages
English (en)
French (fr)
Inventor
Siegfried Herrmann
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/628,912 priority Critical patent/US20220262979A1/en
Priority to DE112020003524.7T priority patent/DE112020003524A5/de
Publication of WO2021013738A1 publication Critical patent/WO2021013738A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions

Definitions

  • Specify luminance Another object to be achieved is to specify a method for producing such a semiconductor chip.
  • the optoelectronic semiconductor chip is specified.
  • the optoelectronic semiconductor chip is in particular an LED chip for the emission of
  • the semiconductor chip is for use in one
  • Headlights for example in a projection headlight or in a car headlight, are provided.
  • Semiconductor chip can also be used in lamps for a
  • a semiconductor chip is understood here and below to mean an element that can be handled separately and electrically contacted.
  • a semiconductor chip is created in particular by severing a composite wafer. In particular, wise
  • Optoelectronic semiconductor chip a composite with a front side, a first semiconductor layer sequence and a second semiconductor layer sequence.
  • Semiconductor layer sequence is arranged between the front side and the first semiconductor layer sequence.
  • the front is in particular a top surface of the
  • the front is one
  • Front side Semiconductor chips are coupled out via the front side, for example, at least 50% or at least 75% of the radiation generated in the semiconductor chip.
  • the front side can be formed by the second semiconductor layer sequence.
  • the semiconductor layer sequences are each based, for example, on an I I I-V compound semiconductor material.
  • Semiconductor material is, for example, a
  • Nitride compound semiconductor material such as Al n In ] __ nm Ga m N, or a phosphide compound semiconductor material such as
  • Compound semiconductor material such as Al n In ] __ nm Ga m As or
  • Semiconductor layer sequence that is to say Al, As, Ga, In, N or P, is specified, even if these can be partially replaced and / or supplemented by small amounts of further substances.
  • the semiconductor layer sequences are preferably each based on AlInGaN.
  • the first semiconductor layer sequence can directly adjoin the second semiconductor layer sequence or it can be a
  • Connection layer in particular an electrically insulating connection layer, between the first
  • Connection layer has, for example, SiOg or SiN or silicon.
  • the first semiconductor layer sequence and the second semiconductor layer sequence are preferably electrically insulated from one another. That is to say that no current flow occurs between two mutually facing sides of the two semiconductor layer sequences during normal operation.
  • optoelectronic semiconductor chip a first contact element and a second contact element on a side of the composite opposite the front side.
  • Contact elements are electrically conductive, in particular metallic.
  • the first and second contact elements each comprise one or more of the
  • the vias are electrically conductive. They include, for example, a metal, for example one of the metals mentioned in the last paragraph.
  • the first and the second semiconductor layer sequence each comprise an active one
  • the active layers are each designed to generate or absorb electromagnetic radiation.
  • the active layers of the two semiconductor layer sequences are different from one another and are arranged at a distance from one another in a direction perpendicular to the front side.
  • the first and second include
  • Semiconductor layer sequence furthermore in each case a first and a second layer made of semiconductor material, between which the associated active layer is arranged.
  • the first and second layers can each have a multilayer structure.
  • Semiconductor layer sequences are, for example, n-doped and the second layers are p-doped or vice versa.
  • Semiconductor layer sequences are preferably arranged on top of one another in such a way that the second layer corresponds to the first
  • Semiconductor layer sequence and the first layer of the second semiconductor layer sequence face one another.
  • the active layers of the two semiconductor layer sequences run in particular parallel or essentially parallel to one another.
  • the lateral extension of the semiconductor chip measured along the front side or along a main plane of extent of the front side
  • the second semiconductor layer sequence or its active layer for example at most 20% or at most 10% or at most 5% larger than the lateral extent of the second semiconductor layer sequence or its active layer.
  • the active layers of the semiconductor layers follow
  • the active layers each contain at least one pn junction and / or at least one quantum well structure in the form of a single quantum well, SQW for short, or in the form of a multi-quantum well structure, MQW for short.
  • the active layers each generate, for example
  • electromagnetic radiation in the blue or green or red spectral range or in the UV range or in the IR range electromagnetic radiation in the blue or green or red spectral range or in the UV range or in the IR range.
  • the contact elements are, for example, on a side facing the composite, each made of a material that reflects the radiation generated by the active layers.
  • a dielectric mirror is arranged between the contact elements and the composite, with an electrical connection from the contact elements to the
  • dielectric mirror is formed therethrough.
  • the first are N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl-N-phenyl
  • the contact element and the second plated through-hole are for making electrical contact with the second
  • the first contact element and the first through-hole contact are at different potentials.
  • the first contact element is electrically connected to the first layer of the first semiconductor layer sequence and the first
  • Via is electrically connected to the second layer of the first semiconductor layer sequence.
  • the first contact element and the first via can be directly connected to the respective layers of the first
  • the contact elements and vias are the contact elements and vias.
  • Semiconductor layer sequence can be contacted in parallel, that is to say can be electrically interconnected parallel to one another. This means that both can be used simultaneously during operation
  • the first is N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl
  • Through-contacting is led through the active layer of the second semiconductor layer sequence.
  • the second via is also through the first
  • Semiconductor layer sequence laterally partially or completely is surrounded by the first semiconductor layer sequence.
  • the first via penetrates the first
  • Via penetrates the first layer and the active layer of the second semiconductor layer sequence and ends in the second layer of the second semiconductor layer sequence.
  • Via is preferably completely laterally surrounded by the active layer of the first semiconductor layer sequence.
  • the first via preferably does not protrude into the second semiconductor layer sequence.
  • the second via is preferably electrically insulated from the second semiconductor layer sequence.
  • the second via is preferably lateral completely from the active layer of the second
  • Optoelectronic semiconductor chip a composite with a front side, a first semiconductor layer sequence and a second semiconductor layer sequence between the front side and the first semiconductor layer sequence.
  • the semiconductor chip comprises a first contact element and a second
  • the first and the second semiconductor layer sequence each comprise an active layer for generating or absorbing electromagnetic radiation.
  • the first contact element and the first plated through-hole are for making electrical contact with the first
  • the contact element and the second plated through-hole are for making electrical contact with the second
  • the construction described here can reduce the power loss, since a transition area in the form of a tunnel barrier can be dispensed with.
  • the second is
  • the second contact element passed through the first semiconductor layer sequence to the second semiconductor layer sequence.
  • the second contact element therefore extends from the side of the composite opposite the front side into the composite and extends to the second semiconductor layer sequence.
  • the second contact element is partially or completely surrounded by the first semiconductor layer sequence. In this case, however, the second contact element does not penetrate the active layer of the second semiconductor layer sequence.
  • the second contact element preferably adjoins the first layer of the second
  • the first and the second contact element are electrically connected to one another and are at the same potential during normal operation.
  • the first contact element and the second contact element are contiguous, in particular in one piece, formed with one another.
  • the first and second plated-through holes are electrically conductive to one another connected and have the same potential when used as intended.
  • the first through-hole and the second through-hole are, in particular, designed to be coherent, for example in one piece, with one another.
  • the first and the second contact element can be electrically contacted independently of one another.
  • the first and second plated-through holes are independent of one another
  • the first and the second semiconductor layer sequence in particular are independent
  • Radiation is generated or absorbed while the active layer of the second semiconductor layer sequence is out of operation and vice versa.
  • the active portion is the active
  • Intensity maximum of the radiation generated by the active layer of the first semiconductor layer sequence at a different wavelength for example at a wavelength shifted by at least 20 nm or at least 50 nm, than a global intensity maximum of the radiation emitted by the active layer of the second semiconductor layer sequence.
  • the second via is preferably lateral
  • the active layer is the second
  • the first comprises
  • Semiconductor layer sequence a plurality of laterally spaced apart semiconductor blocks.
  • the first semiconductor layer sequence is not contiguous
  • semiconductor layer sequence distributed.
  • the semiconductor blocks of the first semiconductor layer sequence are at regular intervals from one another on the second
  • the semiconductor blocks are arranged, for example, in a rectangular pattern on the second semiconductor layer sequence.
  • the first semiconductor layer sequence comprises at least 10 or at least 100 or at least 10000 such semiconductor blocks.
  • Each semiconductor block includes an active layer.
  • the active layer of a semiconductor block is preferred in each case
  • the semiconductor blocks of the first semiconductor layer sequence each have a square base area, for example.
  • Semiconductor blocks each in the range between 10 gm and 200 gm inclusive or between 10 gm and 100 gm inclusive.
  • the second contact element extends in the area between the first contact element
  • the second contact element forms in the lateral direction around at least one or around each of the
  • the second forms a cross-sectional view when viewed at a section along the first semiconductor layer sequence
  • Semiconductor blocks lie in the mesh of the grid and each mesh is assigned a semiconductor block uniquely.
  • the second vias run preferably in
  • Semiconductor chip a plurality of the first and / or second vias.
  • the semiconductor chip comprises at least 10 or at least 100 or at least 10,000 of the first and / or second vias. All of the features disclosed for the first and second via are also applicable to all further first and second
  • the first vias are preferably all
  • Vias are all electrically connected to one another and can only be operated together.
  • the first vias can be contacted individually and independently of one another.
  • the first semiconductor layer sequence is in a plurality of
  • Via is assigned to a pixel uniquely or unambiguously.
  • different pixels of the first semiconductor layer sequence are assigned, for example, contact can be made individually and independently of one another, so that the individual pixels of the first semiconductor layer sequence can be operated individually and independently of one another.
  • the semiconductor blocks can form the pixels of the first semiconductor layer sequence.
  • Semiconductor blocks for example, can be controlled individually and independently of one another.
  • the second vias can be contacted individually and independently of one another.
  • the second semiconductor layer sequence is divided into a plurality of emission fields or pixels, each second through-contact being assigned uniquely or uniquely to a pixel.
  • the optoelectronic semiconductor chip can therefore in particular be a pixelated, optoelectronic one
  • Acting semiconductor chip which can be advantageous, for example, when used in a car headlight.
  • Semiconductor block of the first semiconductor layer sequence has at least one first via unambiguously, preferably
  • Via preferably extends through the
  • Semiconductor block and is laterally completely surrounded by the semiconductor material of the semiconductor block.
  • the first is N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl
  • the active layer is the first
  • the active one is in the area of the first vias
  • the first and second semiconductor layer sequences preferably also the respectively associated active layer, each extend over at least 80% or at least 90% of the lateral extent of the
  • Semiconductor layer sequence has a thickness between 1 pm and 5 pm inclusive, preferably between 1.5 pm and 2.5 pm inclusive.
  • the second semiconductor layer sequence has
  • the thickness is understood to mean the maximum or average or minimum thickness.
  • the optoelectronic semiconductor chip a carrier on a side of the composite opposite the front side.
  • the carrier is for example made of an electrically insulating
  • the carrier can be an active or passive matrix element.
  • the carrier stabilizes the composite.
  • the second contact element comprises a mirror, for example one, on a side facing the second semiconductor layer sequence
  • the mirror is reflective for the radiation generated by the active layer of the second semiconductor layer sequence.
  • optoelectronic semiconductor chip are produced. All features disclosed in connection with the optoelectronic semiconductor chip are therefore also disclosed for the method and vice versa.
  • the method comprises a step A), in which a composite comprising a first semiconductor layer sequence with an active layer and a second semiconductor layer sequence with an active layer is formed.
  • the composite comprises a front side.
  • the second semiconductor layer sequence is arranged between the front side and the first semiconductor layer sequence.
  • a first via is formed in the method.
  • the first via is passed through the active layer of the first semiconductor layer sequence.
  • the first contact element and the first through-hole contact are used to make electrical contact with the first
  • a second via is formed, the second contact element and the second
  • Through-contact for electrical contacting of the second semiconductor layer sequence can be set up.
  • the second plated-through hole is guided through the active layer of the second semiconductor layer sequence.
  • Steps B1), B2), CI) and C2) can be carried out after step A).
  • the steps Bl) and CI) are then carried out together, for example, so it is a process step.
  • Steps B2) and C2) can also be carried out together.
  • steps B1) and B2) are carried out before step A).
  • steps CI) and C2) are then carried out.
  • step A) a plurality of semiconductor blocks each having an active layer is provided.
  • the semiconductor blocks are applied as separate elements spaced apart from one another on the second semiconductor layer sequence and together form the first semiconductor layer sequence.
  • a distance between two adjacent semiconductor blocks is, for example
  • step B2) is carried out before step A).
  • step B2) is carried out before step A).
  • Step B1) can also be carried out before step A). That means it will be the
  • semiconductor layer sequence are applied.
  • the semiconductor blocks are provided in the form of functional micro-LED chips.
  • the micro-LED chips can also be operated without the second semiconductor layer sequence and emit electromagnetic radiation during operation.
  • step A) the first semiconductor layer sequence is considered to be continuous
  • the first semiconductor layer sequence in particular the contiguous first semiconductor layer sequence, is segmented into a multiplicity of semiconductor blocks. This will be
  • step A) the first semiconductor layer sequence and the second
  • the individual semiconductor blocks or micro-LED chips are attached to the second semiconductor layer sequence by bonding.
  • step A the second semiconductor layer sequence and the first
  • a connecting layer for example in the form of an adhesive layer, is then present in the semiconductor layer sequence.
  • the connecting layer has a thickness of at most 200 nm or at most 100 nm, for example.
  • the connecting layer is based on a silicone, for example.
  • the connecting layer is in particular electrically insulating.
  • step A the first semiconductor layer sequence and the second
  • connection layer grown from a semiconductor material.
  • the connection layer is then nominally undoped, for example.
  • FIGS. 1A to IC show various views of a first exemplary embodiment of the optoelectronic semiconductor chip
  • FIGS. 5A and 5B show a further exemplary embodiment of the optoelectronic semiconductor chip in different ways
  • Embodiments of the method for producing an optoelectronic semiconductor chip are described.
  • FIG. 1A is a first embodiment of the optoelectronic semiconductor chip in a
  • the semiconductor chip is, for example, an LED chip.
  • the optoelectronic semiconductor chip comprises a composite 1 with a front side 10 and one of the front side 10
  • the front 10 forms in particular a radiation exit surface of the
  • the composite 1 comprises a first semiconductor layer sequence 11 and a second semiconductor layer sequence 12, the first semiconductor layer sequence 11 being the second
  • Front 10 is downstream. Between the first
  • a connecting layer 14 is provided which mechanically connects the two semiconductor layer sequences 11, 12 to one another.
  • the connecting layer 14 is preferably designed to be electrically insulating.
  • the connecting layer 14 is, for example, an adhesive layer, for example made of a silicone adhesive.
  • the first semiconductor layer sequence 11 comprises a first layer 11a made of semiconductor material, a second layer 11c made of semiconductor material and an active layer 11b between the first layer 11a and the second layer 11c.
  • the second semiconductor layer sequence 12 comprises a first layer 12a made of semiconductor material, a second layer 12 made of
  • the first layers 11a, 12a are doped opposite to the second layers 11c, 12c.
  • Layers 11a, 12a have, for example, p-doping, the two second layers 11c, 12c have, for example, n-doping, or vice versa.
  • the optoelectronic semiconductor chip comprises on the
  • the two contact elements 21, 22 are present
  • the two contact elements 21, 22 are formed from a metal such as silver, for example.
  • the first contact element 21 adjoins the first layer 11a of the first semiconductor layer sequence 11 and makes contact with it.
  • the second contact element 22 comprises regions which are led through the first semiconductor layer sequence 11 to the first layer 12a of the second semiconductor layer sequence 12. In these areas, the second contact element 22 makes contact with the first layer 12a. In this case, the second contact element 22 is electrically insulated from the first semiconductor layer sequence 11 by an insulation material 5 in these regions.
  • Insulation material 5 is, for example, SiOg or SiN.
  • the insulation material 5 between the second contact element 22 and the first semiconductor layer sequence 11 can also be a dielectric mirror.
  • the semiconductor chip comprises first plated-through holes 31, which extend from the rear side 13 into the composite 1.
  • the first vias 31 penetrate the first layer 11a and the active layer 11b of the first semiconductor layer sequence 11 and open into the second layer 11c of the first semiconductor layer sequence 11. There the first vias 31 contact the second layer 11c.
  • the first vias 31 are in the area of the first Layer 11a and the active layer 11b from the
  • Extend semiconductor layer sequence 12 They penetrate the first semiconductor layer sequence 11 completely.
  • the second vias 32 also penetrate the first layer 12a and the active layer 12b of the second
  • the second vias 32 are in the region of the first layer 12a and the active layer 12b of the second
  • Semiconductor layer sequence 12 electrically insulated by insulation material 5.
  • Contact element 22 are guided, which in turn are guided through the first semiconductor layer sequence 11.
  • the first are a first are a first are a first are a first are a first are a first are a first are a first are a first are a first are a first are a first are a first are a first are a first are a first are a first are a first are
  • Vias 31 and the second vias 32 are connected to one another in an electrically conductive manner and are at the same potential when the semiconductor chip is operated as intended. The same goes for the first and second
  • Vias comprise or consist of Al, for example.
  • the semiconductor chip in FIG. 1A comprises a carrier 6, for example a plastic carrier.
  • the carrier 6 carries the composite 1 and stabilizes it.
  • Connection areas 7, 8 are provided on a side of the carrier 6 facing away from the composite 1.
  • a connection area 7 is with the first
  • connection area 8 is connected in an electrically conductive manner to the first and second plated-through holes 31, 32. In the unmounted state of the semiconductor chip, the connection areas 7, 8 are exposed.
  • the semiconductor chip in FIG. 1A is a surface-mountable semiconductor chip.
  • FIG. 1B shows the semiconductor chip from FIG. 1A in a perspective view. Because of
  • Figure 1A is a sectional view taken along the dashed-dotted line of Figure 1B.
  • Semiconductor layer sequence 12 is formed contiguously and the first semiconductor layer sequence 11 is formed from a plurality of semiconductor blocks lld.
  • the semiconductor blocks 11d are arranged along the second semiconductor layer sequence 12 and are spaced apart from one another in pairs.
  • the semiconductor blocks lld are spaced apart by a grid of trenches, one semiconductor block being located in each mesh of the grid.
  • Semiconductor layer sequence 12 and fills the grid of trenches.
  • the second vias 32 are in the area of
  • One of the first vias 31 is uniquely assigned to each of the semiconductor blocks 11d.
  • the first vias 31 each extend through the associated one
  • FIG. 1C the optoelectronic semiconductor chip from FIG. 1B is again shown without the carrier and the contact elements in a further perspective view. In addition, a section of the semiconductor chip is shown enlarged.
  • the first contact element 21 and the second are here
  • the present are the first
  • the first contact element 21 is connected in an electrically conductive manner to a connection area 7a on a rear side of the carrier 6.
  • the second contact element 22 is different from the connection area 7a
  • Connection area 7b connected to the rear of the carrier 6 in an electrically conductive manner.
  • the two connection areas 7a, 7b can be contacted or energized individually and independently of one another.
  • Connection area 8a is electrically conductively connected to the rear of the carrier 6 and the second plated-through holes 32 are electrically conductively connected to a separate connection area 8b on the rear of the carrier 6.
  • Connection areas 8a, 8b can be contacted or energized individually and independently of one another.
  • FIG. 1 A fourth exemplary embodiment of the optoelectronic semiconductor chip is shown in FIG. In contrast to the optoelectronic semiconductor chip of FIG. 1, the second contact element 22 is in the one on the second
  • the region bordering the semiconductor layer sequence 12 is now not formed from metal, but rather from a plurality of transparent layers with different refractive indices by an electrically conductive Bragg mirror 22a.
  • Mirror 22a have, for example, different,
  • FIG. 5A A fifth exemplary embodiment of the optoelectronic semiconductor chip is again shown in FIG. 5A
  • the exemplary embodiment in FIG. 4 is here the Bragg mirror 22a not made of electrically conductive, transparent layers, but of dielectric layers. To still have one
  • a dielectric mirror can be arranged between the first contact element 21 and the first semiconductor layer sequence 11, an electrical connection between the first semiconductor layer sequence 11 and the first
  • Contact element 21 is provided by contact pins.
  • FIG. 5B the optoelectronic semiconductor chip from FIG. 5A is shown in a cross-sectional view with a section through and along the connecting layer 14.
  • the first semiconductor layer sequence 11 is designed, for example, to be contiguous over its entire lateral extent. In the area of breakthroughs through the first
  • the first vias 31 are as
  • the second contact element 22 comprises a dielectric Bragg mirror 22a through which the contact pins 22b extend.
  • FIGS. 6A to 6F show a first exemplary embodiment of the method for producing an optoelectronic
  • the openings can form a coherent grid network (see, for example, FIG. 1B) or they can be openings which are spaced apart from one another in pairs and which are not connected (see, for example, FIG. 5B).
  • FIG. 6C shows a position in which a first contact element 22 is formed in the openings, which is electrically conductively connected to a first layer 12a of the second semiconductor layer sequence 12.
  • the area of the openings is the second contact element 22 through an insulating material 5 from the first
  • the first contact element 21 serves to make contact with the first semiconductor layer sequence 11 and is connected in an electrically conductive manner to a first layer 11 a of the first semiconductor layer sequence 11.
  • the first contact element 21 is also connected to the second contact element 22 in an electrically conductive manner.
  • the two could Contact elements 21, 22 can also be formed simultaneously in a common process step.
  • FIG. 6E shows a position in the method in which the first vias 31 and the second
  • Vias 31 extend from the rear side 13 through the first layer 11a and the active layer 11b of the first semiconductor layer sequence 11 and open into a second layer 11c of the first semiconductor layer sequence 11.
  • the second vias 32 extend completely through the first starting from the rear side 13
  • Semiconductor layer sequence 11 and the connecting layer 14 cross the first layer 12a and the active layer 12b of the second semiconductor layer sequence 12 and open into a second layer 12c of the second
  • Vias 31, 32 can be simultaneous or
  • FIG. 6F shows a position in the method after a carrier 6 has been applied to the rear side 13 of the composite 1.
  • Through-contacts 31, 32 can be electrically contacted on a side of the carrier 6 facing away from the composite 1 by means of connection areas 7, 8.
  • Figure 6F also shows a
  • FIGS. 7A to 7E A second exemplary embodiment of the method is shown in FIGS. 7A to 7E on the basis of intermediate positions. In the position of FIG. 7A there is a second
  • semiconductor layer sequence 12 provided.
  • semiconductor blocks lld are provided.
  • the semiconductor blocks lld are provided in the form of micro-LED chips lld.
  • These micro-LED chips 11d each include a second through-contact 32 which extends from one side through the active layer 11b. On the same side as the second
  • a first contact element 21 is also arranged in each case.
  • a first contact element 21 is also arranged in each case.
  • Contact element 21 and first through-hole contact 31 can be contacted with micro-LED chips 11d.
  • the semiconductor blocks 11d are arranged on the second semiconductor layer sequence 12 at a distance from one another with the aid of a connecting layer 14.
  • Semiconductor blocks lld were attached to the second semiconductor layer sequence 12 and thus a composite 1 was formed. All semiconductor blocks 11d together form a first semiconductor layer sequence 11 of the composite 1.
  • Contact element 22 is formed in the area between the semiconductor blocks lld.
  • the second contact element 22 extends as far as the second semiconductor layer sequence 12 and makes contact with it.
  • FIG. 7D shows a position in the method in which second vias 32 are formed, which are led through the second contact element 22 in the area between the semiconductor blocks 11d and then protrude into the second semiconductor layer sequence 12 and thereby the active Penetrate layer 12b of second semiconductor layer sequence 12.
  • FIG. 7E also shows a position in which a carrier 6 is applied to the rear side 13 of the composite 1.
  • Figure 7E also shows an embodiment of one

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Der optoelektronische Halbleiterchip umfasst einen Verbund (1) mit einer Vorderseite (10), einer ersten Halbleiterschichtenfolge (11) und einer zweiten Halbleiterschichtenfolge (12) zwischen der Vorderseite und der ersten Halbleiterschichtenfolge, ein erstes (21) und zweites (22) Kontaktelement (21) an einer der Vorderseite gegenüberliegenden Seite des Verbunds sowie eine erste (31) und eine zweite (32) Durchkontaktierung. Die erste und die zweite Halbleiterschichtenfolge umfassen jeweils eine aktive Schicht zur Erzeugung oder Absorption elektromagnetischer Strahlung. Das erste Kontaktelement und die erste Durchkontaktierung sind zur elektrischen Kontaktierung der ersten Halbleiterschichtenfolge eingerichtet und das zweite Kontaktelement und die zweite Durchkontaktierung sind zur elektrischen Kontaktierung der zweiten Halbleiterschichtenfolge eingerichtet. Die erste Durchkontaktierung ist durch die aktive Schicht der ersten Halbleiterschichtenfolge geführt und die zweite Durchkontaktierung ist durch die aktive Schicht der zweiten Halbleiterschichtenfolge geführt.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZUR
HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERCHIPS
Es werden ein optoelektronischer Halbleiterchip und ein
Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips angegeben.
Eine zu lösende Aufgabe besteht darin, einen
optoelektronischen Halbleiterchip mit einer großen
Leuchtdichte anzugeben. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen Halbleiterchips anzugeben.
Diese Aufgaben werden unter anderem durch den Gegenstand und das Verfahren der unabhängigen Patentansprüche gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen sind
Gegenstand der abhängigen Patentansprüche.
Zunächst wird der optoelektronische Halbleiterchip angegeben. Bei dem optoelektronischen Halbleiterchip handelt es sich insbesondere um einen LED-Chip zur Emission von
elektromagnetischer Strahlung im UV-Bereich oder im
sichtbaren Bereich oder im infraroten Bereich. Insbesondere ist der Halbleiterchip für die Verwendung in einem
Scheinwerfer, zum Beispiel in einem Projektionsscheinwerfer oder in einem Autoscheinwerfer, vorgesehen. Der
Halbleiterchip kann des Weiteren in Lampen für eine
Innenraum- oder Außenbeleuchtung verwendet werden oder als Blitzlicht oder als Displaybeleuchtung in einem Mobiltelefon . Unter einem Halbleiterchip wird hier und im Folgenden ein separat handhabbares und elektrisch kontaktierbares Element verstanden. Ein Halbleiterchip entsteht insbesondere durch Durchtrennung eines Waferverbunds. Insbesondere weisen
Seitenflächen eines Halbleiterchips dann zum Beispiel Spuren aus dem Trennprozess des Waferverbunds auf.
Gemäß zumindest einer Ausführungsform umfasst der
optoelektronische Halbleiterchip einen Verbund mit einer Vorderseite, einer ersten Halbleiterschichtenfolge und einer zweiten Halbleiterschichtenfolge. Die zweite
Halbleiterschichtenfolge ist zwischen der Vorderseite und der ersten Halbleiterschichtenfolge angeordnet.
Die Vorderseite ist insbesondere eine Deckfläche des
Verbunds. Die Vorderseite ist zum Beispiel eine
Strahlungsaustrittsfläche des Verbunds oder des
Halbleiterchips. Im bestimmungsgemäßen Betrieb des
Halbleiterchips werden über die Vorderseite beispielsweise zumindest 50 % oder zumindest 75 % der im Halbleiterchip erzeugten Strahlung ausgekoppelt. Die Vorderseite kann durch die zweite Halbleiterschichtenfolge gebildet sein.
Die Halbleiterschichtenfolgen basieren zum Beispiel jeweils auf einem I I I-V-Verbindungshalbleitermaterial . Bei dem
Halbleitermaterial handelt es sich zum Beispiel um ein
Nitrid-Verbindungshalbleitermaterial, wie AlnIn]__n-mGamN, oder um ein Phosphid-Verbindungshalbleitermaterial , wie
AlnIn]__n-mGamP, oder um ein Arsenid-
Verbindungshalbleitermaterial , wie AlnIn]__n-mGamAs oder
AlnIn]__n-mGamAsP, wobei jeweils 0 < n < 1, 0 < m < 1 und m + n < 1 ist. Dabei können die Halbleiterschichtenfolgen
Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen
Bestandteile des Kristallgitters der
Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Bevorzugt basieren die Halbleiterschichtenfolgen jeweils auf AlInGaN.
Die erste Halbleiterschichtenfolge kann direkt an die zweite Halbleiterschichtenfolge grenzen oder es kann eine
Verbindungsschicht, insbesondere eine elektrisch isolierende Verbindungsschicht, zwischen der ersten
Halbleiterschichtenfolge und der zweiten
Halbleiterschichtenfolge angeordnet sein. Die
Verbindungsschicht weist beispielsweise SiOg oder SiN oder Silikon auf. Die erste Halbleiterschichtenfolge und die zweite Halbleiterschichtenfolge sind bevorzugt elektrisch voneinander isoliert. Das heißt, zwischen zwei einander zugewandten Seiten der beiden Halbleiterschichtenfolgen findet im bestimmungsgemäßen Betrieb kein Stromfluss statt.
Gemäß zumindest einer Ausführungsform umfasst der
optoelektronische Halbleiterchip ein erstes Kontaktelement und ein zweites Kontaktelement an einer der Vorderseite gegenüberliegenden Seite des Verbunds. Die beiden
Kontaktelemente sind elektrisch leitend, insbesondere metallisch ausgebildet. Zum Beispiel umfassen das erste und zweite Kontaktelement jeweils eines oder mehrere der
folgenden Materialien: Al, Ag, Au, Cu, Ni, Ti, Cr.
Gemäß zumindest einer Ausführungsform umfasst der
optoelektronische Halbleiterchip eine erste
Durchkontaktierung und eine zweite Durchkontaktierung, die sich jeweils ausgehend von der der Vorderseite
gegenüberliegenden Seite des Verbunds in den Verbund hinein erstrecken. Die Durchkontaktierungen sind elektrisch leitend. Sie umfassen beispielsweise ein Metall, zum Beispiel eines der im letzten Absatz genannten Metalle. Die
Durchkontaktierungen ragen in den Verbund hinein, ohne den Verbund vollständig zu durchdringen. Das heißt, die
Durchkontaktierungen enden innerhalb des Verbunds.
Gemäß zumindest einer Ausführungsform umfassen die erste und die zweite Halbleiterschichtenfolge jeweils eine aktive
Schicht. Die aktiven Schichten sind jeweils zur Erzeugung oder Absorption elektromagnetischer Strahlung eingerichtet. Die aktiven Schichten der beiden Halbleiterschichtenfolgen sind verschieden voneinander und in einer Richtung senkrecht zur Vorderseite beabstandet zueinander angeordnet.
Bevorzugt umfassen die erste und die zweite
Halbleiterschichtenfolge darüber hinaus jeweils eine erste und eine zweite Schicht aus Halbleitermaterial, zwischen denen die zugehörige aktive Schicht angeordnet ist. Die ersten und zweiten Schichten können jeweils mehrschichtig aufgebaut sein. Die ersten Schichten beider
Halbleiterschichtenfolgen sind zum Beispiel n-dotiert und die zweiten Schichten p-dotiert oder umgekehrt. Die beiden
Halbleiterschichtenfolgen sind bevorzugt so aufeinander angeordnet, dass die zweite Schicht der ersten
Halbleiterschichtenfolge und die erste Schicht der zweiten Halbleiterschichtenfolge einander zugewandt sind.
Die aktiven Schichten der beiden Halbleiterschichtenfolgen verlaufen insbesondere parallel oder im Wesentlichen parallel zueinander. Die laterale Ausdehnung des Halbleiterchips, gemessen entlang der Vorderseite beziehungsweise entlang einer Haupterstreckungsebene der Vorderseite, ist
beispielsweise höchstens 20 % oder höchstens 10 % oder höchstens 5 % größer als die laterale Ausdehnung der zweiten Halbleiterschichtenfolge beziehungsweise dessen aktiver Schicht .
Die aktiven Schichten der Halbleiterschichtenfolgen
beinhalten jeweils wenigstens einen pn-Übergang und/oder mindestens eine QuantentopfStruktur in Form eines einzelnen Quantentopfs, kurz SQW, oder in Form einer Multi- QuantentopfStruktur, kurz MQW. Die aktiven Schichten erzeugen im bestimmungsgemäßen Betrieb zum Beispiel jeweils
elektromagnetische Strahlung im blauen oder grünen oder roten Spektralbereich oder im UV-Bereich oder im IR-Bereich.
Die Kontaktelemente sind zum Beispiel an einer dem Verbund zugewandten Seite jeweils aus einem für die von den aktiven Schichten erzeugte Strahlung spiegelnden Material. Alternativ oder zusätzlich ist zwischen den Kontaktelementen und dem Verbund ein dielektrischer Spiegel angeordnet, wobei eine elektrische Verbindung von den Kontaktelementen zu dem
Verbund dann zum Beispiel über Kontaktdorne durch den
dielektrischen Spiegel hindurch gebildet ist.
Gemäß zumindest einer Aus führungs form sind das erste
Kontaktelement und die erste Durchkontaktierung zur
elektrischen Kontaktierung der ersten
Halbleiterschichtenfolge eingerichtet. Das zweite
Kontaktelement und die zweite Durchkontaktierung sind zur elektrischen Kontaktierung der zweiten
Halbleiterschichtenfolge eingerichtet . Im bestimmungsgemäßen Betrieb des Halbleiterchips liegen das erste Kontaktelement und die erste Durchkontaktierung auf unterschiedlichen Potenzialen. Zum Beispiel ist das erste Kontaktelement elektrisch an die erste Schicht der ersten Halbleiterschichtenfolge angeschlossen und die erste
Durchkontaktierung ist elektrisch an die zweite Schicht der ersten Halbleiterschichtenfolge angeschlossen. Das erste Kontaktelement und die erste Durchkontaktierung können unmittelbar an die jeweiligen Schichten der ersten
Halbleiterschichtenfolge grenzen. Das soeben Offenbarte gilt entsprechend für das zweite Kontaktelement und die zweite Durchkontaktierung .
Die Kontaktelemente und Durchkontaktierungen sind
insbesondere so eingerichtet, dass die erste
Halbleiterschichtenfolge und die zweite
Halbleiterschichtenfolge parallel kontaktierbar, das heißt parallel zueinander elektrisch verschaltbar sind. Das heißt, im Betrieb können gleichzeitig durch beide
Halbleiterschichtenfolgen Ladungsträger fließen, wobei
Ladungsträger, die durch die erste Halbleiterschichtenfolge fließen, nicht in die zweite Halbleiterschichtenfolge
gelangen und umgekehrt.
Gemäß zumindest einer Ausführungsform ist die erste
Durchkontaktierung durch die aktive Schicht der ersten
Halbleiterschichtenfolge geführt und die zweite
Durchkontaktierung ist durch die aktive Schicht der zweiten Halbleiterschichtenfolge geführt. Beispielsweise ist dazu die zweite Durchkontaktierung auch durch die erste
Halbleiterschichtenfolge geführt, sodass die zweite
Durchkontaktierung im Bereich der ersten
Halbleiterschichtenfolge lateral teilweise oder vollständig von der ersten Halbleiterschichtenfolge umgeben ist.
„Lateral" bedeutet hier und im Folgenden in lateraler
Richtung, also in Richtung parallel zur Vorderseite oder Haupterstreckungsebene der Vorderseite.
Die erste Durchkontaktierung durchdringt also die erste
Schicht und die aktive Schicht der ersten
Halbleiterschichtenfolge und endet in der zweiten Schicht der ersten Halbleiterschichtenfolge. Die zweite
Durchkontaktierung durchdringt die erste Schicht und die aktive Schicht der zweiten Halbleiterschichtenfolge und endet in der zweiten Schicht der zweiten Halbleiterschichtenfolge. Insbesondere enden die erste und die zweite
Durchkontaktierung also in unterschiedlichen Abständen zur Vorderseite .
Vorteilhaft ist die erste Durchkontaktierung im Bereich der ersten Schicht und der aktiven Schicht der ersten
Halbleiterschichtenfolge von der ersten
Halbleiterschichtenfolge elektrisch isoliert. Die erste
Durchkontaktierung ist bevorzugt lateral vollständig von der aktiven Schicht der ersten Halbleiterschichtenfolge umgeben. Bevorzugt ragt die erste Durchkontaktierung nicht in die zweite Halbleiterschichtenfolge hinein.
Vorteilhaft ist die zweite Durchkontaktierung im Bereich der ersten Halbleiterschichtenfolge von der ersten
Halbleiterschichtenfolge elektrisch isoliert. Im Bereich der ersten Schicht und der aktiven Schicht der zweiten
Halbleiterschichtenfolge ist die zweite Durchkontaktierung bevorzugt von der zweiten Halbleiterschichtenfolge elektrisch isoliert. Die zweite Durchkontaktierung ist bevorzugt lateral vollständig von der aktiven Schicht der zweiten
Halbleiterschichtenfolge umgeben .
In mindestens einer Ausführungsform umfasst der
optoelektronische Halbleiterchip einen Verbund mit einer Vorderseite, einer ersten Halbleiterschichtenfolge und einer zweiten Halbleiterschichtenfolge zwischen der Vorderseite und der ersten Halbleiterschichtenfolge. Der Halbleiterchip umfasst ein erstes Kontaktelement und ein zweites
Kontaktelement an einer der Vorderseite gegenüberliegenden Seite des Verbunds sowie eine erste Durchkontaktierung und eine zweite Durchkontaktierung, die sich jeweils ausgehend von der der Vorderseite gegenüberliegenden Seite des Verbunds in den Verbund hinein erstrecken. Die erste und die zweite Halbleiterschichtenfolge umfassen jeweils eine aktive Schicht zur Erzeugung oder Absorption elektromagnetischer Strahlung. Das erste Kontaktelement und die erste Durchkontaktierung sind zur elektrischen Kontaktierung der ersten
Halbleiterschichtenfolge eingerichtet und das zweite
Kontaktelement und die zweite Durchkontaktierung sind zur elektrischen Kontaktierung der zweiten
Halbleiterschichtenfolge eingerichtet. Die erste
Durchkontaktierung ist durch die aktive Schicht der ersten Halbleiterschichtenfolge geführt und die zweite
Durchkontaktierung ist durch die aktive Schicht der zweiten Halbleiterschichtenfolge geführt .
Vorteilhafterweise ergeben sich durch den hier beschriebenen Aufbau des Halbleiterchips mit zwei
Halbleiterschichtenfolgen, die jeweils eine aktive Schicht umfassen, und einer Kontaktierung der
Halbleiterschichtenfolgen jeweils mithilfe einer
Durchkontaktierung eine Erhöhung der im Betrieb aktiven Fläche bei verhältnismäßig geringer Abstrahlfläche (Fläche der Vorderseite) . Dadurch wird eine hohe Leuchtdichte
erreicht. Im Gegensatz zur Verwendung von Kontaktelementen sowohl auf der Vorderseite als auch auf der der Vorderseite gegenüberliegenden Seite kann mit dem hier beschriebenen Aufbau die Verlustleistung reduziert werden, da auf einen Übergangsbereich in Form einer Tunnelbarriere verzichtet werden kann.
Gemäß zumindest einer Aus führungs form ist das zweite
Kontaktelement durch die erste Halbleiterschichtenfolge bis zur zweiten Halbleiterschichtenfolge geführt. Das zweite Kontaktelement erstreckt sich also von der der Vorderseite gegenüberliegenden Seite des Verbunds in den Verbund hinein und reicht bis zur zweiten Halbleiterschichtenfolge. Im
Bereich der ersten Halbleiterschichtenfolge ist das zweite Kontaktelement teilweise oder vollständig von der ersten Halbleiterschichtenfolge umgeben. Dabei durchdringt das zweite Kontaktelement aber die aktive Schicht der zweiten Halbleiterschichtenfolge nicht. Bevorzugt grenzt das zweite Kontaktelement an die erste Schicht der zweiten
Halbleiterschichtenfolge und ist mit dieser Schicht in direktem elektrischem Kontakt.
Gemäß zumindest einer Aus führungs form sind das erste und das zweite Kontaktelement elektrisch miteinander verbunden und liegen im bestimmungsgemäßen Betrieb auf demselben Potenzial. Zum Beispiel sind das erste Kontaktelement und das zweite Kontaktelement zusammenhängend, insbesondere einstückig, miteinander ausgebildet.
Gemäß zumindest einer Aus führungs form sind die erste und die zweite Durchkontaktierung elektrisch leitend miteinander verbunden und liegen im bestimmungsgemäßen Betrieb auf demselben Potenzial. Die erste Durchkontaktierung und die zweite Durchkontaktierung sind insbesondere zusammenhängend, zum Beispiel einstückig, miteinander ausgebildet.
Gemäß zumindest einer Ausführungsform sind das erste und das zweite Kontaktelement unabhängig voneinander elektrisch kontaktierbar. Alternativ oder zusätzlich sind die erste und die zweite Durchkontaktierung unabhängig voneinander
elektrisch kontaktierbar. Dadurch sind insbesondere die erste und die zweite Halbleiterschichtenfolge unabhängig
voneinander kontaktierbar oder betreibbar. Es kann also in der aktiven Schicht der ersten Halbleiterschichtenfolge
Strahlung erzeugt oder absorbiert werden während die aktive Schicht der zweiten Halbleiterschichtenfolge außer Betrieb ist und umgekehrt.
Gemäß zumindest einer Ausführungsform sind die aktiven
Schichten der ersten und zweiten Halbleiterschichtenfolge zur Emission von Strahlung unterschiedlicher Wellenlängen
eingerichtet. Zum Beispiel liegt ein globales
Intensitätsmaximum der von der aktiven Schicht der ersten Halbleiterschichtenfolge erzeugten Strahlung bei einer anderen Wellenlänge, zum Beispiel bei einer um mindestens 20 nm oder mindestens 50 nm verschobenen Wellenlänge, als ein globales Intensitätsmaximum der von der aktiven Schicht der zweiten Halbleiterschichtenfolge emittierten Strahlung.
Gemäß zumindest einer Ausführungsform ist die zweite
Durchkontaktierung durch das zweite Kontaktelement geführt und ist von dem zweiten Kontaktelement elektrisch isoliert. Insbesondere im Bereich der ersten Halbleiterschichtenfolge ist die zweite Durchkontaktierung bevorzugt lateral
vollständig von dem zweiten Kontaktelement umgeben.
Gemäß zumindest einer Ausführungsform ist die zweite
Halbleiterschichtenfolge zusammenhängend ausgebildet.
Insbesondere ist die aktive Schicht der zweiten
Halbleiterschichtenfolge zusammenhängend. Im Bereich der zweiten Durchkontaktierung ist die aktive Schicht von der zweiten Durchkontaktierung durchbrochen.
Gemäß zumindest einer Ausführungsform umfasst die erste
Halbleiterschichtenfolge eine Mehrzahl von lateral zueinander beabstandeten Halbleiterblöcken. Mit anderen Worten ist die erste Halbleiterschichtenfolge nicht zusammenhängend
ausgebildet, sondern in eine Vielzahl von nicht
zusammenhängenden Halbleiterblöcken unterteilt. Die
Halbleiterblöcke sind entlang der zweiten
Halbleiterschichtenfolge verteilt. Zum Beispiel sind die Halbleiterblöcke der ersten Halbleiterschichtenfolge in regelmäßigen Abständen zueinander auf der zweiten
Halbleiterschichtenfolge angeordnet. Die Halbleiterblöcke sind zum Beispiel in einem Rechteckmuster auf der zweiten Halbleiterschichtenfolge angeordnet. Zum Beispiel umfasst die erste Halbleiterschichtenfolge zumindest 10 oder zumindest 100 oder zumindest 10000 solcher Halbleiterblöcke.
Jeder Halbleiterblock umfasst eine aktive Schicht. Die aktive Schicht eines Halbleiterblocks ist bevorzugt jeweils
zusammenhängend ausgebildet. Die aktiven Schichten
unterschiedlicher Halbleiterblöcke sind voneinander getrennt und hängen nicht zusammen. Die Halbleiterblöcke der ersten Halbleiterschichtenfolge haben zum Beispiel jeweils eine quadratische Grundfläche. Insbesondere können laterale Ausdehnungen der
Halbleiterblöcke jeweils zwischen einschließlich 5 mpi und 500 mpi betragen. Bevorzugt liegen laterale Ausdehnungen der
Halbleiterblöcke jeweils im Bereich zwischen einschließlich 10 gm und 200 gm oder zwischen einschließlich 10 gm und 100 gm.
Gemäß zumindest einer Aus führungs form erstreckt sich das zweite Kontaktelement im Bereich zwischen den
Halbleiterblöcken bis zur zweiten Halbleiterschichtenfolge. Beispielsweise bildet das zweite Kontaktelement in lateraler Richtung um zumindest einen oder um jeden der
Halbleiterblöcke einen Rahmen, insbesondere einen
zusammenhängenden und geschlossenen Rahmen. In einer
Querschnittsansicht bei einem Schnitt entlang der ersten Halbleiterschichtenfolge betrachtet bildet das zweite
Kontaktelement bevorzugt ein Gitternetz, wobei die
Halbleiterblöcke in den Maschen des Gitternetzes liegen und jeder Masche ein Halbleiterblock eineindeutig zugeordnet ist. Die zweiten Durchkontaktierungen verlaufen bevorzugt im
Bereich der Kreuzungspunkte der Gitternetzlinien.
Gemäß zumindest einer Aus führungs form umfasst der
Halbleiterchip eine Vielzahl der ersten und/oder zweiten Durchkontaktierungen. Zum Beispiel umfasst der Halbleiterchip zumindest 10 oder zumindest 100 oder zumindest 10000 der ersten und/oder zweiten Durchkontaktierungen. Alle für die erste und zweite Durchkontaktierung offenbarten Merkmale sind auch für alle weiteren ersten und zweiten
Durchkontaktierungen offenbart. Die ersten Durchkontaktierungen sind bevorzugt alle
untereinander elektrisch verbunden und können nur gemeinsam betrieben werden. Ebenso sind bevorzugt die zweiten
Durchkontaktierungen untereinander alle elektrisch verbunden und können nur gemeinsam betrieben werden.
Alternativ können die ersten Durchkontaktierungen einzeln und unabhängig voneinander kontaktierbar sein. Beispielsweise ist die erste Halbleiterschichtenfolge in eine Mehrzahl von
Emissionsfelder oder Pixel aufgeteilt, wobei jede erste
Durchkontaktierung einem Pixel eindeutig oder eineindeutig zugeordnet ist. Erste Durchkontaktierungen, die
unterschiedlichen Pixel der ersten Halbleiterschichtenfolge zugeordnet sind, sind zum Beispiel einzeln und unabhängig voneinander kontaktierbar, so dass die einzelnen Pixel der ersten Halbleiterschichtenfolge einzeln und unabhängig voneinander betreibbar sind. Die Halbleiterblöcke können die Pixel der ersten Halbleiterschichtenfolge bilden. Die
Halbleiterblöcke sind zum Beispiel einzeln und unabhängig voneinander ansteuerbar.
Ebenso können die zweiten Durchkontaktierungen einzeln und unabhängig voneinander kontaktierbar sein. Beispielsweise ist die zweite Halbleiterschichtenfolge in eine Mehrzahl von Emissionsfelder oder Pixeln aufgeteilt, wobei jede zweite Durchkontaktierung einem Pixel eindeutig oder eineindeutig zugeordnet ist. Zweite Durchkontaktierungen, die
unterschiedlichen Pixeln der zweiten Halbleiterschichtenfolge zugeordnet sind, sind zum Beispiel einzeln und unabhängig voneinander kontaktierbar, so dass die einzelnen Pixel der zweiten Halbleiterschichtenfolge einzeln und unabhängig voneinander betreibbar sind. Bei dem optoelektronischen Halbleiterchip kann es sich also insbesondere um einen pixelierten, optoelektronischen
Halbleiterchip handeln, was zum Beispiel bei der Anwendung in einem Autoscheinwerfer vorteilhaft sein kann.
Gemäß zumindest einer Ausführungsform ist jedem
Halbleiterblock der ersten Halbleiterschichtenfolge zumindest eine erste Durchkontaktierung eindeutig, bevorzugt
eineindeutig, zugeordnet. Die zugeordnete erste
Durchkontaktierung erstreckt sich bevorzugt durch den
Halbleiterblock und ist lateral von dem Halbleitermaterial des Halbleiterblocks vollständig umgeben.
Gemäß zumindest einer Ausführungsform ist die erste
Halbleiterschichtenfolge zusammenhängend ausgebildet.
Insbesondere ist die aktive Schicht der ersten
Halbleiterschichtenfolge zusammenhängend ausgebildet. Im Bereich der ersten Durchkontaktierungen ist die aktive
Schicht der ersten Halbleiterschichtenfolge von den ersten Durchkontaktierungen durchbrochen .
Gemäß zumindest einer Ausführungsform erstrecken sich die erste und zweite Halbleiterschichtenfolge, bevorzugt auch die jeweils zugehörige aktive Schicht, jeweils über zumindest 80 % oder zumindest 90 % der lateralen Ausdehnung des
Halbleiterchips .
Gemäß zumindest einer Ausführungsform weist die erste
Halbleiterschichtenfolge eine Dicke zwischen einschließlich 1 pm und 5 pm, bevorzugt zwischen einschließlich 1,5 pm und 2,5 pm auf. Die zweite Halbleiterschichtenfolge weist
beispielsweise eine Dicke zwischen einschließlich 3 pm und 10 pm bevorzugt zwischen einschließlich 4 pm und 6 pm auf. Die Dicke wird dabei senkrecht zur Vorderseite beziehungsweise senkrecht zu der Haupterstreckungsebene der Vorderseite gemessen. Unter der Dicke wird hier und im Folgenden die maximale oder mittlere oder minimale Dicke verstanden.
Gemäß zumindest einer Ausführungsform umfasst der
optoelektronische Halbleiterchip einen Träger auf einer der Vorderseite gegenüberliegenden Seite des Verbunds. Der Träger ist beispielsweise aus einem elektrisch isolierenden
Material, wie einem Kunststoff, gebildet. Der Träger kann ein Aktiv- oder Passivmatrixelement sein. Der Träger stabilisiert den Verbund.
Gemäß zumindest einer Ausführungsform umfasst das zweite Kontaktelement an einer der zweiten Halbleiterschichtenfolge zugewandten Seite einen Spiegel, zum Beispiel einen
metallischen Spiegel oder einen Bragg-Spiegel . Der Spiegel ist reflektierend für die von der aktiven Schicht der zweiten Halbleiterschichtenfolge erzeugte Strahlung.
Als nächstes wird das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Mit dem
Verfahren kann insbesondere ein hier beschriebener
optoelektronischer Halbleiterchip hergestellt werden. Alle im Zusammenhang mit dem optoelektronischen Halbleiterchip offenbarten Merkmale sind daher auch für das Verfahren offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt A) , in dem ein Verbund umfassend eine erste Halbleiterschichtenfolge mit einer aktiven Schicht und eine zweite Halbleiterschichtenfolge mit einer aktiven Schicht ausgebildet wird. Der Verbund umfasst eine Vorderseite. Die zweite Halbleiterschichtenfolge ist zwischen der Vorderseite und der ersten Halbleiterschichtenfolge angeordnet.
In einem Schritt Bl) des Verfahrens wird ein erstes
Kontaktelement ausgebildet. In einem Schritt B2) des
Verfahrens wird eine erste Durchkontaktierung ausgebildet. Dabei wird die erste Durchkontaktierung durch die aktive Schicht der ersten Halbleiterschichtenfolge geführt. Das erste Kontaktelement und die erste Durchkontaktierung werden zur elektrischen Kontaktierung der ersten
Halbleiterschichtenfolge eingerichtet .
In einem Schritt CI) des Verfahrens wird ein zweites
Kontaktelement an einer der Vorderseite gegenüberliegenden Seite des Verbunds ausgebildet. In einem Schritt C2) des Verfahrens wird eine zweite Durchkontaktierung ausgebildet, wobei das zweite Kontaktelement und die zweite
Durchkontaktierung zur elektrischen Kontaktierung der zweiten Halbleiterschichtenfolge eingerichtet werden. Die zweite Durchkontaktierung wird dabei durch die aktive Schicht der zweiten Halbleiterschichtenfolge geführt.
Die Schritte Bl), B2), CI) und C2) können nach dem Schritt A) ausgeführt werden. Die Schritte Bl) und CI) werden dann zum Beispiel gemeinsam ausgeführt, es handelt sich also um einen Verfahrensschritt. Ebenso können auch die Schritte B2) und C2) gemeinsam ausgeführt werden.
Alternativ werden die Schritte Bl) und B2) vor dem Schritt A) ausgeführt. Nach dem Schritt A) werden dann die Schritte CI) und C2) ausgeführt. Gemäß zumindest einer Ausführungsform wird im Schritt A) eine Vielzahl von Halbleiterblöcken mit jeweils einer aktiven Schicht bereitgestellt. Die Halbleiterblöcke werden als separate Elemente beabstandet zueinander auf der zweiten Halbleiterschichtenfolge aufgebracht und bilden zusammen die erste Halbleiterschichtenfolge. Ein Abstand zwischen je zwei benachbarten Halbleiterblöcken beträgt beispielsweise
zumindest 2 gm und/oder höchstens 100 gm.
Gemäß zumindest einer Ausführungsform wird der Schritt B2) vor dem Schritt A) ausgeführt. Insbesondere werden die
Halbleiterblöcke mit ersten Durchkontaktierungen versehen, bevor sie auf die zweite Halbleiterschichtenfolge aufgebracht werden. Ebenso kann der Schritt Bl) vor dem Schritt A) ausgeführt werden. Das heißt, es werden dann die
Halbleiterblöcke jeweils mit einem ersten Kontaktelement versehen, bevor die Halbleiterblöcke auf die zweite
Halbleiterschichtenfolge aufgebracht werden. Insbesondere werden die Halbleiterblöcke in Form von funktionsfähigen Mikro-LED-Chips bereitgestellt. Die Mikro-LED-Chips sind auch ohne die zweite Halbleiterschichtenfolge betreibbar und emittieren im Betrieb elektromagnetische Strahlung.
Gemäß zumindest einer Ausführungsform wird im Schritt A) die erste Halbleiterschichtenfolge als zusammenhängende
Halbleiterschichtenfolge auf der zweiten
Halbleiterschichtenfolge aufgebracht .
Gemäß zumindest einer Ausführungsform wird nach dem Schritt A) die erste Halbleiterschichtenfolge, insbesondere die zusammenhängende erste Halbleiterschichtenfolge, in eine Vielzahl von Halbleiterblöcke segmentiert. Dazu wird
beispielsweise eine Maske und ein Ätzverfahren eingesetzt. Gemäß zumindest einer Ausführungsform werden im Schritt A) die erste Halbleiterschichtenfolge und die zweite
Halbleiterschichtenfolge durch Bonden aufeinander befestigt. Insbesondere wird ein Wafer-to-Wafer Bondverfahren
eingesetzt. Zum Beispiel wird ein Direkt-Bondverfahren oder ein Thermokompressionsbonden verwendet. Insbesondere werden die einzelnen Halbleiterblöcke beziehungsweise Mikro-LED- Chips durch Bonden auf der zweiten Halbleiterschichtenfolge befestigt .
Gemäß zumindest einer Ausführungsform werden im Schritt A) die zweite Halbleiterschichtenfolge und die erste
Halbleiterschichtenfolge beziehungsweise die einzelnen
Halbleiterblöcke aufeinander aufgeklebt. Zwischen der ersten Halbleiterschichtenfolge und der zweiten
Halbleiterschichtenfolge ist dann eine Verbindungsschicht, beispielsweise in Form einer Klebeschicht, vorhanden. Die Verbindungsschicht hat zum Beispiel eine Dicke von höchstens 200 nm oder höchstens 100 nm. Die Verbindungsschicht basiert beispielsweise auf einem Silikon. Die Verbindungsschicht ist insbesondere elektrisch isolierend.
Gemäß zumindest einer Ausführungsform werden im Schritt A) die erste Halbleiterschichtenfolge und die zweite
Halbleiterschichtenfolge epitaktisch aufeinander
aufgewachsen . Zum Beispiel wird dann zwischen der ersten Halbleiterschichtenfolge und der zweiten
Halbleiterschichtenfolge eine elektrisch isolierende
Verbindungsschicht aus einem Halbleitermaterial gewachsen. Die Verbindungsschicht ist dann zum Beispiel nominell undotiert . Weitere vorteilhafte Ausführungsformen und Weiterbildungen des optoelektronischen Halbleiterchips und des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit
denselben Bezugszeichen versehen. Die Figuren und die
Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten.
Vielmehr können einzelne Elemente, insbesondere
Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1A bis IC verschiedene Ansichten von einem ersten Ausführungsbeispiel des optoelektronischen Halbleiterchips,
Figuren 2 bis 4 Querschnittsansichten weiterer
Ausführungsbeispiele des optoelektronischen Halbleiterchips,
Figuren 5A und 5B ein weiteres Ausführungsbeispiel des optoelektronischen Halbleiterchips in verschiedenen
Ansichten,
Figuren 6A bis 7E verschiedene Positionen in zwei
Ausführungsbeispielen des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips .
In der Figur 1A ist ein erstes Ausführungsbeispiel des optoelektronischen Halbleiterchips in einer
Querschnittsansicht gezeigt. Bei dem Halbleiterchip handelt es sich beispielsweise um einen LED-Chip. Der optoelektronische Halbleiterchip umfasst einen Verbund 1 mit einer Vorderseite 10 und einer der Vorderseite 10
gegenüberliegenden Rückseite 13. Die Vorderseite 10 bildet insbesondere eine Strahlungsaustrittsfläche des
Halbleiterchips, über die im bestimmungsgemäßen Betrieb des Halbleiterchips ein Großteil der erzeugten Strahlung
ausgekoppelt wird.
Der Verbund 1 umfasst eine erste Halbleiterschichtenfolge 11 und eine zweite Halbleiterschichtenfolge 12, wobei die erste Halbleiterschichtenfolge 11 der zweiten
Halbleiterschichtenfolge 12 in Richtung weg von der
Vorderseite 10 nachgeordnet ist. Zwischen der ersten
Halbleiterschichtenfolge 11 und der zweiten
Halbleiterschichtenfolge 12 ist eine Verbindungsschicht 14 vorgesehen, die beide Halbleiterschichtenfolgen 11, 12 miteinander mechanisch verbindet. Die Verbindungsschicht 14 ist bevorzugt elektrisch isolierend ausgebildet. Vorliegend handelt es sich bei der Verbindungsschicht 14 beispielsweise um eine Klebeschicht, zum Beispiel aus einem Silikonkleber.
Die erste Halbleiterschichtenfolge 11 umfasst eine erste Schicht 11a aus Halbleitermaterial, eine zweite Schicht 11c aus Halbleitermaterial und eine aktive Schicht 11b zwischen der ersten Schicht 11a und der zweiten Schicht 11c. Die zweite Halbleiterschichtenfolge 12 umfasst eine erste Schicht 12a aus Halbleitermaterial, eine zweite Schicht 12 aus
Halbleitermaterial und eine aktive Schicht 12b dazwischen.
Die ersten Schichten 11a, 12a sind entgegengesetzt zu den zweiten Schichten 11c, 12c dotiert. Die beiden ersten
Schichten 11a, 12a weisen zum Beispiel eine p-Dotierung auf, die beiden zweiten Schichten 11c, 12c weisen zum Beispiel eine n-Dotierung auf, oder umgekehrt. Der optoelektronische Halbleiterchip umfasst an der der
Vorderseite 10 gegenüberliegenden Rückseite 13 des Verbunds 1 ein erstes Kontaktelement 21 und ein zweites Kontaktelement 22. Die beiden Kontaktelemente 21, 22 sind vorliegend
zusammenhängend, sogar einstückig miteinander ausgebildet.
Die beiden Kontaktelemente 21, 22 sind zum Beispiel aus einem Metall, wie Silber, gebildet.
Das erste Kontaktelement 21 grenzt an die erste Schicht 11a der ersten Halbleiterschichtenfolge 11 und kontaktiert diese. Das zweite Kontaktelement 22 umfasst Bereiche, die durch die erste Halbleiterschichtenfolge 11 bis zur ersten Schicht 12a der zweiten Halbleiterschichtenfolge 12 geführt sind. In diesen Bereichen kontaktiert das zweite Kontaktelement 22 die erste Schicht 12a. Dabei ist das zweite Kontaktelement 22 in diesen Bereichen von der ersten Halbleiterschichtenfolge 11 durch ein Isolationsmaterial 5 elektrisch isoliert. Das
Isolationsmaterial 5 ist beispielsweise SiOg oder SiN. Das Isolationsmaterial 5 zwischen dem zweiten Kontaktelement 22 und der ersten Halbleiterschichtenfolge 11 kann auch ein dielektrischer Spiegel sein.
Ferner umfasst der Halbleiterchip erste Durchkontaktierungen 31, die sich ausgehend von der Rückseite 13 in den Verbund 1 erstrecken. Die ersten Durchkontaktierungen 31 durchdringen die erste Schicht 11a sowie die aktive Schicht 11b der ersten Halbleiterschichtenfolge 11 und münden in der zweiten Schicht 11c der ersten Halbleiterschichtenfolge 11. Dort kontaktieren die ersten Durchkontaktierungen 31 die zweite Schicht 11c. Über das erste Kontaktelement 21 und die ersten
Durchkontaktierungen 31 ist die erste
Halbleiterschichtenfolge 11 also elektrisch kontaktiert. Die ersten Durchkontaktierungen 31 sind im Bereich der ersten Schicht 11a und der aktiven Schicht 11b von der
Halbleiterschichtenfolge 11 durch das Isolationsmaterial 5 isoliert .
In dem Halbleiterchip sind außerdem zweite
Durchkontaktierungen 32 vorgesehen, die sich jeweils
ausgehend von der Rückseite 13 durch die erste
Halbleiterschichtenfolge 11 bis hinein in die zweite
Halbleiterschichtenfolge 12 erstrecken. Dabei durchdringen sie die erste Halbleiterschichtenfolge 11 vollständig. Die zweiten Durchkontaktierungen 32 durchdringen ferner die erste Schicht 12a und die aktive Schicht 12b der zweiten
Halbleiterschichtenfolge 12 und münden in der zweiten Schicht 12c der zweiten Halbleiterschichtenfolge 12. Die zweiten Durchkontaktierungen 32 sind im Bereich der ersten Schicht 12a und der aktiven Schicht 12b von der zweiten
Halbleiterschichtenfolge 12 durch das Isolationsmaterial 5 elektrisch isoliert.
In der Figur 1A ist außerdem zu erkennen, dass die zweiten Durchkontaktierungen 32 durch die Bereiche des zweiten
Kontaktelements 22 geführt sind, die ihrerseits durch die erste Halbleiterschichtenfolge 11 geführt sind.
In dem vorliegenden Ausführungsbeispiel sind die ersten
Durchkontaktierungen 31 und die zweiten Durchkontaktierungen 32 elektrisch leitend miteinander verbunden und liegen im bestimmungsgemäßen Betrieb des Halbleiterchips auf demselben Potenzial. Das Gleiche gilt für das erste und zweite
Kontaktelement 21, 22. Die ersten und zweiten
Durchkontaktierungen umfassen oder bestehen zum Beispiel aus Al. Der Halbleiterchip der Figur 1A umfasst einen Träger 6, beispielsweise einen Kunststoffträger . Der Träger 6 trägt den Verbund 1 und stabilisiert diesen. Auf einer dem Verbund 1 abgewandten Seite des Trägers 6 sind Anschlussbereiche 7, 8 vorgesehen. Ein Anschlussbereich 7 ist mit dem ersten
Kontaktelement 21 und dem zweiten Kontaktelement 22
elektrisch leitend verbunden. Ein weiterer Anschlussbereich 8 ist mit den ersten und zweiten Durchkontaktierungen 31, 32 elektrisch leitend verbunden. Im unmontierten Zustand des Halbleiterchips liegen die Anschlussbereiche 7, 8 frei. Bei dem Halbleiterchip der Figur 1A handelt es sich um einen oberflächenmontierbaren Halbleiterchip .
In der Figur 1B ist der Halbleiterchip der Figur 1A in perspektivischer Ansicht dargestellt. Aus Gründen der
Übersichtlichkeit sind der Träger 6 sowie das erste 21 und zweite 22 Kontaktelement nicht gezeigt. Die Figur 1A ist eine Schnittansicht entlang der gestrichelt-gepunkteten Linie der Figur 1B.
In der Figur 1B ist zu erkennen, dass die zweite
Halbleiterschichtenfolge 12 zusammenhängend ausgebildet ist und die erste Halbleiterschichtenfolge 11 aus einer Vielzahl von Halbleiterblöcken lld gebildet ist. Die Halbleiterblöcke lld sind entlang der zweiten Halbleiterschichtenfolge 12 angeordnet und paarweise voneinander beabstandet. Ein
Gitternetz von Gräben beabstandet die Halbleiterblöcke lld, wobei in jeder Masche des Gitternetzes ein Halbleiterblock liegt. Das nicht gezeigte zweite Kontaktelement 22 erstreckt sich im Bereich zwischen je zwei benachbarten
Halbleiterblöcken lld bis zur zweiten
Halbleiterschichtenfolge 12 und füllt das Gitternetz aus Gräben auf. Die zweiten Durchkontaktierungen 32 sind im Bereich der
Schnittpunkte der Gitternetzlinien angeordnet. Jedem der Halbleiterblöcke lld ist eine der ersten Durchkontaktierungen 31 eineindeutig zugeordnet. Dabei erstrecken sich die ersten Durchkontaktierungen 31 jeweils durch den zugeordneten
Halbleiterblock lld hindurch.
In der Figur IC ist der optoelektronische Halbleiterchip der Figur 1B wieder ohne den Träger und die Kontaktelemente in einer weiteren perspektivischen Ansicht gezeigt. Außerdem ist ein Ausschnitt des Halbleiterchips vergrößert dargestellt.
In der Figur 2 ist ein zweites Ausführungsbeispiel des
Halbleiterchips wiederum in einer Querschnittsansicht
gezeigt. Im Unterschied zu dem Halbleiterchip der Figur 1A sind hier das erste Kontaktelement 21 und das zweite
Kontaktelement 22 unabhängig voneinander elektrisch
kontaktierbar. Insbesondere sind vorliegend das erste
Kontaktelement 21 und das zweite Kontaktelement 22 nicht zusammenhängend ausgebildet. Das erste Kontaktelement 21 ist mit einem Anschlussbereich 7a an einer Rückseite des Trägers 6 elektrisch leitend verbunden. Das zweite Kontaktelement 22 ist mit einem von dem Anschlussbereich 7a verschiedenen
Anschlussbereich 7b an der Rückseite des Trägers 6 elektrisch leitend verbunden. Die beiden Anschlussbereiche 7a, 7b können einzeln und unabhängig voneinander kontaktiert oder bestromt werden .
In der Figur 3 ist ein drittes Ausführungsbeispiel des
Halbleiterchips gezeigt. Anders als in der Figur 2 sind nun nicht das erste Kontaktelement 21 und das zweite
Kontaktelement 22 einzeln und unabhängig voneinander
kontaktierbar, sondern die ersten Durchkontaktierungen 31 und die zweiten Durchkontaktierungen 32. Die ersten
Durchkontaktierungen 31 sind mit einem eigenen
Anschlussbereich 8a an der Rückseite des Trägers 6 elektrisch leitend verbunden und die zweiten Durchkontaktierungen 32 sind mit einem eigenen Anschlussbereich 8b an der Rückseite des Trägers 6 elektrisch leitend verbunden. Die
Anschlussbereiche 8a, 8b können einzeln und unabhängig voneinander kontaktiert beziehungsweise bestromt werden.
In der Figur 4 ist ein viertes Ausführungsbeispiel des optoelektronischen Halbleiterchips gezeigt. Im Unterschied zu dem optoelektronischen Halbleiterchip der Figur 1 ist das zweite Kontaktelement 22 in dem an die zweite
Halbleiterschichtenfolge 12 grenzenden Bereich nun nicht aus Metall gebildet, sondern durch einen elektrisch leitenden Bragg-Spiegel 22a aus mehreren transparenten Schichten mit unterschiedlichen Brechungsindizes. Die Schichten des
Spiegels 22a weisen beispielsweise unterschiedliche,
leitfähige Oxide auf.
In der Figur 5A ist ein fünftes Ausführungsbeispiel des optoelektronischen Halbleiterchips wiederum in
Querschnittsansicht gezeigt. Im Unterschied zum
Ausführungsbeispiel der Figur 4 ist hier der Bragg-Spiegel 22a nicht aus elektrisch leitenden, transparenten Schichten, sondern aus dielektrischen Schichten. Um trotzdem eine
Kontaktierung zur zweiten Halbleiterschichtenfolge 12 zu ermöglichen, ist der Spiegel 22a mit metallischen
Kontaktdornen 22b durchsetzt, die das elektrisch leitende Material des zweiten Kontaktelements 22 mit der zweiten
Halbleiterschichtenfolge 12 elektrisch leitend verbinden. Ebenso kann zwischen dem ersten Kontaktelement 21 und der ersten Halbleiterschichtenfolge 11 ein dielektrischer Spiegel angeordnet sein, wobei eine elektrische Verbindung zwischen der ersten Halbleiterschichtenfolge 11 und dem ersten
Kontaktelement 21 durch Kontaktdorne bereitgestellt ist.
In der Figur 5B ist der optoelektronische Halbleiterchip der Figur 5A in einer Querschnittsansicht bei einem Schnitt durch und entlang der Verbindungsschicht 14 gezeigt. Hier ist zum einen zu erkennen, dass in dem vorliegenden
Ausführungsbeispiel das zweite Kontaktelement 22 kein
Gitternetz um Halbleiterblöcke der ersten
Halbleiterschichtenfolge bildet. Vielmehr ist das zweite Kontaktelement 22 im Bereich von rechteckigen Durchbrüchen durch die erste Halbleiterschichtenfolge 11 geführt. Die erste Halbleiterschichtenfolge 11 ist zum Beispiel über ihre gesamte laterale Ausdehnung zusammenhängend ausgebildet. Im Bereich der Durchbrüche durch die erste
Halbleiterschichtenfolge 11 sind auch die zweiten
Durchkontaktierungen 32 durch das zweite Kontaktelement 22 geführt. Die ersten Durchkontaktierungen 31 sind als
gestrichelte Kreise angedeutet und sind im Bereich außerhalb der Durchbrüche angeordnet. Das zweite Kontaktelement 22 umfasst einen dielektrischen Bragg-Spiegel 22a, durch den hindurch sich die Kontaktdorne 22b erstrecken.
In den Figuren 6A bis 6F ist ein erstes Ausführungsbeispiel des Verfahrens zur Herstellung eines optoelektronischen
Halbleiterchips anhand von mehreren Zwischenpositionen gezeigt .
In der ersten Position der Figur 6A werden eine erste
Halbleiterschichtenfolge 11 und eine zweite Halbleiterschichtenfolge 12 mittels einer Verbindungsschicht 14, insbesondere einer Klebeschicht 14, aufeinander
aufgebracht. Daraus steht entsteht ein Verbund 1.
In der zweiten Position der Figur 6B werden von einer einer Vorderseite 10 des Verbunds 1 gegenüberliegenden Rückseite 13 her Durchbrüche in die erste Halbleiterschichtenfolge 11 eingebracht. Die Durchbrüche durchdringen die erste
Halbleiterschichtenfolge 11 sowie die Verbindungsschicht 14 vollständig und reichen bis zur zweiten
Halbleiterschichtenfolge 12. Die Durchbrüche können ein zusammenhängendes Gitternetz bilden (siehe zum Beispiel Figur 1B) oder es kann sich um paarweise voneinander beabstandete Durchbrüche handeln, die nicht Zusammenhängen (siehe zum Beispiel Figur 5B) .
In der Figur 6C ist eine Position gezeigt, bei der in den Durchbrüchen ein erstes Kontaktelement 22 ausgebildet wird, das elektrisch leitend mit einer ersten Schicht 12a der zweiten Halbleiterschichtenfolge 12 verbunden wird. Im
Bereich der Durchbrüche ist das zweite Kontaktelement 22 durch ein Isolationsmaterial 5 von der ersten
Halbleiterschichtenfolge 11 elektrisch isoliert.
In der Figur 6D ist eine weitere Position in dem Verfahren gezeigt, bei dem ein erstes Kontaktelement 21 an der
Rückseite 13 ausgebildet wird. Das erste Kontaktelement 21 dient zur Kontaktierung der ersten Halbleiterschichtenfolge 11 und ist elektrisch leitend mit einer ersten Schicht 11a der ersten Halbleiterschichtenfolge 11 verbunden. Vorliegend wird das erste Kontaktelement 21 auch elektrisch leitend mit dem zweiten Kontaktelement 22 verbunden. Anders als in den Figuren 6C und 6D dargestellt, könnten die beiden Kontaktelemente 21, 22 auch in einem gemeinsamen Verfahrensschritt gleichzeitig ausgebildet werden.
In der Figur 6E ist eine Position in dem Verfahren gezeigt, bei dem erste Durchkontaktierungen 31 und zweite
Durchkontaktierungen 32 gebildet werden. Die ersten
Durchkontaktierungen 31 reichen ausgehend von der Rückseite 13 durch die erste Schicht 11a und die aktive Schicht 11b der ersten Halbleiterschichtenfolge 11 und münden in einer zweiten Schicht 11c der ersten Halbleiterschichtenfolge 11. Die zweiten Durchkontaktierungen 32 sind ausgehend von der Rückseite 13 vollständig durch die erste
Halbleiterschichtenfolge 11 und die Verbindungsschicht 14 geführt, durchkreuzen die erste Schicht 12a und die aktive Schicht 12b der zweiten Halbleiterschichtenfolge 12 und münden in einer zweiten Schicht 12c der zweiten
Halbleiterschichtenfolge 12. Die ersten und zweiten
Durchkontaktierungen 31, 32 können gleichzeitig oder
nacheinander hergestellt werden.
In der Figur 6F ist eine Position in dem Verfahren gezeigt, nachdem ein Träger 6 auf der Rückseite 13 des Verbunds 1 aufgebracht wurde. Die Kontaktelemente 21, 22 und
Durchkontaktierungen 31, 32 sind an einer dem Verbund 1 abgewandten Seite des Trägers 6 mittels Anschlussbereichen 7, 8 elektrisch kontaktierbar. Figur 6F zeigt zugleich ein
Ausführungsbeispiel eines fertigen optoelektronischen
Halbleiterchips .
In den Figuren 7A bis 7E ist ein zweites Ausführungsbeispiel des Verfahrens anhand von Zwischenpositionen gezeigt. In der Position der Figur 7A ist eine zweite
Halbleiterschichtenfolge 12 bereitgestellt. Außerdem sind mehrere Halbleiterblöcke lld bereitgestellt. Vorliegend werden die Halbleiterblöcke lld in Form von Mikro-LED-Chips lld bereitgestellt. Diese Mikro-LED-Chips lld umfassen bereits jeweils eine zweite Durchkontaktierung 32, die sich von einer Seite durch die aktive Schicht 11b erstreckt. Auf der gleichen Seite, von der aus sich die zweite
Durchkontaktierung 32 erstreckt, ist außerdem jeweils ein erstes Kontaktelement 21 angeordnet. Über das erste
Kontaktelement 21 und die erste Durchkontaktierung 31 sind die Mikro-LED-Chips lld kontaktierbar.
In der Figur 7A werden die Halbleiterblöcke lld mithilfe einer Verbindungsschicht 14 beabstandet zueinander auf der zweiten Halbleiterschichtenfolge 12 angeordnet.
In der Figur 7B ist eine Position gezeigt, nachdem die
Halbleiterblöcke lld an der zweiten Halbleiterschichtenfolge 12 befestigt wurden und damit ein Verbund 1 ausgebildet wurde. Alle Halbleiterblöcke lld zusammen bilden eine erste Halbleiterschichtenfolge 11 des Verbunds 1.
In der Position der Figur 7C wird nun ein zweites
Kontaktelement 22 im Bereich zwischen den Halbleiterblöcken lld ausgebildet. Das zweite Kontaktelement 22 reicht bis zur zweiten Halbleiterschichtenfolge 12 und kontaktiert diese.
In der Figur 7D ist eine Position in dem Verfahren gezeigt, in der zweite Durchkontaktierungen 32 ausgebildet werden, die im Bereich zwischen den Halbleiterblöcken lld durch das zweite Kontaktelement 22 geführt sind und anschließend in die zweite Halbleiterschichtenfolge 12 ragen und dabei die aktive Schicht 12b der zweiten Halbleiterschichtenfolge 12 durchdringen .
In der Figur 7E ist noch eine Position gezeigt, bei der auf der Rückseite 13 des Verbunds 1 ein Träger 6 aufgebracht ist. Figur 7E zeigt zugleich ein Ausführungsbeispiel eines
fertigen optoelektronischen Halbleiterchips.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019119891.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 Verbund
5 Isolationsmaterial
6 Träger
7, 7a, 7b, 8 Anschlussbereich
10 Vorderseite
11 erste Halbleiterschichtenfolge 11a erste Schicht der ersten
Halbleiterschichtenfolge
11b aktive Schicht der ersten
Halbleiterschichtenfolge
11c zweite Schicht der ersten
Halbleiterschichtenfolge lld Halbleiterblock
12 zweite Halbleiterschichtenfolge
12a erste Schicht der zweiten
Halbleiterschichtenfolge
12b aktive Schicht der zweiten
Halbleiterschichtenfolge
12c zweite Schicht der zweiten
Halbleiterschichtenfolge
13 Rückseite
21 erstes Kontaktelement
22 zweites Kontaktelement
22a Spiegel
22b Kontaktdorn
31 erste Durchkontaktierung
32 zweite Durchkontaktierung

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip, umfassend:
- einen Verbund (1) mit einer Vorderseite (10), einer ersten Halbleiterschichtenfolge (11) und einer zweiten
Halbleiterschichtenfolge (12) zwischen der Vorderseite (10) und der ersten Halbleiterschichtenfolge (1),
- ein erstes Kontaktelement (21) und ein zweites
Kontaktelement (22) an einer der Vorderseite (10)
gegenüberliegenden Seite des Verbunds (1),
- eine erste Durchkontaktierung (31) und eine zweite
Durchkontaktierung (32), die sich jeweils ausgehend von der der Vorderseite (10) gegenüberliegenden Seite in den Verbund (1) hinein erstrecken, wobei
- die erste (11) und die zweite (12)
Halbleiterschichtenfolge (11) jeweils eine aktive Schicht (11b, 12b) zur Erzeugung oder Absorption
elektromagnetischer Strahlung umfassen,
- das erste Kontaktelement (21) und die erste
Durchkontaktierung (31) zur elektrischen Kontaktierung der ersten Halbleiterschichtenfolge (11) eingerichtet sind,
- das zweite Kontaktelement (22) und die zweite
Durchkontaktierung (32) zur elektrischen Kontaktierung der zweiten Halbleiterschichtenfolge (12) eingerichtet sind,
- die erste Durchkontaktierung (31) durch die aktive Schicht (11b) der ersten Halbleiterschichtenfolge (11) geführt ist und die zweite Durchkontaktierung (32) durch die aktive Schicht (12b) der zweiten Halbleiterschichtenfolge (12) geführt ist, und
- die Kontaktelemente (21, 22) und die Durchkontaktierungen (31, 32) so eingerichtet sind, dass die erste
Halbleiterschichtenfolge (11) und die zweite Halbleiterschichtenfolge (12) elektrisch parallel
verschaltet sind, so dass im Betrieb durch beide
Halbleiterschichtenfolgen (11, 12) gleichzeitig
Ladungsträger fließen können, wobei Ladungsträger, die durch die erste Halbleiterschichtenfolge (11) fließen, nicht in die zweite Halbleiterschichtenfolge (12) gelangen und umgekehrt.
2. Halbleiterchip nach Anspruch 1,
wobei das zweite Kontaktelement (22) durch die erste
Halbleiterschichtenfolge (11) bis zur zweiten
Halbleiterschichtenfolge (12) geführt ist.
3. Halbleiterchip nach Anspruch 1 oder 2, wobei
- das erste (21) und zweite (22) Kontaktelement elektrisch miteinander verbunden sind und im bestimmungsgemäßen Betrieb auf demselben Potenzial liegen,
- die erste (31) und die zweite (32) Durchkontaktierung elektrisch leitend miteinander verbunden sind und im
bestimmungsgemäßen Betrieb auf demselben Potenzial liegen.
4. Halbleiterchip nach Anspruch 1 oder 2, wobei
- das erste (21) und das zweite (22) Kontaktelement
unabhängig voneinander kontaktierbar sind und/oder
- die erste (31) und die zweite (32) Durchkontaktierung unabhängig voneinander kontaktierbar sind.
5. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die aktiven Schichten (11b, 12b) zur Emission von
Strahlung unterschiedlicher Wellenlängen eingerichtet sind.
6. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die zweite Durchkontaktierung (32) durch das zweite Kontaktelement (22) geführt ist und von dem zweiten
Kontaktelement (22) elektrisch isoliert ist.
7. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei
- die zweite Halbleiterschichtenfolge (12) zusammenhängend ausgebildet ist,
- die erste Halbleiterschichtenfolge (11) eine Mehrzahl von lateral zueinander beabstandeten Halbleiterblöcken (lld) umfasst,
- die Halbleiterblöcke (lld) entlang der zweiten
Halbleiterschichtenfolge (12) verteilt sind,
- das zweite Kontaktelement (22) sich im Bereich zwischen den Halbleiterblöcken (lld) bis zur zweiten
Halbleiterschichtenfolge (12) erstreckt.
8. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip eine Vielzahl der ersten (31) und/oder zweiten (32) Durchkontaktierungen umfasst.
9. Halbleiterchip nach den Ansprüchen 7 und 8,
wobei jedem Halbleiterblock (lld) der ersten
Halbleiterschichtenfolge (11) zumindest eine erste
Durchkontaktierung (31) eindeutig zugeordnet ist.
10. Halbleiterchip nach einem der Ansprüche 1 bis 6, wobei
- die erste (11) und die zweite (12) Halbleiterschichtenfolge jeweils zusammenhängend ausgebildet sind,
- sich die erste (11) und zweite (12)
Halbleiterschichtenfolge jeweils über zumindest 80 % der lateralen Ausdehnung des Halbleiterchips erstrecken.
11. Verfahren zur Herstellung eines Halbleiterchips,
umfassend die Schritte:
A) Ausbilden eines Verbunds (1) umfassend eine erste
Halbleiterschichtenfolge (11) mit einer aktiven Schicht (11b) und eine zweite Halbleiterschichtenfolge (12) mit einer aktiven Schicht (12b), wobei die zweite
Halbleiterschichtenfolge (12) zwischen einer Vorderseite (10) des Verbunds (1) und der ersten Halbleiterschichtenfolge (11) angeordnet ist,
Bl) Ausbilden eines ersten Kontaktelements (21),
B2) Ausbilden einer ersten Durchkontaktierung (31), wobei
- die erste Durchkontaktierung (31) durch die aktive Schicht (11b) der ersten Halbleiterschichtenfolge (11) geführt wird,
- das erste Kontaktelement (21) und die erste
Durchkontaktierung (31) zur elektrischen Kontaktierung der ersten Halbleiterschichtenfolge (11) eingerichtet werden,
CI) Ausbilden eines zweiten Kontaktelements (22) an einer der Vorderseite (11) gegenüberliegenden Seite des Verbunds (1), C2) Ausbilden einer zweiten Durchkontaktierung (32), wobei
- das zweite Kontaktelement (22) und die zweite
Durchkontaktierung (32) zur elektrischen Kontaktierung der zweiten Halbleiterschichtenfolge (12) eingerichtet werden,
- die zweite Durchkontaktierung (32) durch die aktive Schicht (12b) der zweiten Halbleiterschichtenfolge (12) geführt wird, und wobei
- die Kontaktelemente (21, 22) und die Durchkontaktierungen (31, 32) so eingerichtet sind, dass die erste
Halbleiterschichtenfolge (11) und die zweite
Halbleiterschichtenfolge (12) elektrisch parallel verschaltet werden, so dass im Betrieb durch beide
Halbleiterschichtenfolgen (11, 12) gleichzeitig Ladungsträger fließen können, wobei Ladungsträger, die durch die erste Halbleiterschichtenfolge (11) fließen, nicht in die zweite Halbleiterschichtenfolge (12) gelangen und umgekehrt.
12. Verfahren nach Anspruch 11, wobei im Schritt A)
- eine Vielzahl von Halbleiterblöcken (lld) mit jeweils einer aktiven Schicht (11b) bereitgestellt wird,
- die Halbleiterblöcke (lld) als separate Elemente
beabstandet zueinander auf der zweiten
Halbleiterschichtenfolge (12) aufgebracht werden und zusammen die erste Halbleiterschichtenfolge (11) bilden.
13. Verfahren nach Anspruch 12,
wobei der Schritt B2) vor dem Schritt A) ausgeführt wird.
14. Verfahren nach Anspruch 11, wobei
- im Schritt A) die erste Halbleiterschichtenfolge (11) als zusammenhängende Halbleiterschichtenfolge auf der zweiten Halbleiterschichtenfolge (12) aufgebracht wird,
- anschließend die erste Halbleiterschichtenfolge (11) in eine Vielzahl von Halbleiterblöcke (lld) segmentiert wird.
15. Verfahren nach einem der Ansprüche 11 bis 14,
wobei im Schritt A) die erste Halbleiterschichtenfolge (11) und die zweite Halbleiterschichtenfolge (12) durch Bonden aufeinander befestigt werden.
16. Verfahren nach einem der Ansprüche 11 bis 14,
wobei im Schritt A) die erste Halbleiterschichtenfolge (11) und die zweite Halbleiterschichtenfolge (12) aufeinander geklebt werden.
17. Verfahren nach einem der Ansprüche 11 bis 14, wobei im Schritt A) die erste Halbleiterschichtenfolge (11) und die zweite Halbleiterschichtenfolge (12) epitaktisch aufeinander aufgewachsen werden.
PCT/EP2020/070321 2019-07-23 2020-07-17 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips WO2021013738A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/628,912 US20220262979A1 (en) 2019-07-23 2020-07-17 Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
DE112020003524.7T DE112020003524A5 (de) 2019-07-23 2020-07-17 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019119891.7A DE102019119891A1 (de) 2019-07-23 2019-07-23 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102019119891.7 2019-07-23

Publications (1)

Publication Number Publication Date
WO2021013738A1 true WO2021013738A1 (de) 2021-01-28

Family

ID=72039551

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/070321 WO2021013738A1 (de) 2019-07-23 2020-07-17 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Country Status (3)

Country Link
US (1) US20220262979A1 (de)
DE (2) DE102019119891A1 (de)
WO (1) WO2021013738A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011116232A1 (de) * 2011-10-17 2013-04-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102012108763A1 (de) * 2012-09-18 2014-03-20 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und lichtquelle mit dem optoelektronischen halbleiterchip
DE102016104280A1 (de) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US20190189680A1 (en) * 2016-09-05 2019-06-20 Seoul Viosys Co., Ltd. Chip-scale package light emitting diode
US20190214373A1 (en) * 2017-12-05 2019-07-11 Seoul Viosys Co., Ltd. Light emitting device with led stack for display and display apparatus having the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1275337C (zh) * 2003-09-17 2006-09-13 北京工大智源科技发展有限公司 高效高亮度多有源区隧道再生白光发光二极管
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
DE102017113573A1 (de) * 2017-06-20 2018-12-20 Osram Opto Semiconductors Gmbh Anordnung mit einer Mehrzahl von Leuchtmodulen und Verfahren zur Herstellung einer Anordnung mit einer Mehrzahl von Leuchtmodulen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011116232A1 (de) * 2011-10-17 2013-04-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102012108763A1 (de) * 2012-09-18 2014-03-20 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und lichtquelle mit dem optoelektronischen halbleiterchip
DE102016104280A1 (de) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US20190189680A1 (en) * 2016-09-05 2019-06-20 Seoul Viosys Co., Ltd. Chip-scale package light emitting diode
US20190214373A1 (en) * 2017-12-05 2019-07-11 Seoul Viosys Co., Ltd. Light emitting device with led stack for display and display apparatus having the same

Also Published As

Publication number Publication date
DE102019119891A1 (de) 2021-01-28
DE112020003524A5 (de) 2022-04-14
US20220262979A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
EP2553726B1 (de) Optoelektronischer halbleiterchip
EP1709694B1 (de) Dünnfilm-led mit einer stromaufweitungsstruktur
DE102009023849B4 (de) Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
EP2340568B1 (de) Optoelektronischer halbleiterkörper
WO2012062635A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102007022947A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102011116232B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE112015002796B4 (de) Optoelektronischer Halbleiterchip
EP2415077B1 (de) Optoelektronisches bauelement
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2016156329A1 (de) Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2015043851A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102012101463A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und derart hergestelltes optoelektronisches Bauelement
WO2012052415A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE102005003460A1 (de) Dünnfilm-LED mit einer Stromaufweitungsstruktur
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2017178424A1 (de) Lichtemittierender halbleiterchip, lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden bauelements
WO2021013738A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2014173623A1 (de) Optoelektronischer halbleiterchip und optoelektronisches halbleiterbauteil
DE102018124341B4 (de) Bauelement mit vergrößerter aktiver Zone und Verfahren zur Herstellung
WO2016071308A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
EP2619807B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102016105491A1 (de) Herstellung von halbleiterbauelementen
DE102009008788B4 (de) Leuchtdiode als Halbleiterbauelement, Halbleiterstruktur und Verfahren zur Herstellung derselben
DE102020104396A1 (de) Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20753877

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112020003524

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20753877

Country of ref document: EP

Kind code of ref document: A1