EP4223084A1 - Elektronikeinheit und verfahren zur prüfung mindestens eines zustands einer elektronikeinheit - Google Patents

Elektronikeinheit und verfahren zur prüfung mindestens eines zustands einer elektronikeinheit

Info

Publication number
EP4223084A1
EP4223084A1 EP21777672.3A EP21777672A EP4223084A1 EP 4223084 A1 EP4223084 A1 EP 4223084A1 EP 21777672 A EP21777672 A EP 21777672A EP 4223084 A1 EP4223084 A1 EP 4223084A1
Authority
EP
European Patent Office
Prior art keywords
component
contact surface
circuit board
printed circuit
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21777672.3A
Other languages
English (en)
French (fr)
Inventor
Bernd Strütt
Christian Strittmatter
Christoph Hippin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endress and Hauser SE and Co KG
Original Assignee
Endress and Hauser SE and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endress and Hauser SE and Co KG filed Critical Endress and Hauser SE and Co KG
Publication of EP4223084A1 publication Critical patent/EP4223084A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Definitions

  • the invention relates to an electronic unit, comprising at least one component and a printed circuit board. Furthermore, the invention relates to a method for checking at least one state of an electronic unit, which comprises at least one component and one printed circuit board.
  • field devices are often used to determine and/or monitor process variables.
  • all devices that are used close to the process and supply or process process-relevant information are referred to as field devices.
  • These are, for example, level meters, flow meters, pressure and temperature meters, pH and redox potential meters, conductivity meters, etc., which record the corresponding process variables level, flow, pressure, temperature, pH value, redox potential or conductivity.
  • Field devices often have a sensor unit that is in contact with a process medium at least temporarily and/or at least in sections, which is used to generate a signal that is dependent on the process variable.
  • field devices often have an electronics unit arranged in a housing, the electronics unit being used to process and/or forward the signals generated by the sensor unit, in particular electrical and/or electronic signals.
  • the electronic unit often has a printed circuit board with components arranged on it.
  • the circuit board often has a large number of contact surfaces which are soldered to the connections of the components.
  • the connections of the components and the contact surfaces of the printed circuit boards are used for mechanical and/or electrical contacting between the printed circuit board and the component.
  • an automatic optical inspection (AOI) of the circuit board usually takes place. Among other things, it is checked whether all the required components are present on the printed circuit board and whether the soldering points are defective. However, the latter is only possible if the soldering points are visible from the outside, ie if the soldering points are not arranged between the circuit board and the component.
  • AXI automated X-ray inspection
  • So-called trailers i.e. components that merely rest on the printed circuit board without being properly soldered to the printed circuit board, are not detected either with AOI or with AXI. Floating occurs, for example, when the component has not been adequately wetted by the soldering paste due to temperatures that are too low, vibrations or similar. Such a defective solder joint is also known as a cold solder joint.
  • Some electronic units are designed to be intrinsically safe, i.e. only sparks that do not cause explosive mixtures to ignite may occur. In the simplest case, this can be achieved by limiting the current and/or the voltage. For example, resistors or Zener diodes are used to limit the current and/or voltage. In order to ensure the intrinsic safety of the electronics unit, it is essential to check the soldered joint between the printed circuit board and the current and/or voltage limiting element. The challenges already mentioned arise in the case of concealed solder joints.
  • the object of the present invention is therefore to specify an electronic unit and a method with which a concealed solder joint can be checked in a simple manner.
  • an electronic unit comprising at least one component and a printed circuit board, the at least one component having at least one connection, the printed circuit board having at least one first contact surface and at least one second contact surface, the at least one first contact surface and the at least a second contact surface are spaced apart, wherein the at least one connection is connected to the at least two contact areas by means of at least one solder point.
  • the soldering paste is either applied to the first contact area and the second contact area, or the soldering paste is applied to at least two separate areas of the at least one connection, with the at least two separate areas each being the first contact area and facing the second contact surface. If the component is missing during the soldering process, the melting of the solder paste only leads to two separate solder depots. There is thus no electrical connection created between the first contact surface and the second contact surface.
  • the soldering paste is applied to the first contact area and the second contact area or to the at least one connection in such a way that when the printed circuit board is soldered, an electrical connection is created between the first and second contact area only in combination with the at least one component.
  • solder paste or solder paste depots leads either to a common soldering point, which leads as a soldering bridge from the first contact area via the connection to the second contact area, or to two separate soldering points, with one each Contact surface is connected separately to the terminal. Separate solder joints are formed depending on the distance between the solder paste and the contact pads and the interaction between the solder paste and the surface of the circuit board between the two contact pads, which depends on the composition of the surface of the circuit board.
  • several solder paste depots for example four, can also be applied to the at least one connection or to the contact surfaces.
  • a connection can also be soldered with three or more contact areas, for example.
  • the at least one soldering point can be checked in a simple manner. So can an electric Input signal applied to a contact surface and em electrical output signal can be determined at another contact surface. Only if the soldering point mechanically and/or electrically connects the component and the printed circuit board is a defined target value of an electrical output signal obtained.
  • a further advantage of the electronic unit according to the invention is that the division of the contacting of the connection with at least two contact areas reduces tilting of the at least one component relative to the printed circuit board. If a component with one or a few connections is soldered to a printed circuit board in the conventional sense, i.e. one connection is soldered to one contact surface, the soldering paste can be distributed unevenly between the connection and the contact surface during the remelting process. As a result, a larger solder gap height is formed in some areas of the soldering point and a lower solder gap height is formed in other areas of the soldering point, and the component tilts relative to the printed circuit board as a result. By distributing the soldering paste between at least two contact surfaces and a connection, this effect is reduced and an almost parallel alignment of the component with respect to the circuit board is achieved.
  • the at least two contact areas are separated from one another by a soldering stop.
  • the solder resist is in particular a solder resist or a solder resist film.
  • the solder resist prevents liquid solder from wetting the solder resist coated areas of the circuit board.
  • the solder stop can optionally be used to separate the contact areas from each other and influence the alignment of the component relative to the circuit board.
  • the component is a voltage-limiting element.
  • the solder joint between the voltage-limiting element and the circuit board must be checked and the mechanical and / or electrical connection by means of at least a solder joint between the voltage limiting element and the printed circuit board must be ensured.
  • the component is preferably a zener diode.
  • the object on which the invention is based is also achieved by a method for testing at least one state of an electronic unit, which comprises at least one component and a printed circuit board, the at least one component having at least one connection, the printed circuit board having at least one first contact surface and at least one second contact surface has, wherein the at least one first contact area and the at least one second contact area are spaced apart from one another, wherein the at least one connection is connected to the at least two contact areas by means of at least one solder joint, the method having at least the following steps:
  • the method is therefore used for indirect checking of the at least one soldering point and is particularly advantageous in the case of covered soldering points which, for example, are not easily accessible with AOI and/or AXI.
  • Starting with at least one intact soldering point which ensures a mechanical and/or electrical connection between the at least one component and the printed circuit board, it is defined which setpoint value of the electrical output signal is to be determined at the second contact surface if an electrical input signal is present at the first contact surface is created. If the specific electrical output signal matches the previously defined target value, then the solder joint is intact. If the defined target value is not reached, there is a cold solder joint, for example.
  • the contact surfaces of the printed circuit boards are usually designed as end points, also called test points, designed by traces that allow the application and determination of the electrical input and output signals in a simple manner.
  • the method can be used, for example, during the manufacturing process of the electronics unit. It can also be used to check the electronics unit for damage after it has been in operation.
  • the presence of the component and/or the electrical contactability of the component and/or a soldering paste of the soldering point is determined as the at least one state.
  • a comparison of the electrical input signal and the electrical output signal can be used to determine whether the component is still present, ie whether it is mechanically connected to the printed circuit board via the at least one soldering point. This is relevant not only during the manufacture of the electronics unit, but can also be relevant, for example, after an error has occurred in the electronics unit.
  • the at least one soldering point can break as a result of an external impact.
  • the electrical contactability of the component can be determined using the contact surfaces of the printed circuit boards in order to check the functionality of the component.
  • solder paste used in the solder joint It is also possible to determine the solder paste used in the solder joint. In this way, damage to the component can be determined indirectly, since each soldering paste is assigned a minimum melting temperature. Using a solder paste with a melting temperature that the component is not designed for can impair the function of the component.
  • a voltage or a resistance is advantageously determined as the electrical output signal. If there is at least one intact soldering point which connects the at least one component and the printed circuit board, then when a voltage is applied to the first contact area, a voltage is also obtained at the second contact area. If a resistance is determined between the first and second contact area, a significantly greater resistance is obtained in the case of a non-intact soldering point than in the case of an intact soldering point.
  • the method is preferably carried out during a functional test of the electronics unit. The method can be used as part of a functional test in conventional production without any additional effort.
  • FIGS. 1-2 They show:
  • 1a a schematic of an electronic unit according to the invention.
  • 1b a schematic of an electronic unit according to the invention before the soldering process.
  • the electronic unit 1 according to the invention comprises at least one component 2 and a printed circuit board 3.
  • the electronic unit 1 according to the invention is used in the field devices mentioned at the outset, with no restriction to the examples mentioned.
  • the electronic unit 1a shows a possible configuration of the electronic unit 1 according to the invention in a cross-sectional view, in which the electronic unit 1 has a component 2 and a printed circuit board 3.
  • the component 2 has a connection 4 and the printed circuit board 3 has a first and second contact area 5 , 6 which are connected via a soldering point 7 .
  • the component 2 can also have a plurality of connections 4 . It is also possible to connect a connection 4 to more than two contact surfaces 5.6. It is also possible for the connection 4 to be connected to the two contact surfaces 5, 6 via two separate soldering points. However, the contact surfaces 5.6 are always spaced apart.
  • Conductor tracks 10 which end in the two contact surfaces 5.6 are shown as an example.
  • the component 2 can, for example, be a voltage limiting element such as a zener diode.
  • 1 b shows the electronic unit 1 according to the invention before the at least one component 2 is soldered to the printed circuit board 3.
  • the soldering paste 9 is applied to the first and second contact surface 5.6 or the at least one connection 4 in such a way that that only an electrical connection between the first and second contact surface 5.6 is created when both the printed circuit board 3 and the at least one component 2 are present during the soldering process.
  • the soldering paste 9 is applied to the first and the second contact area 5.6.
  • the soldering paste 9 can also be applied 4 to the at least one connection.
  • a solder stop 8 is applied between the contact surfaces 5 , 6 in order to set the alignment of the component 2 relative to the printed circuit board 3 .
  • the method can be used for an electronic unit 1 which comprises at least one component 2 and a printed circuit board 3 and which is shown in FIG. 1 .
  • the at least one component 2 has at least one connection 4 .
  • the printed circuit board 3 has at least one first contact surface 5 and at least one second contact surface 6, which are spaced apart from one another.
  • the at least one connection 4 is connected to the at least two contact surfaces 5.6 by means of at least one solder point 7.
  • an electrical input signal is applied to the at least first contact area 5 .
  • an electrical output signal for example a voltage or a resistance, is determined at the at least second contact surface 6 .
  • the first input signal can be applied and/or the electrical output signal can be determined by means of two conductor tracks 10 which end at the contact surfaces.
  • the third step C at least one state of the electronic unit 1 is determined on the basis of the electrical input signal and the electrical output signal, such as the presence of the component 2 and/or the electrical contactability of the component 2 and/or a soldering paste of the soldering point 7.
  • the method is optional can be used in production during a functional test. reference list

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf eine Elektronikeinheit (1), umfassend mindestens ein Bauteil (2) und eine Leiterplatte (3), wobei das mindestens eine Bauteil (2) mindestens einen Anschluss (4) aufweist, wobei die Leiterplatte (3) mindestens eine erste Kontaktfläche (5) und mindestens eine zweite Kontaktfläche (6) aufweist, wobei die mindestens eine erste Kontaktfläche (5) und die mindestens eine zweite Kontaktfläche (6) voneinander beabstandet sind, wobei der mindestens eine Anschluss (4) mit den mindestens zwei Kontaktflächen (5,6) mittels mindestens einer Lötstelle (7) verbunden ist. Die Erfindung bezieht sich weiterhin auf ein Verfahren zur Prüfung mindestens eines Zustands einer Elektronikeinheit (1).

Description

Elektronikeinheit und Verfahren zur Prüfung mindestens eines Zustands einer Elektronikeinheit
Die Erfindung betrifft eine Elektronikeinheit, umfassend mindestens ein Bauteil und eine Leiterplatte. Weiterhin betrifft die Erfindung ein Verfahren zur Prüfung mindestens eines Zustands einer Elektronikeinheit, welche mindestens ein Bauteil und eine Leiterplatte umfasst.
In der Prozess- und Automatisierungstechnik werden vielfach Feldgeräte zur Bestimmung und/oder Überwachung von Prozessgrößen eingesetzt. Als Feldgeräte werden dabei im Prinzip alle Geräte bezeichnet, die prozessnah eingesetzt werden und prozessrelevante Informationen liefern oder verarbeiten. Dabei handelt es sich beispielsweise um Füllstandsmessgeräte, Durchflussmessgeräte, Druck- und Temperaturmessgeräte, pH- und Redoxpotentialmessgeräte, Leitfähigkeitsmessgeräte, usw., welche die entsprechenden Prozessgrößen Füllstand, Durchfluss, Druck, Temperatur, pH-Wert, Redoxpotential oder Leitfähigkeit erfassen. Feldgeräte weisen oftmals eine zumindest zeitweise und/oder zumindest abschnittsweise mit einem Prozessmedium in Kontakt stehende Sensoreinheit auf, welche der Erzeugung eines von der Prozessgröße abhängigen Signals dient. Ferner weisen Feldgeräte oftmals eine in einem Gehäuse angeordnete Elektronikeinheit auf, wobei die Elektronikeinheit der Verarbeitung und/oder Weiterleitung der von der Sensoreinheit erzeugten Signalen, insbesondere elektrischen und/oder elektronischen Signalen, dient. Oftmals weist die Elektronikeinheit hierzu eine Leiterplatte mit darauf angeordneten Bauteilen auf.
Die Leiterplatte weist häufig eine Vielzahl von Kontaktflächen auf, welche mit den Anschlüssen der Bauteile verlötet werden. Die Anschlüsse der Bauteile sowie die Kontaktflächen der Leiterplatten dienen zur mechanischen und/oder elektrischen Kontaktierung zwischen der Leiterplatte und dem Bauteil. Nach der Verlötung der Anschlüsse mit den Kontaktflächen findet in der Regel eine automatische optische Inspektion (AOI) der Leiterplatte statt. Dabei wird unter anderem geprüft, ob alle benötigten Bauteile auf der Leiterplatte vorhanden sind, und ob die Lötstellen Defekte aufweisen. Letzteres ist jedoch nur möglich, wenn die Lötstellen von außen optisch sichtbar sind, d.h. wenn die Lötstellen nicht zwischen Leiterplatte und Bauteil angeordnet sind. Bei den nichtsichtbaren, verdeckten Lötstellen kann eine automatische Röntgen- Inspektion (automated X-ray inspection, AXI) durchgeführt werden, um beispielsweise unerwünschte Lufteinschlüsse, sogenannte Voids, innerhalb der Lötstelle zu erkennen. Die AXI ist im Vergleich zur AOI jedoch eine relativ aufwändige und teure Methode.
Sogenannte Auflieger, also Bauteile, die lediglich auf der Leiterplatte aufliegen, ohne ordnungsgemäß mit der Leiterplatte verlötet zu sein, werden weder mit AOI noch mit AXI entdeckt. Auflieger treten beispielsweise auf, wenn das Bauteil von der Lötpaste nicht ausreichend benetzt wurde aufgrund von zu niedrigen Temperaturen, Erschütterungen oder ähnlichem. Eine solche fehlerhafte Lötstelle ist auch als kalte Lötstelle bekannt.
Elektronikeinheiten werden teilweise eigensicher ausgestaltet, d.h. dass nur solche Funken entstehen dürfen, die keine Zündung von explosionsfähigen Gemischen bewirken. Im einfachsten Fall lässt sich dieses über eine Begrenzung des Stroms und/oder der Spannung erreichen. Zur Strom- und/oder Spannungsbegrenzung werden beispielsweise Widerstände oder Zener-Dioden eingesetzt. Um die Eigensicherheit der Elektronikeinheit zu gewährleisten, ist eine Prüfung der Lötstelle zwischen der Leiterplatte und dem Strom- und/oder Spannungsbegrenzungselement unabdingbar. Dabei treten bei verdeckten Lötstellen die bereits genannten Herausforderungen auf.
Die Aufgabe der vorliegenden Erfindung ist es daher eine Elektronikeinheit und ein Verfahren anzugeben, mit welcher/welchem auf einfache Weise eine verdeckte Lötstelle überprüft werden kann.
Die Aufgabe wird erfindungsgemäß gelöst durch eine Elektronikeinheit, umfassend mindestens ein Bauteil und eine Leiterplatte, wobei das mindestens eine Bauteil mindestens einen Anschluss aufweist, wobei die Leiterplatte mindestens eine erste Kontaktfläche und mindestens eine zweite Kontaktfläche aufweist, wobei die mindestens eine erste Kontaktfläche und die mindestens eine zweite Kontaktfläche voneinander beabstandet sind, wobei der mindestens eine Anschluss mit den mindestens zwei Kontaktflächen mittels mindestens einer Lötstelle verbunden ist.
Vor dem Verlöten des mindestens eines Bauteils mit der Leiterplatte ist die Lötpaste entweder jeweils auf die erste Kontaktfläche und die zweite Kontaktfläche aufgebracht oder die Lötpaste ist auf mindestens zwei separate Bereiche des mindestens einen Anschlusses aufgebracht, wobei die mindestens zwei separaten Bereiche jeweils der ersten Kontaktfläche und der zweiten Kontaktfläche zugewandt sind. Fehlt das Bauteil während des Lötvorgangs, führt das Aufschmelzen der Lötpaste lediglich zu zwei voneinander getrennten Lotdepots. Es wird somit keine elektrische Verbindung zwischen der ersten Kontaktfläche und der zweiten Kontaktfläche geschaffen. Die Lötpaste ist derart jeweils auf die erste Kontaktfläche und die zweite Kontaktfläche oder auf den mindestens einen Anschluss aufgebracht, dass beim Verlöten der Leiterplatte nur in Kombination mit dem mindestens einen Bauteil eine elektrische Verbindung zwischen der ersten und zweiten Kontaktfläche geschaffen wird.
Bei Vorhandensein mindestens eines Bauteils während des Lötvorgangs führt das Erhitzen und Aufschmelzen der Lötpaste bzw. Lötpastendepots führt entweder zu einer gemeinsamen Lötstelle, welche als eine Lötbrücke von der ersten Kontaktfläche über den Anschluss zur zweiten Kontaktfläche führt, oder zu zwei getrennten Lötstellen, wobei jeweils eine Kontaktfläche separat mit dem Anschluss verbunden ist. Getrennte Lötstellen entstehen abhängig von der Distanz der Lötpaste bzw. der Kontaktflächen zueinander und von der Wechselwirkung zwischen der Lötpaste und der Oberfläche der Leiterplatte zwischen den zwei Kontaktflächen, welche von der Beschaffenheit der Oberfläche der Leiterplatte abhängt. Statt zwei Lötpastendepots können auch mehrere, beispielsweise vier Lötpastendepots auf den mindestens einen Anschluss oder auf die Kontaktflächen aufgetragen werden. Zudem kann ein Anschluss beispielsweise auch mit drei oder mehr Kontaktflächen verlötet werden.
Mit der erfindungsgemäßen Elektronikeinheit lässt sich die mindestens eine Lötstelle auf einfache Weise überprüfen. So kann ein elektrisches Eingangssignal an einer Kontaktfläche angelegt und em elektrisches Ausgangssignal an einer anderen Kontaktfläche bestimmt werden. Nur wenn die Lötstelle das Bauteil und die Leiterplatte mechanisch und/oder elektrisch verbindet, wird ein definierter Soll-Wert eines elektrisches Ausgangssignal erhalten.
Ein weiterer Vorteil der erfindungsgemäßen Elektronikeinheit besteht darin, dass die Aufteilung der Kontaktierung des Anschlusses mit mindestens zwei Kontaktflächen eine Verkippung des mindestens einen Bauteils relativ zur Leiterplatte verringert. Wird ein Bauteil mit einem oder wenigen Anschlüssen auf eine Leiterplatte in herkömmlichen Sinne verlötet, also jeweils ein Anschluss mit einer Kontaktfläche verlötet, so kann es während des Umschmelzprozesses zu einer ungleichen Verteilung der Lötpaste zwischen dem Anschluss und der Kontaktfläche kommen. In der Folge wird in manchen Bereichen der Lötstelle eine größere Lotspalthöhe und in anderen Bereichen der Lötstelle eine niedrigere Lotspalthöhe ausgebildet und das Bauteil verkippt dadurch relativ zur Leiterplatte. Durch die Verteilung der Lötpaste zwischen mindestens zwei Kontaktflächen und einem Anschluss wird dieser Effekt reduziert und eine nahezu parallele Ausrichtung des Bauteils gegenüber der Leiterplatte erreicht.
In einer möglichen Ausgestaltung sind die mindestens zwei Kontaktflächen durch einen Lötstopp voneinander getrennt. Der Lötstopp ist insbesondere ein Lötstopplack oder eine Lötstoppfolie. Der Lötstopp verhindert das Benetzen mit flüssigem Lot auf den mit Lötstopp überzogenen Bereichen der Leiterplatte. Der Lötstopp kann optional zur Abgrenzung der Kontaktflächen untereinander eingesetzt werden und die Ausrichtung des Bauteils relativ zur Leiterplatte beeinflussen.
In einer weiteren möglichen Ausgestaltung ist das Bauteil ein Spannungsbegrenzungselement. Insbesondere für Spannungsbegrenzungselemente, welche im Rahmen eines Explosionsschutzes auf der Leiterplatte angebracht werden, muss die Lötstelle zwischen dem Spannungsbegrenzungselement und der Leiterplatte überprüft und die mechanische und/oder elektrische Verbindung mittels der mindestens einen Lötstelle zwischen dem Spannungsbegrenzungselement und der Leiterplatte gewährleistet werden.
Bevorzugterweise ist das Bauteil eine Zener-Diode.
Die der Erfindung zugrundeliegende Aufgabe wird ferner gelöst durch ein Verfahren zur Prüfung mindestens eines Zustands einer Elektronikeinheit, welche mindestens ein Bauteil und eine Leiterplatte umfasst, wobei das mindestens eine Bauteil mindestens einen Anschluss aufweist, wobei die Leiterplatte mindestens eine erste Kontaktfläche und mindestens eine zweite Kontaktfläche aufweist, wobei die mindestens eine erste Kontaktfläche und die mindestens eine zweite Kontaktfläche voneinander beabstandet sind, wobei der mindestens eine Anschluss mit den mindestens zwei Kontaktflächen mittels mindestens einer Lötstelle verbunden ist, wobei das Verfahren zumindest die folgenden Schritte aufweist:
- Anlegen eines elektrischen Eingangssignals an die mindestens eine erste Kontaktfläche,
- Bestimmen eines elektrischen Ausgangssignals an der mindestens einen zweiten Kontaktfläche,
- Ermitteln des mindestens einen Zustands der Elektronikeinheit anhand des elektrischen Eingangssignal und des elektrischen Ausgangssignals.
Das Verfahren dient damit zur indirekten Überprüfung der mindestens einen Lötstelle und ist besonders bei verdeckten Lötstellen, welche beispielsweise mit AOI und/oder AXI nicht auf einfache Weise zugänglich sind, von großem Vorteil. Ausgegangen von mindestens einer intakten Lötstelle, welche für eine mechanische und/oder elektrische Verbindung zwischen dem mindestens einem Bauteil und der Leiterplatte sorgt, wird definiert, welcher Soll-Wert des elektrischen Ausgangssignals an der zweiten Kontaktfläche bestimmt werden soll, wenn ein elektrisches Eingangssignal an der ersten Kontaktfläche angelegt wird. Stimmt das bestimmte elektrische Ausgangssignal mit dem vorher definierten Soll-Wert überein, so liegt eine intakte Lötstelle vor. Wird der definierte Soll-Wert nicht erreicht, liegt beispielsweise eine kalte Lötstelle vor. Die Kontaktflächen der Leiterplatten sind in der Regel als Endpunkte, auch Testpunkte genannt, von Leiterbahnen ausgestaltet, die das Anlegen und Bestimmen der elektrischen Eingangs- und Ausgangssignale auf einfache Weise ermöglichen. Das Verfahren kann beispielsweise während des Fertigungsprozesses der Elektronikeinheit zum Einsatz kommen. Es kann weiterhin eingesetzt werden, um nach einem Betrieb der Elektronikeinheit diese auf Schäden hin zu untersuchen.
In einer möglichen Ausgestaltung wird als der mindestens eine Zustand das Vorhandensein des Bauteils und/oder die elektrische Kontaktierbarkeit des Bauteils und/oder eine Lötpaste der Lötstelle bestimmt. Aus einem Vergleich des elektrischen Eingangssignal und des elektrischen Ausgangssignal kann erkannt werden, ob das Bauteil noch vorhanden ist, also ob es mit der Leiterplatte über die mindestens einen Lötstelle mechanisch verbunden ist. Dies ist nicht nur während der Fertigung der Elektronikeinheit relevant, sondern kann beispielsweise auch nach einem aufgetretenen Fehler der Elektronikeinheit relevant sein. Beispielsweise kann die mindestens eine Lötstelle durch äußere Schlageinwirkung brechen. Ebenso kann die elektrische Kontaktierbarkeit des Bauteils mittels der Kontaktflächen der Leiterplatten bestimmt werden, um so die Funktionalität des Bauteils zu überprüfen. Weiterhin ist es möglich die in der Lötstelle verwendete Lötpaste zu bestimmen. Dabei kann indirekt eine Beschädigung des Bauteils ermittelt werden, da jeder Lötpaste eine minimale Schmelztemperatur zugeordnet ist. Bei Verwendung einer Lötpaste mit einer Schmelztemperatur, für welche das Bauteil nicht ausgelegt ist, kann die Funktion des Bauteils beeinträchtigt sein.
Vorteilhafterweise wird als elektrisches Ausgangssignal eine Spannung oder ein Widerstand bestimmt. Liegt mindestens eine intakte Lötstelle vor, welche das mindestens eine Bauteil und die Leiterplatte verbindet, so wird bei Anlegen einer Spannung an die erste Kontaktfläche auch an der zweiten Kontaktfläche eine Spannung erhalten. Wird ein Widerstand zwischen der ersten und zweiten Kontaktfläche bestimmt, so wird im Falle einer nichtintakten Lötstelle ein deutlich größerer Widerstand erhalten als im Fall einer intakten Lötstelle. Bevorzugterweise wird das Verfahren während einer Funktionsprüfung der Elektronikeinheit durchgeführt. Das Verfahren kann als Teil einer Funktionsprüfung ohne Mehraufwand in einer herkömmlichen Fertigung eingesetzt werden.
Im Folgenden soll die vorliegende Erfindung anhand der nachfolgenden Figuren Fig. 1-2 näher erläutert werden. Sie zeigen:
Fig. 1a: ein Schema einer erfindungsgemäßen Elektronikeinheit.
Fig. 1 b: ein Schema einer erfindungsgemäßen Elektronikeinheit vor dem Lötvorgang.
Fig. 2: ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens.
Die erfindungsgemäße Elektronikeinheit 1 umfasst mindestens ein Bauteil 2 und eine Leiterplatte 3. Beispielsweise wird die erfindungsgemäße Elektronikeinheit 1 in den eingangs genannten Feldgeräten eingesetzt, wobei keine Beschränkung auf die genannten Beispiele stattfindet.
In Fig. 1a ist eine mögliche Ausgestaltung der erfindungsgemäßen Elektronikeinheit 1 in einer Querschnitts-Ansicht gezeigt, in der die Elektronikeinheit 1 ein Bauteil 2 und eine Leiterplatte 3 aufweist. Es können jedoch auch mehrere Bauteile 2 auf der Leiterplatte 3 angeordnet und mit dieser verbunden sein. In der gezeigten Ausgestaltung weist das Bauteil 2 einen Anschluss 4 und die Leiterplatte 3 eine erste und zweite Kontaktfläche 5,6 auf, welche über eine Lötstelle 7 verbunden sind. Im Rahmen der Erfindung kann das Bauteil 2 auch mehrere Anschlüsse 4 aufweisen. Es ist auch möglich einen Anschluss 4 mit mehr als zwei Kontaktflächen 5,6 zu verbinden. Ebenso ist es möglich, dass der Anschluss 4 über zwei getrennte Lötstellen mit den beiden Kontaktflächen 5,6 verbunden ist. Die Kontaktflächen 5,6 sind jedoch stets voneinander beabstandet. Beispielhaft sind Leiterbahnen 10 gezeigt, welche in den beiden Kontaktflächen 5,6 enden. Das Bauteil 2 kann beispielsweise ein Spannungsbegrenzungselement, wie beispielsweise eine Zener-Diode, sein. Fig. 1 b zeigt die erfindungsgemäße Elektromkemheit 1 vor dem Verlöten des mindestens einen Bauteils 2 mit der Leiterplatte 3. Hierbei ist zu beachten, dass die Lötpaste 9 derart auf die erste und zweite Kontaktfläche 5,6 oder den mindestens einen Anschluss 4 aufgetragen wird, dass nur dann eine elektrische Verbindung zwischen der ersten und zweiten Kontaktfläche 5,6 geschaffen wird, wenn sowohl die Leiterplatte 3 als auch das mindestens eine Bauteil 2 während des Lötvorgangs vorhanden sind. In der beispielhaften Ausgestaltung in Fig. 1 b ist die Lötpaste 9 jeweils auf die erste und die zweite Kontaktfläche 5,6 aufgetragen. Die Lötpaste 9 kann jedoch auch auf den mindestens einen Anschluss aufgebracht 4 sein. Beispielhaft ist ein Lötstopp 8 zwischen den Kontaktflächen 5,6 aufgetragen, um die Ausrichtung des Bauteils 2 relativ zur Leiterplatte 3 einzustellen.
In Fig. 2 ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens gezeigt. Das Verfahren ist anwendbar für eine Elektronikeinheit 1 , welche mindestens ein Bauteil 2 und eine Leiterplatte 3 umfasst, und welche in Fig. 1 dargestellt ist. Das mindestens eine Bauteil 2 weist mindestens einen Anschluss 4 auf. Die Leiterplatte 3 weist mindestens eine erste Kontaktfläche 5 und mindestens eine zweite Kontaktfläche 6 auf, welche voneinander beabstandet sind. Der mindestens eine Anschluss 4 ist mit den mindestens zwei Kontaktflächen 5,6 mittels mindestens einer Lötstelle 7 verbunden. Im ersten Schritt A wird ein elektrisches Eingangssignal an die mindestens erste Kontaktfläche 5 angelegt. Im zweiten Schritt B wird ein elektrisches Ausgangssignal, beispielsweise eine Spannung oder ein Widerstand, an der mindestens zweiten Kontaktfläche 6 bestimmt. Beispielsweise kann das Anlegen des ersten Eingangssignals und/oder das Bestimmen des elektrischen Ausgangssignals mittels zweier Leiterbahnen 10 erfolgen, welche an den Kontaktflächen enden. Im dritten Schritt C wird anhand des elektrischen Eingangssignal und des elektrischen Ausgangssignals mindestens ein Zustand der Elektronikeinheit 1 bestimmt, wie beispielsweise das Vorhandensein des Bauteils 2 und/oder die elektrische Kontaktierbarkeit des Bauteils 2 und/oder eine Lötpaste der Lötstelle 7. Optional ist das Verfahren bei der Fertigung während einer Funktionsprüfung einsetzbar. Bezugszeichenliste
1 Elektronikeinheit
2 Bauteil 3 Leiterplatte
4 Anschluss
5 erste Kontaktfläche
6 zweite Kontaktfläche
7 Lötstelle 8 Lötstopp
9 Lötpaste
10 Leiterbahn

Claims

Patentansprüche
1 . Elektronikeinheit (1 ), umfassend mindestens ein Bauteil (2) und eine Leiterplatte (3), wobei das mindestens eine Bauteil (2) mindestens einen Anschluss (4) aufweist, wobei die Leiterplatte (3) mindestens eine erste Kontaktfläche (5) und mindestens eine zweite Kontaktfläche (6) aufweist, wobei die mindestens eine erste Kontaktfläche (5) und die mindestens eine zweite Kontaktfläche (6) voneinander beabstandet sind, wobei der mindestens eine Anschluss (4) mit den mindestens zwei Kontaktflächen (5,6) mittels mindestens einer Lötstelle (7) verbunden ist.
2. Elektronikeinheit nach Anspruch 1 , wobei die mindestens zwei Kontaktflächen (5,6) durch einen Lötstopp (8) voneinander getrennt sind.
3. Elektronikeinheit nach mindestens einem der Ansprüche 1 -2, wobei das Bauteil (2) ein Spannungsbegrenzungselement ist.
4. Elektronikeinheit nach Anspruch 3, wobei das Bauteil (2) eine Zener-Diode ist.
5. Verfahren zur Prüfung mindestens eines Zustands einer Elektronikeinheit (1 ), umfassend mindestens ein Bauteil (2) und eine Leiterplatte (3), wobei das mindestens eine Bauteil (2) mindestens einen Anschluss (4) aufweist, wobei die Leiterplatte (3) mindestens eine erste Kontaktfläche (5) und mindestens eine zweite Kontaktfläche (6) aufweist, wobei die mindestens eine erste Kontaktfläche (5) und die mindestens eine zweite Kontaktfläche (6) voneinander beabstandet sind, wobei der mindestens eine Anschluss (4) mit den mindestens zwei Kontaktflächen (5,6) mittels mindestens einer Lötstelle (7) verbunden ist, wobei das Verfahren zumindest die folgenden Schritte aufweist:
- Anlegen eines elektrischen Eingangssignals an die mindestens eine erste Kontaktfläche (5) (A), - Bestimmen eines elektrischen Ausgangssignals an der mindestens einen zweiten Kontaktfläche (6) (B),
- Ermitteln des mindestens einen Zustands der Elektronikeinheit (1 ) anhand des elektrischen Eingangssignal und des elektrischen Ausgangssignals (C). Verfahren nach Anspruch 5, wobei als der mindestens eine Zustand das Vorhandensein des Bauteils (2) und/oder die elektrische Kontaktierbarkeit des Bauteils (2) und/oder eine Lötpaste der Lötstelle (7) bestimmt wird. Verfahren nach mindestens einem der Ansprüche 5-7, wobei als elektrisches Ausgangssignal eine Spannung oder ein Widerstand bestimmt wird. Verfahren nach mindestens einem der Ansprüche 5-7, wobei das Verfahren während einer Funktionsprüfung der Elektronikeinheit (1 ) durchgeführt wird.
EP21777672.3A 2020-10-01 2021-09-13 Elektronikeinheit und verfahren zur prüfung mindestens eines zustands einer elektronikeinheit Pending EP4223084A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020125716.3A DE102020125716A1 (de) 2020-10-01 2020-10-01 Elektronikeinheit und Verfahren zur Prüfung mindestens eines Zustands einer Elektronikeinheit
PCT/EP2021/075122 WO2022069204A1 (de) 2020-10-01 2021-09-13 Elektronikeinheit und verfahren zur prüfung mindestens eines zustands einer elektronikeinheit

Publications (1)

Publication Number Publication Date
EP4223084A1 true EP4223084A1 (de) 2023-08-09

Family

ID=77914304

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21777672.3A Pending EP4223084A1 (de) 2020-10-01 2021-09-13 Elektronikeinheit und verfahren zur prüfung mindestens eines zustands einer elektronikeinheit

Country Status (5)

Country Link
US (1) US12498411B2 (de)
EP (1) EP4223084A1 (de)
CN (1) CN116326221A (de)
DE (1) DE102020125716A1 (de)
WO (1) WO2022069204A1 (de)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709253A (en) * 1986-05-02 1987-11-24 Amp Incorporated Surface mountable diode
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US5315070A (en) * 1991-12-02 1994-05-24 Siemens Aktiengesellschaft Printed wiring board to which solder has been applied
JPH05347473A (ja) 1992-06-15 1993-12-27 Toshiba Corp 配線基板
JP2825085B2 (ja) 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
JP2001077518A (ja) * 1999-09-01 2001-03-23 Fujitsu Ltd 電子部品実装プリント基板および電子部品取り外し方法
DE10126655A1 (de) * 2001-06-01 2002-12-05 Endress & Hauser Gmbh & Co Kg Leiterplatte mit mindestens einem elektronischen Bauteil
JP2003068806A (ja) 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
TWI232072B (en) * 2004-04-05 2005-05-01 Wistron Corp Method and structure for printed circuit board assembly and jig for assembling structure
WO2008149445A1 (ja) 2007-06-07 2008-12-11 Fujitsu Limited 半田接合部を有する電子装置の診断装置、診断方法、及び診断プログラム
DE102008031633B4 (de) 2008-07-04 2010-04-08 Siemens Aktiengesellschaft Anordnung zum Befestigen eines elektrischen Bauelements auf einem Träger
DE102010029234A1 (de) 2010-05-21 2011-11-24 Endress + Hauser Flowtec Ag Vorrichtung zur Bereitstellung einer eigensicheren Versorgungsspannung und zur Übertragung von Kommunikationssignalen
DE102010038453A1 (de) 2010-07-27 2012-02-02 Robert Bosch Gmbh Lötstellenkontrolle
TWI634823B (zh) * 2016-08-02 2018-09-01 矽品精密工業股份有限公司 電子裝置

Also Published As

Publication number Publication date
DE102020125716A1 (de) 2022-04-07
WO2022069204A1 (de) 2022-04-07
US20230366921A1 (en) 2023-11-16
US12498411B2 (en) 2025-12-16
CN116326221A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
EP2342946A1 (de) Schaltungsanordnung und verfahren zum betreiben einer oled
WO2022069204A1 (de) Elektronikeinheit und verfahren zur prüfung mindestens eines zustands einer elektronikeinheit
DE102020129830A1 (de) Verfahren zum Auflöten mindestens eines ersten Bauelements auf eine Oberfläche einer ersten Leiterplatte
DE4231180C2 (de) Justierstruktur zur Bestimmung der Lage der Lötstoppmaske einer gedruckten Leiterplatte und Verfahren zu ihrer Herstellung
DE10319157A1 (de) Integrierte Schaltung mit einer Spannungsüberwachungsschaltung sowie ein Verfahren zum Überwachen einer bereitgestellten internen Burn-In-Spannung
EP4075456B1 (de) Verfahren zum herstellen eines lötbaren bauelement und feldgerät mit bauelement
EP4205893B1 (de) Verfahren zum verlöten mindestens eines bauteils mit mindestens einem trägerelement
WO2022037936A1 (de) Verfahren und anordnung zum überprüfen von schraubverbindungen
EP4005359B1 (de) Verfahren zur erkennung von fehlern oder fehlfunktionen an elektrischen oder elektronischen bauteilen einer schaltungsanordnung
WO2017032638A1 (de) Stiftleiste, bestückte leiterplatte und verfahren zur herstellung einer bestückten leiterplatte
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
EP4049310A1 (de) Verfahren zum herstellen eines smd-lötbaren bauelements, smd-lötbares bauelement, elektronikeinheit und feldgerät
DE102019122661A1 (de) Elektronisches Gerät für einen Einsatz in explosionsgefährdeten Bereichen und Verfahren zum Herstellen eines elektronischen Geräts für einen Einsatz in explosionsgefährdeten Bereichen
EP1624597B1 (de) Sicherung in Serie mit einem Kondensator zur Vermeidung der Folgen eines Kurzschlusses in dem Kondensator
DE102016200247A1 (de) Prüfanordnung und Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins
DE102021001093A1 (de) Eingebundenes Testinstrument für Hochgeschwindigkeitsschnittstellen
DE102017103664A1 (de) Eingangsschaltung eines Zweileiter-Feldgerätes
DE102020126586A1 (de) Verfahren und Computerprogrammprodukt zum Fertigen einer Platine
DE102023120556A1 (de) Temperaturstabilisierte Sensoreinheit zur Abstandsbestimmung
DE102024126343A1 (de) Verfahren zur Ermittlung einer Derating-Kurve eines SMD-Widerstands und Verwendung eines SMD-Widerstands
DE102011108078A1 (de) Leiterplatte und Verfahren zum Testen von in der Leiterplatte eingebetteten Bauelementen
DE102018212684A1 (de) Elektrisches Bauelement für die Oberflächenmontage bzw. elektronische Baugruppe mit Überwachungsstruktur
DE10156951A1 (de) Elektrische Schaltungsanordnung
DE102020129831A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Oberfläche einer ersten Leiterplatte
DE102010049102A1 (de) Verfahren zur Detektion von Rissen in einem elektronischen Bauelement

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20230328

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS