EP4165687A1 - Transistor - Google Patents

Transistor

Info

Publication number
EP4165687A1
EP4165687A1 EP21731158.8A EP21731158A EP4165687A1 EP 4165687 A1 EP4165687 A1 EP 4165687A1 EP 21731158 A EP21731158 A EP 21731158A EP 4165687 A1 EP4165687 A1 EP 4165687A1
Authority
EP
European Patent Office
Prior art keywords
transistor
layer
electrode
gate region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21731158.8A
Other languages
German (de)
English (en)
Inventor
René Escoffier
Blend MOHAMAD
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP4165687A1 publication Critical patent/EP4165687A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates

Definitions

  • the present description relates generally to electronic devices and, more particularly, high electron mobility transistors (High-Electron-Mobility Transistor - HEMT) normally blocked based on gallium nitride (GaN).
  • High-Electron-Mobility Transistor - HEMT High-Electron-Mobility Transistor - HEMT
  • GaN gallium nitride
  • HEMT transistors based on gallium nitride are used, for example, in electrical energy conversion applications, for powers typically between a few milliwatts and several tens of watts. Such transistors generally have a high on-state resistance or a low threshold voltage, which is detrimental to their performance.
  • One embodiment overcomes all or part of the drawbacks of existing normally blocked high electronic mobility transistors based on gallium nitride.
  • One embodiment provides a transistor comprising a gate region penetrating inside a first layer of gallium nitride, in which a second electrically conductive layer coats at least one of the flanks of said gate region.
  • the grid region comprises:
  • the transistor further comprises a second electrode and a third electrode, located on either side of the gate region and penetrating inside the first layer, the second electrode being more close to the gate region as the third electrode.
  • the second electrode is a source electrode forming part of a source region of the transistor.
  • the third electrode is a drain electrode forming part of a drain region of the transistor.
  • the second layer coats the side of the gate region located opposite the second electrode.
  • the second layer is discontinuous and comprises:
  • the first layer coats one face of a semiconductor substrate.
  • the first layer has a multilayer structure comprising:
  • a third sublayer coating the second sublayer, the gate region crossing the third and second sublayers and extending inside the first sublayer.
  • the transistor further comprises, on the side of said face, a stack comprising:
  • flanks of the gate region are, seen from the side, inclined towards the middle of the gate region at an angle of between 5 ° and 45 °, preferably equal to approximately 10 ° .
  • the grid region has, in sectional view, at least one step.
  • One embodiment provides a method of manufacturing a transistor as described.
  • Figure 1 is a sectional view, schematic and partial, of an example of a transistor
  • Figure 2 is a sectional view, schematic and partial, of an embodiment of a transistor
  • Figure 3 is a sectional view, schematic and partial, of a variant of the transistor of Figure 2;
  • Figure 4 is a sectional view, schematic and partial, of another embodiment of a transistor
  • Figure 5 is a sectional view, schematic and partial, of a variant of the transistor of Figure 4.
  • Figure 6 is a sectional view, schematic and partial, of another variant of the transistor of Figure
  • Figure 7 is a sectional view, schematic and partial, illustrating a step of an embodiment of a method of manufacturing the transistor of Figure 4;
  • Figure 8 is a sectional view, schematic and partial, illustrating another step of the mode of implementation of the manufacturing process of the transistor of Figure 4;
  • Figure 9 is a sectional view, schematic and partial, illustrating yet another step of the embodiment of the method of manufacturing the transistor of Figure
  • Figure 10 is a sectional view, schematic and partial, illustrating yet another step of the embodiment of the method of manufacturing the transistor of Figure
  • Figure 11 is a sectional view, schematic and partial, illustrating a variant of the step set forth in relation to Figure 10;
  • Figure 12 is a sectional view, schematic and partial, illustrating yet another step of the embodiment of the method of manufacturing the transistor of Figure Figure 13 is a sectional view, schematic and partial, of yet another embodiment of a transistor;
  • Figure 14 is a sectional view, schematic and partial, illustrating an electron density within the transistor of Figure 13 in one mode of operation;
  • Figure 15 is a sectional view, schematic and partial, illustrating the current density inside the transistor of Figure 13 in another mode of operation;
  • FIG. 16 is a graph of variation of a drain current as a function of a gate-source voltage of the transistor of FIG. 13;
  • FIG. 17 is another graph of variation of the drain current as a function of the gate-source voltage of the transistor of FIG. 13.
  • the expressions “approximately”, “approximately”, “substantially”, and “of the order of” mean within 10% or within 10 °, preferably within 5% or within 5 °.
  • Figure 1 is a sectional view, schematic and partial, of an example of high electronic mobility transistor 100 (High-Electron-Mobility Transistor - HEMT), or HEMT transistor.
  • the HEMT transistor 100 is, in this example, normally off.
  • the HEMT transistor 100 is formed on a substrate 102.
  • the substrate 102 is, for example, a wafer or a piece of wafer, only part of which is shown in Figure 1.
  • the substrate 102 is of a semiconductor material (eg, silicon), glass or sapphire.
  • a first layer 104 (GaN) covers a face 102T of the substrate 102 (the upper face of the substrate 102, in the orientation of FIG. 1).
  • the first layer 104 is made of gallium nitride (GaN), for example intrinsic gallium nitride (that is to say not intentionally doped).
  • a second layer 106 coats the first layer 104 on the side of the face 102T of the substrate 102.
  • the second layer 106 is made of aluminum-gallium nitride (AlGaN).
  • a third layer 108 coats the second layer 106 on the side of the face 102T of the substrate 102.
  • the third layer 108 is made of silicon nitride (SiN).
  • the second layer 106 and the third layer 108 jointly form a stack 110.
  • the transistor 100 includes a gate region 100G (Gâte).
  • the gate region 100G of transistor 100 is said to be embedded (“recessed”) in the first layer 104 of gallium nitride. More precisely, in the example shown, the gate region 100G extends vertically, from the upper face of the third layer 108, towards the upper face 102T of the substrate 102.
  • the gate region 100G of transistor 100 comprises a gate electrode 112G (TiN + W).
  • the gate electrode 112G has, seen in section in FIG. 1, a "T" shape, a vertical portion of which passes through the layers 108 and 106 and partially penetrates the thickness of the layer 104.
  • a horizontal portion of the T formed by the gate electrode 112G extends laterally above the third layer 108.
  • the sides of the vertical portion of the T formed by the gate electrode 112G are inclined so that they approach one another at the bottom of the electrode 112G. This makes it possible, in operation, to facilitate the passage of electrons from one side to the other of the electrode 112G.
  • the flanks of the vertical portion of the T formed by the gate electrode 112G are inclined advantageously makes it possible to prevent these flanks from forming a vertical stop against which the electrons would collide.
  • the gate electrode 112G is made of an electrically conductive material.
  • the electrode 112G is made of a metal or a metal alloy, for example an alloy based on titanium nitride (TiN) and tungsten (W).
  • a fourth layer 114 isolates the gate electrode 112G relative to the layers 104, 106 and 108.
  • the fourth layer 114 is made of an electrically insulating material.
  • the fourth layer is alumina (AI2O3).
  • the fourth insulating layer 114 covers the side faces and the underside of the vertical portion of the T formed by the electrode 112G. In addition, the fourth insulating layer 114 extends laterally on either side of the vertical portion and under the horizontal portion of the T formed by the electrode 112G. Layer 114 extends over and in contact with the top surface of third layer 108.
  • the horizontal portion of the T formed by the electrode 112G extends over and in contact with portions of the layer 114. These portions of the layer 114 are thus interposed vertically between the third layer 108 and the horizontal portion of the T formed by the electrode 112G.
  • the portion or portions of the fourth layer 114 which insulate the gate electrode 112G with respect to the layers 104, 106 and 108 are considered to be part of the gate region 100G of the transistor 100.
  • the transistor 100 further comprises two other electrodes 112S and 112D.
  • the electrodes 112S and 112D are located on either side of the gate region 100G of the transistor 100, that is to say on either side of the gate electrode 112G. In the example shown, electrode 112S is closer to gate region 100G than electrode 112D. For example :
  • the electrode 112S is separated from the electrode 112G by a distance of between 1 ⁇ m and 2 ⁇ m, for example equal to 1 ⁇ m;
  • the electrode 112D is separated from the electrode 112G by a distance of between 10 ⁇ m and 20 ⁇ m, for example equal to 10 ⁇ m, in order to ensure a voltage withstand ranging for example up to 1000 V (the maximum electric field in GaN is theoretically 2 MV / cm, but it is in practice limited for example to 1 MV / cm by the quality of the layer 104 of GaN).
  • the electrodes 112S and 112D each extend vertically, from the upper face of the fourth insulating layer 114, towards the upper face 102T of the substrate 102. More specifically, in the example shown , the electrodes 112S and 112D each pass through the layers 114, 108 and 106 and partially penetrate the thickness of the layer 104, for example at the end of a thermal annealing making it possible to form a conductive alloy between the electrodes 112S, 112D and layer 106.
  • the electrodes 112S and 112D are each made of an electrically conductive material, for example a metal or a metal alloy.
  • the electrode 112S is a source electrode and the electrode 112D is a drain electrode.
  • the electrode 112D being further from the electrode 112G than the electrode 112S, this makes it possible to apply a high potential, for example of the order of 650 V, to the electrode 112D without risking a breakdown of the transistor 100, the electrodes 112S and 112G being generally subjected to potentials of the order of a few volts.
  • the electrodes 112S and 112D respectively form part of a source region 100S (Source) and a drain region 100D (Drain) of the transistor 100.
  • a two-dimensional 2DEG electron gas is formed in the first layer 104 of gallium nitride, near the interface between the layer 104 and the second layer 106 of aluminum-gallium nitride .
  • the two-dimensional electron gas 2DEG is, in FIG. 1, represented by a dotted line.
  • the electrodes 112S and 112D of the HEMT transistor 100 are each in contact with the two-dimensional electron gas 2DEG.
  • the two-dimensional electron gas 2DEG is interrupted by the gate region 100G. More precisely, in this example, the two-dimensional electron gas 2DEG is discontinuous and comprises two parts located on either side of the gate region 100G of the transistor 100 (to the left and to the right of the region 100G, in the orientation of figure 1).
  • the gate region 100G embedded in the layer 104 of gallium nitride prevents a circulation of electrons between the source electrode 112S and the drain electrode 112D.
  • the transistor 100 is then in a blocked state.
  • the electrons circulate from one part to the other of the two-dimensional electron gas 2DEG bypassing the gate region 100G. More precisely, when the transistor 100 is on and subjected to a bias voltage applied between its drain 100D and its source 100S, the electrons then borrow, to flow from one side of the gate 100G to the other, a conduction path located inside the first layer 104 and running along the interface between the layer 104 and the fourth layer 114.
  • the arrow 116L symbolizes the path taken by the electrons to descend along a flank of the gate region 100G located opposite the source electrode 100S;
  • the arrow 116B symbolizes the path taken by the electrons to move horizontally under the lower face of the vertical portion of the T formed by the grid region 100G;
  • HEMT transistors similar to transistor 100 are those they have, in the on state, a high drain-source resistance Ron, which tends to degrade their electrical performance. This is in particular due to the conduction paths 116L, 116B, 116R which the electrons take to bypass the gate region 100G.
  • FIG. 2 is a sectional view, schematic and partial, of an embodiment of a transistor 200 according to the invention. Like transistor 100 in Figure 1, transistor 200 is a normally blocked HEMT transistor.
  • the transistor 200 of Figure 2 comprises elements common with the transistor 100 of Figure 1. These common elements will not be detailed again below.
  • the transistor 200 of FIG. 2 differs from the transistor 100 of FIG. 1 mainly in that the transistor 200 comprises an electrically conductive layer 202 coating one of the flanks of the gate region 100G.
  • the conductive layer 202 is symbolized, in FIG. 2, by a hatched area.
  • the conductive layer 202 coats the side of the gate region 100G which is located opposite the electrode 100S, that is to say the electrode closest to the region 100G among the electrode 100S and the electrode 100D. More precisely, on the side of the electrode 100S, the layer 202 is interposed between:
  • the conductive layer 202 extends laterally on and in contact with the upper surface of the layer 108, in the direction of the electrode 112S.
  • Layer 202 is made of an electrically conductive material, for example a metal, a metal alloy or an N-type doped semiconductor.
  • the layer 202 is made of aluminum (Al), gold (Au) , copper (Cu) or titanium nitride (TiN).
  • the sides of the vertical portion of the T formed by the gate region 100G are, in the lower part, connected by a horizontal portion.
  • the vertical portion of the T formed by the region 100G has, seen in section, a triangular or “V” shape.
  • the sides of the vertical portion of the T formed by the grid region 100G are contiguous at the bottom.
  • An advantage of the transistor 200 of Figure 2 over the transistor 100 of Figure 1 is that the conductive layer 202 reduces the resistance of the conduction path taken by the electrons between the electrode 100S and the electrode 100D. More precisely, the layer 202 makes it possible to reduce the resistance of the conduction path 116L (FIG. 1), opposite the electrode 112S.
  • the electrons have, in fact, low mobility.
  • the mobility of electrons in transistor 100 is of the order of 200 cm 2 / (Vs) along the conduction path 116L and about 2000 cm 2 / (Vs) in the electron gas two-dimensional 2DEG.
  • the fact of providing the conductive layer 202 coating a flank of the gate region 100G of the transistor 200 makes it possible to obtain, along the conduction path 116L, an electronic mobility greater than that of the transistor 100 (FIG. 1), for example substantially equal to the mobility in the two-dimensional electron gas 2DEG.
  • the presence of the conductive layer 202 also makes it possible to eliminate or limit an electron trapping phenomenon in the gallium nitride. Indeed, the electrons circulating along the conduction paths 116L, 116B and 116R of the transistor 100 are liable to be partially trapped by defects present in the material of the first layer 104.
  • the trapping of electrons causes, for example, a phenomenon of hysteresis on current curves Id of drain as a function of a voltage Vgs applied between the electrodes 112G and 112S (curves Id (Vgs)) and / or a attenuation (“collapse”) of the drain current Id after biasing the transistor 200 on the drain current curves Id as a function of a voltage Vds applied between the electrodes 112D and 112S (curves Id (Vds)).
  • the electron trapping phenomenon is greatly reduced along the conduction path 116L (FIG. 1), because the electrons preferentially circulate in the conductive layer 202 and not in the layer 104.
  • Figure 3 is a sectional view, schematic and partial, of a variant of the transistor 200 of Figure 2 according to the invention.
  • the first gallium nitride layer 104 of the transistor 200 comprises a P-type doped sublayer.
  • the layer 104 has, for example, a multilayer structure comprising:
  • first sub-layer 104a (GaN), coating the face 102T of substrate 102;
  • a second sublayer 104b (PGaN), doped with P type, coating the first sublayer 104a;
  • the first and third sublayers 104a and 104c are made of intrinsic gallium nitride (GaN), that is to say not intentionally doped.
  • the second sublayer 104b, interposed vertically between the sublayers 104a and 104c, is made of P-type doped gallium nitride.
  • the gate region 100G of transistor 100 passes through the third and second sublayers 104c and 104b, and can partially penetrate into the thickness of the first sublayer 104a. In other words, the gate region 100G can extend vertically inside the first sublayer 104a.
  • An advantage of the variant explained in relation to FIG. 3 lies in the fact that the threshold voltage Vth of transistor 200 can be adjusted by modifying a doping rate of the second sublayer 104b. More precisely, the threshold voltage Vth of the transistor 200 of FIG. 3 is all the greater the higher the doping rate of the second sublayer 104b.
  • FIG. 4 is a sectional view, schematic and partial, of another embodiment of a transistor 400 according to the invention.
  • the transistor 400 of FIG. 4 comprises elements common with the transistor 200 of FIG. 2. These common elements will not be detailed again below.
  • the transistor 400 of Figure 4 differs from the transistor 200 of Figure 2 mainly in that the conductive layer 202 of the transistor 400 covers both sides of the 100G grid region. More precisely, according to this embodiment, the second layer 202 of transistor 400 is discontinuous and comprises:
  • a second portion 202R covering the flank of the gate region 100G which is situated opposite the electrode 112D (on the right, in the orientation of FIG. 4).
  • the two portions 202L and 202R of the conductive layer 202 are represented in FIG. 4 by hatched areas located on either side of the vertical portion of the T formed by the gate electrode 112G.
  • the portion 202L of the conductive layer 202 advantageously makes it possible to reduce the resistance of the conduction path 116L (FIG. 1).
  • the portion 202R of the conductive layer 202 advantageously makes it possible to reduce the resistance of the conduction path 116R (FIG. 1).
  • This allows the transistor 400 to have a resistance Ron in the on state even lower than that of the transistor 200 exposed in relation to FIG. 2.
  • the electrical performance of the transistor 400 is thus further improved compared to the transistor 100 (FIG. 1). ).
  • FIG. 1 is a sectional view, schematic and partial, of a variant of the transistor 400 of Figure 4 according to the invention.
  • the grid region 100G has, seen in section in FIG. 5, at least one step 502. More precisely, in the example shown, the vertical portion of the T formed by the grid electrode 112G has , on each of its side faces, a shoulder. Similarly, the insulating layer 114 and the portions 202L and 202R of the conductive layer 202 each have a shoulder similar to those of the gate electrode 112G.
  • the shoulders are located approximately at the level of the layer 106 of aluminum-gallium nitride. Compared to the transistor 400 of FIG. 4, this allows a smoothing of an electric field resulting from a polarization of the drain electrode 112D with respect to the gate electrode 112G. In other words, the step 502 plays a role analogous to that of a field plate.
  • FIG. 6 is a sectional view, schematic and partial, of another variant of the transistor 400 of FIG.
  • the step 502 is located in the thickness of the first layer 104 of gallium nitride.
  • the conductive layer 202 ( Figures 2 and 3) or the portion 202L ( Figures 4 to 6) of the conductive layer 202 located on the side of the source electrode 112S of the transistor 200, 400 is connected to the source electrode 112S.
  • the layer 202 or the portion 202L extends more precisely on and in contact with the upper face of the layer 108, up to the electrode 112S.
  • the layer 202 or the portion 202L located on the electrode 112S side thus has, in the vicinity of the bottom of the electrode 112G, a potential substantially equal to that of the source electrode 112S, for example ground (0 V).
  • an advantage of the variant embodiment of the transistors 200, 400 described above is that the conductive layer 202, or the portion 202L of the layer 202, extends from the source electrode 112S to the vicinity of the bottom of the gate electrode 112G. This allows electrons to flow more easily between the source electrode 112S and the bottom of the electrode 112G. Due to the fact that the conductive layer 202 or the portion 202L extends as far as the electrode 112S, a more favorable conduction path is obtained in particular than that passing through the two-dimensional electron gas 2DEG located in the layer 104, 104c in gallium nitride.
  • FIGS. 7 to 12 below illustrate successive steps of an example of an embodiment of a method of manufacturing the transistor 400 of FIG. 4 according to the invention.
  • FIG. 7 is a sectional view, schematic and partial, illustrating a step of an embodiment of a method of manufacturing the transistor 400 of FIG. 4.
  • the first layer 104 GaN
  • the second layer 106 AlGaN
  • the third layer 108 SiN
  • the first layer 104 extends continuously and over the entire upper surface 102T of the substrate 102;
  • the second layer 106 extends continuously and over the entire upper surface of the first layer 104;
  • the third layer 108 extends continuously and over the entire upper surface of the second layer 106.
  • the layers 104, 106 and 108 are, for example, produced by epitaxy. Although this is not shown in FIG. 7, an intermediate layer of aluminum nitride (AIN) can be interposed between the layers 104 and 106. This makes it possible in particular to promote the epitaxy of the layer 106 of aluminum nitride. gallium on the gallium nitride layer 104.
  • AIN aluminum nitride
  • the two-dimensional electron gas 2DEG extends laterally and continuously in the first layer 104, under the interface between the layers 104 and 106.
  • FIG. 8 is a sectional view, schematic and partial, illustrating another step of the mode of implementation of the method of manufacturing the transistor 400 of FIG. 4.
  • a trench 802 extending vertically from an upper face 108T of the layer 108 is etched. More precisely, in the example shown, the trench 802 passes through the layers 108 and 106 of the stack. 110 and partially penetrates the thickness of the layer 104.
  • the trench 802 is, for example, produced by etching of atomic layers (“Atomic Layer Etching” - ALE in English).
  • the trench 802 has, in sectional view in FIG. 8, walls side 802L and 802R oblique. More precisely, the trench 802 is etched so that its side walls 802L and 802R each form an angle with respect to a normal to the upper surface 108T of the layer 108.
  • the angle formed by the walls 802L and 802R is between 5 ° and 45 °, preferably equal to about 10 °.
  • the side walls 802L and 802R are inclined so that the trench 802 has, seen in section in FIG. 8, a flared profile. More precisely, it is ensured that the trench has an opening (at the top, in the orientation of FIG. 8) that is wider than its bottom 802B (at the bottom, in the orientation of FIG. 8).
  • the side walls 802L and 802R of the trench 802 constitute the flanks of the gate region 100G of the transistor 400 (FIG. 4). More precisely :
  • the wall 802L constitutes the flank of the gate region 100G situated opposite the electrode 112S (FIG. 4);
  • the wall 802R constitutes the flank of the gate region 100G situated opposite the electrode 112D (FIG. 4).
  • the trench 802 has:
  • the two-dimensional electron gas 2DEG is discontinuous. More precisely, the trench 802 separates the two-dimensional electron gas 2DEG into two parts located on either side of the trench 802.
  • FIG. 9 is a sectional view, schematic and partial, illustrating yet another step of the mode of implementation of the method of manufacturing the transistor 400 of FIG. 4.
  • the side walls 802L and 802R and the bottom 802B of the trench 802 are coated with the conductive layer 202.
  • the layer 202 extends laterally, on both sides. another of the trench 802, on and in contact with the upper surface 108T of the layer 108.
  • Layer 202 is, for example, produced by a conformal deposition technique, for example by chemical vapor deposition ("Chemical Vapor Deposition" - CVD).
  • the material constituting the layer 202 is, for example, chosen so as to obtain a low mismatch of lattice parameter with respect to the material of the layer 104. The presence of crystalline defects at the interface between them is thus avoided or limited. layers 104 and 202, these defects being liable to form trap states for the electrons.
  • the layer 202 has a thickness of between 5 nm and 20 nm, for example equal to approximately 10 nm.
  • FIG. 10 is a sectional view, schematic and partial, illustrating yet another step of the mode of implementation of the method of manufacturing the transistor 400 of FIG. 4.
  • the layer 202 is etched so as to keep only the portions 202L and 202R of the layer 202 which respectively cover the side walls 802L and 802R of the trench 802. In the example shown, it is removed. the portion of the layer 202 covering the bottom 802B of the trench 802 and the majority of the portions of the layer 202 which cover the upper face 108T of the layer 108.
  • portions of the layer 202 coating the upper surface 108T of the layer 108 can be kept on either side of the opening of the trench 802.
  • the portions 202L and 202R of the layer 202 are preferably obtained by a wet etching process. This makes it possible in particular to obtain a good roughness at the level of the bottom 802B of the trench 802. The resistance Ron in the on state of the transistor 400 is thus reduced (FIG. 4).
  • the wet etching is preceded by a dry etching step, for example by plasma.
  • the wet etching allows an improvement in the surface condition, obtained at the end of the dry etching step, of the bottom 802B of the trench 802.
  • the aim is to obtain ohmic contact between the portions 202L, 202R of the layer 202 and the two-dimensional electron gas 2DEG. This makes it possible in particular to avoid the appearance of a voltage drop at the level of the interface between the gallium nitride of layer 104 and the material of layer 202.
  • FIG. 11 is a sectional view, schematic and partial, illustrating a variant of the step set out in relation to FIG. 10.
  • the conductive layer 202 is etched so that the portions 202L and 202R partially cover the bottom 802B of the trench 802.
  • the portion 202L of the layer 202 extends over and in contact. with the bottom 802B of the trench 802.
  • the portion 202R of the layer 202 extends over and in contact with the bottom 802B of the trench 802.
  • the portions 202L and 202R of layer 202 remain disjoint. In general, it is ensured that the portions 202L and 202R of the layer 202 are separated by a distance D sufficient to avoid any risk of breakdown due to the polarization of the drain electrode 112D (FIG. 4) of the transistor drain. 400.
  • the distance D is greater than about 100 nm
  • FIG. 12 is a sectional view, schematic and partial, illustrating yet another step of the mode of implementation of the method of manufacturing the transistor 400 of the FIG. 4 from the structure obtained at the end of the step described in relation to FIG. 10.
  • the upper face of the structure obtained at the end of the step described in relation to FIG. 10 is coated with the insulating layer 114. More precisely, in the example shown, the layer 114 coats:
  • the insulating layer 114 is, for example, made of alumina
  • a deposition of an aluminum nitride (AIN) layer can precede the deposition of the layer 114. This allows, for example, a better adaptation of the mesh parameter between the layers. . This reduces the number of faults likely to be present at the interface.
  • Layer 114 is preferably produced by a conformal deposition technique. This allows a uniform layer 114 to be obtained. This advantageously results in a more uniform capacitive coupling thus making it possible to avoid the presence of field peaks.
  • the electrodes 112S, 112G and 112D are then produced in order to obtain the transistor 400 exposed in relation to FIG. 4.
  • the electrodes 112S , 112G and 112D are obtained by deposition then local etching of a metal layer (not shown) coating the upper surface of the insulating layer 114.
  • FIG. 13 is a sectional view, schematic and partial, of yet another embodiment of a transistor 1300 according to the invention.
  • the transistor 1300 of FIG. 13 comprises elements common with the transistor 400 of FIG. 4. These common elements will not be detailed again below.
  • the transistor 1300 of FIG. 13 differs from the transistor 400 of FIG. 4 mainly in that the portions 202L and 202R of the layer 202 of the transistor 1300 are vertical, and not oblique as in the case of the transistor 400.
  • the gate electrode 112G of transistor 1300 is surmounted by a field plate 1302.
  • the field plate 1302 of the transistor 1300 covers the upper face of the gate electrode 112G and extends laterally. on and in contact with the upper surface of the stack 110.
  • the field plate 1302 is, for example, made of silica (S1O2).
  • the transistor 1300 has, on either side of the gate region 100G, electrodes similar to the electrodes 112S and 112D of the transistor 400 of FIG. 4.
  • Figure 14 is a sectional view, schematic and partial, illustrating an electron density within of the transistor 1300 of FIG. 13 in one mode of operation.
  • the transistor 1300 is assumed to be off.
  • this corresponds to a situation in which: a voltage Vds equal to approximately 650 V is applied between the drain electrode (not shown) and the source electrode (not shown) of transistor 1300; and a substantially zero voltage Vgs is applied between the gate electrode 112G and the source electrode (not shown) of transistor 1300.
  • an area 1402 of high Electron density forms near the lower end of the portion 202R of the conductive layer 202.
  • the area 1402 is due to an electric field attracting electrons to the side of the drain electrode 112D.
  • the electron density reaches about 1.5 c 10 18 electrons per cubic centimeter in the zone 1402 while it is substantially zero in the other parts of the transistor 1300 shown in figure 14.
  • the zone 1402 is not sufficiently extended laterally for a breakdown to occur between the drain electrode (not shown) and the portion 202R of the conductive layer 202. In other words, the presence of the portion 202R of the conductive layer 202 does not interfere with the off-state operation of the transistor 1300.
  • Figure 15 is a sectional view, schematic and partial, illustrating the current density inside the transistor 1300 of Figure 13 in another mode of operation.
  • the transistor 1300 is assumed to be on. By way of example, this corresponds to a situation in which: the voltage Vds is equal to approximately 0.5 V; and the voltage Vgs is equal to about 6 V.
  • a zone 1502 of high current density forms under the gate region 100G of transistor 1300.
  • the current density reaches approximately 8 c 10 5 amperes per square centimeter in zone 1502 while it is substantially zero in the other parts of transistor 1300 shown in FIG. 15.
  • FIG. 16 is a graph of variation of a drain current Id (on the ordinate), as a function of the gate-source voltage Vgs (on the abscissa), of the transistor 1300 of FIG. 13.
  • the current Id is expressed in amps per millimeter (A / mm), on a linear scale, and the voltage Vgs is expressed in volts (V).
  • FIG. 16 illustrates, more precisely, the variation of the drain current Id as a function of the gate-source voltage Vgs for portions 202L and 202R of the conductive layer 202 (FIG. 13) based on:
  • the current Id is substantially zero for voltage values Vgs less than 2 V and increases progressively: from approximately 2.1 V for the curves 1602 and 1604; and from around 2.8 V for the 1606 curve.
  • transistor 1300 has a threshold voltage Vth: equal to approximately 2.1 V if its conductive layer 202 consists of copper or aluminum; and equal to about 2.8 V if its conductive layer 202 is made of a metal having an output work of 8 eV.
  • the fact of choosing a layer material 202 having a high output work makes it possible to increase the threshold voltage Vth of the transistor 1300.
  • a threshold voltage Vth of about 1 V that is to say an associated curve Id (Vgs) located to the left of curves 1602, 1604 and 1606 in the orientation of FIG. 16.
  • the presence of the conductive layer 202 allows the transistor 1300 to reconcile a low resistance Ron in the on state and a threshold voltage Vth greater than 1.5 V, for example greater than 2 V.
  • FIG. 17 is another graph of variation of the drain current Id (on the ordinate), as a function of the gate-source voltage Vgs (on the abscissa), of the transistor 1300 of FIG. 13.
  • the current Id is expressed in amps per millimeter (A / mm), on a semi-logarithmic scale, and the voltage Vgs is expressed in volts (V).
  • the drain current Id remains low, for example less than 1 c 10 10 amps / mm as long as the gate-source voltage Vgs is lower than the threshold voltage Vth. In other words, this confirms that the presence of the portions 202L and 202R of the conductive layer 202 does not adversely affect the operation of the transistor 1300 in the off state, in which it is sought to obtain the lowest possible current Id.
  • An advantage of the embodiments and embodiments detailed above lies in the fact that the inclined sides of the vertical portion of the T formed by the gate electrode 112G make it possible to improve the electrical performance of the devices described. .
  • the uniformity of the layer 114 further improves this performance even further.
  • the person skilled in the art is, moreover, capable of adapting the mode of implementation of the method described in relation to FIGS. 7 to 12 in order to obtain the different modes of embodiment and variants described above.
  • the person skilled in the art is in particular capable of adapting this method to the production of the variant in which the conductive layer 202 or the portion 202L contacts the source electrode 112S of the transistor 200, 400.

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

La présente description concerne un transistor (200) comportant une région (100G) de grille pénétrant à l'intérieur d'une première couche (104) en nitrure de gallium, dans lequel une deuxième couche (202) électriquement conductrice revêt au moins un des flancs de ladite région de grille.

Description

DESCRIPTION
Transistor
La présente demande de brevet revendique la priorité de la demande de brevet français FR20/06259 qui sera considérée comme faisant partie intégrante de la présente description.
Domaine technique
[0001] La présente description concerne de façon générale les dispositifs électroniques et, plus particulièrement, les transistors à haute mobilité électronique (High-Electron- Mobility Transistor - HEMT) normalement bloqués à base de nitrure de gallium (GaN).
Technique antérieure
[0002] Des transistors HEMT normalement bloqués à base de nitrure de gallium sont utilisés, par exemple, dans des applications de conversion d'énergie électrique, pour des puissances typiquement comprises entre quelques milliwatts et plusieurs dizaines de watts. De tels transistors possèdent généralement une forte résistance à l'état passant ou une faible tension de seuil, ce qui nuit à leurs performances.
Résumé de l'invention
[0003] Il existe un besoin d'améliorer les transistors à haute mobilité électronique normalement bloqués à base de nitrure de gallium existants.
[0004] Un mode de réalisation pallie tout ou partie des inconvénients des transistors à haute mobilité électronique normalement bloqués à base de nitrure de gallium existants.
[0005] Un mode de réalisation prévoit un transistor comportant une région de grille pénétrant à l'intérieur d'une première couche en nitrure de gallium, dans lequel une deuxième couche électriquement conductrice revêt au moins un des flancs de ladite région de grille. [0006] Selon un mode de réalisation, la région de grille comporte :
- une première électrode de grille ; et
- une troisième couche électriquement isolante, intercalée entre la première électrode et la première couche.
[0007] Selon un mode de réalisation, le transistor comporte en outre une deuxième électrode et une troisième électrode, situées de part et d'autre de la région de grille et pénétrant à l'intérieur de la première couche, la deuxième électrode étant plus proche de la région de grille que la troisième électrode .
[0008] Selon un mode de réalisation :
- la deuxième électrode est une électrode de source faisant partie d'une région de source du transistor ; et
- la troisième électrode est une électrode de drain faisant partie d'une région de drain du transistor.
[0009] Selon un mode de réalisation, la deuxième couche revêt le flanc de la région de grille situé en regard de la deuxième électrode .
[0010] Selon un mode de réalisation, la deuxième couche est discontinue et comporte :
- une première portion, revêtant le flanc de la région de grille situé en regard de la deuxième électrode ; et
- une deuxième portion, revêtant le flanc de la région de grille situé en regard de la troisième électrode.
[0011] Selon un mode de réalisation, la première couche revêt une face d'un substrat semiconducteur.
[0012] Selon un mode de réalisation, la première couche présente une structure multicouche comportant :
- une première sous-couche, revêtant ladite face du substrat ;
- une deuxième sous-couche, dopée de type P, revêtant la première sous-couche ; et
- une troisième sous-couche, revêtant la deuxième sous-couche, la région de grille traversant les troisième et deuxième sous- couches et se prolongeant à l'intérieur de la première sous- couche .
[0013] Selon un mode de réalisation, le transistor comporte en outre, du côté de ladite face, un empilement comprenant :
- une quatrième couche en nitrure d'aluminium-gallium, revêtant la première couche ; et
- une cinquième couche en nitrure de silicium, revêtant la quatrième couche.
[0014] Selon un mode de réalisation, les flancs de la région de grille sont, vus de côté, inclinés vers le milieu de la région de grille d'un angle compris entre 5° et 45°, de préférence égal à environ 10°.
[0015] Selon un mode de réalisation, la région de grille présente, vue en coupe, au moins une marche.
[0016] Un mode de réalisation prévoit un procédé de fabrication d'un transistor tel que décrit.
Brève description des dessins
[0017] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation et modes de mise en œuvre particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
[0018] la figure 1 est une vue en coupe, schématique et partielle, d'un exemple de transistor ;
[0019] la figure 2 est une vue en coupe, schématique et partielle, d'un mode de réalisation d'un transistor ; [0020] la figure 3 est une vue en coupe, schématique et partielle, d'une variante du transistor de la figure 2 ;
[0021] la figure 4 est une vue en coupe, schématique et partielle, d'un autre mode de réalisation d'un transistor ;
[0022] la figure 5 est une vue en coupe, schématique et partielle, d'une variante du transistor de la figure 4 ;
[0023] la figure 6 est une vue en coupe, schématique et partielle, d'une autre variante du transistor de la figure
4 ;
[0024] la figure 7 est une vue en coupe, schématique et partielle, illustrant une étape d'un mode de mise en œuvre d'un procédé de fabrication du transistor de la figure 4 ;
[0025] la figure 8 est une vue en coupe, schématique et partielle, illustrant une autre étape du mode de mise en œuvre du procédé de fabrication du transistor de la figure 4 ;
[0026] la figure 9 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor de la figure
4 ;
[0027] la figure 10 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor de la figure
4 ;
[0028] la figure 11 est une vue en coupe, schématique et partielle, illustrant une variante de l'étape exposée en relation avec la figure 10 ;
[0029] la figure 12 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor de la figure [0030] la figure 13 est une vue en coupe, schématique et partielle, d'encore un autre mode de réalisation d'un transistor ;
[0031] la figure 14 est une vue en coupe, schématique et partielle, illustrant une densité d'électrons à l'intérieur du transistor de la figure 13 dans un mode de fonctionnement ;
[0032] la figure 15 est une vue en coupe, schématique et partielle, illustrant la densité de courant à l'intérieur du transistor de la figure 13 dans un autre mode de fonctionnement ;
[0033] la figure 16 est un graphique de variation d'un courant de drain en fonction d'une tension grille-source du transistor de la figure 13 ; et
[0034] la figure 17 est un autre graphique de variation du courant de drain en fonction de la tension grille-source du transistor de la figure 13.
Description des modes de réalisation
[0035] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation et modes de mise en œuvre peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques .
[0036] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation et modes de mise en œuvre décrits ont été représentés et sont détaillés En particulier, les applications et dispositifs susceptibles de tirer profit des transistors décrits ne sont pas détaillés, les transistors décrits étant compatibles avec les applications et dispositifs usuels comportant des transistors normalement bloqués à haute mobilité électronique à base de nitrure de gallium.
[0037] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
[0038] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence, sauf précision contraire, à l'orientation des figures.
[0039] Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % ou à 10° près, de préférence à 5 % ou à 5° près.
[0040] La figure 1 est une vue en coupe, schématique et partielle, d'un exemple de transistor 100 à haute mobilité électronique (High-Electron-Mobility Transistor - HEMT), ou transistor HEMT. Le transistor HEMT 100 est, dans cet exemple, normalement bloqué.
[0041] Dans l'exemple représenté, le transistor HEMT 100 est formé sur un substrat 102. Le substrat 102 est, par exemple, une plaquette ou un morceau de plaquette, dont seule une partie est représentée en figure 1. À titre d'exemple, le substrat 102 est en un matériau semiconducteur (par exemple, le silicium), en verre ou en saphir. [0042] Une première couche 104 (GaN) revêt une face 102T du substrat 102 (la face supérieure du substrat 102, dans l'orientation de la figure 1). À titre d'exemple, la première couche 104 est en nitrure de gallium (GaN), par exemple en nitrure de gallium intrinsèque (c'est-à-dire non dopé de manière intentionnelle).
[0043] En outre, une deuxième couche 106 (AlGaN) revêt la première couche 104 du côté de la face 102T du substrat 102. À titre d'exemple, la deuxième couche 106 est en nitrure d'aluminium-gallium (AlGaN).
[0044] Dans l'exemple représenté, une troisième couche 108 (SiN) revêt la deuxième couche 106 du côté de la face 102T du substrat 102. À titre d'exemple, la troisième couche 108 est en nitrure de silicium (SiN).
[0045] La deuxième couche 106 et la troisième couche 108 forment conjointement un empilement 110.
[0046] Le transistor 100 comporte une région 100G (Gâte) de grille. La région 100G de grille du transistor 100 est dite encastrée (« recessed » en langue anglaise) dans la première couche 104 en nitrure de gallium. Plus précisément, dans l'exemple représenté, la région 100G de grille s'étend verticalement, depuis la face supérieure de la troisième couche 108, en direction de la face supérieure 102T du substrat 102.
[0047] Dans l'exemple représenté, la région 100G de grille du transistor 100 comporte une électrode 112G (TiN+W) de grille. L'électrode 112G de grille présente, vue en coupe en figure 1, une forme de « T » dont une portion verticale traverse les couches 108 et 106 et pénètre partiellement dans l'épaisseur de la couche 104. En outre, une portion horizontale du T formé par l'électrode 112G de grille s'étend latéralement au-dessus de la troisième couche 108. [0048] Dans l'exemple représenté, les flancs de la portion verticale du T formé par l'électrode 112G de grille sont inclinés de telle sorte qu'ils se rapprochent l'un de l'autre en bas de l'électrode 112G. Cela permet, en fonctionnement, de faciliter le passage des électrons d'un côté à l'autre de l'électrode 112G. Plus précisément, le fait que les flancs de la portion verticale du T formé par l'électrode 112G de grille soient inclinés permet avantageusement d'éviter que ces flancs ne forment une butée verticale contre laquelle viendraient se heurter les électrons.
[0049] L'électrode 112G de grille est en un matériau électriquement conducteur. À titre d'exemple, l'électrode 112G est en un métal ou en un alliage métallique, par exemple un alliage à base de nitrure de titane (TiN) et de tungstène (W).
[0050] Dans l'exemple représenté, une quatrième couche 114 (A1203) isole l'électrode 112G de grille par rapport aux couches 104, 106 et 108. La quatrième couche 114 est en un matériau électriquement isolant. À titre d'exemple, la quatrième couche est en alumine (AI2O3).
[0051] La quatrième couche isolante 114 revêt les faces latérales et la face inférieure de la portion verticale du T formé par l'électrode 112G. En outre, la quatrième couche isolante 114 se prolonge latéralement de part et d'autre de la portion verticale et sous la portion horizontale du T formé par l'électrode 112G. La couche 114 s'étend sur et en contact avec la surface supérieure de la troisième couche 108.
[0052] Dans l'exemple représenté, la portion horizontale du T formé par l'électrode 112G s'étend sur et en contact avec des portions de la couche 114. Ces portions de la couche 114 sont ainsi intercalées verticalement entre la troisième couche 108 et la portion horizontale du T formé par l'électrode 112G. [0053] De manière générale, la ou les portions de la quatrième couche 114 qui isolent l'électrode 112G de grille par rapport aux couches 104, 106 et 108 sont considérées comme faisant partie de la région 100G de grille du transistor 100.
[0054] Le transistor 100 comporte, en outre, deux autres électrodes 112S et 112D. Les électrodes 112S et 112D sont situées de part et d'autre de la région 100G de grille du transistor 100, c'est-à-dire de part et d'autre de l'électrode 112G de grille. Dans l'exemple représenté, l'électrode 112S est plus proche de la région 100G de grille que l'électrode 112D. À titre d'exemple :
- l'électrode 112S est séparée de l'électrode 112G par une distance comprise entre 1 pm et 2 pm, par exemple égale à 1 pm ; et
- l'électrode 112D est séparée de l'électrode 112G par une distance comprise entre 10 pm et 20 pm, par exemple égale à 10 pm, dans le but d'assurer une tenue en tension allant par exemple jusqu'à 1000 V (le champ électrique maximum dans le GaN est théoriquement de 2 MV/cm, mais il est en pratique limité par exemple à 1 MV/cm par la qualité de la couche 104 de GaN).
[0055] Dans l'exemple représenté, les électrodes 112S et 112D s'étendent chacune verticalement, depuis la face supérieure de la quatrième couche isolante 114, en direction de la face supérieure 102T du substrat 102. Plus précisément, dans l'exemple représenté, les électrodes 112S et 112D traversent chacune les couches 114, 108 et 106 et pénètrent partiellement dans l'épaisseur de la couche 104, par exemple à l'issue d'un recuit thermique permettant de former un alliage conducteur entre les électrodes 112S, 112D et la couche 106.
[0056] Les électrodes 112S et 112D sont chacune en un matériau électriquement conducteur, par exemple un métal ou un alliage métallique. [0057] À titre d'exemple, lorsque le transistor 100 est en fonctionnement, l'électrode 112S est une électrode de source et l'électrode 112D est une électrode de drain. L'électrode 112D étant plus éloignée de l'électrode 112G que l'électrode 112S, cela permet d'appliquer un potentiel élevé, par exemple de l'ordre de 650 V, sur l'électrode 112D sans risquer un claquage du transistor 100, les électrodes 112S et 112G étant généralement soumises à des potentiels de l'ordre de quelques volts .
[0058] Dans l'exemple représenté, les électrodes 112S et 112D font respectivement partie d'une région 100S (Source) de source et d'une région 100D (Drain) de drain du transistor 100.
[0059] Dans le transistor HEMT 100, un gaz d'électrons bidimensionnel 2DEG se forme dans la première couche 104 en nitrure de gallium, à proximité de l'interface entre la couche 104 et la deuxième couche 106 en nitrure d'aluminium-gallium. Le gaz d'électrons bidimensionnel 2DEG est, en figure 1, représenté par un trait en pointillé. Les électrodes 112S et 112D du transistor HEMT 100 sont chacune en contact avec le gaz d'électrons bidimensionnel 2DEG.
[0060] Dans l'exemple représenté, où le transistor HEMT 100 est normalement bloqué, le gaz d'électrons bidimensionnel 2DEG est interrompu par la région 100G de grille. Plus précisément, dans cet exemple, le gaz d'électrons bidimensionnel 2DEG est discontinu et comporte deux parties situées de part et d'autre de la région 100G de grille du transistor 100 (à gauche et à droite de la région 100G, dans l'orientation de la figure 1).
[0061] En fonctionnement, lorsqu'une tension Vgs sensiblement nulle est appliquée entre l'électrode 112G de grille et l'électrode 112S de source, la région 100G de grille encastrée dans la couche 104 en nitrure de gallium empêche une circulation d'électrons entre l'électrode 112S de source et l'électrode 112D de drain. Le transistor 100 est alors dans un état bloqué.
[0062] En revanche, lorsque la tension Vgs appliquée entre l'électrode 112G de grille et l'électrode 112S de source excède une tension de seuil Vth du transistor 100, des électrons peuvent circuler entre l'électrode 112S de source et l'électrode 112D de drain. Le transistor 100 est alors dans un état passant.
[0063] À l'état passant, les électrons circulent d'une partie à l'autre du gaz d'électrons bidimensionnel 2DEG en contournant la région 100G de grille. Plus précisément, lorsque le transistor 100 est passant et soumis à une tension de polarisation appliquée entre son drain 100D et sa source 100S, les électrons empruntent alors, pour circuler d'un côté à l'autre de la grille 100G, un chemin de conduction situé à l'intérieur de la première couche 104 et longeant l'interface entre la couche 104 et la quatrième couche 114.
[0064] Le chemin de conduction emprunté par les électrons pour contourner la région 100G de grille est, en figure 1, symbolisé par des flèches 116L, 116B et 116R. Plus précisément, dans l'orientation de la figure 1 :
- la flèche 116L symbolise le chemin emprunté par les électrons pour descendre le long d'un flanc de la région 100G de grille situé en regard de l'électrode 100S de source ;
- la flèche 116B symbolise le chemin emprunté par les électrons pour se déplacer horizontalement sous la face inférieure de la portion verticale du T formé par la région 100G de grille ; et
- la flèche 116R symbolise le chemin emprunté par les électrons pour remonter le long d'un autre flanc de la région 100G de grille situé en regard de l'électrode 100D de drain. [0065] Un inconvénient des transistors HEMT semblables au transistor 100 tient au fait qu'ils possèdent, à l'état passant, une résistance drain-source Ron élevée, qui tend à dégrader leurs performances électriques. Cela est notamment dû aux chemins de conduction 116L, 116B, 116R qu'empruntent les électrons pour contourner la région 100G de grille.
[0066] Afin de diminuer la résistance Ron à l'état passant du transistor 100, on pourrait penser prévoir une structure dans laquelle la couche isolante 114 serait omise et où l'électrode 112G de grille ne pénétrerait pas à l'intérieur de la première couche 104 en nitrure de gallium. Cela reviendrait, par exemple, à faire en sorte que l'électrode 112G s'arrête, dans l'épaisseur de la deuxième couche 106, avant l'interface entre la couche 106 et la couche 104. On formerait ainsi une grille Schottky, qui permettrait d'interrompre ou d'atténuer localement le gaz d'électrons bidimensionnel 2DEG, à l'aplomb de l'électrode 112G de grille, de sorte à obtenir un transistor normalement bloqué. Toutefois, cela ne permettrait pas d'atteindre une tension de seuil Vth supérieure à environ 1 V, ce qui s'avère problématique pour la plupart des applications utilisant de tels transistors.
[0067] On pourrait, en outre, penser réaliser une structure dans laquelle la région 100G de grille ne serait pas encastrée dans l'empilement 110. Cela reviendrait, par exemple, à former une électrode de grille sur et en contact avec la deuxième couche 108. À titre d'exemple, on pourrait notamment prévoir une implantation d'ions fluor (F+) dans la couche 106, à l'aplomb de l'électrode de grille, ce qui aurait pour effet d'atténuer ou d'interrompre le gaz d'électrons bidimensionnel 2DEG sous la grille du transistor. Cela tendrait, toutefois, à compliquer le contrôle de la tension de seuil Vth.
[0068] On pourrait alternativement prévoir d'omettre la couche 114, de réaliser l'électrode de grille du transistor au-dessus de la couche 108 et d'intercaler une couche de nitrure de gallium dopé de type P (p-GaN) entre l'électrode de grille et la couche 108. Toutefois, cela ne permettrait pas d'atteindre des valeurs de tension de seuil Vth suffisamment élevées pour les applications visées.
[0069] On pourrait, par ailleurs, penser réduire la largeur de la face inférieure de la portion verticale du T formé par la région 100G de grille, de manière à réduire la longueur du chemin 116B de conduction horizontal. Toutefois, cela ne permettrait pas de diminuer significativement la résistance Ron à l'état passant du transistor 100.
[0070] La figure 2 est une vue en coupe, schématique et partielle, d'un mode de réalisation d'un transistor 200 selon l'invention. À l'instar du transistor 100 de la figure 1, le transistor 200 est un transistor HEMT normalement bloqué.
[0071] Le transistor 200 de la figure 2 comprend des éléments communs avec le transistor 100 de la figure 1. Ces éléments communs ne seront pas détaillés à nouveau ci-après.
[0072] Le transistor 200 de la figure 2 diffère du transistor 100 de la figure 1 principalement en ce que le transistor 200 comporte une couche 202 électriquement conductrice revêtant l'un des flancs de la région 100G de grille. La couche conductrice 202 est symbolisée, en figure 2, par une zone hachurée .
[0073] Selon ce mode de réalisation, la couche conductrice 202 revêt le flanc de la région 100G de grille qui est situé en regard de l'électrode 100S, c'est-à-dire l'électrode la plus proche de la région 100G parmi l'électrode 100S et l'électrode 100D. Plus précisément, du côté de l'électrode 100S, la couche 202 est interposée entre :
- la portion de la couche isolante 114 revêtant la portion verticale du T formé par l'électrode 112G ; et - les couches 104, 106 et 108.
[0074] Dans l'exemple représenté, la couche conductrice 202 se prolonge latéralement sur et en contact avec la surface supérieure de la couche 108, en direction de l'électrode 112S.
[0075] La couche 202 est en un matériau électriquement conducteur, par exemple un métal, un alliage métallique ou un semiconducteur dopé de type N. À titre d'exemple, la couche 202 est en aluminium (Al), en or (Au), en cuivre (Cu) ou en nitrure de titane (TiN).
[0076] Dans l'exemple représenté, les flancs de la portion verticale du T formé par la région 100G de grille sont, en partie inférieure, reliés par une portion horizontale. En variante, la portion verticale du T formé par la région 100G présente, vue en coupe, une forme triangulaire ou en « V ». Dans ce cas, les flancs de la portion verticale du T formé par la région 100G de grille sont jointifs en partie inférieure .
[0077] Un avantage du transistor 200 de la figure 2 par rapport au transistor 100 de la figure 1 tient au fait que la couche conductrice 202 permet de réduire la résistance du chemin de conduction emprunté par les électrons entre l'électrode 100S et l'électrode 100D. Plus précisément, la couche 202 permet de diminuer la résistance du chemin de conduction 116L (figure 1), en regard de l'électrode 112S.
[0078] Le long des chemins de conduction 116L et 116R du transistor 100 de la figure 1, les électrons possèdent, en effet, une faible mobilité. À titre d'exemple, la mobilité des électrons dans le transistor 100, c'est-à-dire en l'absence de couche conductrice 202, est de l'ordre de 200 cm2/(V.s) le long du chemin de conduction 116L et d'environ 2 000 cm2/(V.s) dans le gaz d'électrons bidimensionnel 2DEG. Le fait de prévoir la couche 202 conductrice revêtant un flanc de la région 100G de grille du transistor 200 permet d'obtenir, le long du chemin de conduction 116L, une mobilité électronique supérieure à celle du transistor 100 (figure 1), par exemple sensiblement égale à la mobilité dans le gaz d'électrons bidimensionnel 2DEG.
[0079] La présence de la couche conductrice 202 permet, en outre, de supprimer ou de limiter un phénomène de piégeage d'électrons dans le nitrure de gallium. En effet, les électrons circulant le long des chemins de conduction 116L, 116B et 116R du transistor 100 sont susceptibles d'être partiellement piégés par des défauts présents dans le matériau de la première couche 104.
[0080] Le piégeage des électrons provoque, par exemple, un phénomène d'hystérésis sur des courbes de courant Id de drain en fonction d'une tension Vgs appliquée entre les électrodes 112G et 112S (courbes Id(Vgs)) et/ou une atténuation (« collapse » en langue anglaise) du courant Id de drain après polarisation du transistor 200 sur les courbes de courant Id de drain en fonction d'une tension Vds appliquée entre les électrodes 112D et 112S (courbes Id(Vds)). Dans le cas du transistor 200, le phénomène de piégeage des électrons est fortement réduit le long du chemin de conduction 116L (figure 1), car les électrons circulent préférentiellement dans la couche conductrice 202 et non pas dans la couche 104.
[0081] La figure 3 est une vue en coupe, schématique et partielle, d'une variante du transistor 200 de la figure 2 selon l'invention.
[0082] Dans cette variante, la première couche 104 en nitrure de gallium du transistor 200 comporte une sous-couche dopée de type P. La couche 104 présente, par exemple, une structure multicouche comprenant :
- une première sous-couche 104a (GaN), revêtant la face 102T du substrat 102 ;
- une deuxième sous-couche 104b (PGaN), dopée de type P, revêtant la première sous-couche 104a ; et
- une troisième sous-couche 104c (GaN), revêtant la deuxième sous-couche 104b.
[0083] Les première et troisième sous-couches 104a et 104c sont en nitrure de gallium (GaN) intrinsèque, c'est-à-dire non dopé de manière intentionnelle. La deuxième sous-couche 104b, intercalée verticalement entre les sous-couches 104a et 104c, est en nitrure de gallium dopé de type P.
[0084] Dans cette variante, la région 100G de grille du transistor 100 traverse les troisième et deuxième sous- couches 104c et 104b, et peut pénétrer partiellement dans l'épaisseur de la première sous-couche 104a. En d'autres termes, la région 100G de grille peut se prolonger verticalement à l'intérieur de la première sous-couche 104a.
[0085] Un avantage de la variante exposée en relation avec la figure 3 tient au fait que la tension de seuil Vth du transistor 200 peut être ajustée en modifiant un taux de dopage de la deuxième sous-couche 104b. Plus précisément, la tension de seuil Vth du transistor 200 de la figure 3 est d'autant plus grande que le taux de dopage de la deuxième sous-couche 104b est élevé.
[0086] La figure 4 est une vue en coupe, schématique et partielle, d'un autre mode de réalisation d'un transistor 400 selon l'invention. Le transistor 400 de la figure 4 comprend des éléments communs avec le transistor 200 de la figure 2. Ces éléments communs ne seront pas détaillés à nouveau ci- après .
[0087] Le transistor 400 de la figure 4 diffère du transistor 200 de la figure 2 principalement en ce que la couche conductrice 202 du transistor 400 revêt les deux flancs de la région 100G de grille. Plus précisément, selon ce mode de réalisation, la deuxième couche 202 du transistor 400 est discontinue et comporte :
- une première portion 202L, revêtant le flanc de la région 100G de grille qui est situé en regard de l'électrode 112S (à gauche, dans l'orientation de la figure 4) ; et
- une deuxième portion 202R, revêtant le flanc de la région 100G de grille qui est situé en regard de l'électrode 112D (à droite, dans l'orientation de la figure 4).
[0088] Les deux portions 202L et 202R de la couche conductrice 202 sont représentées, en figure 4 par des zones hachurées situées de part et d'autre de la portion verticale du T formé par l'électrode 112G de grille.
[0089] La portion 202L de la couche conductrice 202 permet avantageusement de diminuer la résistance du chemin de conduction 116L (figure 1). De façon analogue, la portion 202R de la couche conductrice 202 permet avantageusement de diminuer la résistance du chemin de conduction 116R (figure 1). Cela permet au transistor 400 de posséder une résistance Ron à l'état passant encore plus faible que celle du transistor 200 exposé en relation avec la figure 2. On améliore ainsi encore davantage les performances électriques du transistor 400 par rapport au transistor 100 (figure 1).
[0090] Les inventeurs ont constaté que la résistance Ron à l'état passant du transistor 100 de la figure 1 était due, à environ 40 %, à la résistance des chemins de conduction 116L et 116R. Les inventeurs se sont en outre aperçus que le fait de prévoir les portions 202L et 202R de la couche conductrice 202 permettait de réduire la contribution des chemins de conduction 116L et 116R à environ 10 % de la résistance Ron totale dans le cas du transistor 400. On obtient donc un transistor 400 plus performant que le transistor 100. [0091] La figure 5 est une vue en coupe, schématique et partielle, d'une variante du transistor 400 de la figure 4 selon l'invention.
[0092] Selon cette variante, la région 100G de grille présente, vue en coupe en figure 5, au moins une marche 502. Plus précisément, dans l'exemple représenté, la portion verticale du T formé par l'électrode 112G de grille présente, sur chacune de ses faces latérales, un épaulement. De façon analogue, la couche 114 isolante et les portions 202L et 202R de la couche conductrice 202 présentent chacune un épaulement analogue à ceux de l'électrode 112G de grille.
[0093] Dans l'exemple représenté, les épaulements sont situés approximativement au niveau de la couche 106 de nitrure d'aluminium-gallium. Par rapport au transistor 400 de la figure 4, cela permet un lissage d'un champ électrique issu d'une polarisation de l'électrode 112D de drain par rapport à l'électrode 112G de grille. En d'autres termes, la marche 502 joue un rôle analogue à celui d'une plaque de champ (« field plate » en langue anglaise).
[0094] La figure 6 est une vue en coupe, schématique et partielle, d'une autre variante du transistor 400 de la figure
4 selon l'invention. La variante illustrée en figure 6 diffère de la variante précédemment exposée en relation avec la figure
5 principalement en ce que, dans le transistor 400 de la figure 6, la marche 502 est située dans l'épaisseur de la première couche 104 en nitrure de gallium.
[0095] Par rapport au transistor 400 de la figure 4, cela permet de faciliter encore davantage le passage des électrons autour de la région 100G de grille. On réduit ainsi encore davantage la résistance Ron à l'état passant du transistor 400. [0096] En variante, la couche conductrice 202 (figures 2 et 3) ou la portion 202L (figures 4 à 6) de la couche conductrice 202 située du côté de l'électrode 112S de source du transistor 200, 400 est connecté à l'électrode 112S de source. Dans cette variante, la couche 202 ou la portion 202L se prolonge plus précisément sur et en contact avec la face supérieure de la couche 108, jusqu'à l'électrode 112S. La couche 202 ou la portion 202L située côté électrode 112S présente ainsi, au voisinage du fond de l'électrode 112G, un potentiel sensiblement égal à celui de l'électrode 112S de source, par exemple la masse (0 V).
[0097] Un avantage de la variante de réalisation des transistors 200, 400 exposée ci-dessus tient au fait que la couche conductrice 202, ou la portion 202L de la couche 202, s'étend depuis l'électrode 112S de source jusqu'au voisinage du fond de l'électrode 112G de grille. Cela permet aux électrons de circuler plus facilement entre l'électrode 112S de source et le fond de l'électrode 112G. Du fait que la couche conductrice 202 ou la portion 202L s'étend jusqu'à l'électrode 112S, on obtient notamment un chemin de conduction plus favorable que celui passant par le gaz d'électrons bidimensionnel 2DEG situé dans la couche 104, 104c en nitrure de gallium.
[0098] Les figures 7 à 12 ci-dessous illustrent des étapes successives d'un exemple d'un mode de mise en œuvre d'un procédé de fabrication du transistor 400 de la figure 4 selon 1'invention .
[0099] La figure 7 est une vue en coupe, schématique et partielle, illustrant une étape d'un mode de mise en œuvre d'un procédé de fabrication du transistor 400 de la figure 4.
[0100] Au cours de cette étape, la première couche 104 (GaN), la deuxième couche 106 (AlGaN) et la troisième couche 108 (SiN) sont déposées du côté de la face 102T du substrat 102. Plus précisément, dans l'orientation de la figure 7 :
- la première couche 104 s'étend de façon continue et sur toute la surface 102T supérieure du substrat 102 ;
- la deuxième couche 106 s'étend de façon continue et sur toute la surface supérieure de la première couche 104 ; et
- la troisième couche 108 s'étend de façon continue et sur toute la surface supérieure de la deuxième couche 106.
[0101] Les couches 104, 106 et 108 sont, par exemple, réalisées par épitaxie. Bien que cela ne soit pas représenté en figure 7, une couche intermédiaire en nitrure d'aluminium (AIN) peut être intercalée entre les couches 104 et 106. Cela permet notamment de favoriser l'épitaxie de la couche 106 en nitrure d'aluminium-gallium sur la couche 104 en nitrure de gallium.
[0102] En figure 7, le gaz d'électrons bidimensionnel 2DEG s'étend latéralement et de façon continue dans la première couche 104, sous l'interface entre les couches 104 et 106.
[0103] La figure 8 est une vue en coupe, schématique et partielle, illustrant une autre étape du mode de mise en œuvre du procédé de fabrication du transistor 400 de la figure 4.
[0104] Au cours de cette étape, on grave une tranchée 802 s'étendant verticalement depuis une face supérieure 108T de la couche 108. Plus précisément, dans l'exemple représenté, la tranchée 802 traverse les couches 108 et 106 de l'empilement 110 et pénètre partiellement dans l'épaisseur de la couche 104.
[0105] La tranchée 802 est, par exemple, réalisée par gravure de couches atomiques (« Atomic Layer Etching » - ALE en langue anglaise) .
[0106] Selon un mode de mise en œuvre, on fait en sorte que la tranchée 802 présente, vue en coupe en figure 8, des parois latérales 802L et 802R obliques. Plus précisément, on grave la tranchée 802 de sorte que ses parois latérales 802L et 802R forment chacune un angle par rapport à une normale à la surface supérieure 108T de la couche 108. L'angle formé par les parois 802L et 802R est compris entre 5° et 45°, de préférence égal à environ 10°.
[0107] Les parois latérales 802L et 802R sont inclinées de manière à ce que la tranchée 802 présente, vue en coupe en figure 8, un profil évasé. Plus précisément, on fait en sorte que la tranchée présente une ouverture (en haut, dans l'orientation de la figure 8) plus large que son fond 802B (en bas, dans l'orientation de la figure 8).
[0108] Les parois latérales 802L et 802R de la tranchée 802 constituent les flancs de la région 100G de grille du transistor 400 (figure 4). Plus précisément :
- la paroi 802L constitue le flanc de la région 100G de grille situé en regard de l'électrode 112S (figure 4) ; et
- la paroi 802R constitue le flanc de la région 100G de grille situé en regard de l'électrode 112D (figure 4).
[0109] Le fait de prévoir une tranchée 802 présentant des parois latérales 802L et 802R obliques permet, lorsque le transistor 400 (figure 4) est à l'état passant, de faciliter le passage des électrons autour de la région 100G de grille. Cela permet, plus précisément, de faciliter la descente des électrons le long du flanc de la région 100G de grille situé en regard de l'électrode 100S, c'est-à-dire parallèlement à la paroi 802L de la tranchée 802.
[0110] Le fait de prévoir des parois 802L et 802R obliques permet, en outre, d'obtenir une paroi inférieure 802B moins large que dans le cas d'une tranchée 802 présentant des parois 802L et 802R verticales. Cela tend à diminuer la résistance Ron à l'état passant du transistor 400 (figure 4) en réduisant la longueur du chemin de conduction horizontal 116B (figure 1) sous la région 100G de grille.
[0111] À titre d'exemple, la tranchée 802 présente :
- une largeur maximale Lmax comprise entre 0,4 pm et 1 pm, par exemple égale à environ 0,5 pm ; et
- une largeur minimale Lmin comprise entre 0,2 pm et 0,4 pm, par exemple égale à environ 0,3 pm.
[0112] À l'issue de cette étape, le gaz d'électrons bidimensionnel 2DEG est discontinu. Plus précisément, la tranchée 802 sépare le gaz d'électrons bidimensionnel 2DEG en deux parties situées de part et d'autre de la tranchée 802.
[0113] La figure 9 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor 400 de la figure 4.
[0114] Au cours de cette étape, les parois latérales 802L et 802R et le fond 802B de la tranchée 802 sont revêtus de la couche conductrice 202. Dans l'exemple représenté, la couche 202 s'étend latéralement, de part et d'autre de la tranchée 802, sur et en contact avec la surface supérieure 108T de la couche 108.
[0115] La couche 202 est, par exemple, réalisée par une technique de dépôt conforme, par exemple par dépôt chimique en phase vapeur (« Chemical Vapor Déposition » - CVD en langue anglaise) . Le matériau constitutif de la couche 202 est, par exemple, choisi de sorte à obtenir un faible désaccord de paramètre de maille par rapport au matériau de la couche 104. On évite ou on limite ainsi la présence de défauts cristallins à l'interface entre les couches 104 et 202, ces défauts étant susceptibles de former des états pièges pour les électrons. [0116] À titre d'exemple, la couche 202 présente une épaisseur comprise entre 5 nm et 20 nm, par exemple égale à environ 10 nm.
[0117] La figure 10 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor 400 de la figure 4.
[0118] Au cours de cette étape, on grave la couche 202 de sorte à conserver uniquement les portions 202L et 202R de la couche 202 qui revêtent respectivement les parois latérales 802L et 802R de la tranchée 802. Dans l'exemple représenté, on retire la portion de la couche 202 recouvrant le fond 802B de la tranchée 802 et la majorité des portions de la couche 202 qui revêtent la face supérieure 108T de la couche 108.
[0119] En pratique, comme cela est représenté en figure 9, des portions de la couche 202 revêtant la surface supérieure 108T de la couche 108 peuvent être conservées de part et d'autre de l'ouverture de la tranchée 802.
[0120] Les portions 202L et 202R de la couche 202 sont, de préférence, obtenues par un procédé de gravure humide. Cela permet notamment d'obtenir une bonne rugosité au niveau du fond 802B de la tranchée 802. On réduit ainsi la résistance Ron à l'état passant du transistor 400 (figure 4).
[0121] En variante, la gravure humide est précédée d'une étape de gravure sèche, par exemple par plasma. Dans ce cas, la gravure humide permet une amélioration de l'état de surface, obtenu à l'issue de l'étape de gravure sèche, du fond 802B de la tranchée 802.
[0122] De manière générale, on cherche à obtenir un contact ohmique entre les portions 202L, 202R de la couche 202 et le gaz d'électrons bidimensionnel 2DEG. Cela permet notamment d'éviter l'apparition d'une chute de tension au niveau de l'interface entre le nitrure de gallium de la couche 104 et le matériau de la couche 202.
[0123] La figure 11 est une vue en coupe, schématique et partielle, illustrant une variante de l'étape exposée en relation avec la figure 10.
[0124] Dans cette variante, on grave la couche 202 conductrice de sorte que les portions 202L et 202R revêtent partiellement le fond 802B de la tranchée 802. Dans l'exemple représenté, la portion 202L de la couche 202 se prolonge sur et en contact avec le fond 802B de la tranchée 802. De façon analogue, la portion 202R de la couche 202 se prolonge sur et en contact avec le fond 802B de la tranchée 802.
[0125] On fait toutefois en sorte que les portions 202L et
202R de la couche 202 demeurent disjointes. De manière générale, on fait en sorte que les portions 202L et 202R de la couche 202 soient séparées d'une distance D suffisant à éviter tout risque de claquage du fait de la polarisation de l'électrode 112D (figure 4) de drain du transistor 400. À titre d'exemple, la distance D est supérieure à environ 100 nm
[0126] Le fait de prolonger les portions 202L et 202R de la couche 202 sur le fond 802B de la tranchée 802 permet d'éviter ou limiter l'apparition d'effets de bord susceptibles d'entraîner une augmentation de la résistance Ron à l'état passant du transistor 400 (figure 4).
[0127] Dans la suite de la description, on suppose que la variante exposée en relation avec la figure 11 n'est pas retenue. Toutefois, l'adaptation des étapes exposées ci- dessous à la variante de la figure 11 est à la portée de la personne du métier.
[0128] La figure 12 est une vue en coupe, schématique et partielle, illustrant encore une autre étape du mode de mise en œuvre du procédé de fabrication du transistor 400 de la figure 4 à partir de la structure obtenue à l'issue de l'étape décrite en relation avec la figure 10.
[0129] Au cours de cette étape, la face supérieure de la structure obtenue à l'issue de l'étape décrite en relation avec la figure 10 est revêtue de la couche 114 isolante. Plus précisément, dans l'exemple représenté, la couche 114 revêt :
- les parties exposées de la surface supérieure 108T de la couche 108 ;
- les parties exposées des portions 202L et 202R de la couche conductrice 202 ; et
- la partie exposée du fond 802B de la tranchée 802 située entres les portions 202L et 202R.
[0130] La couche 114 isolante est, par exemple, en alumine
(A1203) ou en silice (S1O2). Dans le cas d'une couche 114 en alumine, un dépôt d'une couche en nitrure d'aluminium (AIN) peut précéder le dépôt de la couche 114. Cela permet, par exemple, une meilleure adaptation de paramètre de maille entre les couches. On réduit ainsi le nombre de défauts susceptibles d'être présents à l'interface.
[0131] La couche 114 est de préférence réalisée par une technique de dépôt conforme. Cela permet d'obtenir une couche 114 uniforme. Il en résulte avantageusement un couplage capacitif plus uniforme permettant ainsi d'éviter la présence de pics de champ.
[0132] À partir de la structure décrite en relation avec la figure 12, on réalise ensuite les électrodes 112S, 112G et 112D afin d'obtenir le transistor 400 exposé en relation avec la figure 4. À titre d'exemple, les électrodes 112S, 112G et 112D sont obtenues par dépôt puis gravure locale d'une couche métallique (non représentée) revêtant la surface supérieure de la couche 114 isolante. [0133] De manière générale, la réalisation des électrodes
112S, 112G et 112D à partir de la structure obtenue à l'issue de l'étape exposée en relation avec la figure 12 est à la portée de la personne du métier.
[0134] La figure 13 est une vue en coupe, schématique et partielle, d'encore un autre mode de réalisation d'un transistor 1300 selon l'invention. Le transistor 1300 de la figure 13 comprend des éléments communs avec le transistor 400 de la figure 4. Ces éléments communs ne seront pas détaillés à nouveau ci-après.
[0135] Le transistor 1300 de la figure 13 diffère du transistor 400 de la figure 4 principalement en ce que les portions 202L et 202R de la couche 202 du transistor 1300 sont verticales, et non obliques comme dans le cas du transistor 400. En outre, l'électrode 112G de grille du transistor 1300 est surmontée d'une plaque de champ 1302. Dans l'exemple représenté, la plaque de champ 1302 du transistor 1300 revêt la face supérieure de l'électrode 112G de grille et s'étend latéralement sur et en contact avec la surface supérieure de l'empilement 110. La plaque de champ 1302 est, par exemple, en silice (S1O2).
[0136] D'autres couches peuvent être formées au-dessus de la plaque de champ 1302 et des parties exposées de la face supérieure de l'empilement 110. Ces couches sont symbolisées, en figure 13, par une région 1304.
[0137] On suppose, dans la suite de la description, que le transistor 1300 possède, de part et d'autre de la région 100G de grille, des électrodes semblables aux électrodes 112S et 112D du transistor 400 de la figure 4.
[0138] La figure 14 est une vue en coupe, schématique et partielle, illustrant une densité d'électrons à l'intérieur du transistor 1300 de la figure 13 dans un mode de fonctionnement .
[0139] Dans le mode de fonctionnement de la figure 14, le transistor 1300 est supposé être bloqué. À titre d'exemple, cela correspond à une situation dans laquelle : une tension Vds égale à environ 650 V est appliquée entre l'électrode de drain (non représentée) et l'électrode de source (non représentée) du transistor 1300 ; et une tension Vgs sensiblement nulle est appliquée entre l'électrode 112G de grille et l'électrode de source (non représentée) du transistor 1300.
[0140] En supposant, dans l'orientation de la figure 14, que les électrodes de drain et de source (non représentées) du transistor 1300 sont respectivement situées à droite et à gauche de la région 100G de grille, une zone 1402 de forte densité d'électrons se forme près de l'extrémité inférieure de la portion 202R de la couche conductrice 202. La zone 1402 est due à un champ électrique attirant les électrons du côté de l'électrode 112D de drain. À titre d'exemple, la densité d'électrons atteint environ 1,5 c 1018 électrons par centimètre cube dans la zone 1402 tandis qu'elle est sensiblement nulle dans les autres parties du transistor 1300 représentées en figure 14.
[0141] La zone 1402 n'est pas suffisamment étendue latéralement pour qu'un claquage se produise entre l'électrode de drain (non représentée) et la portion 202R de la couche conductrice 202. Dit autrement, la présence de la portion 202R de la couche conductrice 202 ne nuit pas au fonctionnement à l'état bloqué du transistor 1300.
[0142] La figure 15 est une vue en coupe, schématique et partielle, illustrant la densité de courant à l'intérieur du transistor 1300 de la figure 13 dans un autre mode de fonctionnement . [0143] Dans le mode de fonctionnement de la figure 15, le transistor 1300 est supposé être passant. À titre d'exemple, cela correspond à une situation dans laquelle : la tension Vds est égale à environ 0,5 V ; et la tension Vgs est égale à environ 6 V.
[0144] Dans ce mode de fonctionnement, une zone 1502 de forte densité de courant se forme sous la région 100G de grille du transistor 1300. À titre d'exemple, la densité de courant atteint environ 8 c 105 ampères par centimètre carré dans la zone 1502 tandis qu'elle est sensiblement nulle dans les autres parties du transistor 1300 représentées en figure 15.
[0145] En figure 15, on constate que la présence des portions 202L et 202R de la couche conductrice 202 améliore le fonctionnement à l'état passant du transistor 1300, car la densité de courant sous la grille 100G est sensiblement identique à la densité de courant de part et d'autre de la grille 100G.
[0146] La figure 16 est un graphique de variation d'un courant Id de drain (en ordonnée), en fonction de la tension Vgs grille-source (en abscisse), du transistor 1300 de la figure 13. Le courant Id est exprimé en ampères par millimètre (A/mm), selon une échelle linéaire, et la tension Vgs est exprimée en volts (V).
[0147] La figure 16 illustre, plus précisément, la variation du courant de drain Id en fonction de la tension grille-source Vgs pour des portions 202L et 202R de la couche conductrice 202 (figure 13) à base :
- d'aluminium (courbe 1602 représentée par une ligne continue) ;
- de cuivre (courbe 1604 représentée par des points) ; et
- d'un exemple théorique d'un métal possédant un travail de sortie égal à environ 8 eV (courbe 1606 représentée par des tirets).
[0148] En figure 16, on constate que le courant Id est sensiblement nul pour des valeurs de tension Vgs inférieures à 2 V et augmente progressivement : à partir d'environ 2,1 V pour les courbes 1602 et 1604 ; et à partir d'environ 2,8 V pour la courbe 1606.
[0149] On en déduit, dans cet exemple, que le transistor 1300 possède une tension Vth de seuil : égale à environ 2,1 V si sa couche conductrice 202 est constituée de cuivre ou d'aluminium ; et égale à environ 2,8 V si sa couche conductrice 202 est constituée d'un métal possédant un travail de sortie de 8 eV.
[0150] Plus généralement, le fait de choisir un matériau de couche 202 possédant un travail de sortie élevé permet d'augmenter la tension de seuil Vth du transistor 1300. Dans le cas d'un transistor dépourvu de couche conductrice 202, on obtiendrait une tension Vth de seuil d'environ 1 V, c'est-à- dire une courbe Id(Vgs) associée située à gauche des courbes 1602, 1604 et 1606 dans l'orientation de la figure 16.
[0151] La présence de la couche conductrice 202 permet au transistor 1300 de concilier une faible résistance Ron à l'état passant et une tension de seuil Vth supérieure à 1,5 V, par exemple supérieure à 2 V.
[0152] La figure 17 est un autre graphique de variation du courant Id de drain (en ordonnée), en fonction de la tension Vgs grille-source (en abscisse), du transistor 1300 de la figure 13. Le courant Id est exprimé en ampères par millimètre (A/mm), selon une échelle semi-logarithmique, et la tension Vgs est exprimée en volts (V). [0153] On constate, d'après les courbes 1602, 1604 et 1606 de la figure 17, que le courant Id de drain demeure faible, par exemple inférieur à 1 c 1010 ampères/mm tant que la tension Vgs grille-source est inférieure à la tension Vth de seuil. En d'autres termes, cela confirme que la présence des portions 202L et 202R de la couche conductrice 202 ne nuit pas au fonctionnement du transistor 1300 à l'état bloqué, dans lequel on cherche à obtenir un courant Id le plus faible possible.
[0154] Un avantage des modes de réalisation et modes de mise en œuvre détaillés ci-dessus tient au fait que les flancs inclinés de la portion verticale du T formé par l'électrode 112G de grille permettent d'améliorer les performances électriques des dispositifs décrits. L'uniformité de la couche 114 permet en outre d'améliorer encore davantage ces performances .
[0155] Divers modes de réalisation, modes de mise en œuvre et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation, modes de mise en œuvre et variantes pourraient être combinées, et d'autres variantes apparaîtront à la personne du métier. En particulier, la personne du métier est capable d'adapter :
- la variante exposée en relation avec la figure 3 au transistor 300 des figures 4 à 6 et au transistor 1300 des figures 13 à 15 ;
- les variantes exposées en relation avec les figures 5 et 6 au transistor 400 des figures 2 et 3 et au transistor 1300 des figures 13 à 15 ; et
- le mode de réalisation du transistor 200 de la figure 2 au transistor 1300 des figures 13 à 15.
[0156] La personne du métier est, en outre, capable d'adapter le mode de mise en œuvre du procédé décrit en relation avec les figures 7 à 12 pour obtenir les différents modes de réalisation et variantes décrits ci-dessus. La personne du métier est notamment capable d'adapter ce procédé à la réalisation de la variante dans laquelle la couche conductrice 202 ou la portion 202L contacte l'électrode 112S de source du transistor 200, 400.
[0157] Enfin, la mise en œuvre pratique des modes de réalisation, modes de mise en œuvre et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, les choix de la géométrie de la région 100G de grille, de l'épaisseur de la couche 202 conductrice et des matériaux employés sont à la portée de la personne du métier.

Claims

REVENDICATIONS
1. Transistor (200 ; 400 ; 1300) comportant une région (100G) de grille pénétrant à l'intérieur d'une première couche (104) en nitrure de gallium, dans lequel une deuxième couche (202) électriquement conductrice revêt au moins un des flancs (802L, 802R) de ladite région de grille, lesdits flancs étant, vus de côté, inclinés vers le milieu de ladite région de grille d'un angle (a) compris entre 5° et 45°, de préférence égal à environ 10°.
2. Transistor selon la revendication 1, comportant en outre une première électrode (112S) et une deuxième électrode (112D), situées de part et d'autre de la région (100G) de grille et pénétrant à l'intérieur de la première couche (104), la première électrode étant plus proche de la région de grille que la deuxième électrode.
3. Transistor selon la revendication 2, dans lequel la deuxième couche (202) revêt le flanc (802L) de la région (100G) de grille situé en regard de la première électrode (112S) et se prolonge jusqu'à la première électrode.
4. Transistor selon l'une quelconque des revendications 1 à 3, dans lequel la première couche (104) revêt une face (102T) d'un substrat (102) semiconducteur.
5. Transistor selon la revendication 4, dans lequel la première couche (104) présente une structure multicouche comportant :
- une première sous-couche (104a), revêtant ladite face (102T) du substrat (102) ;
- une deuxième sous-couche (104b), dopée de type P, revêtant la première sous-couche ; et
- une troisième sous-couche (104c), revêtant la deuxième sous-couche, la région (100G) de grille traversant les troisième et deuxième sous-couches et se prolongeant à l'intérieur de la première sous-couche.
6. Transistor selon la revendication 4 ou 5, comportant en outre, du côté de ladite face (102T), un empilement (110) comprenant :
- une quatrième couche (106) en nitrure d'aluminium-gallium, revêtant la première couche (104) ; et
- une cinquième couche (108) en nitrure de silicium, revêtant la quatrième couche.
7. Transistor selon la revendication 2 ou 3, dans lequel la région (100G) de grille comporte :
- une troisième électrode (112G) de grille ; et
- une troisième couche (114) électriquement isolante, intercalée entre la troisième électrode et la première couche (104).
8. Transistor selon la revendication 2, 3 ou 7, dans lequel :
- la première électrode (112S) est une électrode de source faisant partie d'une région (100S) de source du transistor (200 ; 400 ; 1300) ; et
- la deuxième électrode (112D) est une électrode de drain faisant partie d'une région (100D) de drain du transistor.
9. Transistor selon la revendication 2, 3, 7 ou 8, dans lequel la deuxième couche (202) est discontinue et comporte :
- une première portion (202L), revêtant le flanc
(802L) de la région (100G) de grille situé en regard de la première électrode (112S) ; et
- une deuxième portion (202R), revêtant le flanc (802R) de la région de grille (100G) situé en regard de la deuxième électrode (112D).
10. Transistor selon l'une quelconque des revendications 1 à 9, dans lequel la région (100G) de grille présente, vue en coupe, au moins une marche (502).
11. Procédé de fabrication d'un transistor (200 ; 400 ;
1300) selon l'une quelconque des revendications 1 à 10.
EP21731158.8A 2020-06-16 2021-06-09 Transistor Pending EP4165687A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2006259A FR3111473B1 (fr) 2020-06-16 2020-06-16 Transistor
PCT/EP2021/065479 WO2021254850A1 (fr) 2020-06-16 2021-06-09 Transistor

Publications (1)

Publication Number Publication Date
EP4165687A1 true EP4165687A1 (fr) 2023-04-19

Family

ID=73401585

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21731158.8A Pending EP4165687A1 (fr) 2020-06-16 2021-06-09 Transistor

Country Status (4)

Country Link
US (1) US20230231032A1 (fr)
EP (1) EP4165687A1 (fr)
FR (1) FR3111473B1 (fr)
WO (1) WO2021254850A1 (fr)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6507983B2 (ja) * 2015-10-09 2019-05-08 株式会社デンソー 窒化物半導体装置
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US10756207B2 (en) * 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN111223933A (zh) * 2018-11-27 2020-06-02 北京大学 一种提高GaN增强型MOSFET阈值电压的新型外延层结构
US11380677B2 (en) * 2020-04-28 2022-07-05 Globalfoundries Singapore Pte. Ltd. Transistor devices and methods of forming a transistor device

Also Published As

Publication number Publication date
WO2021254850A1 (fr) 2021-12-23
FR3111473B1 (fr) 2022-11-11
FR3111473A1 (fr) 2021-12-17
US20230231032A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
EP3240041A1 (fr) Transistor à heterojonction de type normalement ouvert a tension de seuil elevee
EP2736079B1 (fr) Procédé de fabrication d'un transistor à hétérojonction de type normalement bloqué
WO2018100262A1 (fr) Transistor à hétérojonction à structure verticale
EP3913687B1 (fr) Composant électronique à hétérojonction comprenant une plaque de champ et une région flottante dopée p
EP4318597A1 (fr) Transistor à effet de champ ayant un comportement de type p-fet
WO2017072249A1 (fr) Transistor a effet de champ a rendement et gain optimise
EP3378098B1 (fr) Diode a heterojonction ayant un courant de surcharge transitoire accru
WO2017046077A1 (fr) TRANSISTOR A ENRICHISSEMENT COMPORTANT UNE HETEROJONCTION AlGaN/GaN ET UNE GRILLE EN DIAMANT DOPE P
EP3561880A1 (fr) Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites
EP4099397A1 (fr) Dispositif électronique à transistors
EP3740974B1 (fr) Dispositif optoélectronique comportant une grille et une cathode couplées l'une a l'autre
WO2021254850A1 (fr) Transistor
FR3078198A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
WO2019224448A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
FR3102610A1 (fr) Composant électronique à hétérojonction et double contact ohmique
EP4084085A1 (fr) Dispositif microélectronique
FR3119933A1 (fr) Transistor
FR3047609A1 (fr) Transistor hemt de type normalement ouvert presentant une tension de seuil eleve et une resistance de conduction reduite
EP4044251A1 (fr) Transistor
EP3467867B1 (fr) Procede de fabrication d'un composant electronique a heterojonction muni d'une couche barriere enterree
EP3945605B1 (fr) Diode semiconductrice et procédé de fabrication d'une telle diode
WO2020035644A1 (fr) Transistor a haute mobilite electronique
EP4362067A1 (fr) Procede de fabrication d'un dispositif electronique de puissance, et dispositif obtenu par ce procede
EP4379801A1 (fr) Dispositif microélectronique à tenue en tension verticale améliorée
FR3153934A1 (fr) Transistor HEMT

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20230113

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIESALTERNATIVES