EP3841608A1 - Verfahren zur herstellung einer elektrisch leitfähigen verbindung auf einem substrat, mikroelektronisches bauelement und verfahren zu dessen herstellung - Google Patents

Verfahren zur herstellung einer elektrisch leitfähigen verbindung auf einem substrat, mikroelektronisches bauelement und verfahren zu dessen herstellung

Info

Publication number
EP3841608A1
EP3841608A1 EP19759536.6A EP19759536A EP3841608A1 EP 3841608 A1 EP3841608 A1 EP 3841608A1 EP 19759536 A EP19759536 A EP 19759536A EP 3841608 A1 EP3841608 A1 EP 3841608A1
Authority
EP
European Patent Office
Prior art keywords
substrate
electrically conductive
alloy
capillary
conductive connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP19759536.6A
Other languages
English (en)
French (fr)
Inventor
Uwe Bog
Michael Hirtz
Harald Fuchs
Jasmin AGHASSI
Gabriel CADILHA MARQUES
Subho Dasgupta
Ben Breitung
Horst Hahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Karlsruher Institut fuer Technologie KIT
Original Assignee
Karlsruher Institut fuer Technologie KIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Karlsruher Institut fuer Technologie KIT filed Critical Karlsruher Institut fuer Technologie KIT
Publication of EP3841608A1 publication Critical patent/EP3841608A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76152—Syringe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/766—Means for supplying the material of the interconnect
    • H01L2224/76611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/82801—Soldering or alloying
    • H01L2224/82805—Soldering or alloying involving forming a eutectic alloy at the bonding interface

Definitions

  • Figure 1 is a schematic representation of a preferred embodiment of the method according to the invention for producing an electrically conductive connection on a substrate;
  • FIG. 1 shows how, according to step e), a capillary 120, which has a tip 122, is used to apply part of an embossing to the substrate 114 in such a way that the electrically conductive connection l 12 ′ from the embossing in the substrate 114 in such a way that the embossment remains on the substrate 114 by adhering.
  • the part of the embossing is applied to the substrate 114 in accordance with step e) of the present method 110 in such a way that between the two of the spatially separated microelectronic components 118, 118 ′′ on the Substrate 114, the desired electrically conductive connection I l2 'is formed.
  • the already completed electrically conductive connection 112 connects the two of the spatially separated microelectronic components 118% 118 '”on the substrate 114. It is possible to apply further electrically conductive connections to the substrate 114.
  • the capillary 120 which has the metallic layer of the sputtered gold on its inside, shows a high wettability, which ensures a sufficient and uniform material flow when the liquid alloy is being dispensed onto the surface of the substrate 114.
  • the part of the alloy present in the cavity of the capillary 120 was wholly or partly by means of the capillary 120 through the tip 122 according to step e) is applied to the substrate 114 in such a way that the electrically conductive connection 112 and then the further electrically conductive connection 112 ′ were first produced on the substrate 114, the alloy remaining in each case on the substrate 114 by adhesion.
  • an insulating layer in particular an oxide layer, is formed on the surface of the electrically conductive connections 112, 12 ′, which are advantageously particularly suitable for covering the surfaces of the electrically conductive connections 112, 12 ′. to passivate and isolate l l2 ', so that parasitic capacitances in the electrically conductive connections 112, 112' can be significantly reduced.
  • the electrodes 132, 134, 136 have a highly conductive, transparent metal oxide, in particular indium tin oxide (ITO).
  • ITO indium tin oxide
  • Other electrode materials including aluminum-doped zinc oxide (AZO), fluorine-doped tin oxide (Sn02: F; FTO), magnesium oxide (MgO), graphene or highly conductive polymers, can also be used.
  • the semiconducting layer 140 which partially covers the solid electrolyte 138 and connects the electrolyte 140 to the gate electrode 136, in the present exemplary embodiment comprises a dispersion of poly (3,4-ethylenedioxythiophene) and polystyrene sulfonic acid (PEDOT: PSS); however, another organic or inorganic semiconductor can also be used.
  • FIGS. 3a and 3b each show measurement diagrams which were recorded using the novel transistor 130 shown schematically in FIG.
  • a current IDS in A or mA is between the drain electrode 134 and the source electrode 132 as a function of the voltage between the gate electrode 136 and the source electrode 132 (FIG. 3a) or between the drain electrode 134 and the source electrode 132 (FIG. 3b).
  • FIG. 3a shows a transfer characteristic of a typical field effect transistor, which operates in this representation with a negative threshold voltage. If the applied voltage between the gate electrode 136 and the source electrode 132 exceeds a value of approximately -284 mV, the transistor 130 becomes conductive and reaches currents of approximately 1 mA in the saturation range.
  • 3b shows the output characteristic field for various electrical voltages between the gate electrode 136 and the source electrode 132 from 0 V to 1 V. The higher the gate voltage, the higher the saturation current to be achieved.
  • the exemplary embodiment shown here shows a saturation current of approximately 0.5 mA when an electrical voltage of 2 V is applied between the drain electrode 134 and the source electrode 132.

Abstract

Die Erfindung betrifft ein Verfahren (110) zur Herstellung einer elektrisch leitfähigen Verbindung (112, 112') auf einem Substrat (114), umfassend die Schritte: • a) Bereitstellen eines Substrats (114), wobei das Substrat (114) zur Aufnahme einer elektrisch leitfähigen Verbindung (112, 112') eingerichtet ist; • b) Bereitstellen eines Reservoirs einer elektrisch leitfähigen, flüssigen Legierung, wobei das Reservoir über eine Oberfläche verfügt, an welcher die Legierung eine isolierende Schicht aufweist; • c) Bereitstellen einer Kapillare (120), welche zur Aufnahme der elektrisch leitfähigen, flüssigen Legierung eingerichtet ist; • d) Eindringen einer Spitze (122) der Kapillare (120) unter die Oberfläche des Reservoirs und Aufnehmen eines Teils der Legierung aus dem Reservoir; und • e) Aufbringen des Teils der Legierung zumindest teilweise derart auf das Substrat (114), dass auf dem Substrat (114) eine elektrisch leitfähige Verbindung (112, 112') aus der Legierung ausgebildet wird, wobei die Legierung durch Anhaften auf dem Substrat (114) verbleibt. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung eines mikroelektronischen Bauelements (124) und ein mikroelektronisches Bauelement (124), insbesondere einen Transistor (130).

Description

Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung auf einem Substrat, mikroelektronisches Bauelement und Verfahren zu dessen Herstellung
Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung auf einem Substrat, ein Verfahren zur Herstellung eines mikroelektronischen Bauelements sowie ein mikroelektronisches Bauelement.
Stand der Technik
Druckbare Elektronik erfordert Materialien, welche sich einerseits in einem Druckprozess verarbeiten lassen, die andererseits aber auch die benötigten elektronischen Eigenschaften, insbesondere im Hinblick auf elektrische Leitfähigkeit, mechanische Stabilität bzw. Flexibilität, aufweisen. Insbesondere bei einer Miniaturisierung von elektronischen Komponenten ist zu beachten, dass sich Materialien, welche in Form von makroskopischen Volumina vorliegen, teilweise deutlich anders verhalten als dieselben Materialien in Form von mikroskopischen Volumina. In elektrisch leitfähige Verbindungen, welche bei einer fortschreitenden Miniaturisierung über eine immer geringere Schichtdicke verfügen, können dadurch Brüche oder vollständige Unterbrechungen der elektrischen Leitung auftreten, wodurch eine elektrische Leitfähigkeit der Verbindung beeinträchtigt wird.
Flüssige Metalle oder Legierungen stellen aufgrund ihrer hohen metallischen Leitfähigkeit und mechanischen Flexibilität eine interessante Alternative zu festen Metallen oder Legierungen oder zu elektrisch leitfähigen organischen Stoffen dar und finden daher seit einiger Zeit auf einer makroskopischen Skala mit Abmessungen oberhalb von 0,1 mm bis zu 10 mm Anwendungen in der flexiblen Elektronik. Eine Übersicht hierzu findet sich in den Review- Artikeln von X. Wang, J. Liu, Recent Advancements in Liquid Metal Flexible Printed Electronics: Properties, Technologies, and Applications, Micromachines 2016, 7, DOI l0.3390/mi7l20206; und von M. D. Dickey, Stretchable and Soft Electronics using Liquid Metals, Adv. Mater. 2017, 1606425, 1-19. Gegenwärtig sind mehrere Verfahren zur Verarbeitung der flüssigen Metalle oder Legierungen bekannt.
Y. Lin, C. Cooper, M. Wang, J. J. Adams, J. Genzer und M. D. Dickey, Handwritten, Soft Circuit Boards and Antennas Using Liquid Metal Nanoparticles, Small20l5, 11,6397-6403, beschreiben eine Aufbringung von Nanopartikeln, welche aus den flüssigen Metalle oder Legierungen gebildet sind, per Hand mittels eines Pinsels oder einem Stift, welcher über einen Kanal verfügt.
N. Lazarus, C. D. Meyer und W. J. Turner, A microfluidic wireless power System, RSC Adv. 2015, Band 5, S. 78695-78700, beschreiben ein Eingießen der flüssigen Metalle oder Legierungen in mikrofluidische Kanäle, welche zuvor in eine Silikonmatrix eingebracht wurden.
C. Ladd, J. H. So, J. Muth und M. D. Dickey, 3D printing of free Standing liquid metal microstructures, Adv. Mater. 2013, Band 25, S. 5081-5085, beschreiben eine Herstellung von freistehenden Strukturen aus flüssigen Metallen oder Legierungen mittels einer Spritze, welche aufgrund einer an den Oberflächen derartiger Strukturen auftretenden Oberflächenspannung in ihrer Form verbleiben.
G. Li, X. Wu und D.-W. Lee, A galinstan-based inkjet printing System for highly stretchable electronics with self-healing capability, Lab Chip 2016, 16, 1366-1373, verwenden einen modifizierten Tintenstrahldrucker, mit dem sich Tropfen aus einem flüssigen Metall oder Legierungen erzeugen lassen, welche auf einem Substrat ausgetragen werden können.
Keines dieser Verfahren eignet sich jedoch dazu, um elektrisch leitfähige Verbindungen mit Abmessungen von 100 pm oder weniger, bevorzugt von 10 pm oder darunter, insbesondere von 1 pm oder darunter, herzustellen. Eigene Vorversuche der Anmelder ergaben insbesondere, dass es einerseits nur unter erheblichen Anstrengungen möglich ist, eine Spitze mit einer flüssigen Legierung zu benetzten und andererseits einen ausreichenden und gleichmäßigen Materialfluss der flüssigen Legierung auf das Substrat, dessen Oberfläche ein Teil der flüssigen Legierung aufnehmen soll, zu ermöglichen.
Ein möglicher Grund dafür könnte sein, dass bei einer Miniaturisierung der elektrisch leitfähigen Verbindungen einerseits ein Auftreten einer hohen Oberflächenspannung der flüssigen Legierungen, welche Gallium als Bestandteil aufweisen, und andererseits eine Ausbildung einer Oxidschicht auf der Oberfläche der flüssigen Legierung unabhängig voneinander die Benetzbarkeit sowohl des Substrats als auch des zur Aufbringung der elektrisch leitfähigen Verbindung eingesetzten Werkzeugs deutlich erschweren können. Eine in der Literatur bereits beschriebene Lösung besteht darin, die Oxidschicht mittels einer Säure aufzulösen; allerdings ergibt sich dadurch ein noch größeres Problem der Benetzbarkeit, da, gemäß den eigenen Vorversuchen, Tropfen der flüssigen Legierung einfach von der Oxidschicht, welche ansonsten als Haftvermittler wirken kann, abrollen. Die Oxidschicht selbst behindert jedoch auch eine Verarbeitung und/oder gleichmäßige Benetzbarkeit, weil sie die Tropfen der flüssigen Legierung wie eine Haut Zusammenhalten und bei der Verarbeitung Läden ziehen kann, welche eine saubere Verarbeitung der flüssigen Legierung stören können. Weiterhin kann die Oxidschicht einen gleichmäßigen Lluss des Materials verhindern.
US 9 116 145 B2 offenbart ein Verfahren zur Herstellung von integrierten Bauteilen mittels Packaging und Hybrid-Integration. Hierbei wird ein Substrat, bevorzugt aus Poly- dimethylsiloxan (PDMS), das mikroelektronische Bauteile und dazwischen angeordnete Mikrokanäle mit einer Breite > 4 mhi und einer Höhe > 2 mhi aufweist, bereitgestellt. Anschließend werden die Mikrokanäle mit einem Llüssigmetall, insbesondere einem galliumbasierten Llüssigmetall, gefüllt, um elektrisch leitfähige Verbindungen zwischen den mikroelektronischen Bauteilen zu erzeugen. Zur L üllung der Mikrokanäle kann eine Röhre aus rostfreien Stahl verwendet werden.
In dem Übersichtsartikel von M.A.H. Khondoker und D. Sameoto, Fabrication methods and applications of microstructured gallium based liquid metal alloys, Smart Mater. Struct. 25, 093001, 2016 werden Herstellungsverfahren für galliumbasierte Elüssigmetalle, die in Elastomeren wie PDMS eingebracht sind, sowie Herausforderungen ihrer Verwendung vorgestellt. Hierin wird beschrieben, dass eine Hochdruck-Infiltration mittels Injektions- nadeln dazu geeignet ist, Strukturen > 150 nm zu erzeugen. Lemer wird daraufhingewiesen, dass die Ausbildung einer Oxidschicht auf der Oberfläche der galliumbasierten Elüssig- metalle die Benetzung erhöht, was einerseits vorteilhaft ist, um die Strukturen in Position zu halten, andererseits jedoch einen Nachteil bei der Konfiguration von Schaltkreisen darstellt.
US 2005/0236566 Al offenbart eine Sonde für die Rasterkraft-Mikroskopie, welche eine Halterung und einen Schaft umfasst. Der Schaft weist an einem seiner Enden einen Ansatz auf, der mit der Halterung verbunden ist, und an seinem anderen Ende eine Spitze, wobei sich zwischen dem Ansatz und der Spitze ein Kapillarkanal befindet.
Ausgehend hiervon, besteht die Aufgabe der vorliegenden Erfindung darin, ein Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung auf einem Substrat, ein Verfahren zur Herstellung eines mikroelektronischen Bauelements und ein mikroelektronisches Bauelement bereitzustellen, welche die aufgeführten Nachteile und Einschränkungen des Standes der Technik zumindest teilweise überwinden.
Insbesondere sollen die Verfahren und die Vorrichtung ein einfaches Aufnehmen einer flüssigen Legierung und dessen Aufträgen auf ein Substrat sowie einen ausreichenden und gleichmäßigen Materialfluss der flüssigen Legierung auf das Substrat ermöglichen.
Offenbarung der Erfindung
Diese Aufgabe wird durch ein Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung auf einem Substrat, ein Verfahren zur Herstellung eines mikroelektronischen Bauelements und ein mikroelektronisches Bauelement gemäß den Merkmalen der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen, welche einzeln oder in beliebiger Kombination realisierbar sind, sind in den abhängigen Ansprüchen dargestellt.
Im Lolgenden werden die Begriffe "haben", "aufweisen", "umfassen" oder "einschließen" oder beliebige grammatikalische Abweichungen davon in nicht-ausschließlicher Weise verwendet. Dementsprechend können sich diese Begriffe sowohl auf Situationen beziehen, in welchen, neben den durch diese Begriffe eingeführten Merkmalen, keine weiteren Merkmale vorhanden sind, oder auf Situationen, in welchen ein oder mehrere weitere Merkmale vorhanden sind. Beispielsweise kann sich der Ausdruck "A hat B", "A weist B auf', "A umfasst B" oder "A schließt B ein" sowohl auf die Situation beziehen, in welcher, abgesehen von B, kein weiteres Element in A vorhanden ist (d.h. auf eine Situation, in welcher A ausschließlich aus B besteht), als auch auf die Situation, in welcher, zusätzlich zu B, ein oder mehrere weitere Elemente in A vorhanden sind, beispielsweise Element C, Elemente C und D oder sogar weitere Elemente.
Weiterhin wird darauf hingewiesen, dass die Begriffe„mindestens ein“ und„ein oder mehrere“ sowie grammatikalische Abwandlungen dieser Begriffe, wenn diese in Zusammenhang mit einem oder mehreren Elementen oder Merkmalen verwendet werden und ausdrücken sollen, dass das Element oder Merkmal einfach oder mehrfach vorgesehen sein kann, in der Regel lediglich einmalig verwendet werden, beispielsweise bei der erstmaligen Einführung des Merkmals oder Elementes. Bei einer nachfolgenden erneuten Erwähnung des Merkmals oder Elementes wird der entsprechende Begriff„mindestens ein“ oder„ein oder mehrere“ in der Regel nicht mehr verwendet, ohne dass hierdurch die Möglichkeit eingeschränkt wird, dass das Merkmal oder Element einfach oder mehrfach vorgesehen sein kann. Weiterhin werden im Folgenden die Begriffe „vorzugsweise“, „insbesondere“, „beispielsweise“ oder ähnliche Begriffe in Verbindung mit optionalen Merkmalen verwendet, ohne dass alternative Ausführungsformen hierdurch beschränkt werden. So sind Merkmale, welche durch diese Begriffe eingeleitet werden, optionale Merkmale, und es ist nicht beabsichtigt, durch diese Merkmale den Schutzumfang der Ansprüche und insbesondere der unabhängigen Ansprüche einzuschränken. So kann die Erfindung, wie der Fachmann erkennen wird, auch unter Verwendung anderer Ausgestaltungen durchgeführt werden. In ähnlicher Weise werden Merkmale, welche durch„in einer Ausführungsform der Erfindung“ oder durch„in einem Ausführungsbeispiel der Erfindung“ eingeleitet werden, als optionale Merkmale verstanden, ohne dass hierdurch alternative Ausgestaltungen oder der Schutzumfang der unabhängigen Ansprüche eingeschränkt werden soll. Weiterhin sollen durch diese einleitenden Ausdrücke sämtliche Möglichkeiten unangetastet bleiben, die hierdurch eingeleiteten Merkmale mit anderen Merkmalen zu kombinieren, seien es optionale oder nicht-optionale Merkmale.
In einem ersten Aspekt betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung auf einem Substrat. Das vorliegende Verfahren umfasst die nachfolgend im Einzelnen beschriebenen Schritte a) bis e), wobei die Schritte a) bis c) vorzugsweise in einer beliebigen Reihenfolge, insbesondere auch zumindest teilweise gleichzeitig durchgeführt werden können, während Schritt d) bevorzugt im Anschluss an die Schritte b) und c) und Schritt e) vorzugsweise im Anschluss an Schritt d) ausgeführt werden kann. Hierbei können insbesondere die Schritte d) und e) alternierend mehrfach hintereinander durchgeführt werden. Die einzelnen Schritte des vorliegenden Verfahrens sind:
a) Bereitstellen eines Substrats, wobei das Substrat zur Aufnahme einer elektrisch leitfähigen Verbindung eingerichtet ist;
b) Bereitstellen eines Reservoirs einer elektrisch leitfähigen, flüssigen Legierung, wobei das Reservoir über eine Oberfläche verfügt, an welcher die Legierung eine isolierende Schicht aufweist;
c) Bereitstellen einer Kapillare, welche zur Aufnahme der elektrisch leitfähigen, flüssigen Legierung eingerichtet ist;
d) Eindringen einer Spitze der Kapillare unter die Oberfläche des Reservoirs und Aufnehmen eines Teils der Legierung aus dem Reservoir; und
e) Aufbringen des Teils der Legierung derart auf das Substrat, dass auf dem Substrat eine elektrisch leitfähige Verbindung aus der Legierung ausgebildet wird, wobei die Legierung durch Anhaften auf dem Substrat verbleibt. Gemäß Schritt a) wird ein Substrat bereitgestellt, welches zur Aufnahme einer elektrisch leitfähigen Verbindung eingerichtet ist. Der Begriff „Substrat“ bezeichnet hierbei eine Unterlage, umfassend einen Körper, der über eine Oberfläche verfügt, die vorzugsweise in Form einer planaren Fläche vorliegt. Die Oberfläche des Substrats kann flach ausgestaltet sein. In einer bevorzugten Ausgestaltung können auf der Oberfläche des Substrats mindestens zwei mikroelektronische Komponenten aufgebracht sein. Vorzugsweise können hierbei mindestens zwei der mikroelektronischen Komponenten räumlich voneinander getrennt sein. Darüber hinaus können jedoch auch mikroelektronische Komponenten auf der Oberfläche des Substrats vorhanden sein, die bereits elektrisch leitend miteinander verbunden sind. Bei der„mikroelektronischen Komponente“ handelt es sich hierbei um ein beliebiges miniaturisiertes elektronisches Element, welches dazu eingerichtet ist, um mindestens eine elektromagnetische Größe, insbesondere eine Spannung oder einen Strom, auf eine vorgegebenen Weise zu beeinflussen. Andere Arten von elektromagnetischen Größen, darunter auch optische Größen, sind jedoch möglich. Zu den mikroelektronischen Komponenten gehören insbesondere elektrisch leitfähige Elektroden, Festkörper- Elektrolyten, halbleitenden Komponenten oder isolierende Bereiche. Andere Arten von mikroelektronischen Komponenten sind jedoch möglich. Wie unten näher erläutert, kann eine Mehrzahl von mikroelektronischen Komponenten bevorzugt ein mikroelektronisches Bauelement ausbilden.
Der Begriff „räumlich voneinander getrennt“ bedeutet, dass die mikroelektronischen Komponenten derart auf dem Substrat oder auf einer bereits auf dem Substrat befindlichen mikroelektronischen Komponente angeordnet sind, dass zwischen zwei benachbarten mikroelektronischen Komponenten ein Abstand verbleibt. Um jedoch eine elektronische Kommunikation zwischen zwei benachbarten mikroelektronischen Komponenten, die räumlich voneinander getrennt sind, herzustellen, kann dieser Abstand mittels einer „elektrisch leitfähigen Verbindung“ überbrückt werden, welche sich dadurch auszeichnet, dass sie die elektronische Kommunikation zwischen den dadurch verbundenen mikroelektronischen Komponenten eines mikroelektronischen Bauteils ermöglicht, insbesondere durch eine einseitige oder gegenseitige Beeinflussung mittels einer elektromagnetischen Größe, insbesondere einer Spannung oder einem Strom. Die elektrisch leitfähige Verbindung kann, wie unten näher erläutert, hierbei, wie in der Mikroelektronik üblich, insbesondere eine Form eines linienförmigen elektrischen Leiters annehmen, wobei der auf dem Substrat aufgebrachte Leiter eine Länge in Richtung seiner längsten Ausdehnung, eine Breite senkrecht zu der längsten Ausdehnungsrichtung und eine Höhe entsprechend seiner Schichtdicke annehmen kann, wobei die Breite die Länge um mindestens einen Faktor 5, vorzugsweise einen Faktor 10, besonders bevorzugt um einen Faktor 20 übertreffen kann. Allerdings sind auch längere oder kürzere elektrisch leitfähige Verbindungen mit dem vorliegenden Verfahren möglich. Die Schichtdicke kann im Allgemeinen durch Art eines Materialauftrags auf das Substrat festgelegt werden.
Die elektrisch leitfähige Verbindung kann, wie unten näher erläutert, hierbei aus einem elektrisch leitfähigen Material, insbesondere einem metallisch leitfähigen Material mit einer elektrischen Leitfähigkeit von mindestens 104 S/m, bevorzugt von mindestens 105 S/m, besonders bevorzugt von mindestens 106 S/m ausgebildet sein. Elektrisch leitfähige Materialien mit einer geringeren elektrischen Leitfähigkeit oberhalb von 1 S/m, insbesondere elektrisch leitfähige Polymere, sind jedoch grundsätzlich ebenfalls möglich.
Um eine Beeinflussung der elektromagnetischen Größen der mikroelektronischen Komponenten auf gewünschte Bereiche einzuschränken, ist das Substrat so zur Aufnahme einer elektrisch leitfähigen Verbindung eingerichtet, dass es einerseits isolierend ausgestaltet ist und daher eine elektrischen Leitfähigkeit vorzugsweise von höchstens 10 4 S/m, bevorzugt von höchstens 10 6 S/m, besonders bevorzugt von höchstens 10 8 S/m aufweist, und andererseits eine zur Aufbringung einer elektrisch leitfähigen Verbindung geeignete Oberfläche aufweist. Im vorliegenden Lalle wird, wie unten näher dargestellt, die elektrisch leitfähige Verbindung aus einer elektrisch leitfähigen, flüssigen Legierung hergestellt, so dass das Substrat bevorzugt eine möglichst flache, planare Oberfläche aufweist, welche über eine ausreichende Benetzbarkeit verfügt, um ein unbeabsichtigtes Lließen der flüssigen Legierung von dem Substrat zu verhindern. Aus demselben Grund sind Oberflächen von auf dem Substrat bereits befindlichen mikroelektronischen Komponenten vorzugsweise ebenfalls planar und weisen eine ausreichende Benetzbarkeit auf. Der Begriff der „Benetzbarkeit“ bezeichnet hierbei ein Verhältnis einer Oberflächenspannung des Substrats in Bezug auf die Oberflächenspannung der hierauf aufgebrachten flüssigen Legierung.
Gemäß Schritt b) wird ein Reservoir einer elektrisch leitfähigen, flüssigen Legierung bereitgestellt, wobei das Reservoir vorzugsweise auf ein Trägersubstrat aufgebracht ist. Der Begriff der„elektrisch leit fähigen, flüssigen Legierung“ umfasst hierbei einen Werkstoff aus mindestens zwei Komponenten, von denen mindestens eine Komponente, bevorzugt mindestens zwei der Komponenten, ein Metall ist, wobei die mindestens zwei Komponenten eine metallische Bindung miteinander eingehen, so dass ein dadurch gebildeter Werkstoff auch als metallisch leitfähiges Material, welches über eine oben angegebene elektrische Leitfähigkeit verfügt, betrachtet werden kann. In einer besonders bevorzugten Ausgestaltung umfasst die elektrisch leitfähige, flüssige Legierung das chemische Element Gallium (Ga) und mindestens ein weiteres chemisches Element, ausgewählt aus Indium (In), Zinn (Sn), Natrium (Na), Kalium (K), Gold (Au), Magnesium (Mg), Blei (Pb), Nickel (Ni) und Quecksilber (Hg). Derartige Legierungen weisen typischerweise einen Schmelzpunkt von - 20 °C bis unterhalb von +20 °C auf, so dass sie bei Raumtemperatur, für das üblicherweise eine Temperatur von 20 °C bis 25 °C, insbesondere 20 °C oder 25 °C, angesetzt wird, einen flüssigen Aggregatszustand aufweisen. Der Begriff des „Schmelzpunktes“ bezeichnet hierbei eine Temperatur, bei welcher der Werkstoff aus einem festen Aggregatszustand in den flüssigen Aggregatszustand übergeht.
Beispielsweise kann die elektrisch leitfähige, flüssige Legierung Galinstan® umfassen. Der Begriff„Galinstan“ ist ein Markenname, der eine eutektische Legierung bezeichnet, welche, wie in EP 0 657 023 Bl für Fieberthermometer angegeben, Gallium in einer Konzentration von 65 bis 95 Gew.%, Indium in einer Konzentration von 5 bis 22 Gew.% und gegebenenfalls Zinn in einer Konzentration von 0 bis 11 Gew.% aufweist. Der Begriff eutektische Legierung bezieht sich hierbei darauf, dass sich diese Legierung in einem Phasengleichgewicht befindet, welches sich dadurch auszeichnet, dass sich Umgebungsbedingungen nur innerhalb eines sehr geringen Bereiches frei wählen lassen. Andere Arten von elektrisch leitfähigen Legierungen sind jedoch ebenfalls verwendbar, solange sie bei Raumtemperatur flüssig sind.
Wie bereits erwähnt, wird während Schritt b) ein Reservoir der elektrisch leitfähigen, flüssigen Legierung bereitgestellt. Der Begriff des „Reservoirs“ bezeichnet hierbei ein ausgewähltes Volumen der Legierung, welches insbesondere aus einem größeren Volumen, das sich vorzugsweise in einem Vorratsbehälter befindet, entnommen werden kann. Beispielsweise kann das Reservoir aus einem oder mehreren, zusammenhängenden Tropfen der flüssigen Legierung gebildet werden. Im vorliegenden Falle ist es besonders bevorzugt, wenn das Reservoir auf ein Trägersubstrat aufgebracht werden kann, wobei der Begriff des „Trägersubstrats“ eine Unterlage bezeichnet, der Oberfläche so gewählt ist, dass sie zur Aufnahme des ausgewählten Volumens der Regierung eingerichtet ist, ohne dass ein Teil der flüssigen Regierung über einen Rand der Unterlage fließen kann. Dies kann insbesondere durch eine geeignete Wahl einer Größe und einer Benetzbarkeit des Trägersubstrats erreicht werden. In Bezug auf den Begriff der„Benetzbarkeit“ wird auf die obige Darstellung verwiesen.
Im vorliegenden Fall wird ein Fließen eines Teils der flüssigen Regierung über einen Rand der Unterlage zusätzlich dadurch verhindert, dass die eingesetzte flüssige Regierung sich derart verhält, dass das hieraus bereitgestellte Reservoir über eine Oberfläche verfügt, an welcher die Regierung eine isolierende Schicht ausbildet. Der Begriff der„Oberfläche des Reservoirs“ bezeichnet hierbei eine auf einer der Oberfläche des Trägersubstrats abgewandten Seite des Reservoirs ausgebildete Oberfläche, welche einer Umgebung, insbesondere einer Atmosphäre, beispielsweise aus Umgebungsluft oder einer künstlichen Atmosphäre in einem Schutzraum, ausgesetzt ist. Ohne Beschränkung der Allgemeinheit kann sich die isolierende Schicht durch eine Wechselwirkung der Oberfläche des Reservoirs mit der Umgebung ausbilden. Der Begriff der„isolierenden Schicht“ bedeute hierbei, dass das Reservoir in seinem Inneren weiterhin die elektrisch leitfähige, flüssige Legierung aufweist, während sich auf der Oberfläche des Reservoirs ein dünner Film ausbildet, welche das Innere des Reservoirs von der Umgebung isolieren kann. Hierbei kann die isolierende Schicht einerseits eine Sperre gegenüber der Umgebung darstellen, welche eine weitere Wechselwirkung des sich im Inneren des Reservoirs befindlichen elektrisch leitfähigen, flüssigen Legierung mit der Umgebung weitgehend, vorzugsweise vollständig, unterbinden kann.
Weiterhin kann die an der Oberfläche des Reservoirs befindliche isolierende Schicht elektrisch isolierend ausgestaltet sein und daher eine oben angegebene sehr geringe elektrische Leitfähigkeit aufweisen. Beispielsweise kann sich auf der Oberfläche des Reservoirs der flüssigen Legierung, welche das chemische Element Gallium (Ga) und mindestens ein weiteres chemisches Element, ausgewählt aus Indium (In), Zinn (Sn), Natrium (Na), Kalium (K), Gold (Au), Magnesium (Mg), Blei (Pb), Nickel (Ni) und Quecksilber (Hg), umfasst, insbesondere Galinstan®, eine Oxidschicht ausbilden, welche einerseits eine oben beschriebene isolierende Sperre gegenüber der Umgebung darstellt und welche andererseits elektrisch isolierend ausgestaltet ist. Schließlich kann die an der Oberfläche des Reservoirs ausgebildete isolierende Schicht einen festen Aggregatszustand annehmen und dadurch die Oberflächenspannung so erhöhen, dass das Reservoir derart zusammengehalten wird, dass ein Zerfließen davon umfassten flüssigen Legierung verhindert werden kann.
Gemäß Schritt c) wird eine Kapillare, welche zur Aufnahme der elektrisch leitfähigen, flüssigen Legierung eingerichtet ist, bereitgestellt. Der Begriff der„Kapillare“ bezeichnet hierbei einen langgestreckten Körper mit zwei Enden, wobei der Körper einen entlang einer Länge des Körpers verlaufenden Hohlraum aufweist. Im vorliegenden Fall kann die Kapillare insbesondere eine Länge von 5 cm bis 20 cm, vorzugsweise von 8 cm bis 12 cm aufweisen. Der Körper verfügt damit über eine Außenseite und eine Innenseite, wobei die „Außenseite“ einen Teil der Oberfläche des Körpers in Bezug auf eine Umgebung und die „Innenseite“ einen weiteren Teil der Oberfläche des Körpers in Bezug auf den Hohlraum bezeichnen. In einer besonders bevorzugten Ausgestaltung weisen der Körper der Kapillare einen Außendurchmesser von 0,1 mm bis 2 mm, bevorzugt von 0,5 mm bis 1,5 mm, und einen Innendurchmesser von 100 nm bis 1,5 mm, bevorzugt von 0,1 mm bis 1,0 mm, auf, wobei der Außendurchmesser den Innendurchmesser übertrifft. Andere Werte für den Außendurchmesser und/oder den Innendurchmesser sind jedoch möglich, solange der Außendurchmesser größer ist als der Innendurchmesser. Insbesondere dadurch, dass die Kapillare den Hohlraum aufweist, ist sie zur Aufnahme der elektrisch leitfähigen, flüssigen Legierung eingerichtet, indem, wie unter Schritt d) näher beschrieben, ein Teil der flüssigen Legierung aus dem Reservoir in den Hohlraum übergehen kann.
Im vorliegenden Fall verfügt die gemäß Schritt c) bereitgestellte Kapillare über eine Spitze. Der Begriff der„Spitze“ betrifft hierbei eine Verjüngung eines Endes der Kapillare, wobei insbesondere der Außendurchmesser im Bereich der Spitze um bis zu mindestens 25 %, bevorzugt um bis zu mindestens 50 %, besonders bevorzugt um bis zu mindestens 75 %, verringert werden kann. Damit kann, wie unter Schritt d) näher beschrieben, die Kapillare auf einfachere Weise in das Reservoir mit der flüssigen Legierung eindringen, sowie, wie unter Schritt e) näher beschrieben, auf einfachere Weise einen Teil der von dem Hohlraum aufgenommen flüssigen Legierung auf einen räumlich eingeschränkteren Bereich der Oberfläche des während Schritt a) bereitgestellten Substrats abgeben.
Hierbei kann die Spitze durch eine entsprechende Verjüngung des ausgewählten Endes der Kapillare hergestellt werden. In einer alternativen Ausgestaltung kann die Spitze an das ausgewählte Ende der Kapillare angebracht werden, wobei das Ende unverändert sein kann oder bereits eine Verjüngung aufweisen kann. In einer besonderen Ausgestaltung kann eine für ein Rasterkraftmikroskop {engl atomic force microscope, AFM) geeignete Hohlspitze als Spitze eingesetzt werden.
Erfindungsgemäß wird vorgeschlagen, die Kapillare derart auszugestalten, dass zumindest die Innenseite der Kapillare eine metallische Oberfläche aufweist. Der Begriff der „metallischen Oberfläche“ bezeichnet hierbei eine Oberfläche eines Körpers, welche über metallische Eigenschaften, insbesondere über eine metallische Leitfähigkeit mit einer wie oben näher beschriebenen elektrischen Leitfähigkeit, verfügt. Hierzu kann die Kapillare vollständig ein ebenfalls oben beschriebenes metallisch leitfähiges Material, vorzugsweise Gold (Au), umfassen. In der oben genannten besonderen Ausgestaltung kann die für ein Rasterkraftmikroskop geeignete Hohlspitze mit dem metallisch leitfähigen Material, vorzugsweise Gold (Au), beschichtet werden.
In einer alternativen und besonders bevorzugten Ausgestaltung, kann der Körper der Kapillare jedoch ein nichtmetallisches Material umfassen, wobei zumindest die Innensite des Körpers aus dem nichtmetallischen Material mit einer metallischen Schicht überzogen werden kann. Der Begriff des „nichtmetallischen Materials“ bezeichnet hierbei einen Werkstoff, welcher nicht über eine metallische Leitfähigkeit verfügt, sondern vorzugsweise elektrisch isolierend ausgestaltet ist und daher über eine wie oben angegebene äußerst geringe elektrische Leitfähigkeit verfügt, wobei der ausgewählte Werkstoff sich in die gewünschte geometrische Form einer Kapillare mit einer sich an einem Ende verjüngenden Spitze bringen lässt. In einer bevorzugten Ausgestaltung kann hierfür insbesondere ein Material ausgewählt aus Glas, Quarz, einem organischen Polymer oder Siliziumnitrid eingesetzt werden. Andere metallische und nichtmetallische Materialien sind jedoch möglich. Darüber hinaus kann auch die Außensite des Körpers aus dem nichtmetallischen Material mit einer metallischen Schicht überzogen werden. Dies kann eine einfachere Beschichtung des Körpers mit der metallischen Schicht ermöglichen und darüber hinaus weitere, unten dargestellte Vorteile aufweisen.
Die auf der Innensite und gegebenenfalls auf der Außenseite des Köpers aufgebrachte „metallische Schicht“ bezeichnet hierbei eine möglichst homogene Beschichtung auf der betreffenden Oberfläche des Körpers der Kapillare, wobei die metallische Schicht vorzugsweise eine Schichtdicke von 5 nm bis 50 nm, bevorzugt von 10 nm bis 25 nm, aufweisen kann. Als Material für die metallische Schicht eignen sich grundsätzlich eine Vielzahl von Metallen, deren Verwendung für diesen Zweck bekannt ist, vorzugsweise Gold, Silber, Platin, Aluminium, Gallium, Indium, Zinn, Legierungen oder Oxide hiervon.
In einer besonderen Ausgestaltung des vorliegenden Verfahrens kann hierbei die metallische Schicht mittels Hochfrequenz-Sputtern auf die betreffende Oberfläche des Körpers der Kapillare aufgebracht werden. Das „Hochfrequenz-Sputtern“ umfasst hierbei ein Beschichtungsverfahren, in welchem Atome aus einem als„Target“ bezeichneten Festkörper durch Beschuss mit energiereichen Ionen, insbesondere mit Edelgasionen, herausgelöst werden und ein Plasma ausbilden, bevor sie sich auf der gewünschten Oberfläche niederschlagen, wobei zwischen dem Target und dem zu beschichteten Körper ein hochfrequentes Wechselfeld angelegt wird. Andere Arten von Beschichtungsverfahren sind jedoch ebenfalls möglich, insbesondere thermische Verfahren {engl physical vapor deposition, PVD- Verfahren) bei denen das Beschichtungsmaterial erhitzt und aufgedampft wird, chemische Beschichtungsverfahren mit Precursom {engl. Chemical vapor deposition, CVD- Verfahren) und elektrochemische Verfahren, insbesondere Galvanisieren.
Gemäß Schritt d) erfolgt ein Eindringen der Spitze der Kapillare unter die Oberfläche des Reservoirs und ein Aufnehmen eines Teils der Legierung aus dem Reservoir. Der Begriff des„Eindringen“ bedeutet hierbei, dass die Spitze der Kapillare, insbesondere aufgrund der Verjüngung gegenüber der übrigen Kapillare, derart in das Reservoir eindringen kann, dass sie zunächst die feste Oberfläche des Reservoirs durchdringt, bevor sie in das sich unter der isolierenden Schicht befindliche Volumen, welches die elektrisch leitfähige, flüssige Legierung umfasst, eindringen oder eintauchen kann, um einen Teil davon aufzunehmen. Der Begriff des„Aufnehmens“ bezeichnet hierbei eine Entnahme eines festgelegten Teils der elektrisch leitfähigen, flüssigen Legierung aus dem die Flüssigkeit enthaltenden Volumen. Wie in entsprechenden Versuchen festgestellt werden konnte, zeigt insbesondere die auf ihrer Innenseite eine metallische Oberfläche aufweisende Kapillare eine hohe Benetzbarkeit, die eine ausreichende und zügige Aufnahme eines festgelegten Teils der elektrisch leitfähigen, flüssigen Legierung aus dem Reservoir ermöglicht.
Gemäß Schritt e) erfolgt ein vollständiges oder teilweises Aufbringen des durch die Kapillare aufgenommene Teils der Legierung auf eine Oberfläche des oben beschriebenen Substrats in einer Weise, dass die mittels der Kapillare auf dem Substrat ausgebrachte Legierung auf der Oberfläche des Substrats eine elektrisch leitfähige Verbindung ausbildet. Der Begriff des„Aufbringens“ betrifft hier ein ausreichendes und möglichst gleichmäßiges Austragen des durch den Hohlraum der Kapillare aufgenommen Teils der flüssigen Legierung auf die Oberfläche des Substrats. Hierbei kann vorzugsweise ein Winkel zur Substratoberfläche von höchstens 45°, bevorzugt von 30°, besonders bevorzugt von 20°, eingenommen werden. Andere Winkel sind jedoch grundsätzlich ebenfalls möglich.
Das Aufbringen des Teils der Legierung gemäß Schritt e) erfolgt vorzugsweise bei Raumtemperatur, wie oben näher erläutert, und bei Raumfeuchte, wobei der Begriff der „Raumfeuchte“ eine Luftfeuchtigkeit von 0 % relative Luftfeuchte bis 75 % relative Luftfeuchte, bevorzugt von 25 % relative Luftfeuchte bis 50 % relative Luftfeuchte, bezeichnet. In einer besonders bevorzugten Ausgestaltung kann das Aufbringen des Teils der Legierung gemäß Schritt e) unter Schutzatmosphäre, insbesondere unter Stickstoff oder Argon, erfolgen. Hierdurch kann das vorliegende Verfahren in vorteilhafter Weise auch für empfindlichen Materialien eingesetzt werden. Wie in entsprechenden Versuchen festgestellt werden konnte, zeigt insbesondere die auf ihrer Innenseite eine metallische Oberfläche aufweisende Kapillare eine hohe Benetzbarkeit, die einen ausreichenden und gleichmäßigen Materialfluss bei einer Abgabe der flüssigen Legierung auf die Oberfläche des Substrats ermöglicht.
Im vorliegenden Verfahren verbleibt die Legierung durch Anhaften auf einem ausgewählten Bereich der Oberfläche des Substrats. Die Kombination der Begriffe des„Anhaftens“ und des„Verbleibens auf dem Substrat“ beschreiben damit eine Folge des Aufbringens der flüssigen Legierung auf die Oberfläche des Substrats, durch welche die flüssige Legierung analog zu dem oben beschriebenen Verhalten bei der Aufbringung der flüssigen Legierung auf ein Trägersubstrat gemäß Schritt b) zur Ausbildung eines Reservoirs. Auch durch das Aufbringen der flüssigen Legierung auf die Oberfläche des Substrats kann sich, ohne Beschränkung der Allgemeinheit, aufgrund der Wechselwirkung der Oberfläche der elektrisch leitfähigen Verbindung mit der Umgebung eine isolierende Schicht in Form eines Films, insbesondere eine Oxidschicht, auf der Oberfläche der elektrisch leitfähigen Verbindung ausbilden. Auch hier kann die isolierende Schicht eine Sperre gegenüber der Umgebung darstellen, elektrisch isolierend ausgestaltet sein und daher eine oben angegebene sehr geringe elektrische Leitfähigkeit aufweisen, und einen festen Aggregatszustand annehmen, um so die elektrisch leitfähige Verbindung zusammen zu halten, um ein Zerfließen der darin enthaltenden flüssigen Legierung zu verhindern. Auf diese Weise kann eine gute Kontaktierung durch Bereitstellung von elektrisch leitfähigen Verbindungen erzielt werden, dass diese ein hochleitfähiges Material bereitstellen, welches automatisch mit benachbarten Leiterstrukturen eine parasitäre Kapazität bildet. Die Selbstisolation, welche die vorgeschlagene, vorzugsweise Gallium, Indium und bevorzugt Zinn aufweisende Legierung mit sich bringt, kann für diese Zwecke somit in vorteilhafter Weise ausgenutzt werden.
Das vorliegende Verfahren befasst sich nicht damit, die auf der Flüssigmetalllegierung ausgebildete Oxidschicht zu durchbrechen, vielmehr wird es mittels der Kapillare, die zur Aufnahme der elektrisch leitfähigen, flüssigen Legierung eingerichtet ist, überhaupt erst ermöglicht, trotz der sich auf die Oberfläche der flüssigen Legierung ausbildenden Oxidschicht die flüssige Legierung zumindest teilweise auf das Substrat zu drucken. Damit bleibt in den elektrisch leitfähigen Verbindungen die Oxidschicht bestehen, so dass dadurch Anschlüsse zu einer oder mehreren mikroelektronischen Komponenten in einem mikroelektronischen Bauteil erzeugt werden, welche durch die bestehende Oxidschicht besonders niedrige Kapazitäten aufweisen. Im Unterschied zum Stand der Technik, gemäß dem Substanzen (Tinten) für Druckverfahren zumeist Additive enthalten, die einen guten Kontakt erschweren oder verhindern sind oder nachträgliche Bearbeitungsschritte erfordern, um die aufgebrachten Substanzen zu sintern, zu trennen oder zu verdunsten, kann das vorliegende Verfahren auf derartige Bearbeitungsschritte verzichten, weil die gedruckte Struktur sofort funktioniert, da sich umgehend ein ohmscher Kontakt zwischen der gedruckten Flüssigmetalllegierung und metallischen Strukturen auf dem Substrat ausbilden kann.
Auf diese Weise lassen sich verlässlich elektrisch leitfähige Verbindungen mit einer Auflösung herstellen, welche höher sein kann als in den eingangs beschriebenen, aus dem Stand der Technik bekannten Verfahren. Insbesondere ermöglicht es das vorliegende Verfahren, elektrisch leitfähige Verbindungen mit Abmessungen von 100 mhi oder weniger, bevorzugt von 10 pm oder darunter, insbesondere von 1 mhi oder darunter, herzustellen. Der Begriff der„Abmessung“ bezieht sich hierbei auf eine Strukturgröße, insbesondere auf die oben beschriebene Breite der elektrisch leitfähigen Verbindung, die mit dem vorliegenden Verfahren erzeugbar ist. Hierbei kann insbesondere eine Schreibgeschwindigkeit, mit der das Aufträgen der flüssigen Legierung auf das Substrat erfolgt, eine Rolle spielen. Die oben beschriebene Länge der elektrisch leitfähigen Verbindungen kann hierbei insbesondere durch eine Zeitdauer des Aufbringens der flüssigen Legierung auf die Oberfläche des Substrats und des Volumens des von der Kapillare aufgenommenen Teils der Legierung festgelegt werden. Die Schichtdicke der der elektrisch leitfähigen Verbindungen kann im Allgemeinen durch den Innendurchmesser der Kapillare und die Schreibgeschwindigkeit festgelegt werden. Bevorzugte Werte für die Schreibgeschwindigkeit können von 1 IHTI/S bis 1 OOpm/s betragen; andere Werte sind jedoch möglich.
Die sich bei Kontakt mit der Umgebung ausbildende isolierende Schicht, insbesondere die Oxidschicht, auf den mit dem vorliegenden Verfahren hergestellten elektrisch leitfähigen Verbindungen kann in vorteilhafter Weise die Oberflächen der elektrisch leitfähigen Verbindungen passivieren und isolieren, so dass sich parasitäre Kapazitäten auf den damit versehenen mikroelektronischen Bauelementen verringern lassen. Die bei der Kontaktierung mit elektrisch leitfähigen Materialien auftretenden parasitären Kapazitäten werden z.B. in F. Zare Bidoky und C. D. Frisbie, Parasitic Capacitance Effect on Dynamic Performance of Aerosol-Jet-Printed Sub 2 V Poly(3-hexylthiophene) Electrolyte-Gated Transistors, ACS Appl. Mater. Interfaces 2016, 8, 27012 als technisches, nicht zu vermeidendes Problem dargestellt. Das hier vorgeschlagene Verfahren ermöglicht es dagegen, elektrisch hochleitfähig zu kontaktieren und gleichzeitig eine Verringerung parasitärer Kapazitäten zu erzielen. Für den Fall, dass eine Stelle einer elektrisch leitfähigen Verbindung elektrisch leitfähig kontaktiert werden soll, kann darüber hinaus während Schritt e) oder im Anschluss daran durch eine Ausübung von Druck auf die betreffende Stelle die isolierende Schicht an der betreffenden Stelle aufgebrochen werden, um somit einen elektrisch leitfähigen Kontakt herzustellen. Hierdurch lassen sich insbesondere Verzweigungen oder Kreuzungen aus den linienförmigen, elektrisch leitfähigen Verbindungen erzeugen.
Insbesondere im Gegensatz zu dem in US 9 116 145 B2 offenbarten Verfahren handelt es sich bei dem hier vorliegenden Verfahren um einen Druckprozess. Während in US 9 116 145 B2 mikrofluidische Kanäle erforderlich sind, um mittels Mikro fluidik mit einer Flüssigmetalllegierung gefüllt zu werden, um die so gefüllten mikrofluidischen Kanäle anschließend als elektrisch leitfähige Verbindungen auf einem eingebetteten CMOS-Chip zu nutzen, ermöglichst es das vorliegende Verfahren, die Flüssigmetalllegierung zu drucken, indem eine frei bewegbare Kapillare eingesetzt wird, um die Flüssigmetalllegierung über die zu kontaktierende Oberfläche zu führen und die die Flüssigmetalllegierung auf diese Weise direkt auf das Substrat zu schreiben. Während in US 9 116 145 B2 etwaige Muster der elektrisch leitfähigen Verbindungen durch die auf das Substrat eingebrachten Mikrokanäle vorgegeben sind, kann die Kapillare im vorliegenden Verfahren frei bewegt werden, um gewünschte Muster zu erzeugen. Das vorliegende Verfahren betrifft somit ein lokales, druckbares Kontaktierungsverfahren für einzelne mikroelektronische Komponenten in einem mikroelektronischen Bauteil und kein Verdrahtungs verfahren für bereits fertig gestellte mikroelektronische Bauteile gemäß US 9 116 145 B2.
In einer besonders bevorzugten Ausgestaltung kann das Aufbringen des Teils der Legierung auf dem Substrat gemäß Schritt e) mittels Rastersonden-Lithographie erfolgen, wobei die Kapillare als Sonde für die Rastersonden-Lithographie eingesetzt wird. Der Begriff der „Rastersonden-Lithographie“ (engl. Scanning Probe Lithography) bezeichnet hierbei ein Verfahren, das die optische Auflösungsgrenze umgehen kann und mit dem sich Strukturen mit Abmessungen von 100 pm oder weniger, bevorzugt von 10 pm oder darunter, insbesondere von 1 pm oder darunter, herstellen lassen. Hierbei wird eine Sonde eingesetzt, welche dazu eingerichtet ist, um ein Material, das auf ein Substrat aufgebracht werden soll, aufzunehmen und anschließend an eine festgelegte Stelle auf dem Substrat abzulegen. Dieser Vorgang kann auch als„Druckvorgang“ bezeichnet werden. Mit bekannten Sonden für die Rastersonden-Lithographie kann eine breite Palette von Materialien prozessiert werden. Hierzu wird vorgeschlagen, die gemäß Schritt c) bereitgestellte Kapillare als Sonde in einem Verfahren zur Rastersonden-Lithographie einzusetzen. In einer alternativen Ausgestaltung können jedoch auch andere Sonden, insbesondere in der Rastersonden-Lithographie häufig eingesetzte Spitzen eines Rasterkraft-Mikroskops, verwendet werden. Die vorgeschlagene Verwendung einer bevorzugt beschichteten Kapillare als Sonde in einem Verfahren zur Rastersonden-Lithographie löst aus dem Stand der Technik bekannte, erhebliche bei der Deposition von Flüssigmetallen auftretende Probleme, insbesondere im Hinblick auf eine Miniaturisierung beim Schreiben des Flüssigmetalls.
Andere Verfahren zur Aufbringung eines Teils der Legierung auf dem Substrat zur Erzeugung einer elektrisch leitfähigen Verbindung aus der Legierung sind jedoch ebenfalls möglich, insbesondere eine Verwendung eines Tintenstrahldruckers {engl. Inkjet), insbesondere zur Herstellung von Strukturen mit Abmessungen ab 50 pm, maskenbasierte Verfahren unter Einsatz eines Resists, um die flüssige Legierung nur an festgelegten Stellen auf dem Substrat anhaften zu lassen, oder Mikrokontaktdruckverfahren, welche einen Stempel einsetzen, um das Material auf die Oberfläche zu übertragen.
In einem weiteren Aspekt betrifft die vorliegende Erfindung ein Verfahren zur Herstellung eines mikroelektronischen Bauelements. Dieses Verfahren umfasst die oben beschriebenen Schritte a) bis e) des Verfahrens zur Herstellung einer elektrisch leitfähigen Verbindung auf einem Substrat, wobei jedoch auf dem gemäß Schritt a) bereitgestellten Substrat mindestens zwei mikroelektronische Komponenten, von denen vorzugsweise mindestens zwei räumlich voneinander getrennt sein können, aufgebracht sind und wobei das Aufbringen des Teils der Legierung gemäß Schritt e) auf das Substrat derart erfolgt, dass zwischen zwei der mikroelektronischen Komponenten, insbesondere zwischen zwei der räumlich voneinander getrennten mikroelektronischen Komponenten, auf dem Substrat eine elektrisch leitfähige Verbindung ausgebildet wird. Auf diese Weise können auch räumlich voneinander getrennte mikroelektronische Komponenten auf einem Substrat elektrisch leitend miteinander in Verbindung gebracht werden um auf diese Weise, ein mikroelektronisches Bauelement auszubilden.
Für weitere Einzelheiten in Bezug auf das vorliegende Verfahren zur Herstellung eines mikroelektronischen Bauelements wird auf die Beschreibung des mikroelektronischen Bauelements und des Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung auf einem Substrat verwiesen.
In einem weiteren Aspekt betrifft die vorliegende Erfindung ein mikroelektronisches Bauelement, das vorzugsweise mit dem hierin beschriebenen Verfahren zur Herstellung eines mikroelektronischen Bauelements herstellbar ist. Das mikroelektronische Bauelement umfasst hierbei
- ein Substrat;
- mindestens zwei mikroelektronische Komponenten; und
- mindestens eine elektrisch leitfähige Verbindung zwischen den mindestens zwei mikroelektronischen Komponenten,
wobei die elektrisch leitfähige Verbindung eine Legierung ist, welche Gallium und mindestens ein weiteres chemisches Element, ausgewählt aus Indium (In), Zinn (Sn), Natrium (Na), Kalium (K), Gold (Au), Magnesium (Mg), Blei (Pb), Nickel (Ni) und Quecksilber (Hg), umfasst, und wobei die elektrisch leitfähige Verbindung eine Breite von höchstens 100 pm bevorzugt von höchstens 10 mhi, insbesondere von höchstens 1 mhi aufweist. Als Mindestwert kann eine Breite von mindestens 100 nm, bevorzugt von mindestens 50 nm, angegeben werden. Auch hier können die vorzugsweise mindestens zwei der mikroelektronischen Komponenten räumlich voneinander getrennt sein, wobei die elektrisch leitfähige Verbindung bevorzugt zwischen diesen räumlich voneinander getrennten mikroelektronischen Komponenten angeordnet ist.
Das„mikroelektronische Bauelement“ bezeichnet eine elektronische Schaltung in Form von diskreten oder integrierten Schaltkreisen oder einer Kombination hiervon. Hierzu gehören insbesondere Transistoren, Speicherzellen, Logikgatter und Bauteile, die mindestens eines der mikroelektronischen Komponenten umfassen. Aus dem Stand der Technik bekannte elektrisch leitfähige Materialien zur Herstellung von elektrische leitfähigen Verbindungen, insbesondere Gold (Au) oder Silber (Ag), eignen sich vielfach nicht für einen Einsatz mit bestimmten Materialien, wie sie in mikroelektronische Bauelementen verwendet werden. Einerseits sind die genannten elektrisch leitfähigen Materialien Gold oder Silber vergleichsweise teuer. Andererseits können derartige elektrisch leitfähige Materialien bestimmte Bauteile, beispielsweise so genannte„electrolyte-gated“ Transistoren, wie insbesondere in EP 2 811 525 Al offenbart, chemisch angreifen und daher zumindest teilweise zerstören. Diese Nachteile lassen sich durch Verwendung der hier vorgeschlagenen elektrisch leitfähigen Materialien überwinden. Dies kann zu deutlich verbesserten elektrischen Eigenschaften der eingesetzten Bauteile führen, da bisher begrenzende Faktoren entfallen, beispielsweise ein Kontakt einer leitfähigen Elektrode zu einem Festkörper-Elektrolyten eines Feldeffekt-Transistors (FET). Während sich gemäß dem Stand der Technik hierbei normalerweise große Kapazitäten ausbilden, können diese wegen der isolierenden Oxidschicht der erfindungsgemäßen elektrisch leitfähigen Verbindungen entfallen.
Im Gegensatz zu den in der US 9 116 145 B2 offenbarten mikroelektronischen Bauelementen, die miteinander und nach außen durch eine Flüssigmetalllegierung gefüllte Mikrokanäle miteinander verbunden sind, weisen die vorliegenden mikroelektronischen Bauelemente zumindest teilweise auf der Oberfläche des Substrats aufgebrachte elektrisch leitfähige Verbindungen aus Flüssigmetalllegierung auf, die einzelne mikroelektronische Komponenten innerhalb des mikroelektronischen Bauelements miteinander verbinden. Daher unterscheidet sich auch ein in der US 9 116 145 B2 exemplarisch offenbarter Transistor, der in seinem Innern auf konventionelle Weise verdrahtet ist, von einem Transistor gemäß der vorliegenden Verbindung, der in seinem Inneren mindestens eine elektrisch leitfähige Verbindung zwischen einzelnen mikroelektronische Komponenten, insbesondere zwischen Source und Drain, des Transistors, die gemäß dem vorliegenden Verfahren hergestellt wurde.
Für weitere Einzelheiten in Bezug auf das vorliegende mikroelektronische Bauelement wird auf die Beschreibung des Verfahrens zur Herstellung einer elektrisch leit fähigen Verbindung auf einem Substrat verwiesen.
Kurze Beschreibung der Figuren
Weitere Einzelheiten und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von bevorzugten Ausführungsbeispielen, insbesondere in Verbindung mit den abhängigen Ansprüchen. Hierbei können die jeweiligen Merkmale für sich alleine oder zu mehreren in Kombination miteinander verwirklicht sein. Die Erfindung ist jedoch nicht auf die Ausführungsbeispiele beschränkt. Die Ausführungsbeispiele sind schematisch in den nachfolgenden Figuren dargestellt. Hierbei bezeichnen gleiche Bezugsziffem in den Figuren gleiche oder fünktionsgleiche Elemente bzw. hinsichtlich ihrer Funktionen einander entsprechende Elemente.
Im Einzelnen zeigen:
Figur 1 eine schematische Darstellung einer bevorzugten Ausführung des erfindungsgemäßen Verfahrens zur Herstellung einer elektrisch leitfähigen Verbindung auf einem Substrat;
Figur 2 eine Darstellung eines mit dem erfindungsgemäßen Verfahren zur
Herstellung einer elektrisch leitfähigen Verbindung auf einem Substrat hergestellten neuartigen Transistors; und
Figuren 3a und 3b eine Darstellung von Messdiagrammen eines Transistors nach Figur 2. Beschreibung der Ausführungsbeispiele
Figur 1 zeigt eine schematische Darstellung einer bevorzugten Ausführung von Schritt e) des erfindungsgemäßen Verfahrens 110 zur Herstellung einer elektrisch leitfähigen Verbindung 112, 112‘ auf einem Substrat 114. Während die elektrisch leitfähige Verbindung 112 bereits fertiggestellt ist, zeigt Figur 1 die Herstellung der elektrisch leitfähigen Verbindung l l2‘ auf dem Substrat 114. Das in Figur 1 schematisch dargestellte Substrat 114, das gemäß Schritt a) bereitgestellt wurde, verfügt über eine ebene Unterlage 116, auf welcher vier mikroelektronische Komponenten 118, 118% 118“, 118“‘ aufgebracht sind, welche räumlich voneinander getrennt sind. Andere Arten von Substraten 114 sind jedoch ebenfalls möglich.
Figur 1 zeigt hierbei, wie gemäß Schritt e) mittels einer Kapillare 120, welche eine Spitze 122 aufweist, ein Teil einer Fegierung derart auf das Substrat 114 aufgebracht wird, dass sich auf dem Substrat 114 die elektrisch leitfähige Verbindung l l2‘ aus der Fegierung in einer Weise ausbildet, dass die Fegierung durch Anhaften auf dem Substrat 114 verbleibt. Wie in Figur 1 dargestellt, erfolgt das Aufbringen des Teils der Fegierung gemäß Schritt e) des vorliegenden Verfahrens 110 auf das Substrat 114 derart, dass zwischen den beiden der räumlich voneinander getrennten mikroelektronischen Komponenten 118, 118“‘ auf dem Substrat 114 die gewünschte elektrisch leitfähige Verbindung l l2‘ ausgebildet wird. Demgegenüber verbindet die bereits fertiggestellte elektrisch leitfähige Verbindung 112 die beiden der räumlich voneinander getrennten mikroelektronischen Komponenten 118% 118‘“ auf dem Substrat 114. Eine Aufbringung von weiteren elektrisch leitfähigen Verbindungen auf dem Substrat 1 14 ist möglich.
Bei der in Figur dargestellte Kapillare 120, welche gemäß Schritt c) des vorliegenden Verfahrens 110 bereitgestellt wurde, handelt es sich um ein innen hohles Röhrchen aus Quarzglas, welches über einen Außendurchmesser von 1 mm und über einen Hohlraum mit einem Innendurchmesser von 0,5 mm verfügt, und welches durch Ziehen aus einer Glaskapillare erhalten wurde. Hieran anschließend wurde die Kapillare 120 mit einer metallischen Schicht (nicht dargestellt) aus aufgesputtertem Gold (Au) überzogen, wobei die Schicht eine Schichtdicke von 10 nm bis 20 nm aufweist. Andere Arten von Kapillaren oder metallischen Beschichtungen der Kapillare 120 sind jedoch möglich. Hierzu wird insbesondere auf die obige Beschreibung verwiesen.
Gemäß Schritt b) des vorliegenden Verfahrens 110 wurde zuvor ein Reservoir einer elektrisch leitfähigen, flüssigen Legierung bereitgestellt, wobei das Reservoir über eine Oberfläche verfügt, an welcher die Legierung eine isolierende Schicht aufweist. Zur Herstellung der in Figur 1 schematisch dargestellten elektrisch leitfähigen Verbindung 112, l l2‘ auf dem Substrat 114 diente eine elektrische leitfähige, flüssige Legierung aus Galinstan®, womit eine eutektische Legierung bezeichnet wird, welche Gallium in einer Konzentration von 65 bis 95 Gew.%, Indium in einer Konzentration von 5 bis 22 Gew.% und gegebenenfalls Zinn in einer Konzentration von 0 bis 11 Gew.% umfasst. Für derartige Legierungen ist ein Schmelzpunkt von -20 °C bis unterhalb von +20 °C typisch, so dass sie bei Raumtemperatur, d.h. bei einer Temperatur von 20 °C bis 25 °C, insbesondere bei 20 °C oder 25 °C, flüssig sind. Andere Arten von elektrisch leitfähigen Legierungen sind jedoch ebenfalls verwendbar, solange sie bei Raumtemperatur in einem flüssigen Aggregatzustand vorliegen. Hierzu wird ebenfalls auf die obige Beschreibung verwiesen.
Gemäß Schritt d) des vorliegenden Verfahrens 110 erfolgte ein Eindringen der Spitze 122 der Kapillare 120 unter eine, eine isolierende Schicht, insbesondere eine Oxidschicht, aufweisende Oberfläche des Reservoirs und ein sich hieran anschließendes Aufnehmen eines Teils der Legierung aus dem Reservoir in den Hohlraum der Kapillare 120. Die Spitze 122 der Kapillare 120 sorgt einerseits dafür, dass die isolierende Schicht auf der Oberfläche des Reservoirs besonders leicht durchstoßen werden kann, und andererseits dafür, dass das Aufträgen der flüssigen Legierung aus dem Hohlraum der Kapillare 120 auf einen räumlich eingeschränkteren Bereich der Oberfläche Substrats 114 erfolgen kann. Wie in entsprechenden Versuchen festgestellt werden konnte, zeigt insbesondere die auf ihrer Innenseite die metallische Schicht aus dem aufgesputtertem Gold aufweisende Kapillare 120 eine hohe Benetzbarkeit, die für einen ausreichenden und gleichmäßigen Materialfluss bei der Abgabe der flüssigen Legierung auf die Oberfläche des Substrats 114 sorgt. Eine Verwendung von anderen metallischen Materialien, die eine hohe Benetzbarkeit bewirken, ist jedoch ebenfalls möglich.
Nach erfolgten Aufnehmen des Teils der Legierung aus dem Reservoir in den Hohlraum der Kapillare 120 wurde, wie in Figur 1 dargestellt, gemäß Schritt e) der in dem Hohlraum der Kapillare 120 vorhandene Teil der Legierung ganz oder teilweise mittels der Kapillare 120 durch die Spitze 122 so auf das Substrat 114 aufgebracht wird, dass auf dem Substrat 114 zunächst die elektrisch leitfähige Verbindung 112 und danach die weitere elektrisch leitfähige Verbindung 112‘ erzeugt wurde, wobei die Legierung durch Anhaften jeweils auf dem Substrat 114 verbleibt. Durch Kontakt mit der Umgebung bildet sich auf der Umgebung zugewandten Oberfläche der elektrisch leitfähige Verbindungen 112, l l2‘ jeweils eine isolierende Schicht, insbesondere eine Oxidschicht, aus, welche sich in vorteilhafter Weise insbesondere dazu eignen, um die Oberflächen der elektrisch leitfähige Verbindungen 112, l l2‘ zu passivieren und zu isolieren, so dass sich parasitäre Kapazitäten in den elektrisch leitfähige Verbindungen 112, 112‘ deutlich verringern lassen.
Auf diese Weise kann auch das in Figur 2 schematisch dargestellte, mikroelektronisches Bauelement 124 hergestellt werden, das eine Mehrzahl mikroelektronischen Komponenten 126 aufweist, die auf der planaren Unterlage 128 angebracht sind, wobei die mikro elektronischen Komponenten 126 und die planare Unterlage 128 hier zusammen das Substrat 114 bilden. Bei dem hier gezeigten mikroelektronischen Bauelement 124 handelt es sich um einen Transistor 130, insbesondere einen Feldeffekt-Transistor (FET), welcher über eine Source-Elektrode 132, eine Drain-Elektrode 134, eine Gate-Elektrode 136, einen Festkörper-Elektrolyten 138, eine halbleitende Schicht 140 und einen isolierenden Bereich 142 verfügt. Die Elektroden 132, 134, 136 weisen in diesem Ausführungsbeispiel ein hochleitendes transparentes Metalloxid, insbesondere Indiumzinnoxid (engl indium tin oxide, ITO) auf. Andere Elektrodenmaterialien, darunter aluminium-dotiertes Zinkoxid (engl aluminum-doped zinc oxide, AZO), fluor-dotiertes Zinnoxid (engl . fluorine-doped tin oxide, Sn02:F; FTO), Magnesiumoxid (MgO), Graphen oder elektrisch hochleitende Polymere, können jedoch ebenfalls verwendet werden. Die halbleitende Schicht 140, welche den Festkörper-Elektrolyten 138 teilweise bedeckt und den Elektrolyten 140 mit der Gate- Elektrode 136 verbindet, umfasst in vorliegenden Ausführungsbeispiel eine Dispersion von Poly(3,4-ethylendioxythiophen) und Polystyrensulfonsäure (PEDOT:PSS); ein Einsatz eines anderen organischen oder anorganischen Halbleiters ist jedoch ebenfalls möglich. Der in Figur 2 dargestellte isolierende Bereich 142 ist aus Indiumoxid ausgeführt und befindet sich zwischen den beiden, gemäß dem vorliegenden Verfahren 110 hergestellten elektrisch leitfähigen Verbindungen 112, 112% wobei die elektrisch leitfähige Verbindung 112 zwischen der Source-Elektrode 132 und der halbleitenden Schicht 140 angeordnet ist, während die weitere elektrisch leitfähige Verbindung l l2‘ zwischen der Drain-Elektrode 134 und der halbleitenden Schicht 140 ausgeführt ist. Durch Anlegen einer elektrischen Spannung an die Gate-Elektrode 136 bildet sich ein Transistorkanal des Transistors 130 aus, welcher in diesem Ausführungsbeispiel eine Länge aufweist, die dem Abstand zwischen der Source-Elektrode 132 und der Drain-Elektrode 134 entspricht. Eine Weite des Transistors 130 kann senkrecht dazu, entlang der elektrisch leitfähigen Verbindungen und deren Überlapp, festgelegt werden. Bei dem in Figur 2 dargestellten Transistor 130 handelt es sich um einen n-Typ Akkumulationstransistor. Bei Anlegen einer positiven elektrischen Spannung oder einer negativen elektrischen Spannung, wobei beides möglich ist, von -800 mV bis +800 mV kann die Schwellwertspannung des Transistors 130 erreicht werden und der Transistor 130 wird elektrisch leitend.
Der in Figur 2 schematisch dargestellte Transistor 130 weist deutlich verbesserte elektrische Eigenschaften auf. Besonders vorteilhaft ist in dieser Hinsicht ein fehlender Kontakt zwischen den elektrisch leitfähigen Elektroden 132, 134, 136 und dem Festkörper- Elektrolyten 138. Zudem werden in dem in Figur 2 schematisch dargestellten Transistor 130, insbesondere aufgrund der isolierenden Oxidschicht der erfindungsgemäßen elektrisch leitfähigen Verbindungen 112, 112% parasitäre Kapazitäten deutlich verringert.
Die Figuren 3a und 3b zeigen jeweils Messdiagramme, welche mit dem in Figur 2 schematisch dargestellten neuartigen Transistor 130 aufgenommen wurden. Hierbei ist jeweils ein Strom IDS in A bzw. mA zwischen der Drain-Elektrode 134 und der Source- Elektrode 132 als Funktion der Spannung zwischen der Gate-Elektrode 136 und der Source- Elektrode 132 (Figur 3a) bzw. zwischen der Drain-Elektrode 134 und der Source-Elektrode 132 (Fig. 3b) dargestellt.
Figur 3a zeigt eine Transferkennlinie eines typischen Feldeffekttransistors, welche in dieser Darstellung bei einer negativen Schwellwertspannung arbeitet. Übersteigt die angelegte Spannung zwischen der Gate-Elektrode 136 und der Source-Elektrode 132 einen Wert von ca. -284 mV wird der Transistor 130 leitend und erreicht im Sättigungsbereich Ströme von ca. 1 mA. Fig. 3b zeigt das Ausgangskennlinienfeld für verschiedene elektrische Spannungen zwischen der Gate-Elektrode 136 und der Source-Elektrode 132 von 0 V bis 1 V. Je höher die Gatespannung ist, desto höher ist der zu erreichende Sättigungsstrom. Das hier dargestellte Ausführungsbeispiel zeigt einen Sättigungsstrom von ca. 0,5 mA bei Anlegen einer elektrischen Spannung von 2 V zwischen der Drain-Elektrode 134 und der Source- Elektrode 132. Im linearen Bereich, d.h. bei einer niedrigeren elektrischen Spannung zwischen der Drain-Elektrode 134 und der Source-Elektrode 132, ist ein typischer linear ansteigender Strom mit ansteigender elektrischer Spannung zwischen der Drain-Elektrode 134 und der Source-Elektrode 132 erkennbar, welcher auf eine gute ohmsche Kontaktierung der Drain-Elektrode 134 und der Source-Elektrode 132 hindeutet.
Bezugszeichenliste
110 Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung auf einem
Substrat
112 elektrisch leitfähige Verbindung
114 Substrat
116 ebene Unterlage
118 mikroelektronische Komponente
120 Kapillare
122 Spitze
124 mikroelektronisches Bauelement
126 mikroelektronische Komponenten
128 p lanare Unterlage
130 Transistor
132 Source-Elektrode
134 Drain-E lektro de
136 Gate-Elektrode
138 Festkörper-Elektrolyt
140 halbleitende Schicht
142 isolierender Bereich

Claims

Karlsruher Institut 22. August 2019 für Technologie KIT18005PC ST/GS Patentansprüche
1. Verfahren (110) zur Herstellung einer elektrisch leitfähigen Verbindung (112, l l2‘) auf einem Substrat (114), umfassend die Schritte:
a) Bereitstellen eines Substrats (114), wobei das Substrat (114) zur Aufnahme einer elektrisch leitfähigen Verbindung (112, 112‘) eingerichtet ist;
b) Bereitstellen eines Reservoirs einer elektrisch leitfähigen, flüssigen Legierung, wobei das Reservoir über eine Oberfläche verfügt, an welcher die Legierung eine isolierende Schicht aufweist;
c) Bereitstellen einer Kapillare (120), welche zur Aufnahme der elektrisch leitfähigen, flüssigen Legierung eingerichtet ist;
d) Eindringen einer Spitze (122) der Kapillare (120) unter die Oberfläche des Reservoirs und Aufnehmen eines Teils der Legierung aus dem Reservoir; und e) Aufbringen des Teils der Legierung zumindest teilweise derart auf das Substrat (114), dass auf dem Substrat (114) eine elektrisch leitfähige Verbindung (112, 112‘) aus der Legierung ausgebildet wird, wobei die Legierung durch Anhaften auf dem Substrat (114) verbleibt.
2. Verfahren (110) nach dem vorangehenden Anspruch, wobei die gemäß Schritt c) bereitgestellte Legierung Gallium und mindestens ein weiteres chemisches Element, ausgewählt aus Indium (In), Zinn (Sn), Natrium (Na), Kalium (K), Gold (Au), Magnesium (Mg), Blei (Pb), Nickel (Ni) und Quecksilber (Hg), umfasst.
3. Verfahren (110) nach einem der vorangehenden Ansprüche, wobei die Kapillare (120) über einen Körper mit einer Innenseite verfügt, wobei die Innenseite eine metallische Oberfläche aufweist.
4. Verfahren (110) nach dem vorangehenden Anspruch, wobei der Körper der Kapillare (120) ein nichtmetallisches Material umfasst, wobei der Körper der Kapillare (120) mit einer metallischen Schicht überzogen wird.
5. Verfahren (110) nach dem vorangehenden Anspruch, wobei Gold für die metallische Schicht eingesetzt wird.
6. Verfahren (110) nach einem der beiden vorangehenden Ansprüche, wobei für die metallische Schicht eine Schichtdicke von 5 nm bis 50 nm eingestellt wird.
7. V erfahren (110) nach einem der drei vorangehenden Ansprüche, wobei die metallische Schicht mittels Hochfrequenz-Sputtern, mittels eines thermischen Verfahrens oder eines chemischen Beschichtungsverfahrens auf die Innenseite des Körpers der Kapillare (120) aufgebracht wird.
8. Verfahren (110) nach einem der vorangehenden Ansprüche, wobei die Kapillare (120) einen Außendurchmesser von 0,1 mm bis 2 mm und einen Innendurchmesser von 100 nm bis 1,5 mm annimmt, wobei der Außendurchmesser den Innendurchmesser übertrifft.
9. Verfahren (110) nach einem der vorangehenden Ansprüche, wobei die Spitze (122) der Kapillare (120) eine Verjüngung eines Endes der Kapillare (120) umfasst, wobei ein Außendurchmesser im Bereich der Spitze (122) um bis zu mindestens 25 %, verringert wird.
10. Verfahren (110) nach einem der vorangehenden Ansprüche, wobei das Aufbringen des Teils der Legierung zumindest teilweise auf das Substrat (114) derart erfolgt, dass die Kapillare (120) einen Winkel zur Oberfläche des Substrats (114) von höchstens 45° einnimmt.
11. Verfahren (110) nach einem der vorangehenden Ansprüche, wobei das Aufbringen des Teils der Legierung auf das Substrat (114) gemäß Schritt e) mittels Rastersonden- Lithographie erfolgt, wobei die Kapillare (120) als Sonde für die Rastersonden- Lithographie eingesetzt wird.
12. Verfahren zur Herstellung eines mikroelektronischen Bauelements, umfassend die Schritte a) bis e) des Verfahrens nach einem der vorangehenden Ansprüche, wobei das gemäß Schritt a) bereitgestellte Substrat (114) mindestens zwei mikroelektronische Komponenten (118, 118% 118“, 118“% 126) umfasst und das Aufbringen des Teils der Legierung gemäß Schritt e) auf das Substrat (114) derart erfolgt, dass zwischen mindestens zwei der mikroelektronischen Komponenten (118, 118% 118“, 118“% 126) auf dem Substrat (114) eine elektrisch leitfähige Verbindung (112, l l2‘) ausgebildet wird.
13. Mikroelektronisches Bauelement (124), umfassend
- ein Substrat (114);
- mindestens zwei mikroelektronische Komponenten (118, 118% 118“, 118“% 126); und
- mindestens eine elektrisch leitfähige Verbindung (112, l l2‘) zwischen den mindestens zwei mikroelektronischen Komponenten (118, 118% 118“, 118“% 126),
wobei die elektrisch leitfähige Verbindung eine Legierung ist, welche Gallium und mindestens ein weiteres chemisches Element, ausgewählt aus Indium (In), Zinn (Sn), Natrium (Na), Kalium (K), Gold (Au), Magnesium (Mg), Blei (Pb), Nickel (Ni) und
Quecksilber (Hg), umfasst, und wobei die elektrisch leitfähige Verbindung (112, 112‘) eine Breite von höchstens 100 pm aufweist.
14. Mikroelektronisches Bauelement (124) nach dem vorangehenden Anspruch, wobei die mindestens zwei mikro elektronischen Komponenten (118, 118% 118“, 118“% 126) ausgewählt sind aus einer elektrisch leitfähigen Elektrode (132, 134, 136), einem Festkörper-Elektrolyten (138), einer halbleitenden Komponente (140) und einem isolierenden Bereich (142).
15. Mikroelektronisches Bauelement (124) nach einem der beiden vorangehenden
Ansprüche, wobei das mikroelektronische Bauelement (124) ein Transistor (130), eine Speicherzelle oder ein Logikgatter umfasst.
EP19759536.6A 2018-08-24 2019-08-22 Verfahren zur herstellung einer elektrisch leitfähigen verbindung auf einem substrat, mikroelektronisches bauelement und verfahren zu dessen herstellung Pending EP3841608A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018214367.6A DE102018214367A1 (de) 2018-08-24 2018-08-24 Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung auf einem Substrat, mikroelektronisches Bauelement und Verfahren zu dessen Herstellung
PCT/EP2019/072514 WO2020039041A1 (de) 2018-08-24 2019-08-22 Verfahren zur herstellung einer elektrisch leitfähigen verbindung auf einem substrat, mikroelektronisches bauelement und verfahren zu dessen herstellung

Publications (1)

Publication Number Publication Date
EP3841608A1 true EP3841608A1 (de) 2021-06-30

Family

ID=67777294

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19759536.6A Pending EP3841608A1 (de) 2018-08-24 2019-08-22 Verfahren zur herstellung einer elektrisch leitfähigen verbindung auf einem substrat, mikroelektronisches bauelement und verfahren zu dessen herstellung

Country Status (4)

Country Link
US (1) US11855037B2 (de)
EP (1) EP3841608A1 (de)
DE (1) DE102018214367A1 (de)
WO (1) WO2020039041A1 (de)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4227434C2 (de) 1992-08-19 1994-08-18 Geraberger Thermometerwerk Gmb Fieberthermometer
US20050236566A1 (en) * 2004-04-26 2005-10-27 Chang Liu Scanning probe microscope probe with integrated capillary channel
US8132611B2 (en) * 2007-06-01 2012-03-13 University Of Louisville Research Foundation, Inc. Metallic nanostructures self-assembly, and testing methods
US20110267436A1 (en) * 2010-04-30 2011-11-03 Nauganeedles Llc Nanowire Bonding Method and Apparatus
US9116145B2 (en) * 2011-12-14 2015-08-25 The George Washington University Flexible IC/microfluidic integration and packaging
EP2811525B1 (de) 2013-03-14 2019-02-13 Karlsruher Institut für Technologie Elektro-chemisch kontrollierter Feldeffekttransistor, Methode zu dessen Herstellung, dessen Verwendung und diesen Feldeffekttransistor enthaltende Elektronik
US9930773B2 (en) 2016-06-21 2018-03-27 Microsoft Technology Licensing, Llc Flexible interconnect
US10547123B2 (en) * 2016-07-21 2020-01-28 Teveri Llc Fluidic wire connectors
US11395413B2 (en) * 2017-09-13 2022-07-19 Carnegie Mellon University Liquid metal fusion with conductive inks and pastes
CN108384327B (zh) 2018-04-27 2021-07-30 国家纳米科学中心 拉伸致导电的基于液态金属颗粒的导电油墨、其制备方法及应用

Also Published As

Publication number Publication date
US11855037B2 (en) 2023-12-26
US20210358880A1 (en) 2021-11-18
WO2020039041A1 (de) 2020-02-27
DE102018214367A1 (de) 2020-02-27

Similar Documents

Publication Publication Date Title
DE102008009365B4 (de) Verfahren zur Herstellung einer elektronischen Vorrichtung mit nichtflüchtigem Speicher unter Verwendung von Nanodraht als Ladungskanal und Nanoteilchen als Ladungsfalle
DE102005028704B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
WO2005025282A1 (de) Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
EP3970210A1 (de) Verfahren zur herstellung eines ein trägersubstrat aufweisenden displays, ein nach diesem verfahren hergestelltes trägersubstrat sowie ein für ein flexibles display bestimmtes deckglas
EP1902311A2 (de) Gate-kontrollierter atomarer schalter
DE102009010816A1 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102014222749B3 (de) Verfahren zur Herstellung einer Kontaktstruktur zwischen einem Kantenabschnitt eines 2D-Materials und einem Metall
EP3841608A1 (de) Verfahren zur herstellung einer elektrisch leitfähigen verbindung auf einem substrat, mikroelektronisches bauelement und verfahren zu dessen herstellung
DE102015116418A1 (de) Verfahren zum Aufbringen der Schutzschicht, Schutzschicht selbst und Halbfabrikat mit einer Schutzschicht
EP3317906B1 (de) Organisches lichtemittierendes bauelement und verfahren zur herstellung eines organischen lichtemittierenden bauelements
DE102008051656A1 (de) Verfahren zum Aufbringen einer metallischen Elektrode auf eine Polymerschicht
DE102013219342A1 (de) Verfahren zur Strukturierung von Schichten oxidierbarer Materialien mittels Oxidation sowie Substrat mit strukturierter Beschichtung
EP1911089B1 (de) Elektronisches bauelement
DE102018215255B4 (de) Dreidimensionaler nanostrukturkörper und verfahren zum herstellen eines dreidimensionalen nanostrukturkörpers
DE102006016276B3 (de) Verfahren zum Aufbringen von Lotpartikeln auf Kontaktflächen sowie hierfür geeignete Lotpartikel und Bauteile mit Kontaktflächen
WO2010097230A2 (de) Verfahren zur herstellung einer metallstruktur auf einem substrat
DE102006023701A1 (de) Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
WO2006053753A1 (de) Nanostrukturträger, verfahren zu dessen herstellung sowie dessen verwendung
DE102014215492A1 (de) Sensor zum Erfassen zumindest einer chemischen Spezies und Verfahren zu dessen Herstellung
DE102004041555B4 (de) Verfahren zur Herstellung von molekularen Speicherfeldern mit selbstorganisierten Monolagen und gedruckten Elektroden
DE10340610B4 (de) Verbindung mit mindestens einer Speichereinheit aus organischem Speichermaterial, insbesondere zur Verwendung in CMOS-Strukturen, Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelementes
EP1922774B1 (de) Organisches bauelement und ein solches umfassende elektrische schaltung
WO2014001006A1 (de) Verfahren zum ausbilden einer elektrisch leitenden struktur an einem trägerelement, schichtanordnung sowie verwendung eines verfahrens oder einer schichtanordnung
DE102005005589A1 (de) Hybrider, organischer Feldeffekttransistor mit oberflächenmodifiziertem Kupfer als Source- und Drain-Elektrode
WO2023209608A1 (en) Suspension, colloid or network comprising liquid metal droplets bound with graphene-based particles, respective ink, transparent stretchable conductor and obtention process thereof

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20210316

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)