EP3365974A1 - Dispositif de generation de signaux analogiques et utilisation associée - Google Patents

Dispositif de generation de signaux analogiques et utilisation associée

Info

Publication number
EP3365974A1
EP3365974A1 EP16778817.3A EP16778817A EP3365974A1 EP 3365974 A1 EP3365974 A1 EP 3365974A1 EP 16778817 A EP16778817 A EP 16778817A EP 3365974 A1 EP3365974 A1 EP 3365974A1
Authority
EP
European Patent Office
Prior art keywords
signal
generator
group
input
switching means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP16778817.3A
Other languages
German (de)
English (en)
Inventor
Patrick Garrec
Richard MONTIGNY
François RIVET
Yann Deval
Yoan VEYRAC
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Thales SA
Universite de Bordeaux
Institut Polytechnique de Bordeaux
Original Assignee
Centre National de la Recherche Scientifique CNRS
Thales SA
Universite de Bordeaux
Institut Polytechnique de Bordeaux
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Thales SA, Universite de Bordeaux, Institut Polytechnique de Bordeaux filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP3365974A1 publication Critical patent/EP3365974A1/fr
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/023—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform by repetitive charge or discharge of a capacitor, analogue generators

Definitions

  • the present invention relates to the field of signal generation.
  • the present invention more particularly relates to a device for generating analog signals and its associated use.
  • a particular application of the device according to the invention relates to the transmission of analog signals in the context of software radio, and more particularly for the fifth generation of standards for mobile telephony (5G).
  • 5G mobile telephony
  • the signal generation device can find its application in all domains implementing the generation of analog signals from a digital code, such as the generation of radar signals, jamming signals, signals telecommunication, the generation of nested signals, etc.
  • the radio signals were generated in baseband in the digital domain, converted into the analog domain and then carried radiofrequency by multiplication by a carrier signal to arrive at an amplifier.
  • a disadvantage of this method is that it integrates the part of frequency rise in the analog domain, the nonlinearities of the amplifier can not be compensated in digital since the signal once converted into analog is then mixed with another analog signal. With this method, only baseband errors can be compensated. Moreover this method is not very flexible and not reconfigurable.
  • Another method is to operate the increase in frequency in the digital domain by direct digital synthesis (or DDS for "Direct Digital Synthesis" according to English terminology).
  • This second method also lacks flexibility since the frequency increase operation implements a carrier frequency which is a multiple of the frequency of which limits the range of carrier frequencies that can be generated.
  • An object of the invention is in particular to correct all or part of the disadvantages of the prior art by proposing a reconfigurable solution for generating any analog signals from a digital coding, limiting disturbances and consuming little energy.
  • the subject of the invention is an analogue signal generating device comprising a current pump controlled by a digital control code generated by a module for calculating the digital code with noise shaping, said module for calculating the noise.
  • digital code with noise shaping comprising at least one quantizer and receiving as input a digital signal representative of the analog signal to be generated,
  • said noise-shaping numerical code calculation module comprising a quantization error compensation stage
  • said current pump comprising:
  • each generator of the first group being complementary to a generator of the second group, two complementary generators delivering currents of opposite amplitude
  • the first group of switching means independently controlling the electric current delivered by each generator of the first group of at least one electric current generator is to the first input, or to the second input of the differential amplifier and the second group of switching means independently directing the electric current from either the first input, or from the second input of the differential amplifier to each generator of the second group of at least one electric current generator, the inputs of said differential amplifier being connected in series between the two groups of switching means.
  • the current pump comprises a regulation module configured to regulate the average amplitude of the voltage on one of the inputs of the differential amplifier, said regulation module receiving as input a signal representative of the amplitude of the voltage at said differential amplifier input and a reference voltage of predetermined amplitude and outputting a control signal to each generator of one of the two generator sets, said signal control circuit being configured to change the amplitude of the output currents of the generators so as to compensate for the possible imbalance between the current amplitudes delivered by the complementary generators.
  • the device for generating analog signals comprises a predistortion module connected between the calculation module of the digital code with noise shaping and the current pump, said predistortion module being configured to modify the digital code. to create pre-distortion and compensate for nonlinearities of the differential amplifier.
  • the device for generating analog signals comprises two groups of at least two electric current generators and two groups of at least two switching means. According to one embodiment, the device for generating analog signals is integrated on the same integrated circuit.
  • the subject of the invention is also the use of the device for generating analog signals previously described in a Delta modulator.
  • FIG. 1 represents an exemplary embodiment of an analog signal generator according to the invention
  • FIG. 1 illustrates the principle of error compensation
  • FIGS. 3a and 3b are examples of block diagrams illustrating the calculation of the Riemann code
  • FIGS. 4a and 4b are examples of block diagrams illustrating the principle of noise shaping according to the invention.
  • FIG. 5 represents an exemplary embodiment of a current pump according to the invention
  • Figure 6 illustrates the principle of the construction of an analog signal according to the invention
  • FIG. 7 represents an example of use of the signal generation device according to the invention.
  • FIG. 8 represents an exemplary embodiment of a quantizer.
  • FIG. 1 represents an exemplary embodiment of a device 10 for generating analog signals according to the invention.
  • the device 10 for generating arbitrary signals allows the construction of any analog signals by a digital coding of the temporal variations of the desired signal.
  • the device comprises a digital part (not entirely represented) implementing the digital coding of the signal which generates bitstreams, and which controls a current pump 12 for constructing the analog signal by time integration of switched currents in a capacitive load.
  • the digital part comprises a module 11 for calculating the digital code with noise shaping making it possible to push back part of the quantization noise outside the frequency band of the generated analog signal, and thus improves its quality while maintaining a number of bits restricted.
  • This module 11 corresponds to the last stage of said digital part.
  • the module 11 for calculating the digital code with noise shaping is connected in series with the current pump 12 via an N-bit digital bus (with N an integer).
  • the module for calculating the digital code with noise shaping receives as input a digital signal In corresponding to a digital representation on w bits (with w an integer strictly greater than N) of the desired analog signal at the output of said generation device 10.
  • analog signal The function of this module 11 is to calculate the discrete derivative on N bits of the analog signal to be generated.
  • the module for calculating the digital code with noise shaping may comprise one or more microprocessors, processors, computers or any other equivalent means programmed in a timely manner.
  • Figure 2 illustrates the principle of error compensation in the time domain.
  • y be the analog signal that it is desired to generate at the output of the device 10 for generating analog signals.
  • y s (k) the k th sample of the analog signal y that is to be generated sampled at a frequency f s respecting the Nyquist criterion.
  • yR (k) represents the k th sample of the signal signal calculated with the Riemann formulation.
  • the quantization error of the k ' th sample is denoted e q (k) and is defined by:
  • the target sample at the next iteration would be y s (k + 1).
  • the principle of the noise shaping code is to take into account the error made at iteration k to calculate the sample yR (k + 1) at the next iteration k + 1.
  • the code will aim for a corrected value y s _corr (k + 1) of this sample integrating the error e q (k) of the previous iteration and defined by:
  • y s _corr (k + 1) y s (k + 1) - e q (k)
  • the code adds to the value of the sample y R (k) the quantization error e q (k) of the current iteration before the calculation of the next iteration.
  • the sample yR (k + 1) is calculated, the average error between two samples is lowered.
  • FIG. 3 illustrates, with the aid of a block diagram, the principle of calculating the Riemann code without error compensation.
  • the input digital signal In sampled on w bits (with w an integer), is injected into a register 30.
  • the resulting signal 31 is then quantized on N bits (with N an integer less than w) across a quantizer 32.
  • FIG. 4 illustrates, using an example block diagram, the principle of error compensation according to the invention. This scheme corresponds to the previously presented scheme in which a quantization error compensation stage 1 15 has been added. This compensation stage 1 is configured to add the quantization error to the reconstructed signal.
  • the block diagram comprises a register 40, a first summer 41 and a quantizer 42.
  • the first summer 41 is configured to form the difference between the signal 405 of the current iteration obtained at the output of the register 40 and that 475 of the previous iteration after compensation.
  • the quantizer 42 makes it possible to quantify this difference of signals 41 over N bits.
  • the block diagram also comprises a loop 11 2 for reconstructing the signal of the current iteration comprising an adder 43 and a delay block 44.
  • the adder 43 is configured to add to a portion of the output signal 425 a part of the signal 445 obtained at the previous iteration.
  • Delay block 44 is configured to delay reconstructed signal 435 and thereby synchronize it with that of the next iteration.
  • the quantization error compensation stage 1 1 5 comprises two summers 45, 47 and a delay block 46.
  • the first summator 45 is connected between the input and the output of the quantizer 42. This summator 45 is configured to subtract at the output signal 425 of said quantizer 42 the signal 41 present at its input to calculate the quantization error 455 made by said quantizer 42.
  • the delay block 46 is configured to delay the signal 455 corresponding to the quantization error in order to synchronize it with the signal of the next iteration.
  • the second adder 47 is configured to add the signal 455 corresponding to the quantization error and the reconstructed signal 445 to form the compensated signal.
  • the output signal is coded on N bits and the calculation of the error is carried out on w bits with w an integer greater than N.
  • the quantization error being smaller than the least significant bit (or LSB for "Less meaning Bit” according to the Anglo-Saxon terminology) coded on N bits, the computation of the said quantization error must be carried out with a better resolution thus coded on a number of bits w greater than N.
  • the greater the difference between w and N is the more the calculations are precise but in practice one or two more bits are enough.
  • the quantizer is modeled by an additional noise E (z).
  • the output signal Y can be written in the form:
  • the signal X and the quantization error E are multiplied by z "1 and are therefore delayed, but the quantization error is also multiplied by (1 -z ⁇ 1 ), which corresponds to a high-pass type filtering.
  • the quantization error compensation stage 1 15 in the calculation module of the digital code with noise shaping 11 makes it possible to reject a part of the quantization noise outside the frequency band of the generated analog signal.
  • FIG. 5 represents an exemplary embodiment of a current pump 1 2 according to the invention.
  • This current pump includes first order current blockers.
  • This circuit has the role of constructing the desired analog signal from the numerical code or digital control signal cmd encoded on N bits and delivered by the module 1 1 of error compensation previously described.
  • the current pump 12 comprises two groups G1, G2 of at least one generator 51 of electric current, two groups C1, C2 of at least one switching means 52 and a differential amplifier having an input impedance to capacitive predominance.
  • the invention employs a complementary system of two groups G1, G2 of at least one generator 51 of electric current with a capacitive load constituted by the input stage of the amplifier connected in series between these two groups G1, G2.
  • Each generator of electric current 51 of a generator group G1 delivers a current of adjustable amplitude while the amplitude of the generator or generators of the other group G2 is fixed.
  • Each generator 51 of electric current of the first generator group G1 is complementary to a generator 51 of the second generator group G2.
  • Two complementary electric current generators 51 deliver currents of the same amplitude but of opposite sign.
  • a first generator group G1 51 pushes the current and a second group G2 pulls it.
  • Each generator 51 of electric current delivers a current amplitude +/- 2 n "1 l 0 wherein n is an integer representing the rank of the current generator and varying from 1 to N and 0 the value of an amplitude of predetermined current.
  • a first group C1 of switching means 52 independently directs the electric current delivered by each generator 51 of the first group G1 of at least one generator 51 of electric current to either the first input e1, or to the second input e2 of the amplifier differential 55.
  • a second group C2 of switching means 52 independently directs the electric current from either the first input e1 or the second input e2 of the differential amplifier 55 to each generator 51 of the second group G2 of at least one generator 51 of electric current.
  • Each switching means 52 is activated or deactivated by the control signal.
  • the switching means of the first group C1 are controlled by the control signal cmd and the second group C2 is controlled by its complementary signal cmd.
  • a module 53 is connected to the input of the current pump 1 2. This module 53 receives as input the control signal cmd and outputs said control signal cmd and its complementary cmd.
  • Each group C1, C2 of switching means 52 and each group G1, G2 of current generator 51 comprise as many switching means as of electric current generator.
  • Each of the switching means 52 is connected in series between a current generator 51 and an input e1, e2 of the differential amplifier 55.
  • the amplitude of the current flowing through each input e1, e2 of the differential amplifier 55 is therefore a function of the number and the rank of the activated switching means.
  • each generator group G1, G2 of electrical current 51 and each group C1, C2 of switching means 52 comprise at least two elements
  • the electric current generators connected in series with their respective switching means are connected to each other in parallel.
  • the differential amplifier 55 is connected in series between the two groups C1, C2 of switching means 52.
  • the amplifier 55 is supplied with a differential, which makes it possible to reduce its consumption with respect to an asymmetrical power supply.
  • the current sources are extinguished. Indeed, the capacitive load being connected in series with the current sources, there can be no direct current through this load, and therefore no DC power of the current sources.
  • the association of the current sources with the capacitor connected in series is self-polarizing in its operating zone. The consumption of the signal generation device 1 0 is therefore reduced compared to a conventional architecture since the system is automatically switched off when there is no need to generate a signal.
  • the construction of the analog signal to be generated is based on the decomposition of this signal into piecewise linear functions. In this figure, there is the graphical representation of the analog signal as a function of time.
  • the objective is to generate a piecewise linear function using the various predetermined linear functions, which will approximate the desired signal y.
  • a linear function will be chosen from the set of predetermined functions so as to minimize the error eq (i) between the value ys (i) of the amplitude of the signal y to l moment x (i) and the value yr (i) of the linear function chosen at this same instant.
  • the current flowing through the input impedance of the differential amplifier 55 is greater or smaller.
  • the principle of the current pump 12 is based on the integration of constant currents into the predominantly capacitive input impedance of the differential amplifier 55 to generate a piecewise analog signal.
  • the input impedance of the amplifier 55 can be likened to an RC circuit (in which R represents a resistance and C a capacitance) which is charged more or less rapidly depending on the current flowing through it and the time during which this current flows.
  • R represents a resistance and C a capacitance
  • several predefined linear functions having different steering coefficients and therefore different slopes can be generated in order to approximate the analog signal to be generated.
  • two groups G1, G2 of N generators 51 of electric current 2 N different linear functions can be defined.
  • the current pump 1 2 comprises a regulation module 54 configured to regulate the average value of the amplitude of the voltage on one of the terminals of the differential amplifier, between an input e1 or e2 of the differential amplifier 55 and the ground.
  • the regulation module 54 is connected to one of the two current generator groups G1, G2 and receives as input a signal representative of the amplitude of the voltage at said terminal or input e1, e2 of the differential amplifier 55 and a reference voltage of predetermined amplitude.
  • the regulation module 54 compares the mean value of the voltage between an input of the differential amplifier 55 and ground with the reference signal and outputs a control signal towards each generator 51 of one of the two groups G1. , Generator G2 51 electric current.
  • This control signal is configured to modify the amplitude of the output currents of the generators 51 so as to compensate for the possible imbalance with the current amplitudes delivered by the complementary generators 51. Since the current delivered by the current generators 51 is balanced in a balanced manner, either on one or the other of the two inputs of the differential amplifier 55, no DC voltage is established between these two branches. It is therefore possible to regulate the common mode by controlling the average voltage between one of the two input branches of the differential amplifier and the ground.
  • the purpose of the regulation module 54 is to balance the two generator groups G1, G2 of the electric current so as to prevent the average voltage from drifting in particular.
  • the regulation module 54 can output a control signal towards each of the generators 51 of the two groups G1, G2 of the electric power generator 51.
  • the regulation module 54 regulates only one of the two current generator groups so as to balance it with respect to the second.
  • the signal generation device 1 0 can comprise a pre-distortion module 1 3 in series between the module for calculating the digital code with noise shaping and the current pump 1 2.
  • preistortion 13 is configured to generate a digital signal capable of compensating for any non-linearities of the differential amplifier 55.
  • the compensation of the non-linearities of an amplifier is a well-known technique and can be carried out by any known method of the skilled person. It can be done, for example, by modifying the numerical code to create pre-distortion.
  • the signal generation device 1 0 can be integrated on the same chip, an integrated circuit or an integrated circuit specific to an application (or ASIC for "Application Specifies Integrated Circuit” according to the English terminology).
  • the device 10 for generating analog signals according to the invention makes it possible to produce a digital-analog converter having a power consumption much lower than that of a conventional converter at the same speed.
  • the device 1 0 makes it possible to generate analog signals of good performance with moderate complexity. Indeed the device 1 0 requires only a small component which reduces the cost and especially its very low energy consumption minimizes its impact on autonomy. This last point is very advantageous for use in mobile telephony, in the wireless domain or in a drone where autonomy is a key parameter.
  • FIG. 7 shows an example of possible use of the signal generation device 10 in a Delta modulator.
  • This Delta modulator comprises an adder 71, a quantizer 72, a module 73 for reshaping the clocks (or DFF for "Delay Flip Flop" according to the Anglo-Saxon terminology) and a device 10 for generating analog signals as previously described.
  • the input signal Si n of the modulator Delta is subtracted from the reconstructed value of this signal after quantization via an adder 71.
  • the output signal 715 of said summator 71 is then quantized on N levels by means of a quantizer 72.
  • the output signal 725 on N levels is then digitized through a module 73 for reshaping the clocks in order to synchronize the different levels compared to a dock clock signal.
  • a portion of the quantizer output signal 725 is directed to an analog signal generating device 10 for reconstructing the input signal after quantization.
  • FIG. 8 presents an exemplary embodiment of a quantizer 72 using N comparator 80.
  • Each comparator 80 compares the voltage of the signal 71 at the output of the adder 71 with a reference voltage. characteristic of a reference level.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

La présente invention a pour objet un dispositif (10) de génération de signaux analogiques comprenant une pompe de courant (12) commandée par un code de commande (cmd) généré par un module (11) de calcul du code numérique avec mise en forme du bruit. Le module (11) de calcul reçoit en entrée un signal numérique (In) représentatif du signal analogique à générer et comprend au moins un quantificateur et un étage (115) de compensation d'une erreur de quantification. La pompe de courant (12) comprend deux groupes (G1, G2) d'au moins un générateur (51) de courant électrique et deux groupes (C1, C2) d'au moins un moyen de commutation (52), lesdits moyens de commutation étant commandés par le signal de commande et faisant transiter les courants électriques entre les générateurs de courant électrique et les entrées d'un amplificateur différentiel (55) présentant une impédance d'entrée à prédominance capacitive connecté en série entre lesdits deux groupes de moyen de commutation.

Description

DISPOSITIF DE GENERATION DE SIGNAUX ANALOGIQUES
ET UTILISATION ASSOCIEE
La présente invention concerne le domaine de la génération de signaux. La présente invention concerne plus particulièrement un dispositif de génération de signaux analogiques et son utilisation associée.
Une application particulière du dispositif selon l'invention concerne l'émission de signaux analogiques dans le cadre de la radio logicielle, et plus particulièrement pour la cinquième génération des standards pour la téléphonie mobile (5G).
D'une façon générale, le dispositif de génération de signaux peut trouver son application dans tous les domaines mettant en œuvre la génération de signaux analogiques à partir d'un code numérique, comme la génération de signaux radar, de signaux de brouillage, de signaux de télécommunication, la génération de signaux imbriqués, etc.
Jusqu'à présent, les signaux radios étaient générés en bande de base dans le domaine numérique, convertis dans le domaine analogique puis portés à radiofréquence par multiplication par un signal porteur pour arriver à un amplificateur. Un inconvénient de cette méthode est qu'elle intègre la partie de montée en fréquence dans le domaine analogique, les non linéarités de l'amplificateur ne peuvent donc pas être compensées en numérique puisque le signal une fois converti en analogique est ensuite mélangé avec un autre signal analogique. Avec cette méthode, seules les erreurs en bande de base peuvent être compensées. De plus cette méthode est peu flexible et non reconfigurable.
Une autre méthode consiste à opérer la montée en fréquence dans le domaine numérique par synthèse numérique directe (ou DDS pour " Direct Digital Synthesis " selon la terminologie anglo saxone). Cette deuxième méthode manque également de flexibilité puisque l'opération de montée en fréquence met en œuvre une fréquence porteuse multiple de la fréquence de travail, ce qui limite la gamme de fréquences porteuses qu'il est possible de générer.
Il est également connu, notamment par la demande de brevet FR 1 3 01142, un système de génération d'un signal analogique. Cependant, ce système utilise une intégration d'ordre 0 ce qui fait que les erreurs engendrées sont importantes par rapport à une intégration d'ordre 1 .
Un but de l'invention est notamment de corriger tout ou partie des inconvénients de l'art antérieur en proposant une solution reconfigurable permettant de générer des signaux analogiques quelconques à partir d'un codage numérique, limitant les perturbations et consommant peu d'énergie.
A cet effet, l'invention a pour objet un dispositif de génération de signaux analogiques comprenant une pompe de courant commandée par un code numérique de commande généré par un module de calcul du code numérique avec mise en forme du bruit, ledit module de calcul du code numérique avec mise en forme du bruit comprenant au moins un quantificateur et recevant en entrée un signal numérique représentatif du signal analogique à générer,
ledit module de calcul du code numérique avec mise en forme du bruit comprenant un étage de compensation d'une erreur de quantification, et ladite pompe de courant comprenant :
- un premier et un deuxième groupes d'au moins un générateur de courant électrique, chaque générateur du premier groupe étant le complémentaire d'un générateur du deuxième groupe, deux générateurs complémentaires délivrant des courants d'amplitude opposée
- un amplificateur différentiel présentant une impédance d'entrée à prédominance capacitive,
- un premier et un deuxième groupes d'au moins un moyen de commutation, le premier groupe de moyen de commutation dirigeant indépendamment le courant électrique délivré par chaque générateur du premier groupe d'au moins un générateur de courant électrique soit vers la première entrée, soit vers la deuxième entrée de l'amplificateur différentiel et le deuxième groupe de moyen de commutation dirigeant indépendamment le courant électrique provenant soit de la première entrée, soit de la deuxième entrée de l'amplificateur différentiel vers chaque générateur du deuxième groupe d'au moins un générateur de courant électrique, les entrées dudit amplificateur différentiel étant connecté en série entre les deux groupes de moyen de commutation.
- le premier groupe de moyen de commutation étant commandé par le code numérique de commande et le deuxième groupe de moyen de commutation étant commandé par le code complémentaire dudit code numérique de commande. Selon un mode de réalisation, la pompe de courant comprend un module de régulation configuré pour réguler l'amplitude moyenne de la tension sur l'une des entrées de l'amplificateur différentiel, ledit module de régulation recevant en entrée un signal représentatif de l'amplitude de la tension à ladite entrée de l'amplificateur différentiel ainsi qu'une tension de référence d'amplitude prédéterminée et délivrant en sortie un signal de commande en direction de chaque générateur d'un des deux groupes de générateur de courant électrique, ledit signal de commande étant configuré pour modifier l'amplitude des courants de sortie des générateurs de façon à compenser l'éventuel déséquilibre entre les amplitudes de courant délivré par les générateurs complémentaires.
Selon un mode de réalisation, le dispositif de génération de signaux analogiques comprend un module de prédistortion connecté entre le module de calcul du code numérique avec mise en forme du bruit et la pompe de courant, ledit module de prédistortion étant configuré pour modifier le code numérique afin de créer de la pré-distorsion et compenser les non-linéarités de l'amplificateur différentiel. Selon un mode de réalisation, le dispositif de génération de signaux analogiques comprend deux groupes d'au moins deux générateurs de courant électrique et deux groupes d'au moins deux moyens de commutation. Selon un mode de réalisation, le dispositif de génération de signaux analogiques est intégré sur un même circuit intégré.
L'invention a également pour objet l'utilisation du dispositif de génération de signaux analogiques précédemment décrit dans un modulateur Delta.
D'autres particularités et avantages de la présente invention apparaîtront plus clairement à la lecture de la description ci-après, donnée à titre illustratif et non limitatif, et faite en référence aux dessins annexés, dans lesquels :
La figure 1 représente un exemple de mode de réalisation d'un générateur de signaux analogiques suivant l'invention ;
La figure 2 illustre le principe de la compensation d'erreurs ;
- Les figures 3a et 3b sont des exemples de schémas bloc illustrant le calcul du code de Riemann ;
Les figures 4a et 4b sont des exemples de schémas bloc illustrant le principe de la mise en forme du bruit selon l'invention ;
La figure 5 représente un exemple de mode de réalisation d'une pompe de courant selon l'invention
La figure 6 illustre le principe de la construction d'un signal analogique selon l'invention ;
La figure 7 représente un exemple d'utilisation du dispositif de génération de signaux selon l'invention ;
- La figure 8 représente un exemple de mode de réalisation d'un quantificateur. La figure 1 représente un exemple de mode de réalisation d'un dispositif 10 de génération de signaux analogiques selon l'invention.
Ce dispositif 10 de génération de signaux arbitraires permet la construction de signaux analogiques quelconques grâce à un codage numérique des variations temporelles du signal souhaité. Le dispositif comporte une partie numérique (non entièrement représentée) mettant en œuvre le codage numérique du signal qui génère des trains binaires, et qui contrôle une pompe de courant 12 permettant de construire le signal analogique par intégration temporelle de courants commutés dans une charge capacitive. La partie numérique comprend un module 11 de calcul du code numérique avec mise en forme du bruit permettant de repousser une partie du bruit de quantification en dehors de la bande de fréquences du signal analogique généré, et améliore ainsi sa qualité tout en conservant un nombre de bits restreint. Ce module 11 correspond au dernier étage de ladite partie numérique. Le module 11 de calcul du code numérique avec mise en forme du bruit est connecté en série avec la pompe de courant 12 par l'intermédiaire d'un bus numérique de N bits (avec N un entier). Le module 11 de calcul du code numérique avec mise en forme du bruit reçoit en entrée un signal numérique In correspondant à une représentation numérique sur w bits (avec w un entier strictement supérieur à N) du signal analogique souhaité en sortie dudit dispositif 10 de génération de signal analogique. La fonction de ce module 11 est de calculer la dérivée discrète sur N bits du signal analogique à générer.
Le module 11 de calcul du code numérique avec mise en forme du bruit peut comprendre un ou plusieurs microprocesseurs, processeurs, ordinateurs ou tous autres moyens équivalents programmés de façon opportune.
En référence aux figures 2 à 4, le principe de la correction d'erreurs va être expliqué.
La figure 2 illustre le principe de la compensation d'erreurs dans le domaine temporel. Soit y le signal analogique que l'on souhaite générer en sortie du dispositif 10 de génération de signaux analogiques. On note ys(k) le k'eme échantillon du signal analogique y que l'on souhaite générer échantillonné à une fréquence fs respectant le critère de Nyquist. yR(k) représente le k'eme échantillon du signal du signal calculé avec la formulation de Riemann. L'erreur de quantification du k'eme échantillon est noté eq(k) et est défini par :
On se réfère au schéma (a) de la figure 2. Dans l'exemple présenté, au bout de la k'eme itération, il existe une erreur de quantification eq(k) entre la valeur de l'échantillon yR(k) du signal obtenu et la valeur de l'échantillon ys(k) du signal théorique. La valeur de yR(k) est inférieure à celle de l'échantillon cible ys(k).
Dans un code d'approximation classique l'échantillon cible à l'itération suivante serait ys(k+1 ). Le principe du code de mise en forme du bruit est de tenir compte de l'erreur faite à l'itération k pour calculer l'échantillon yR(k+1 ) à l'itération suivante k+1 . Pour cela, lors du calcul de l'échantillon yR(k+1 ) à l'itération suivante, au lieu de viser la valeur théorique de l'échantillon ys(k+1 ), le code va viser une valeur corrigée ys_corr(k+1 ) de cet échantillon intégrant l'erreur eq(k) de l'itération précédente et définie par :
ys_corr(k+1 )= ys(k+1 ) - eq(k)
En référence au schéma b de la figure 2, le code ajoute à la valeur de l'échantillon yR(k) l'erreur de quantification eq(k) de l'itération courante avant le calcul de l'itération suivante. Ainsi lorsque l'échantillon yR(k+1 ) est calculé, l'erreur moyenne entre deux échantillons est abaissée.
La figure 3 illustre, à l'aide d'un schéma bloc, le principe du calcul du code de Riemann sans compensation d'erreurs. Le signal numérique d'entrée In, échantillonné sur w bits (avec w un entier), est injecté dans un registre 30. En sortie du registre, à ce signal 305, est soustrait le signal obtenu à l'itération précédente 345 à travers un sommateur 31 . Le signal résultant 31 5 est ensuite quantifié sur N bits (avec N un entier inférieur à w) à travers un quantificateur 32. Afin de reconstruire le signal, une partie du signal de sortie 325 correspondant à la différence entre le signal de l'itération courante et celui de l'itération précédente est additionné au signal obtenu à l'itération précédente 345 à travers un sommateur 33 puis passe au travers d'un bloc de délai 34 afin de le retarder et le synchroniser avec celui de l'itération suivante. La figure 4 illustre, à l'aide d'un exemple de schéma bloc, le principe de la compensation d'erreur selon l'invention. Ce schéma correspond au schéma présenté précédemment dans lequel un étage 1 15 de compensation d'erreur de quantification a été ajouté. Cet étage 1 15 de compensation est configuré pour ajouter au signal reconstruit l'erreur de quantification.
Comme précédemment, le schéma bloc comprend un registre 40, un premier sommateur 41 et un quantificateur 42. Le premier sommateur 41 est configuré pour former la différence entre le signal 405 de l'itération courante obtenu en sortie du registre 40 et celui 475 de l'itération précédente après compensation. Le quantificateur 42 permet de quantifier cette différence de signaux 41 5 sur N bits.
Le schéma bloc comprend également une boucle 11 2 de reconstruction du signal de l'itération courante comprenant un sommateur 43 et un bloc de délai 44. Le sommateur 43 est configuré pour additionner à une partie du signal de sortie 425 une partie du signal 445 obtenu à l'itération précédente. Le bloc de délai 44 est configuré pour retarder le signal 435 reconstruit et ainsi le synchroniser avec celui de l'itération suivante.
L'étage 1 1 5 de compensation d'erreur de quantification comprend deux sommateurs 45, 47 et un bloc de délai 46. Le premier sommateur 45 est connecté entre l'entrée et la sortie du quantificateur 42. Ce sommateur 45 est configuré pour soustraire au signal 425 de sortie dudit quantificateur 42 le signal 41 5 présent à son entrée afin de calculer l'erreur de quantification 455 commise par ledit quantificateur 42. Le bloc de délai 46 est configuré pour retarder le signal 455 correspondant à l'erreur de quantification de façon à le synchroniser avec le signal de l'itération suivante. Le second sommateur 47 est configuré pour additionner le signal 455 correspondant à l'erreur de quantification et le signal 445 reconstruit afin de former le signal compensé.
Comme énoncé précédemment le signal de sortie est codé sur N bits et le calcul de l'erreur est effectué sur w bits avec w un entier supérieur à N. En effet, l'erreur de quantification étant inférieure au plus petit bit significatif (ou LSB pour " Less signifiant Bit" selon la terminologie anglo saxone) codé sur N bits, le calcul de ladite erreur de quantification doit être effectuée avec une meilleur résolution donc codé sur un nombre de bit w supérieur à N. En théorie, plus la différence entre w et N est importante plus les calculs sont précis mais en pratique un ou deux bits supplémentaires suffisent.
On se réfère aux figures 3b et 4b. Dans ces schémas bloc, le quantificateur est modélisé par un bruit additionnel E(z).
Dans le code de Riemann sans compensation d'erreur, la fonction de transfert U R par rapport au signal d'entrée X et à l'erreur de quantification E est donnée par la formule :
UR(z)=X(z).(1 -z-1)+E(z).(1 -z-1)
Et après intégration, le signal de sortie Y peut s'écrire sous la forme :
Y(z)=X(z).z-1+E(z).z-1
La fonction de transfert U du module de calcul du code numérique avec mise en forme du bruit 11 selon l'invention, par rapport au signal d'entrée X et à l'erreur de quantification E est donnée par la formule :
U(z)=X(z).(1 -z-1)+E(z).(1 -z-1)2
Après intégration, le signal de sortie Y peut s'écrire sous la forme :
Y(z)=X(z).z-1+E(z).z-1.(1 - z"1)
Comme précédemment, le signal X et l'erreur de quantification E sont multipliés par z"1 donc sont retardés mais l'erreur de quantification est également multipliée par (1 -z~1) ce qui correspond à un filtrage de type passe haut du premier ordre. L'ajout de l'étage 1 15 de compensation d'erreur de quantification dans le module de calcul du code numérique avec mise en forme du bruit 11 permet de rejeter une partie du bruit de quantification en dehors de la bande de fréquences du signal analogique généré.
Des boucles de compensation d'erreur d'ordre supérieur pourraient être mise en œuvre afin d'améliorer les performances en réduisant le bruit de quantification, mais ce serait au détriment de la simplicité d'implémentation, de la bande passante et de la stabilité. La figure 5 représente un exemple de mode de réalisation d'une pompe de courant 1 2 selon l'invention. Cette pompe de courant comprend des bloqueurs de courant d'ordre un. Ce circuit a pour rôle de construire le signal analogique souhaité à partir du code numérique ou signal numérique de commande cmd codé sur N bits et délivré par le module 1 1 de compensation d'erreurs précédemment décrit. Pour cela, la pompe de courant 12 comprend deux groupes G1 , G2 d'au moins un générateur 51 de courant électrique, deux groupes C1 , C2 d'au moins un moyen de commutation 52 et un amplificateur différentiel présentant une impédance d'entrée à prédominance capacitive. L'invention emploie un système complémentaire de deux groupes G1 , G2 d'au moins un générateur 51 de courant électrique avec une charge capacitive constituée par l'étage d'entrée de l'amplificateur connectée en série entre ces deux groupes G1 , G2.
Chaque générateur de courant électrique 51 d'un groupe G1 de générateur délivre un courant d'amplitude ajustable tandis que l'amplitude du ou des générateurs de l'autre groupe G2 est fixe.
Chaque générateur 51 de courant électrique du premier groupe G1 de générateur est le complémentaire d'un générateur 51 du deuxième groupe G2 de générateur. Deux générateurs 51 de courant électrique complémentaires délivrent des courants de même amplitude mais de signe opposé. Un premier groupe G1 de générateur 51 pousse le courant et un second groupe G2 le tire. Chaque générateur 51 de courant électrique délivre un courant d'amplitude +/-2n"1 l0 dans lequel n est un entier représentant le rang du générateur de courant et variant de 1 à N et l0 la valeur d'une amplitude de courant prédéterminée.
Un premier groupe C1 de moyen de commutation 52 dirige indépendamment le courant électrique délivré par chaque générateur 51 du premier groupe G1 d'au moins un générateur 51 de courant électrique soit vers la première entrée e1 , soit vers la deuxième entrée e2 de l'amplificateur différentiel 55. Un deuxième groupe C2 de moyen de commutation 52 dirige indépendamment le courant électrique provenant soit de la première entrée e1 , soit de la deuxième entrée e2 de l'amplificateur différentiel 55 vers chaque générateur 51 du deuxième groupe G2 d'au moins un générateur 51 de courant électrique. Chaque moyen de commutation 52 est activé ou désactivé par le signal de commande. Les moyens de commutation du premier groupe C1 sont commandés par le signal de commande cmd et le second groupe C2 est commandé par son signal complémentaire cmd. A cet effet, un module 53 est connecté en entrée de la pompe de courant 1 2. Ce module 53 reçoit en entrée le signal de commande cmd et délivre en sortie ledit signal de commande cmd et son complémentaire cmd.
Chaque groupe C1 , C2 de moyen de commutation 52 et chaque groupe G1 , G2 de générateur 51 de courant comprennent autant de moyen de commutation que de générateur de courant électrique. Chacun des moyens de commutation 52 est connecté en série entre un générateur 51 de courant et une entrée e1 , e2 de l'amplificateur différentiel 55. L'amplitude du courant transitant par chaque entrée e1 , e2 de l'amplificateur différentiel 55 est donc fonction du nombre et du rang du moyen de commutation activé.
Dans les modes de réalisation dans lesquels chaque groupe G1 , G2 de générateur 51 de courant électrique et chaque groupe C1 , C2 de moyen de commutation 52 comprennent au moins deux éléments, les générateurs de courant électrique connectés en série avec leur moyen de commutation respectif sont connectés entre eux en parallèle. L'amplificateur différentiel 55 est connecté en série entre les deux groupes C1 , C2 de moyen de commutation 52.
De façon avantageuse, l'amplificateur 55 est alimenté en différentiel ce qui permet de diminuer sa consommation par rapport à une alimentation asymétrique.
De même, lorsque le code numérique d'entrée ne varie pas on observe une extinction des sources de courant. En effet, la charge capacitive étant connectée en série avec les sources de courant, il ne peut y avoir aucun courant continu traversant cette charge, et donc aucune consommation DC des sources de courant. Dès lors qu'un signal numérique variable est envoyé sur les entrées, l'association des sources de courant avec la capacité connectée en série s'auto-polarise dans sa zone de fonctionnement. La consommation du dispositif 1 0 de génération de signaux se trouve donc réduite par rapport à une architecture classique puisque le système est automatiquement éteint dès lors qu'il n'y a pas besoin de générer un signal. En référence à la figure 6, la construction du signal analogique à générer repose sur la décomposition de ce signal en fonctions linéaires par morceaux. Sur cette figure, y est la représentation graphique du signal analogique en fonction du temps. On considère différents instants x(0), x(1 ), x(2), ... et les valeurs des amplitudes respectives ys(0), ys(1 ), ys(2) du signal y à ces instants. On considère également quatre fonctions linéaires de coefficients directeurs prédéterminés représentées par les portions de droites S(1 ), S(2), S(3) et S (4) correspondant aux courbes représentatives de ces fonctions sur l'intervalle δΐ séparant deux instants consécutifs x(i) et x(i+1 ) correspondant au pas d'échantillonnage. Le coefficient directeur de chaque fonction linéaire va définir une pente différente.
L'objectif est de générer une fonction linéaire par morceaux à l'aide des différentes fonctions linéaires prédéterminées, qui va approximer le signal y souhaité. Pour cela, à chaque instant x(i) une fonction linéaire va être choisie parmi l'ensemble des fonctions prédéterminées de façon à minimiser l'erreur eq(i) entre la valeur ys(i) de l'amplitude du signal y à l'instant x(i) et la valeur yr(i) de la fonction linéaire choisie à ce même instant.
En référence à la figure 5, suivant le nombre de moyens de commutation 52 activé et le rang du ou des moyens de commutation activés, le courant traversant l'impédance d'entrée de l'amplificateur différentiel 55 est plus ou moins important. Le principe de la pompe de courant 12 est basé sur l'intégration de courants constants dans l'impédance d'entrée, à prédominance capacitive, de l'amplificateur différentiel 55 afin de générer un signal analogique par morceaux. L'impédance d'entrée de l'amplificateur 55 peut être assimilée à un circuit RC (dans lequel R représente une résistance et C une capacité) qui se charge plus ou moins rapidement en fonction du courant qui le traverse et du temps pendant lequel ce courant circule. Suivant le courant généré, plusieurs fonctions linéaires prédéfinies possédant des coefficients directeur différents et donc des pentes différentes peuvent être générées afin d'approximer le signal analogique à générer. Avec deux groupes G1 , G2 de N générateurs 51 de courant électrique, 2N fonctions linéaires différentes peuvent être définies.
De façon avantageuse, l'appariement des courants délivrés permet un bon équilibre des pentes positives et négatives. Suivant un mode de réalisation, la pompe de courant 1 2 comprend un module 54 de régulation configuré pour réguler la valeur moyenne de l'amplitude de la tension sur l'une des bornes de l'amplificateur différentiel, entre une entrée e1 ou e2 de l'amplificateur différentiel 55 et la masse. Pour ce faire, le module 54 de régulation est connecté à l'un des deux groupes G1 , G2 de générateur 51 de courant et reçoit en entrée un signal représentatif de l'amplitude de la tension à ladite borne ou entrée e1 , e2 de l'amplificateur différentiel 55 ainsi qu'une tension de référence d'amplitude prédéterminée.
Le module 54 de régulation compare la valeur moyenne de la tension entre une entrée de l'amplificateur différentiel 55 et la masse avec le signal de référence et délivre en sortie un signal de commande en direction de chaque générateur 51 d'un des deux groupes G1 , G2 de générateur 51 de courant électrique. Ce signal de commande est configuré pour modifier l'amplitude des courants de sortie des générateurs 51 de façon à compenser l'éventuel déséquilibre avec les amplitudes de courant délivré par les générateurs 51 complémentaires. Le courant délivré par les générateurs 51 de courant étant commuté de manière équilibrée soit sur l'une, soit sur l'autre des deux entrées de l'amplificateur différentiel 55, il ne s'établit pas de tension continue entre ces deux branches. On peut donc réguler le mode commun en asservissant la tension moyenne entre l'une des deux branches d'entrées de l'amplificateur différentiel et la masse.
Le module 54 de régulation a pour but d'équilibrer les deux groupes G1 , G2 de générateur 51 de courant électrique afin d'éviter que la tension moyenne ne dérive en température notamment.
Suivant un mode de réalisation alternatif, le module 54 de régulation peut délivrer en sortie un signal de commande en direction de chacun des générateurs 51 des deux groupes G1 , G2 de générateur 51 de courant électrique.
De façon préférentielle, pour plus de stabilité, le module 54 de régulation ne régule qu'un seul des deux groupes de générateur de courant de façon à l'équilibrer par rapport au deuxième. Suivant un mode de réalisation, le dispositif 1 0 de génération de signaux peut comprendre un module de prédistortion 1 3 en série entre le module 11 de calcul du code numérique avec mise en forme du bruit et la pompe de courant 1 2. Ce module de prédistortion 13 est configuré pour générer un signal numérique apte à compenser les éventuelles non-linéarités de l'amplificateur différentiel 55. La compensation des non-linéarités d'un amplificateur est une technique bien connue et peut être réalisée par toute méthode connue de l'homme du métier. Elle peut être réalisée, par exemple, en modifiant le code numérique afin de créer de la pré-distorsion.
Suivant un mode de réalisation, le dispositif 1 0 de génération de signaux peut être intégré sur une même puce, un circuit intégré ou un circuit intégré propre à une application (ou ASIC pour " Application Spécifie Integrated Circuit " selon la terminologie anglo saxone)
De façon avantageuse, le dispositif 10 de génération de signaux analogiques selon l'invention permet de réaliser un convertisseur numérique analogique ayant une consommation électrique bien inférieure à celle d'un convertisseur classique à la même vitesse. Le dispositif 1 0 permet de générer des signaux analogiques de bonne performance avec une complexité modérée. En effet le dispositif 1 0 ne nécessite que peu de composant ce qui en réduit le coût et surtout sa très faible consommation d'énergie minimise son impact sur l'autonomie. Ce dernier point est très avantageux pour une utilisation en téléphonie mobile, dans le domaine sans fil ou dans un drone où l'autonomie est un paramètre clé.
Un autre avantage du dispositif 1 0 de génération de signaux analogiques selon l'invention est qu'il permet de réduire le bruit de mode commun. La figure 7 présente un exemple d'utilisation possible du dispositif 1 0 de génération de signaux dans un modulateur Delta. Ce modulateur Delta comprend un sommateur 71 , un quantificateur 72, un module 73 de remise en forme des horloges (ou DFF pour " Delay Flip Flop " selon la terminologie anglo saxone) et un dispositif 1 0 de génération de signaux analogiques tel que décrit précédemment. Le signal d'entrée Sin du modulateur Delta est soustrait à la valeur reconstruite de ce signal après quantification par l'intermédiaire d'un sommateur 71 . Le signal de sortie 715 dudit sommateur 71 est ensuite quantifié sur N niveaux à l'aide d'un quantificateur 72. Le signal de sortie 725 sur N niveaux est ensuite numérisé à travers un module 73 de remise en forme des horloges afin de synchroniser les différents niveaux par rapport à un signal d'horloge dock.
Une partie du signal 725 de sortie du quantificateur 72 est dirigé vers un dispositif 1 0 de génération de signaux analogiques afin de reconstruire le signal d'entrée après quantification.
A titre d'illustration, la figure 8 présente un exemple de mode de réalisation d'un quantificateur 72 à l'aide de N comparateur 80. Chaque comparateur 80 compare la tension du signal 71 5 en sortie du sommateur 71 à une tension de référence caractéristique d'un niveau de référence.

Claims

REVENDICATIONS
Dispositif (10) de génération de signaux analogiques comprenant une pompe de courant (12) commandée par un code numérique de commande (cmd) généré par un module (11 ) de calcul du code numérique avec mise en forme du bruit, ledit module (11 ) de calcul du code numérique avec mise en forme du bruit comprenant au moins un quantificateur et recevant en entrée un signal numérique (In) représentatif du signal analogique à générer,
ledit dispositif (10) étant caractérisé en ce que ledit module (11 ) de calcul du code numérique avec mise en forme du bruit comprend un étage (115) de compensation d'une erreur de quantification, et en ce que ladite pompe de courant (12) comprend :
- un premier et un deuxième groupes (G1 , G2) d'au moins un générateur (51 ) de courant électrique, chaque générateur (51 ) du premier groupe (G1 ) étant le complémentaire d'un générateur (51 ) du deuxième groupe (G2), deux générateurs (51 ) complémentaires délivrant des courants d'amplitude opposée
- un amplificateur différentiel (55) présentant une impédance d'entrée à prédominance capacitive,
- un premier et un deuxième groupes (C1 , C2) d'au moins un moyen de commutation (52), le premier groupe (C1 ) de moyen de commutation (52) dirigeant indépendamment le courant électrique délivré par chaque générateur (51 ) du premier groupe (G1 ) d'au moins un générateur de courant électrique soit vers une première entrée (e1 ), soit vers une deuxième entrée (e2) de l'amplificateur différentiel (55) et le deuxième groupe de moyen de commutation (52) dirigeant indépendamment le courant électrique provenant soit de la première entrée (e1 ), soit de la deuxième entrée (e2) de l'amplificateur différentiel (55) vers chaque générateur (51 ) du deuxième groupe (G2) d'au moins un générateur de courant électrique, les entrée dudit amplificateur différentiel (55) étant connecté en série entre les deux groupes (C1 , C2) de moyen de commutation (52).
- le premier groupe (C1 ) de moyen de commutation (52) étant commandé par le code numérique de commande (cmd) et le deuxième groupe (C2) de moyen de commutation (52) étant commandé par le code complémentaire (cmd) dudit code numérique de commande (cmd).
Dispositif selon la revendication précédente dans lequel la pompe de courant (12) comprend un module de régulation (54) configuré pour réguler l'amplitude moyenne de la tension sur l'une des entrées (e1 , e2) de l'amplificateur différentiel (55), ledit module de régulation (54) recevant en entrée un signal représentatif de l'amplitude de la tension à ladite entrée de l'amplificateur différentiel (55) ainsi qu'une tension de référence d'amplitude prédéterminée et délivrant en sortie un signal de commande en direction de chaque générateur (51 ) d'un des deux groupes (G1 , G2) de générateur (51 ) de courant électrique, ledit signal de commande étant configuré pour modifier l'amplitude des courants de sortie des générateurs de façon à compenser l'éventuel déséquilibre entre les amplitudes de courant délivré par les générateurs (51 ) complémentaires.
Dispositif selon une des revendications précédentes dans lequel ledit dispositif (10) comprend un module de prédistortion (13) connecté entre le module (11 ) de calcul du code numérique avec mise en forme du bruit et la pompe de courant (12), ledit module de prédistortion (13) étant configuré pour modifier le code numérique afin de créer de la pré-distorsion et compenser les non-linéarités de l'amplificateur différentiel (55).
Dispositif selon une des revendications précédente dans lequel ledit dispositif (10) comprend deux groupes (G1 , G2) d'au moins deux générateurs (51 ) de courant électrique et deux groupes (C1 , C2) d'au moins deux moyens de commutation (52),
5. Dispositif selon une des revendications précédentes dans lequel ledit dispositif (10) est intégré sur un même circuit intégré.
6. Utilisation du dispositif (10) de génération de signaux analogiques selon une des revendications précédentes dans un modulateur Delta.
EP16778817.3A 2015-10-21 2016-10-10 Dispositif de generation de signaux analogiques et utilisation associée Ceased EP3365974A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1502229A FR3042928B1 (fr) 2015-10-21 2015-10-21 Dispositif de generation de signaux analogiques et utilisation associee
PCT/EP2016/074148 WO2017067804A1 (fr) 2015-10-21 2016-10-10 Dispositif de generation de signaux analogiques et utilisation associee

Publications (1)

Publication Number Publication Date
EP3365974A1 true EP3365974A1 (fr) 2018-08-29

Family

ID=55542708

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16778817.3A Ceased EP3365974A1 (fr) 2015-10-21 2016-10-10 Dispositif de generation de signaux analogiques et utilisation associée

Country Status (7)

Country Link
US (1) US10340942B2 (fr)
EP (1) EP3365974A1 (fr)
JP (1) JP2018533302A (fr)
KR (1) KR20180071342A (fr)
CN (1) CN108292915A (fr)
FR (1) FR3042928B1 (fr)
WO (1) WO2017067804A1 (fr)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1301142A (fr) 1961-09-08 1962-08-10 Perfectionnement aux dispositifs d'affichage et similaires
US5977899A (en) * 1997-09-25 1999-11-02 Analog Devices, Inc. Digital-to-analog converter using noise-shaped segmentation
DE10038372C2 (de) * 2000-08-07 2003-03-13 Infineon Technologies Ag Differentieller Digital/Analog-Wandler
US7421037B2 (en) * 2003-11-20 2008-09-02 Nokia Corporation Reconfigurable transmitter with direct digital to RF modulator
US7173554B2 (en) * 2004-11-17 2007-02-06 Analog Devices, Inc. Method and a digital-to-analog converter for converting a time varying digital input signal
US7307568B1 (en) * 2004-11-19 2007-12-11 Analog Devices, Inc. Return-to-hold switching scheme for DAC output stage
EP1966894B1 (fr) * 2005-12-28 2010-02-10 Analog Devices, Inc. Architecture combinant un etage de temps continu et un etage de condensateur commute pour convertisseurs numerique vers analogique et filtres passe-bas
DE102007056732B4 (de) * 2007-11-26 2012-10-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur effizienten Analog-zu-Digital-Wandlung
US7956782B2 (en) * 2009-06-11 2011-06-07 Honeywell International Inc. Current-mode sigma-delta digital-to-analog converter
US7969340B2 (en) * 2009-07-22 2011-06-28 Mediatek Inc. Noise-shaped segmented digital-to-analog converter
CN101621298A (zh) * 2009-08-03 2010-01-06 和芯微电子(四川)有限公司 一种能提高信噪比的δ-σ调制器
US7986255B2 (en) * 2009-11-24 2011-07-26 Nxp B.V. High resolution overlapping bit segmented DAC
US8519877B1 (en) * 2012-03-28 2013-08-27 Texas Instruments Incorporated Low noise and low power arrangement for playing audio signals
FR3005815B1 (fr) 2013-05-17 2019-09-20 Thales Systeme de generation d'un signal analogique
CN104980159B (zh) * 2015-06-29 2017-11-28 清华大学深圳研究生院 一种基于电荷泵和压控振荡器的过采样模数转换器
US9397676B1 (en) * 2015-09-29 2016-07-19 Analog Devices, Inc. Low power switching techniques for digital-to-analog converters

Also Published As

Publication number Publication date
US20180287627A1 (en) 2018-10-04
JP2018533302A (ja) 2018-11-08
FR3042928B1 (fr) 2018-11-30
CN108292915A (zh) 2018-07-17
FR3042928A1 (fr) 2017-04-28
WO2017067804A1 (fr) 2017-04-27
KR20180071342A (ko) 2018-06-27
US10340942B2 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
US20130321190A1 (en) Analogue-to-digital converter
JP2010526496A (ja) 積分回路への直接出力接続のある内部安定器経路を持つデルタシグマ変調を使用した信号処理システム
CA2672698A1 (fr) Procede et appareil de generation d'un signal de retour dans des convertisseurs analogique/numerique sigma-delta
FR2896109A1 (fr) Dispositif de conversion analogique numerique a entrelacement temporel et a egalisation auto adaptative.
EP3843277A1 (fr) Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé
FR3085240A1 (fr) Correction d'erreurs d'appariement dans un modulateur delta-sigma multi-bit
FR2743960A1 (fr) Convertisseur numerique analogique a haute resolution destine notamment a l'accord d'un oscillateur a quartz controle par tension
EP2997657B1 (fr) Systeme de generation d'un signal analogique
EP3048730B1 (fr) Dispositif de synthèse de fréquence à boucle de rétroaction
FR2791490A1 (fr) Dispositif de conversion analogique/numerique a non-linearite differentielle constante
US6927720B2 (en) Analog signal outputting circuit and multi-level delta-sigma modulator employing the analog signal outputting circuit
WO2016131990A1 (fr) Convertisseur sigma-delta a haute linearite
EP3365974A1 (fr) Dispositif de generation de signaux analogiques et utilisation associée
EP3276833A1 (fr) Convertisseur sigma-delta à haute linéarité
US20070252743A1 (en) Dynamic element matching method and device
EP3764546B1 (fr) Dispositif de synthèse de fréquence à boucle de rétroaction
EP1146647B1 (fr) Synthétiseur fractionnaire comportant une compensation de la gigue de phase
FR3072532A1 (fr) Generateur de rampe et modulateur pour reduire les bruits de claquement
FR3060912A1 (fr) Dispositif de generation d'un signal numerique module et systeme de generation d'un signal analogique module
WO2018115066A1 (fr) Encodeur numérique pour signaux modulés, et dispositif de génération d'un signal analogique associé
US20200136638A1 (en) Noise shaping in a digital-to-analog convertor
KR101351444B1 (ko) 멀티비트 시그마-델타 모듈레이터를 위한 디지털 아날로그 변환기
FR3004875A1 (fr) Convertisseur analogique-numerique differentiel avec commutation periodique des voies
JPH08167848A (ja) Δς変換装置の直流電圧補償回路
FR2936621A1 (fr) Synthetiseur de frequences de type numerique a haute resolution et grande purete spectrale

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180427

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20200806

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20220502