EP3201120A1 - Procede de controle de la fermeture de cavite par depot non conforme d'une couche - Google Patents

Procede de controle de la fermeture de cavite par depot non conforme d'une couche

Info

Publication number
EP3201120A1
EP3201120A1 EP15771624.2A EP15771624A EP3201120A1 EP 3201120 A1 EP3201120 A1 EP 3201120A1 EP 15771624 A EP15771624 A EP 15771624A EP 3201120 A1 EP3201120 A1 EP 3201120A1
Authority
EP
European Patent Office
Prior art keywords
layer
substrate
cavity
cavities
closure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP15771624.2A
Other languages
German (de)
English (en)
Inventor
Emmanuel Rolland
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of EP3201120A1 publication Critical patent/EP3201120A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P15/00—Making specific metal objects by operations not covered by a single other subclass or a group in this subclass
    • B23P15/26—Making specific metal objects by operations not covered by a single other subclass or a group in this subclass heat exchangers or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00071—Channels
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F3/00—Plate-like or laminated elements; Assemblies of plate-like or laminated elements
    • F28F3/12—Elements constructed in the shape of a hollow panel, e.g. with channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H01L21/473—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F2220/00—Closure means, e.g. end caps on header boxes or plugs on conduits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to the field of producing devices formed from a substrate and comprising one or more closed cavities on one of the faces of the substrate, such cavities that can then be kept empty or used to allow the passage of a flow of gas or liquid, in particular to implement a heat exchanger for a microelectronic device or a microsystem.
  • a technique In order to produce one or more closed cavities on a substrate, a technique consists in forming these cavities for example by etching on one side of the substrate and then closing them by extending a cover.
  • Such a method requires an alignment between the cover that is reported and the cavities. Furthermore, the surface condition of the assembled faces of the cover and the substrate must be adapted so that after sealing the cavities are closed hermetically. Finally, the bonnet carryover can induce mechanical stresses on the substrate.
  • the closure layer is improperly deposited on the substrate.
  • Non-conformal deposition means that the layer does not reproduce the topography of the given face.
  • the closure layer may optionally partially fill the cavity, an empty space being however preserved in this cavity.
  • Cavity means a hollow structure such as a groove or a trench, for example of cylindrical shape, formed in a substrate.
  • This substrate may be formed of a single block or a stack of layers.
  • the given face of the substrate may be the upper face, also called the front face of the substrate on which one or more electronic or electromechanical components are made or intended to be made. These electronic components are formed in particular in a semiconductor layer resting on the upper face.
  • the deposition of the closure layer is carried out in step b) by electrolysis.
  • step a) it is possible to perform beforehand, between step a) and step b), a conformal deposition of a conductive layer on the given face, the conductive layer covering the blocks, the bottom and the walls of the cavity, the deposition of the closure layer being then carried out in step b) by electrolysis on this conductive layer.
  • An electrolytic deposition has the advantage of making it possible to close cavities of large critical size, in particular greater than 10 ⁇ without filling them.
  • At least one mask element can be formed on the given face of the substrate on which electrolytic growth is prevented.
  • the mask element for masking an area of the substrate during electrolysis can then be removed after step b).
  • closure layer comprises a physical vapor deposition in step b).
  • etching of one or more areas of the closure layer may be performed. This step can make it possible to expose certain zones of the substrate, or even to open certain cavities.
  • step a) the block or blocks are formed by etching the given face of the substrate or by adding material to the given face of the substrate.
  • the present invention provides for the production of a heat exchanger structure for an electronic device and / or microsystem comprising the formation of one or more closed cavities formed using the method as defined above.
  • the substrate comprises a semiconductor layer and in which one or more transistors are able to be formed, the semiconductor layer being surmounted by an isolating layer in which one or more openings are made from each other and from a set of blocks:
  • the closure layer in step b) can be formed in the openings so as to be in contact with the semiconductor layer.
  • FIGS. 1A-1F serve to illustrate a first example of a method for producing closed cavities
  • FIGS. 2A-2B serve to illustrate a variant of the first example of a method
  • FIGS. 3A-3D serve to illustrate a second example of a method for producing closed cavities
  • FIGS. 4A-4B serve to illustrate a variant of the second example of a method
  • FIG. 5 illustrates an exemplary embodiment of a heat exchanger structure on the front face of a substrate
  • FIGS. 6A-6B illustrate another exemplary embodiment of a heat exchanger structure on the front face of a substrate
  • FIGS. 1A-1F A first example of a method of producing one or more closed cavities on a substrate will now be described in connection with FIGS. 1A-1F.
  • the starting material of this process is a substrate 1 which may be based on a semiconductor material, for example such as Si, and comprises one or more patterns in the form of one or more cavities 5a, 5b formed by etching. through a face the still called “front face” or “upper face” of the substrate.
  • the front face is here a face on which one or more electronic and / or electromechanical components are made or intended to be made.
  • the cavities 5a, 5b are delimited and each surrounded by one or more blocks 4 etched in the substrate 1.
  • One or more given cavities 5a are provided with a shape ratio h / d c , ie their height h (measured in one direction parallel to the vector z of an orthogonal reference [0; x; y; z] given in FIG. 1A) on their width, also called "critical dimension" of, h / d c being provided greater than a predetermined threshold.
  • width or “critical dimension” of the term, is meant here and throughout the description the smallest dimension of a pattern except its height or its thickness (here being measured in a plane parallel to the main plane of the substrate, ie a plane passing through the substrate and parallel to the plane [0; x; y]).
  • the cavities given 5a have a critical dimension of which can be between 0.05 ⁇ and 100 ⁇ and a height which can be for example between 0.05 ⁇ and 700 ⁇ .
  • the cavities In a case for example where the substrate 1 is a Si plate of 300 mm having a thickness of the order of 775 ⁇ , the cavities have a height which can be for example of the order of a few micrometers less, for example of the order of 700 ⁇ .
  • the cavities may have a height of the order of 1190 ⁇ .
  • a conductive layer 11 is then made on the front face of the substrate 1 (Figure 1B).
  • This conductive layer 11 may be formed of a stack comprising a metal diffusion barrier sublayer, for example based on titanium.
  • This barrier sub-layer may also serve a layer function hooked to another layer of metal overlying it.
  • This other metal layer may for example be based on copper.
  • the conductive layer 11 is made by conformal deposition so that it reproduces the relief of the front face of the substrate 1.
  • the thickness of the conductive layer 11 is provided so that it lines the bottom and the side walls of the cavities 5a, 5b, without completely filling them.
  • a cavity closure layer 20 is then formed.
  • the closure layer 20 is formed by electrolytic deposition, the deposit being non-compliant
  • this deposit may be preceded by a formation of masking patterns 13, which may be made for example by photolithography ( Figure 1C).
  • the masking patterns 13 are based on a material which is not conductive and on which electrolytic growth is prevented.
  • the masking may be for example a dielectric material or a polymer, in particular a photoresist.
  • the closure layer 20 of the cavities may be based on a metallic material such as, for example, copper or nickel.
  • the deposited closure layer 20 makes it possible to close or seal these cavities 5a without filling them completely (FIG. 1D).
  • An empty space 6 delimited between the side walls, the bottom of the cavities 5a lined by the conductive layer 11 and the closure layer 20 is thus preserved.
  • the shape ratio threshold beyond which the cavities 5a are intended to form may depend on the type of material deposited and the thickness provided for the closure layer 20.
  • a sealing of cavities 5a critical dimension of for example between 0.05 ⁇ and 100 ⁇ can be achieved.
  • a cavity 5a formed by electrolysis of a deposited copper layer with a width of 0.25 ⁇ can be provided with a height h of the order of 1.5 ⁇ .
  • the dc / h ratio is chosen preferentially greater than 1 ⁇ 2 to promote the closure of the cavities without filling them completely.
  • the formation parameters of the electrolytic deposit are adapted to make it non-compliant so that this deposit is favored on the upper part of the walls of the cavity which will thus close without being completely filled.
  • a current of between 1 mA / cm 2 and 100 mA / cm 2 can be used for a deposition of a Cu-based closure layer. In this case, a value of 100 mA / cm 2 is therefore preferred.
  • Some cavities 5b having a lower form factor and lower than the predetermined threshold, can be filled by the material of the closure layer 20.
  • the masking blocks 13 are then removed using dry and / or wet etching (FIG. 1E).
  • the removal of the masking blocks 13 can be carried out, for example by a method commonly called "stripping" when these masking blocks 13 are resin-based.
  • the conductive layer 11 (FIG. 1F) can then be etched if necessary. Anisotropic etching so as to keep the conductive layer 11 only in the areas of the closure layer 20 can be achieved.
  • FIGS. 1A-1F An alternative method illustrated in Figures 2A-2B provides for forming the cavities 5a, 5b in a layer of material 3 added to a substrate 1, for example by deposition, and in which patterns are formed, for example by etching.
  • the other steps of this variant may follow those of the example previously described in connection with FIGS. 1A-1F.
  • a closure layer 120 of cavities 5A, 5b can be formed by a PVD type deposit (for "physical vapor deposition” ie “physical vapor deposition” ).
  • This deposit can be made on a front face of a substrate 1 in which the cavities have been formed by etching the substrate (FIG. 3A).
  • the PVD deposit is non-compliant and can be made at low pressure (i.e. less than 1 mBar) in a partial vacuum enclosure. Due to the shape factor h / dc of cavities 5a given, the closure layer 120 deposited makes it possible to close or seal these cavities 5a without filling them completely.
  • the closed or sealed cavities 5a thus comprise an empty space 6.
  • These other cavities 5b have in particular a width or critical dimension higher than that of the cavities 5a and a height which may be equal to those of cavities 5a.
  • patterns can be made in the closure layer 120 by etching it, for example, through openings of a mask 140.
  • This mask 140 may be for example based on photosensitive polymer and produced by photolithography (FIG. 3B-3C ).
  • Masking 140 can then be removed (FIG. 3D). Closing zones 120a are thus obtained making it possible to seal one or more localized cavities 5a without filling them completely.
  • FIGS. 4A-4B illustrate an alternative embodiment of the closure layer 120 by PVD on cavities 5a, 5b formed in a layer 3 added to or deposited on the front face of the substrate 1.
  • a method according to the invention can find applications in the production of a device with closed cavities and realizing circulation channels of a substance (gas, liquid, molecule (s), organic material) near the active device.
  • a substance gas, liquid, molecule (s), organic material
  • FIG. 5 illustrates an exemplary heat exchanger structure formed using a method as described above.
  • This structure thus comprises a closure layer 20 of cavities 5a, 5b disposed on the front face of a substrate 1.
  • This front face is covered with a stack 11 of layers in which electronic components such as transistors in CMOS technology are formed.
  • Some cavities 5a disposed on and / or facing the components, comprise a void space 6 forming a channel in which a fluid is intended to circulate.
  • this structure can thus make it possible to limit heating of a microelectronic device disposed on the upper face 1a of the substrate 1.
  • FIGS. 6A-6B Another example of a method for producing a structure with one or more cavities closed on a substrate will now be described with reference to FIGS. 6A-6B.
  • a substrate 51 which can be a bulk semiconductor substrate ("bulk” according to the English terminology) based on semiconductor material, for example such as Si and whose front or upper face comprises less a semiconductor layer 52 in which one or more electronic components are able to be formed, in particular transistors for example in CMOS technology.
  • the semiconductor layer 52 is itself surmounted by at least one layer 53, which may have a thickness of the order of several micrometers, by example of the order of 7 ⁇ .
  • the layer 53 is composed of interconnection lines encapsulated in at least one insulating layer.
  • This layer 53 is typically called BEOL (back end of lines) in a CMOS technology.
  • BEOL is typically composed of 7 levels of interconnection lines each separated by an insulating layer.
  • the layer 53 is covered with blocks 54 between which cavities 55 are delimited.
  • the blocks 54 are made in a conductive layer, for example a metal layer belonging to a given interconnection level of components and covered with an insulating layer called passivation.
  • the cavities 55 are preferably provided with a form ratio h / d c , greater than the predetermined threshold mentioned in the embodiments described.
  • openings 57 passing through the layer 53 are formed on either side of a first set of blocks 54. At the bottom of these openings 57, the semi-circular layer -conductor 52 in which the CMOS transistors are formed is unveiled.
  • a layer 520 for closing the cavities is then formed.
  • closure layer 520 closing is based on conductive material or metal and is made for example by electroplating.
  • the closure layer 520 can be made as in the example of Figure 1D, on a thin conformal conductive layer (not shown in Figures 6A-6B) reproducing the relief of the front face of the substrate and previously deposited.
  • the closure layer 520 is disposed only on certain localized regions where the sets of blocks 54 are arranged.
  • This localized arrangement can be implemented using a method in which masking (not shown) is formed on certain portions of the insulating layer 53 or by etching portions of the closure layer 520, for example through a mask.
  • the deposition of the closure layer 520 is then performed so as to fill the openings 57 passing through the insulating layer 53 of conductive material.
  • the closure layer 520 thus produced is thus in contact with the semiconductor layer 52.
  • Elements 522 of the closure layer 520 arranged in the openings make it possible to connect the exchanger structure to the semiconductor layer in which transistors are formed.
  • Thermal heating of this semiconductor layer 52 propagates in the closure layer 520 of the closed cavity heat exchanger structure 55. A heat dissipation is then achieved through the cavities 55 in which can circulate air or a gas or a cooling fluid.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Thin Film Transistor (AREA)
  • Micromachines (AREA)

Abstract

Procédé de réalisation d'une cavité fermée sur un substrat comprenant des étapes consistant à: a) former sur une face donnée d'un substrat (1) une cavité (5a) entourée par un ou plusieurs blocs, la cavité ayant un rapport de forme h/dc supérieur à un seuil prédéterminé, b) déposer une couche de fermeture (20) sur le ou les blocs entourant la cavité, le rapport de forme de la cavité étant prévu de sorte que, à l'étape b), la couche de fermeture ne remplisse pas totalement cette cavité et qu'un espace vide dans la cavité soit conservé.

Description

PROCEDE DE CONTROLE DE LA FERMETURE DE CAVITE PAR DEPOT NON CONFORME
D'UNE COUCHE
DESCRIPTION
DOMAINE TECHNIQUE ET ART ANTÉRIEUR La présente invention concerne le domaine de la réalisation de dispositifs formés à partir d'un substrat et comportant une ou plusieurs cavités fermées sur une des faces du substrat, de telles cavités pouvant être alors conservées vides ou utilisées pour permettre le passage d'un flux de gaz ou de liquide, en particulier pour mettre en œuvre un échangeur thermique pour un dispositif microélectronique ou un microsystème.
Pour réaliser une ou plusieurs cavités fermées sur un substrat, une technique consiste à former ces cavités par exem ple par gravure sur une face du substrat puis de les fermer en reportant un capot.
Un tel procédé nécessite un alignement entre le capot que l'on reporte et les cavités. Par ailleurs, l'état de surface des faces assemblées du capot et du substrat doivent être adaptées pour qu'après scellement les cavités soient fermées de façon hermétique. Enfin, le report de capot peut induire des contraintes mécaniques sur le substrat.
I l se pose le problème de trouver un nouveau procédé de réalisation d'une ou plusieurs cavités sur un substrat permettant de pallier les problèmes précédents. EXPOSÉ DE L'INVENTION
Un mode de réalisation de la présente invention prévoit tout d'abord un procédé de réalisation d'une ou plusieurs cavités fermées à partir d'un substrat comprenant des étapes consistant à :
a) former sur une face donnée d'un substrat un ou plusieurs blocs délimitant au moins une cavité, la cavité ayant un rapport de forme h/dc entre sa hauteur h et sa plus petite dimension de mesurée parallèlement à un plan principal du substrat, b) former par un dépôt non conforme une couche de fermeture sur le ou les blocs et au-dessus de la cavité, le rapport de forme h/dc de la cavité étant prévu de sorte qu'à l'étape b), la couche de fermeture ne remplisse pas cette cavité et qu'un espace vide dans la cavité soit conservé.
La couche de fermeture est déposée de façon non conforme sur le substrat. Par dépôt non-conforme, on entend que la couche ne reproduit pas la topographie de la face donnée. La couche de fermeture peut éventuellement remplir partiellement la cavité, un espace vide étant toutefois conservé dans cette cavité.
On entend par cavité, une structure en creux telle qu'une rainure ou une tranchée, par exemple de forme cylindrique, formée dans un substrat.
Ce substrat peut être formé d'un seul bloc ou d'un empilement de couches.
La face donnée du substrat peut être la face supérieure encore appelée face avant du substrat sur laquelle un ou plusieurs composants électroniques ou électromécaniques sont réalisés ou destinés à être réalisés. Ces composants électroniques sont formés en particulier dans une couche semi-conductrice reposant sur la face supérieure.
Avantageusement, le dépôt de la couche de fermeture est effectué à l'étape b) par électrolyse.
Dans ce cas, on peut réaliser au préalable, entre l'étape a) et l'étape b), un dépôt conforme d'une couche conductrice sur la face donnée, la couche conductrice recouvrant les blocs, le fond et les parois de la cavité, le dépôt de la couche de fermeture étant ensuite effectué à l'étape b) par électrolyse sur cette couche conductrice.
Un dépôt électrolytique a pour avantage de permettre de fermer des cavités de dimension critique importante, en particulier supérieure à 10 μιη sans les remplir.
Après formation de la couche conductrice et préalablement à l'étape b), on peut former au moins un élément de masque sur la face donnée du substrat sur lequel une croissance électrolytique est empêchée.
Cela permet en particulier de préserver certaines zones du substrat du dépôt. L'élément de masque permettant de masquer une zone du substrat lors de l'électrolyse peut être ensuite retiré après l'étape b).
Après retrait de l'élément de masque on peut effectuer une gravure de la couche conductrice.
En fonction des applications visées, on peut choisir de conserver cette couche conductrice.
Une autre possibilité de mise en œuvre de la couche de fermeture comprend un dépôt physique en phase vapeur à l'étape b).
Après l'étape b), une gravure d'une ou plusieurs zones de la couche de fermeture peut être effectuée. Cette étape peut permettre de mettre à nu certaines zones du substrat, voire même d'ouvrir certaines cavités.
A l'étape a), le ou les blocs sont formés par gravure de la face donnée du substrat ou par apport de matière sur la face donnée du substrat.
Selon un mode de réalisation particulier la présente invention prévoit la réalisation d'une structure d'échangeur thermique pour dispositif électronique et/ou microsystème comprenant la formation d'une ou plusieurs cavités fermées formées à l'aide du procédé tel que défini plus haut.
Selon une possibilité de mise en œuvre du procédé dans lequel le substrat comporte une couche semi-conductrice et dans lequel un ou plusieurs transistors sont aptes à être formés, la couche semi-conductrice étant surmontée d'une couche isola nte dans laquelle une ou plusieurs ouvertures sont réalisées de pa rt et d'autre d'un ensemble de blocs:
la couche de fermeture à l'étape b) peut être formée dans les ouvertures de sorte à être en contact avec la couche semi-conductrice. BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux com prise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : - les figures 1A-1F servent à illustrer un premier exemple de procédé de réalisation de cavités fermées ;
- les figures 2A-2B servent à illustrer une variante du premier exem ple de procédé ;
- les figures 3A-3D servent à illustrer un deuxième exem ple de procédé de réalisation de cavités fermées ;
- les figures 4A-4B servent à illustrer une variante du deuxième exemple de procédé ;
- la figure 5 illustre un exemple de réalisation de structure d'échangeur thermique sur la face avant d'un substrat ;
- les figures 6A-6B illustrent un autre exemple de réalisation de structure d'échangeur thermique sur la face avant d'un substrat ;
Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Un premier exemple de procédé de réalisation d'une ou plusieurs cavités fermées sur un substrat va à présent être décrit en liaison avec les figures 1A-1F.
Le matériau de départ de ce procédé est un substrat 1 qui peut être à base de matériau semi-conducteur, par exemple tel que du Si, et comporte un ou plusieurs motifs sous forme d'une ou plusieurs cavités 5a, 5b formées par gravure à travers une face la encore appelée « face ava nt » ou « face supérieure » du substrat. La face avant la est ici une face sur laquelle un ou plusieurs composants électroniques et/ou électromécaniques sont réalisés ou destinés à être réalisés.
Les cavités 5a, 5b sont délimitées et entourées chacune par un ou plusieurs blocs 4 gravés dans le substrat 1. Une ou plusieurs cavités données 5a sont prévues avec un rapport de forme h/dc, i.e. de leur hauteur h (mesurée dans une direction parallèle au vecteur z d'un repère orthogonal [0 ; x ; y ; z] donné sur la figure 1A) sur leur largeur encore appelée « dimension critique » de, h/dc étant prévu supérieur à un seuil prédéterminé. Par « largeur » ou « dimension critique » de, on entend ici et tout au long de la description la plus petite dimension d'un motif hormis sa hauteur ou son épaisseur (de étant ici mesurée dans un plan parallèle au plan principal du substrat, i.e. un plan passant par le substrat et parallèle au plan [0 ; x ; y]).
Les cavités données 5a ont une dimension critique de qui peut être comprise entre 0.05 μιη et 100 μιη et une hauteur qui peut être comprise par exemple entre 0.05 μιη et 700 μιη. Dans un cas par exemple où le substrat 1 est un plaque de Si de 300 mm ayant une épaisseur de l'ordre de 775 μιη, les cavités ont une hauteur qui peut être par exemple de l'ordre de quelques micromètres de moins, par exemple de l'ordre de 700 μιη. Selon un autre exemple, dans le cas où le substrat 1 est à base de verre et a une épaisseur 1200 μιη les cavités peuvent avoir une hauteur de l'ordre de 1190 μιη.
Une couche conductrice 11 est ensuite réalisée sur la face avant la du substrat 1 (figure 1B). Cette couche conductrice 11 peut être formée d'un empilement comprenant une sous-couche barrière à la diffusion de métal, par exemple à base de Titane. Cette sous-couche barrière peut également remplir une fonction de couche d'accroché à une autre couche de métal la surmontant. Cette autre couche métallique peut être par exemple à base de Cuivre. La couche conductrice 11 est réalisée par dépôt conforme de sorte qu'elle reproduit le relief de la face avant la du substrat 1. L'épaisseur de la couche conductrice 11 est prévue de sorte qu'elle tapisse le fond et les parois latérales des cavités 5a, 5b, sans remplir totalement celles-ci.
On forme ensuite une couche 20 de fermeture des cavités. Dans cet exemple de réalisation la couche 20 de fermeture est formée par dépôt électrolytique, le dépôt étant non-conforme
Dans un cas où l'on souhaite déposer la couche 20 de fermeture uniquement sur certaines régions localisées de la face avant la du substrat, ce dépôt peut être précédé par une formation de motifs 13 de masquage, qui peuvent être réalisés par exemple par photolithographie (figure 1C). Les motifs de masquage 13 sont à base d'un matériau qui n'est pas conducteur et sur lequel une croissance électrolytique est empêchée. Le masquage peut être par exemple un matériau diélectrique ou un polymère, en particulier une résine photosensible. La couche de fermeture 20 des cavités peut être à base d'un matériau métallique tel que par exemple du Cuivre ou du Nickel.
De par le facteur de forme h/dc des cavités 5a données, la couche de fermeture 20 déposée permet de fermer ou de sceller ces cavités 5a sans les remplir totalement (figure 1D). On conserve ainsi un espace vide 6 délimité entre les parois latérales, le fond des cavités 5a tapissées par la couche conductrice 11 et la couche de fermeture 20. Le seuil de rapport de forme au-delà duquel on prévoit de former les cavités 5a peut dépendre du type de matériau déposé et de l'épaisseur prévue pour la couche de fermeture 20. Un scellement de cavités 5a de dimension critique de comprise par exemple entre 0,05 μιη et 100 μιη peut être réalisé. Par exemple, une cavité 5a formée par électrolyse d'une couche de cuivre déposée d'une largeur de de 0.25 μιη peut être prévue avec une hauteur h de l'ordre de 1.5 μιη. Le rapport dc/h est choisi préférentiellement supérieur à ½ pour favoriser la fermeture des cavités sans les remplir totalement.
On adapte les paramètres de formation du dépôt électrolytique pour le rendre non conforme afin que ce dépôt soit favorisé sur la partie supérieure des parois de la cavité qui va ainsi se fermer sans être remplie totalement.
A titre d'exemple pour favoriser la formation de cavités 5a fermées mais non remplies de matériau 20, on peut prévoir d'effectuer le dépôt électrolytique en adaptant l'électrolyte et/ou ses additifs et/ou le courant de l'électrolyse. Plus on prévoit un courant étant élevé, plus on favorise un dépôt non conforme afin de réaliser une fermeture de cavité sans les remplir. Par exemple, pour un dépôt d'une couche de fermeture à base de Cu, on peut utiliser un courant compris entre 1 mA/cm2 et 100 mA/cm2. On favorise donc dans ce cas une valeur de 100 mA/cm2.
Certaines cavités 5b ayant un facteur de forme plus faible et inférieur au seuil prédéterminé, peuvent être remplies par le matériau de la couche de fermeture 20.
Dans le cas où un dépôt électrolytique localisé a été effectué, on retire ensuite les blocs de masquage 13 à l'aide d'une gravure sèche et/ou humide (figure 1E). Le retrait des blocs de masquage 13 peut être effectué, par exemple par un procédé communément appelé de « stripping » lorsque ces blocs de masquage 13 sont à base de résine.
On peut ensuite graver si nécessaire la couche conductrice 11 (figure 1F). Une gravure anisotrope de manière à ne conserver la couche conductrice 11 qu'en regard des zones de la couche de fermeture 20 peut être réalisée.
Une variante de procédé illustrée sur les figures 2A-2B prévoit de former les cavités 5a, 5b dans une couche de matériau 3 rapporté sur un substrat 1, par exemple par dépôt, et dans laquelle on forme des motifs, par exemple par gravure. Les autres étapes de cette variante peuvent suivre celles de l'exemple précédemment décrit en liaison avec les figures 1A-1F.
Selon une variante de l'un ou l'autre des exemples précédemment décrits, on peut former une couche de fermeture 120 de cavités 5A, 5b par un dépôt de type PVD (pour « Physical vapor déposition » i.e. « dépôt physique en phase vapeur »).
On peut effectuer ce dépôt sur une face avant la d'un substrat 1 dans lequel les cavités ont été formées par gravure du substrat (figure 3A). Le dépôt PVD est non-conforme et peut être réalisé à basse pression (i.e. inférieure à 1 mBar) dans une enceinte sous vide partiel. De par le facteur de forme h/dc de cavités 5a données, la couche de fermeture 120 déposée permet de fermer ou de sceller ces cavités 5a sans les remplir totalement. Les cavités 5a fermées ou scellées comportent ainsi un espace vide 6.
D'autres cavités 5b de facteur de forme plus faible et inférieur à un seuil prédéterminé sont quant à elles remplies par le matériau de la couche de fermeture 120.
Ces autres cavités 5b ont en particulier une largeur ou dimension critique plus élevée que celle des cavités 5a et une hauteur qui peut être égale à celles de cavités 5a.
Ensuite, on peut réaliser des motifs dans la couche de fermeture 120 en la gravant par exemple au travers d'ouvertures d'un masquage 140. Ce masquage 140 peut être par exemple à base de polymère photosensible et réalisé par photolithographie (figure 3B-3C). Le masquage 140 peut être ensuite retiré (figure 3D). On obtient ainsi des zones de fermeture 120a permettant de sceller une ou plusieurs cavités 5a localisées sans les remplir totalement.
Les figures 4A-4B illustrent une variante de réalisation de la couche de fermeture 120 par PVD sur des cavités 5a, 5b formées dans une couche 3 rapportée ou déposée sur la face avant du substrat 1.
Un procédé suivant l'invention peut trouver des applications dans la réalisation d'un dispositif à cavités fermées et réalisant des canaux de circulation d'une substance (gaz, liquide, molécule(s), matière organique) auprès du dispositif actif.
La figure 5 illustre un exemple de structure d'échangeur thermique formée à l'aide d'un procédé tel que décrit précédemment.
Cette structure comporte ainsi une couche de fermeture 20 de cavités 5a, 5b disposées en face avant la d'un substrat 1. Cette face avant la est recouverte d'un empilement 11 de couches dans lequel des composants électroniques tels que des transistors en technologie CMOS sont formées. Certaines cavités 5a disposées sur et/ou en regard des composants, comportent un espace vide 6 formant un canal dans lequel un fluide est destiné à circuler.
De par sa proximité avec les composants, cette structure peut permettre ainsi de limiter réchauffement d'un dispositif microélectronique disposé sur la face supérieure la du substrat 1.
Un autre exemple de procédé de réalisation d'une structure dotée d'une ou plusieurs cavités fermées sur un substrat va à présent être décrit en liaison avec les figures 6A-6B.
On part cette fois d'un substrat 51 qui peut être un substrat semi- conducteur massif (« bulk » selon la terminologie anglo-saxonne) à base de matériau semiconducteur, par exemple tel que du Si et dont la face avant ou supérieure comporte au moins une couche semi-conductrice 52 dans laquelle un ou plusieurs composants électroniques sont aptes à être formés, en particulier des transistors par exemple en technologie CMOS. La couche semi-conductrice 52 est elle-même surmontée d'au moins une couche 53, qui peut avoir une épaisseur de l'ordre de plusieurs micromètres, par exemple de l'ordre de 7 μιη. La couche 53 est composée de lignes d'interconnections encapsulées dans au moins une couche isolante. Cette couche 53 est typiquement nommé BEOL ( back end of lines) dans une technologie CMOS. Le BEOL est typiquement composé de 7 niveaux de lignes d'interconnections séparées chacune par une couche d'isolant. La couche 53 est dans cet exemple recouverte de blocs 54 entre lesquels des cavités 55 sont délimitées. Les blocs 54 sont réalisés dans une couche conductrice par exemple une couche métallique appartenant à un niveau d'interconnexion donné de composants et recouverte d'une couche isolante dite de passivation.
Les cavités 55 sont prévues de préférence avec un rapport de forme h/dc, supérieur au seuil prédéterminé évoqué dans les exemples de réalisation décrits.
De part et d'autre d'un premier ensemble de blocs€ 54, des ouvertures 57 traversant la couche 53 sont réalisées de part et d'autre d'un premier ensemble de blocs 54. Au fond de ces ouvertures 57, la couche semi-conductrice 52 dans laquelle les transistors CMOS sont formés est dévoilée.
On forme ensuite une couche 520 de fermeture des cavités. La couche
520 de fermeture est à base de matériau conducteur ou métallique et est réalisée par exemple par dépôt électrolytique. La couche 520 de fermeture peut être réalisée comme dans l'exemple de la figure 1D, sur une fine couche conductrice conforme (non représentée sur les figures 6A-6B) reproduisant le relief de la face avant du substrat et déposée préalablement.
Sur l'exemple de réalisation de la figure 6B, la couche 520 de fermeture est disposée uniquement sur certaines régions localisées où sont disposés les ensembles de blocs 54. Cette disposition localisée peut être mise en œuvre à l'aide d'un procédé dans lequel un masquage (non représenté) est formé sur certaines portions de la couche isolante 53 ou bien en effectuant une gravure de parties de la couche de fermeture 520, par exemple à travers un masque. Le dépôt de la couche 520 de fermeture est ensuite réalisé de manière remplir les ouvertures 57 traversant la couche isolante 53 de matériau conducteur. La couche de fermeture 520 ainsi réalisée est ainsi en contact avec la couche semi-conductrice 52. Des éléments 522 de la couche de fermeture 520 disposés dans les ouvertures permettent de relier la structure d'échangeur à la couche semi-conductrice dans laquelle des transistors sont formés.
Un échauffement thermique de cette couche semi-conductrice 52 se propage dans la couche de fermeture 520 de la structure d'échangeur thermique à cavités 55 fermées. Une dissipation thermique est alors réalisée grâce aux cavités 55 dans lesquelles peut circuler de l'air ou un gaz ou un fluide de refroidissement.

Claims

REVENDICATIONS
1. Procédé de réalisation d'une structure d'échangeur thermique dotée d'une ou plusieurs cavités fermées comprenant des étapes consistant à :
a) former sur une face donnée (la) d'un substrat (1, 51) un ou plusieurs blocs délimitant au moins une cavité (5a, 55), la cavité ayant un rapport de forme h/dc entre sa hauteur h et sa plus petite dimension de mesurée parallèlement à un plan principal du substrat,
b) former par un dépôt par électrolyse une couche de fermeture (20, 120, 520) sur le ou les blocs et au-dessus de la cavité,
le rapport de forme h/dc de la cavité étant prévu de sorte qu'à l'étape b), la couche de fermeture ne remplisse pas cette cavité et qu'un espace vide da ns la cavité soit conservé.
2. Procédé selon la revendication 1, dans lequel entre l'étape a) et l'étape b), on réalise un dépôt conforme d'une couche conductrice (11) sur la face donnée (la), la couche conductrice recouvrant les blocs ainsi que le fond et les parois de la cavité, le dépôt de la couche de fermeture étant ensuite effectué à l'éta pe b) par électrolyse sur cette couche conductrice (11).
3. Procédé selon la revendication 2, dans lequel après formation de la couche conductrice (11) et préalablement à l'étape b), on forme au moins un élément de masque (13) sur la face donnée (la) du substrat, sur laquelle une croissance électrolytique est empêchée.
4. Procédé selon la revendication 3, dans lequel l'élément de masque (13) est retiré après l'étape b).
5. Procédé selon la revendication 4, dans lequel après retrait de l'élément de masque (13) on effectue une gravure de la couche conductrice (11).
6. Procédé selon l'une des revendications 1 à 5, dans lequel après l'étape b), on effectue une gravure localisée de la couche de fermeture (120) en dehors de la cavité .
7. Procédé selon l'une des revendications 1 à 6, dans lequel à l'étape a), le ou les blocs (4) sont formés par gravure de la face donnée (la) du substrat (1) ou par apport de matière (3) sur la face donnée (la) du substrat.
8. Procédé selon l'une des revendications 1 à 7, dans lequel la face donnée est la face du substrat sur laquelle un ou plusieurs composants électroniques ou électro-mécaniques sont réalisés ou destinés à être réalisés.
9. Procédé selon l'une des revendications 1 à 8, dans lequel le substrat comporte une couche semi-conductrice (52) et dans lequel un ou plusieurs transistors sont aptes à être formés, la couche semi-conductrice (52) étant surmontée d'une couche (53) dans laquelle une ou plusieurs ouvertures (57) sont réalisées de part et d'autre d'un ensemble de blocs (54), la couche de fermeture (520) à l'étape b) étant formée dans les ouvertures.
EP15771624.2A 2014-10-03 2015-10-01 Procede de controle de la fermeture de cavite par depot non conforme d'une couche Withdrawn EP3201120A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1459507A FR3026890B1 (fr) 2014-10-03 2014-10-03 Procede de controle de la fermeture de cavite par depot non conforme d'une couche
PCT/EP2015/072735 WO2016050932A1 (fr) 2014-10-03 2015-10-01 Procede de controle de la fermeture de cavite par depot non conforme d'une couche

Publications (1)

Publication Number Publication Date
EP3201120A1 true EP3201120A1 (fr) 2017-08-09

Family

ID=52474011

Family Applications (1)

Application Number Title Priority Date Filing Date
EP15771624.2A Withdrawn EP3201120A1 (fr) 2014-10-03 2015-10-01 Procede de controle de la fermeture de cavite par depot non conforme d'une couche

Country Status (4)

Country Link
US (1) US20170241032A1 (fr)
EP (1) EP3201120A1 (fr)
FR (1) FR3026890B1 (fr)
WO (1) WO2016050932A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3088999B1 (fr) * 2018-11-26 2020-12-11 Stiral Procédé de fabrication d’un échangeur thermique ou d’un caloduc

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3686081A (en) * 1969-01-31 1972-08-22 Messerschmitt Boelkow Blohm Method for incorporating strength increasing filler materials in a matrix
US6031286A (en) * 1997-02-28 2000-02-29 International Business Machines Corporation Semiconductor structures containing a micro pipe system therein
EP1132500A3 (fr) * 2000-03-08 2002-01-23 Applied Materials, Inc. Procédé pour le dépôt électrochimique de métal en utilisant de formes d'onde modulées
US7229909B2 (en) * 2004-12-09 2007-06-12 International Business Machines Corporation Integrated circuit chip utilizing dielectric layer having oriented cylindrical voids formed from carbon nanotubes
US8262916B1 (en) * 2009-06-30 2012-09-11 Microfabrica Inc. Enhanced methods for at least partial in situ release of sacrificial material from cavities or channels and/or sealing of etching holes during fabrication of multi-layer microscale or millimeter-scale complex three-dimensional structures
US9422154B2 (en) * 2010-11-02 2016-08-23 International Business Machines Corporation Feedback control of dimensions in nanopore and nanofluidic devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2016050932A1 *

Also Published As

Publication number Publication date
FR3026890A1 (fr) 2016-04-08
FR3026890B1 (fr) 2017-12-22
WO2016050932A1 (fr) 2016-04-07
US20170241032A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
EP0351001B1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
EP2577395B1 (fr) Procede de lithographie a dedoublement de pas
FR2830984A1 (fr) Tranchee d'isolement et procede de realisation
EP2878002B1 (fr) Procédé pour la réalisation d'une capacité
EP1480266A2 (fr) Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu
EP1111669A1 (fr) Procédé de réalisation d'interconnexions métalliques isolées dans des circuits intégrés
EP3009678B1 (fr) Dispositif de refroidissement par liquide caloporteur pour composants électroniques
EP2365741A1 (fr) Procede de metallisation de vias borgnes
EP3201120A1 (fr) Procede de controle de la fermeture de cavite par depot non conforme d'une couche
EP2690655B1 (fr) Procédé de réalisation de vias
EP2094603A1 (fr) Procede de realisation de micro-cavites non-alignees et a differentes profondeurs
EP2750185B1 (fr) Procédé amélioré de réalisation d'une structure de reprise de contact
EP3104402B1 (fr) Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
FR3042910A1 (fr) Interconnexions a base d'alliage de semi-conducteur et de metal pour circuit 3d
EP2498287B1 (fr) Procédé de réalisation d'interconnexions verticales à travers des couches structurées.
EP1425795A1 (fr) Circuit integre, notamment cellule memoire dram avec contact a faible facteur de forme et procede de fabrication
FR2979751A1 (fr) Element metallique d'interconnexion dans une puce de circuit integre et procede de realisation
FR3009649A1 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques
EP3537489B1 (fr) Procédé de fabrication d'un dispositif traversant
FR3069952B1 (fr) Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal
WO2017125336A1 (fr) Procede de fabrication d'une interconnexion comprenant un via s' etendant au travers d'un substrat
FR3037716A1 (fr) Transistors superposes avec zone active du transistor superieur auto-alignee
FR2866471A1 (fr) Procede de realisation d'un circuit electronique integre et circuit electronique integre ainsi obtenu
FR2950732A1 (fr) Procede ameliore de remplissage d'une cavite pratiquee dans un substrat et ayant un rapport de forme eleve
EP2365743B1 (fr) Structure d'interconnexion comprenant des vias borgnes destinés à être métallisés

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20170411

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RIC1 Information provided on ipc code assigned before grant

Ipc: B81C 1/00 20060101ALI20180326BHEP

Ipc: H01L 21/473 20060101AFI20180326BHEP

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20180503

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20180914