EP3064041A1 - Schnittstelle mit verbessertem sendezweig - Google Patents

Schnittstelle mit verbessertem sendezweig

Info

Publication number
EP3064041A1
EP3064041A1 EP14783603.5A EP14783603A EP3064041A1 EP 3064041 A1 EP3064041 A1 EP 3064041A1 EP 14783603 A EP14783603 A EP 14783603A EP 3064041 A1 EP3064041 A1 EP 3064041A1
Authority
EP
European Patent Office
Prior art keywords
branch
optocoupler
interface
bus
receiving branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP14783603.5A
Other languages
English (en)
French (fr)
Other versions
EP3064041B1 (de
Inventor
Frank Lochmann
Markus SCHERTLER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tridonic GmbH and Co KG
Original Assignee
Tridonic GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tridonic GmbH and Co KG filed Critical Tridonic GmbH and Co KG
Publication of EP3064041A1 publication Critical patent/EP3064041A1/de
Application granted granted Critical
Publication of EP3064041B1 publication Critical patent/EP3064041B1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/20—Responsive to malfunctions or to light source life; for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/175—Controlling the light source by remote control
    • H05B47/18—Controlling the light source by remote control via data-bus transmission
    • H05B47/183—Controlling the light source by remote control via data-bus transmission using digital addressable lighting interface [DALI] communication protocols
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/20—Controlling the colour of the light
    • H05B45/22—Controlling the colour of the light using optical feedback

Definitions

  • the present invention relates to an interface for bidirectional communication with an electronic operating device for at least one lamp and a ballast with such an interface.
  • the known interface is designed for communication according to the DALI standard, in which, with an inactive bus, a predetermined DC voltage is applied to the lines. This predetermined DC voltage is reduced only in the case of a signal transmission, while the constant DC voltage is applied again when no signals are transmitted.
  • the capacitor C2 is charged. This makes sense here, since when a signal transmission according to DALI standard takes place, just the voltage applied to the bus voltage drops to (logical) zero or to the voltage that is defined for the low-level voltage. This can be done in the Return channel (transmission branch) of the circuit can be detected immediately.
  • Return channel refers to the channel away from the interface as the channel for the transmission mode
  • the "send branch” is according to the
  • a DSI signal arrives at the connection for the operating device, that is to say on the secondary side, of the known interface, then the voltage rises abruptly from the value for the first logic state, for example ⁇ 6.5 volts, to a predetermined direct voltage, eg 10 - 15 volts (high level, ie the voltage value, which is interpreted as the second logical value, eg 1).
  • a predetermined direct voltage eg 10 - 15 volts
  • the incoming signal be recognized immediately to ensure reliable detection of the DSI signal.
  • the transfer is Manchester encoded, ie a data bit is transmitted by a change from low level to high level (logical 0) or a change from high level to low level (logical 1).
  • the capacitor C2 from the known circuit has a disturbing effect, since the falling edge (logic 1) or the first bit of the DSI signal can not be reliably detected by the known interface.
  • capacitor C2 is partially charged after accepting the high level (for about 833 ys) due to the 2 mA input power source.
  • the capacitor C2 continues to charge.
  • the first logical state (for example 1) at the optocoupler output of optocoupler U2 can not immediately be detected after falling below 6.5 volts.
  • the capacitor C2 is in fact still partially charged even after falling below the low level and bypasses in non-charged or partially charged state, the Zener diode ZI, which otherwise immediately interrupts the current flow in the optocoupler U2 falls below the Zener voltage (low level).
  • Receiving branch has a current source which can be fed from a bus at rest voltage leading, wherein the power source supplies at least the transmitting branch with energy and the transmitting branch has an optocoupler, wherein in the receiving branch an electrical Energy storage, for example, one or more capacitors, is provided, which is charged by the power source, and which is connected via at least one resistor in series with the secondary side of the optocoupler of the transmitting branch
  • the resistor can be connected to the energy store and the optocoupler.
  • the energy store and the resistor can be dimensioned such that during the transmission period of a digital bit, during which a connectable bus is short-circuited, a discharge current flows.
  • the edge time duration of a digital bit shorting a connectable bus may be less than 25mS, preferably less than 15yS.
  • the energy store can be charged without charge current control element or via a charging current control transistor, starting from the current source.
  • Fig. 1 shows an interface according to the prior art.
  • Fig. 2 is a schematic representation of a
  • Fig. 3 is a further schematic representation
  • FIG. 4 shows a first embodiment according to the invention.
  • Fig. 5 shows a second embodiment according to the invention.
  • Fig. 2 shows a circuit arrangement.
  • a field effect transistor (FET, JFET) J1 and a resistor R7 form a current source J1, R7, which provides a charging current of predetermined height at an energy store, which is referred to below as an example as capacitor C1.
  • the optocoupler Q5 is ultimately traversed by a constant current (input current minus charging current).
  • a nonlinear component in particular a Zener diode D9
  • the term "zener diode” will therefore be used hereinafter to represent the nonlinear component.
  • the distribution of the current is selected such that the charging current for the capacitor is lower than the current through the optocoupler, preferably in a range of 30% to 70%.
  • the charging current for capacitor C1 is now tapped at the input of the optocoupler Q3 of the receiving branch (see measuring point I between diode D6 and opto-coupler Q3)
  • the capacitor is thus part of a path which is connected in parallel to a path which connects the Primary side of the receiving optocoupler Q3 has.
  • a falling edge of a DSI signal that is to say in particular the first bit of the DSI command (start bit, logic 1, coded with falling edge)
  • start bit logic 1, coded with falling edge
  • the capacitor C1 Due to the fact that the capacitor C1 is not first discharged after the high level has been applied, it must be detected directly when the voltage drops to the low level.
  • a common power source can be used.
  • the interface can also be used for signal reception according to the DALI standard in addition to the signal reception according to the DSI standard. It is essential that the arrangement according to the invention allows, in particular, the very rapid detection of incoming signals, even when the idle state of the bus voltage is close to 0 volts or 0 volts.
  • the circuit arrangement shown in FIG. 2 is designed to counteract the negative influence of a current source by the use of a large-sized capacitor (with a capacitance of, for example, 1-6 yF), that of the current source with the FET Jl and the resistor R7 is charged to about 5.5 volts or more.
  • a large-sized capacitor with a capacitance of, for example, 1-6 yF
  • the current source with the FET Jl and the resistor R7 is charged to about 5.5 volts or more.
  • only a parasitic influence of the drain-source capacitance of the FET Jl is present, which however can be reduced by a suitable dimensioning of the capacitance lying on the gate.
  • FIG. 2 shows a schematic representation of the interface with a first primary-side control connection and a second primary-side control connection.
  • a DALI control unit SDALI and, on the other hand, a power switch (not shown) are coupled to the primary-side control input.
  • a resistor Rl is arranged in series with the first primary-side control connection. Between the resistor Rl and the second primary-side control terminal, a rectifier is coupled, which comprises four diodes Dl to D4. Between a first and a second
  • Gleiehrichterausgangsanschl is a switch XI coupled, in particular its distance working electrode - reference electrode.
  • a current source which comprises two bipolar transistors Q1, Q2 and two ohmic resistors R2, R3, is coupled to the rectifier output terminal. Coupled to the output of the current source is a first optocoupler Q3 which is coupled in series with a zener diode D9. In parallel with the zener diode D9 is a series circuit of a diode D6, the current source Jl, R7 consisting of FET Jl and resistor R7, and a capacitance Cl coupled. A second optocoupler Q5 is supplied via the current source R7, Jl.
  • the optocoupler Q3 in the receiving branch can deliver signals via an output of the interface with a first and a second output terminal, while the second optocoupler Q5 is provided in the transmitting branch via a signal input with a first and a second signal terminal for transmitting signals.
  • the output of the optocoupler Q5 is connected to the control electrode of the switch XI, in which path a diode D13 and a resistor R9 are connected in series.
  • Parallel to the control electrode of the switch XI is a parallel circuit of a capacitor C3 and a resistor RH coupled, which act as noise filters. Between capacitor C3 and resistor RH is coupled another bipolar transistor Q4 whose base is coupled to the higher side of resistor RH.
  • R7 to charge the capacitor Cl (this essentially corresponds to the Capacitor C2 of the known circuit) is then given the full functionality also in the transmission of signals according to the DSI standard, since a loading of the capacitor Cl no longer occurs at falling edge, but also according to DALI standard.
  • the capacitor Cl is therefore always charged, whereby bridging the Zener diode D9 is omitted by a non-charged or partially charged state with falling edge.
  • the capacitor Cl is charged in about 400 milliseconds to about 5.5 volts or more, so sure after 600 milliseconds (this corresponds to the DALI standard) from the
  • the charging current is limited by the current source consisting of FET Jl and resistor R7 to, for example, 100 ⁇ . However, this value may be higher or lower depending on the components used.
  • the optocoupler Q5 is always driven with a defined current, wherein the current through FET Jl is chosen so that in the case of a transmission of a DSI signal, an influence on the bit time, i. the time in which a bit can be sent from the sender to the receiver is small.
  • the circuits shown can be modified as follows. If, for example, the drive voltage for the FET XI, ie the voltage at C1, is to be increased, then an optocoupler Q5 with a drive current of approximately 1 Milliamps instead of eg 5 milliamps (mA) can be used. This can be, for example, a type TLP621 or TLP624 optocoupler from Toshiba. By reducing the optocoupler current to 1 milliampere, more current (eg, 600 microamps) can be allowed to charge the capacitance Cl, causing the voltage at Cl to reach its setpoint more quickly, thus reaching an even higher level at the time of transmission after 600 milliseconds Has.
  • diodes D6 and D13 can be replaced by Schottky diodes, whereby the control voltage at the gate of the switch XI, if necessary, can be increased by about 0.5 volts. This then allows use of a smaller sized FET XI.
  • the invention relates in particular to the improvement in terms of the signal shape and the signal repetition in the case of digital bits to be transmitted in the transmitting branch.
  • edges can be achieved with a duration of less than 25 ms, preferably even less than 15 ms.
  • a bus carrying potential at idle state for example the DALI bus
  • the two terminals for connecting two bus lines are respectively shown on the left side, for example for a DALI bus.
  • DALIin 1 On the right side in each case one with DALIin 1 designated optocoupler is shown.
  • a power source the Darlington circuit Q90, Q95
  • the bus incoming signals, which are then transmitted isolated from the optocoupler.
  • DALIin On the secondary side of the optocoupler DALIin then follows the further evaluation by a control circuit in the operating device for lighting and the control of the light source according to the information received via the bus.
  • the digital signals to be transmitted by the control circuit of the operating device for lamps are applied and transferred to the secondary side in an isolated manner.
  • the secondary side then has a circuit that can selectively short-circuit the bus.
  • the power supply for the area of the circuit between the secondary side of the optocoupler U91 and the bus via the bus voltage and the regulated current source Q90, Q95 Basically, the power supply for the area of the circuit between the secondary side of the optocoupler U91 and the bus via the bus voltage and the regulated current source Q90, Q95.
  • the power supply can therefore only take place from, for example, capacitances in the interface circuit itself, which represents an uncontrolled power supply, which thus leads to problems with the exact setting of the edge profile, but also to feedback effects, which in turn can lead to ringing.
  • Interface circuit are recorded, which in turn slow down the temporal response. After all, this ultimately leads to a limitation in terms of adjustable edge characteristics and bit repetition rates.
  • the current source Q90, Q95 which is supplied from the bus voltage, charges an electrical energy store, in the example shown, the capacitor C94.
  • This charging preferably takes place without current regulators present between the current source Q90, Q95 and the capacitor C94.
  • the transistor linear regulator previously shown in the exemplary embodiments can also be present here.
  • the energy storage capacitor C94 and the discharge current defining resistive resistor R100 are tuned such that the energy storage capacitor C94 is not fully discharged during the transmission period, ie during the short circuiting of the bus voltage and thus safe throughout the duration of the transmission bit (shorting the bus ) flows through a constant discharge current through the resistor R100 and the secondary side of the optocoupler U91.
  • a switch Q96 is now provided in the receiving branch, which has the receiving optocoupler U90.
  • This switch Q96 may, for example, be a transistor, such as a bipolar transistor, in particular, as shown in the present example, a PNP bipolar transistor.
  • the transistor Q96 is connected at its base to a Zener diode Z95.
  • the switch (transistor) Q96 is turned on (turned on), thus allowing current flow on the primary side of the receiving optocoupler U90. This current flow is described as already in connection with the preceding embodiments, fed by the current source R90, R91, Q90, Q95.
  • an energy storage element in particular a capacitor C95, is furthermore connected in the path in front of the Zener diode Z95. More specifically, this capacitor C95 is connected between the connection point of the base of the transistor Q95 under the cathode of the diode Z95 and the junction point of the emitter of the transistor Q96 and the cathode of the reception optical coupler U90. This capacitor C95 now causes a short delay of the switching of the transistor Q96, if sufficient voltage is applied from the side of the bus.

Landscapes

  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Eine digitale Bus-Schnittstelle für ein Betriebsgerät für ein Leuchtmittel weist auf: - einen Sende- und einen Empfangszweig, wobei der Empfangszweig eine Stromquelle (Q90, Q95, R90, R91) aufweist, die von einem im Ruhezustand Spannung führenden Bus aus speisbar ist, wobei die Stromquelle wenigstens den Sendezweig mit Energie versorgt und der Sendezweig einen Optokoppler (U91) aufweist, wobei in dem Empfangszweig ein elektrischer Energiespeicher (C95) vorgesehen ist, der durch die Stromquelle aufgeladen wird, und der sich über einen Widerstand (100) in Serie zu der Sekundärseite des Optokopplers (U91) des Sendezweigs entläd.

Description

Schnittstelle mit verbessertem Sendezweig
Die vorliegende Erfindung betrifft eine Schnittstelle für eine bidirektionale Kommunikation mit einem elektronischen Betriebsgerät für mindestens ein Leuchtmittel und ein Vorschaltgerät mit einer solchen Schnittstelle.
Aus der DE 10 2009 016 904 B4 ist eine Schnittstelle für DALI-Steuersignale bekannt, die einen Sende- und einen Empfangskanal aufweist, welche beide mit einer gemeinsamen Stromquelle betrieben werden können. Die Schaltung nach dem Stand der Technik ist in Fig. 1 gezeigt.
Sowohl für den Empfang von DALI-Signalen als auch für das Senden von DALI-Signalen sind in der bekannten Schaltung entsprechende Optokoppler U2, Ul vorgesehen, die jeweils Teils eines Zweigs zum Senden bzw. Empfangen bilden. Beide Zweige werden von der gemeinsamen Stromquelle Q2, Q3, R3, R4 gespeist. Die Schaltung weist weiter einen Energiespeicher auf, der in Fig. 1 als Kondensator C2 dargestellt ist.
Die bekannte Schnittstelle ist für eine Kommunikation nach DALI-Standard entworfen, bei dem bei einem inaktiven Bus eine vorgegebene Gleichspannung auf den Leitungen anliegt. Diese vorgegebene Gleichspannung wird jeweils nur im Fall einer Signalübermittlung herabgesetzt, während die konstante Gleichspannung wiederum anliegt, wenn keine Signale übermittelt werden.
Durch die an dem Bus anliegende Gleichspannung wird nach dem Stand der Technik der Kondensator C2 geladen. Dies ist hier sinnvoll, da, wenn eine Signalübermittlung nach DALI-Standard stattfindet, eben die auf dem Bus anliegende Spannung auf (logisch) Null bzw. auf die Spannung abfällt, die für die Low-Level-Spannung definiert ist. Dies kann im Rückkanal (Sendezweig) der Schaltung unmittelbar erkannt werden .
„Rückkanal" bezieht sich auf den Kanal weg von der Schnittstelle, als den Kanal für den Sendebetrieb der
Schnittstelle. Der „Sendezweig" ist entsprechend der zum
Senden von Signalen verwendete Signalpfad der Schnittstelle . Sollen jedoch statt DALI-Signalen Signale gemäss einem Protokoll von der Schnittstelle empfangen werden, bei denen im Ruhezustand des Bus die Spannung Null (oder sehr gering ist im Vergleich zum DALI-Standard) ist so stellt sich heraus, dass die bekannte Schnittstelle dafür nicht geeignet ist. Ein Beispiel für einen solchen Standard ist der sog. DSI-Standard.
Grund hierfür ist, dass, im Gegensatz zu dem DALI- Standard, nach DSI-Standard bei einem inaktiven Bus keine Spannung bzw. eine geringe Spannung anliegt (der „Low Level", also der niedrige Wert zur Übertragung eines ersten logischen Zustands, z.B. 0, ist auf < 6,5 Volt spezifiziert) . Erst bei Übertragung eines DSI-Signals wird die Spannung auf dem Bus angehoben.
Trifft folglich ein DSI-Signal an dem Anschluss für das Betriebsgerät, also sekundärseitig, der bekannten Schnittstelle ein, so steigt die Spannung sprunghaft von dem Wert, für den ersten logischen Zustand, z.B. < 6,5 Volt, auf eine vorgegebene Gleichspannung an, z.B. 10 - 15 Volt (High-Level, also der Spannungswert, der als zweiter logischer Wert interpretiert wird, z.B. 1) . Es ist nun notwendig, dass das eingehende Signal sofort erkannt wird, um eine zuverlässige Erkennung des DSI-Signals zu gewährleisten. Bei DSI erfolgt die Übertragung manchesterkodiert, d.h. ein Daten-Bit wird durch einen Wechsel vom Low-Level zum High-Level (logisch 0) bzw. einen Wechsel vom High-Level zum Low-Level (logisch 1) übertragen . Der Kondensator C2 aus der bekannten Schaltung wirkt hierbei jedoch störend, da die abfallende Flanke (logisch 1) bzw. das erste Bit des DSI-Signals durch die bekannte Schnittstelle nicht zuverlässig erkannt werden kann.
Dies liegt daran, dass der Kondensator C2 nach Annehmen des High-Levels (für ca. 833 ys) , infolge der 2 mA Eingangsstromquelle teilgeladen ist. Bei einem Absinken der Busspannung auf unter 6,5 Volt wird der Kondensator C2 weiter geladen. Dies hat zur Folge, dass auch im Optokoppler U2 des Empfangszweigs Strom fließt, und damit nicht sofort nach Unterschreiten von 6,5 Volt der erste logische Zustand (z.B. 1) am Optokoppler-Ausgang von Optokoppler U2 erkannt werden kann. Der Kondensator C2 ist nämlich selbst nach Unterschreitung des Low-Levels immer noch teilgeladen und überbrückt in nicht- oder teilgeladenem Zustand die Zenerdiode ZI, die den Stromfluss im Optokoppler U2 bei unterschreiten der Zenerspannung (Low Level) ansonsten sofort unterbricht.
Es ist daher Aufgabe der Erfindung, eine Schnittstelle bereit zu stellen, die im Sendebetrieb hinsichtlich der Flankensteilheit digitaler Signale verbessert ist.
Die Erfindung löst dieses Problem durch das Bereitstellen einer Schnittstelle, wie sie mit Anspruch 1 beansprucht ist. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Eine digitale Bus-Schnittstelle für ein Betriebsgerät für ein Leuchtmittel wiest auf:
- einen Sende- und einen Empfangszweig, wobei der
Empfangszweig eine Stromquelle aufweist, die von einem im Ruhezustand Spannung führenden Bus aus speisbar ist, wobei die Stromquelle wenigstens den Sendezweig mit Energie versorgt und der Sendezweig einen Optokoppler aufweist, wobei in dem Empfangszweig ein elektrischer Energiespeicher, bspw. ein oder mehrere Kondensatoren, vorgesehen ist, der durch die Stromquelle aufgeladen wird, und der sich über wenigstens einen Widerstand in Serie zu der Sekundärseite des Optokopplers des Sendezweigs
entlädt .
Der Widerstand kann zischen dem Energiespeicher und dem Optokoppler geschaltet sein.
Der Energiespeicher und der Widerstand können derart dimensioniert sein, dass während der Sendezeitdauer eines digitalen Bits, während der ein anschliessbarer Bus kurzgeschlossen ist, ein Entladestrom fliesst.
Die Flankenzeitdauer eines digitalen Bits, das einen anschliessbaren Bus kurzschliesst , kann weniger als 25mS, vorzugsweise weniger als 15yS betragen.
Der Energiespeicher kann ohne Ladestrom-Regelelement oder über einen Ladestrom-Regeltransistor ausgehend von der Stromquelle geladen werden.
Wesentliche Aspekte der Erfindung werden nunmehr mit Blick auf die Zeichnungen beschrieben.
Dabei zeigen:
Fig. 1 eine Schnittstelle nach dem Stand der Technik. Fig. 2 eine schematische Darstellung einer
Sehaltungsanordnung .
Fig. 3 eine weitere schematische Darstellung
Schaltungsanordnung .
Fig. 4 eine erste erfindungsgemässe Ausführungsform. Fig. 5 eine zweite erfindungsgemässe Ausführungsform.
Fig. 2 zeigt eine Schaltungsanordnung. Hierin bilden insbesondere ein Feldeffekttransistor (FET, JFET) Jl und ein Widerstand R7 eine Stromquelle Jl, R7, welche einen Ladestrom vorgegebener Höhe an einem Energiespeicher, der im Folgenden beispielhaft als Kondensator Cl bezeichnet ist, zur Verfügung stellt.
Dadurch wird einerseits sichergestellt, dass der Optokoppler Q5 letztlich von einem konstanten Strom (Eingangsstrom minus Ladestrom) durchflössen wird. Andererseits wird die Wirkung eines nichtlinearen Bauteils, insbesondere einer Zenerdiode D9, nicht durch den Kondensator Cl überbrückt. Im Folgenden wird daher stellvertretend für das nichtlineare Bauteil der Begriff „Zenerdiode" verwendet. Vorzugsweise ist die Aufteilung des Stromes so gewählt, dass der Ladestromstrom für den Kondensator geringer ist als der Strom durch den Optokoppler, vorzugsweise in einem Bereich von 30% bis 70% des Optokoppler-Stroms. Der Ladestrom für Kondensator Cl wird nun am Eingang des Optokopplers Q3 des Empfangszweigs abgegriffen (siehe Messpunkt I zwischen Diode D6 und Optokoppler Q3) . Der Kondensator ist also Teil eines Pfads, der parallel zu einem Pfad geschaltet ist, der die Primärseite des Empfangs-Optokopplers Q3 aufweist.
Durch Einsatz der beschriebenen Stromquelle Jl, R7 ist sichergestellt, dass eine abfallende Flanke eines DSI- Signals, also insbesondere das erste Bit des DSI-Befehls (Start-Bit, logisch 1, kodiert mit abfallender Flanke), schnell und zuverlässig erkannt wird. Dadurch, dass der Kondensator Cl nach Anliegen des High-Levels nicht erst entladen wird, ist direkt zu detektieren, wenn die Spannung auf den Low-Level abfällt. Dennoch kann auch in der erfindungsgemäßen Schaltung für den Rückkanal und Vorwärtskanal (Empfangs-/Sendezweig) eine gemeinsame Stromquelle genutzt werden. Die Schnittstelle ist neben der Verwendung für den Signalempfang nach DSI-Standard ebenfalls für den Signalempfang nach DALI-Standard einsetzbar. Wesentlich ist, dass die erfindungsgemäße Anordnung insbesondere das sehr schnelle Detektieren eintreffender Signale ermöglicht, auch wenn der Ruhezustand der Busspannung nahe 0 Volt oder 0 Volt ist.
Die in Fig. 2 gezeigte Schaltungsanordnung, ist so ausgestaltet, dass sie dem negativen Einfluss einer Stromquelle durch die Verwendung eines groß dimensionierten Kondensators (mit einer Kapazität von z.B. 1-6 yF) entgegenwirkt, der von der Stromquelle mit dem FET Jl und dem Widerstand R7 auf ca. 5,5 Volt oder mehr geladen wird. Dabei ist lediglich ein parasitärer Einfluss der Drain-Source-Kapazität des FETs Jl vorhanden, die sich jedoch durch eine geeignete Dimensionierung der am Gate liegenden Kapazität verringern lässt.
Fig. 2 zeigt dabei in schematischer Darstellung die Schnittstelle mit einem ersten primärseitigen Steueranschluss und einem zweiten primärseitigen Steueranschluss . Mit dem primärseitigen Steuereingang ist einerseits ein DALI-Steuergerät SDALI, andererseits ein Netztaster (nicht gezeigt) gekoppelt.
Vorliegend ist seriell zum ersten primärseitigen Steueranschluss ein Widerstand Rl angeordnet. Zwischen dem Widerstand Rl und dem zweiten primärseitigen Steueranschluss ist ein Gleichrichter gekoppelt, der vier Dioden Dl bis D4 umfasst. Zwischen einen ersten und einen zweiten
Gleiehrichterausgangsanschl ist ein Schalter XI gekoppelt, insbesondere dessen Strecke Arbeitselektrode - Bezugselektrode. Mit dem Gleichrichterausgangsanschluss ist überdies eine Stromquelle gekoppelt, die zwei Bipolar- Transistoren Ql, Q2 sowie zwei ohmsche Widerstände R2, R3 umfasst. Mit dem Ausgang der Stromquelle ist ein erster Optokoppler Q3 gekoppelt, der in Serie zu einer Zenerdiode D9 gekoppelt ist. Parallel zu der Zenerdiode D9 ist eine Serienschaltung aus einer Diode D6, der Stromquelle Jl, R7 bestehend aus FET Jl und Widerstand R7, und eine Kapazität Cl gekoppelt. Über die Stromquelle R7, Jl wird ein zweiter Optokoppler Q5 versorgt. Der Optokoppler Q3 im Empfangszweig kann über einen Ausgang der Schnittstelle mit einem ersten und einem zweiten Ausgangsanschluss Signale übergeben, während der zweite Optokoppler Q5 im Sendezweig über einen Signaleingang mit einem ersten und einem zweiten Signalanschluss zum Senden von Signalen vorgesehen ist.
Der Ausgang des Optokopplers Q5 ist mit der Steuerelektrode des Schalters XI verbunden, wobei auf dieser Strecke eine Diode D13 und ein Widerstand R9 in Serie geschaltet sind. Parallel zur Steuerelektrode des Schalters XI ist eine Parallelschaltung eines Kondensators C3 und eines Widerstands RH gekoppelt, die als Störfilter wirken. Zwischen dem Kondensator C3 und dem Widerstands RH ist ein weiterer Bipolar-Transistor Q4 gekoppelt, dessen Basis mit der potentialhöheren Seite des Widerstands RH gekoppelt ist.
Durch Verwendung der Stromquelle Jl, R7 zum Laden des Kondensators Cl (dieser entspricht im Wesentlichen dem Kondensator C2 der bekannten Schaltung) ist dann die volle Funktionalität auch bei der Übertragung von Signalen nach dem DSI-Standard gegeben, da ein Laden des Kondensators Cl bei abfallender Flanke nicht mehr erfolgt, aber auch nach DALI-Standard. Der Kondensator Cl ist folglich immer geladen, wodurch eine Überbrückung der Zenerdiode D9 durch einen nicht- oder teilgeladenen Zustand bei abfallender Flanke entfällt. Nach einem Einschalten der Netzspannung und damit einem Anliegen einer Gleichspannung auf einem vorbestimmten Level/Niveau nach DALI-Standard wird der Kondensator Cl in rund 400 Millisekunden auf ca. 5,5 Volt oder mehr geladen, so dass sicher nach 600 Millisekunden (dies entspricht dem DALI-Standard) ab dem
EinschaltZeitpunkt eine Antwort auf ein DALI-Signal gesendet werden kann.
Der Ladestrom wird dabei von der Stromquelle bestehend aus FET Jl und Widerstand R7 auf beispielsweise 100 μΑ begrenzt. Dieser Wert kann jedoch abhängig von den verwendeten Komponenten auch höher oder niedriger sein.
Hierdurch wird der Optokoppler Q5 immer mit einem definierten Strom angesteuert, wobei der Strom durch FET Jl so gewählt ist, dass im Falle einer Übertragung eines DSI-Signals ein Einfluss auf die Bit-Zeit, d.h. die Zeit, in der ein Bit vom Sender zum Empfänger gesendet werden kann, klein ist.
Die gezeigten Schaltungen können wie folgt abgewandelt werden. Soll beispielsweise die Ansteuerspannung für den FET XI, also die Spannung an Cl, erhöht werden, so kann ein Optokoppler Q5 mit einem Ansteuerstrom von ca. 1 Milliampere anstatt von z.B. 5 Milliampere (mA) verwendet werden. Dies kann z.B. ein Optokoppler vom Typ TLP621 oder TLP624 der Firma Toshiba sein. Durch die Verringerung des Optokoppler-Stroms auf 1 Milliampere kann mehr Strom (z.B. 600 Mikroampere) zum Laden der Kapazität Cl zugelassen werden, wodurch die Spannung an Cl schneller ihren Sollwert erreicht und damit zum Zeitpunkt des Sendens nach 600 Millisekunden auch einen noch höheren Wert erreicht hat. Weiter können die Dioden D6 und D13 durch Schottky-Dioden ersetzt werden, wodurch die Steuerspannung am Gate des Schalters XI, wenn notwendig, um ca. 0,5 Volt angehoben werden kann. Dies ermöglicht dann eine Verwendung eines kleiner dimensionierten FETs XI.
Bezugnehmend auf Figuren 4 und 5 soll nunmehr eine erfindungsgemässe Schaltung in zwei Varianten erläutert werden .
Die Erfindung bezieht sich insbesondere auf die Verbesserung hinsichtlich der Signalform und der Signalrepetition bei auszusendenden digitalen Bits im Sendezweig .
Durch die in Fig. 4 und Fig. 5 dargestellte Schaltungen lassen sich verringerte Flankenseiten (somit steilere Flanken) erzielen. Beispielsweise können Flanken mit einer zeitlichen Dauer von weniger als 25ms, bevorzugt sogar weniger als 15ms erzielt werden. Diese Zeitdauern beziehen sich also für den Fall, dass ein im Ruhezustand potentialführender Bus verwendet wird (beispielsweise der DALI-Bus) auf die Zeitdauer bis die Flanke eines Sendebits das Buspotential auf das niedrigere Potential gezogen hat, bzw. die hintere Flanke eines Sendebits wiederum das Buspotential von dem niedrigen Potential auf das Ruhepotential ansteigen lässt. In Figuren 4 und 5 sind jeweils auf der linken Seite die beiden Klemmen zum Anschluss von zwei Busleitungen dargestellt, bspw. für einen DALI-Bus.
Auf der rechten Seite ist jeweils ein mit , DALIin1 bezeichneter Optokoppler dargestellt. Auf dessen Primärseite U90 (linke Seite des Optokopplers in Figuren) werden mittels einer Stromquelle (die Darlington-Schaltung Q90, Q95) von dem Bus eingehende Signale gespeist, die also dann von dem Optokoppler potentialgetrennt übertragen werden. Auf der Sekundärseite des Optokopplers DALIin folgt dann die weitere Auswertung durch eine Steuerschaltung im Betriebsgerät für Leuchtmittel und die Ansteuerung der Leuchtmittel entsprechend der über den Bus empfangenen Information.
Auf der Primärseite des weiteren ( sendeseitigen) Optokopplers DALIout, U91, werden die von der Steuerschaltung des Betriebsgeräts für Leuchtmittel auszusendenden digitalen Signale angelegt und potentialgetrennt auf die Sekundärseite übertragen. Die Sekundärseite weist dann eine Schaltung auf, die selektiv den Bus kurzschliessen kann.
Grundsätzlich erfolgt die Energieversorgung für den Bereich der Schaltung zwischen der Sekundärseite des Optokopplers U91 und dem Bus über die Busspannung und die geregelte Stromquelle Q90, Q95. Ein Problem tritt indessen dadurch auf, dass beim Senden eines digitalen Signals die vordere Flanke des digitalen Bits die Busspannung selektiv kurzschließt und somit auf ein niedriges Potential zieht. Dies wiederum bedeutet, dass somit die zuvor noch vorliegende Energieversorgung zum Speisen der Stromquelle Q90, Q95 entfällt. Die Energieversorgung kann also nur noch aus beispielsweise Kapazitäten in der Schnittstellenschaltung selbst erfolgen, was eine unkontrollierte Energieversorgung darstellt, was somit zu Problemen bei der genauen Einstellung des Flankenverlaufs führt, aber auch zu Rückkopplungseffekten, die wiederum zu Schwingungen (ringing) führen können. Um diese Rückkkopplungseffekte hinsichtlich ihrer störenden Auswirkung gering zu halten, müssen daher filternde Bauteile in der
Schnittstellenschaltung aufgenommen werden, die wiederum das zeitliche Antwortverhalten verlangsamen. Nach alledem führt dies letztendlich zu einer Einschränkung hinsichtlich der einstellbaren Flankenverläufe und Bit-Repetitionsraten .
Gemäß der Erfindung wie in Figuren 4 und 5 dargestellt ist daher vorgesehen, dass die aus Busspannung gespeiste Stromquelle Q90, Q95 einen elektrischen Energiespeicher, im dargestellten Beispiel den Kondensator C94 lädt. Vorzugsweise erfolgt dieses Laden ohne zwischen der Stromquelle Q90, Q95 und den Kondensator C94 vorliegenden Stromregler. Indessen kann der in den zuvor in den Ausführungsbeispielen dargestellte Transistor-Linearregler auch hier vorliegen.
Von Bedeutung ist weiterhin, dass das Entladen des Kondensators C94 kontrolliert über einen Ohmschen Widerstand R100 erfolgt, der bspw. zwischen den
Energiespeicher und den Optokoppler geschaltet ist.
Dieses kontrollierte Entladen mittels eines konstanten Entladestroms wird also dann stattfinden, wenn die Stromquelle Q90, Q95 nicht nur ordnungsgemäß arbeiten kann, also bei Wegfall der Busspannung selektives Kurzschließen im zeitlichen Bereich des Sendebits. Der Kondensator C94 wird mit einem kontrollierten Strom über den Widerstand R100 entladen.
Der Energiespeicher-Kondensator C94 und der den Entladestrom definierende Ohmsche Widerstand R100 sind dabei derart abgestimmt, dass der Energiespeicherkondensator C94 während der Sendezeitdauer, also während dem Kurzschließen der Busspannung noch nicht vollständig entladen ist und somit sicher während der gesamten Zeitdauer des Sendebits (Kurzschließen des Busses) ein konstanter Entladestrom durch den Widerstand R100 und die Sekundärseite des Optokopplers U91 fliesst.
Unter Bezugnahme auf Figur 5 soll nunmehr ein weiteres Ausführungsbeispiels der vorliegenden Erfindung erläutert werden .
Gemäß dem Ausführungsbeispiel von Figur 5 ist im Empfangszweig, der den Empfangs-Optokoppler U90 aufweist, nunmehr ein Schalter Q96 vorgesehen. Dieser Schalter Q96 kann beispielsweise ein Transistor, wie beispielsweise ein Bipolartransistor, insbesondere, wie im vorliegenden Beispiel gezeigt, ein PNP-Bipolartransistor sein.
Der Transistor Q96 ist an seiner Basis mit einer Z-Diode Z95 verschaltet. Wenn die Spannung über der Z-Diode Z95 die Zenerspannung erreicht hat (beispielsweise in 5,7V), wird der Schalter (Transistor) Q96 leitend geschaltet (durchgeschaltet) und ermöglicht somit einen Stromfluss auf der Primärseite des empfangsseitigen Optokopplers U90. Dieser Stromfluss wird wie bereits im Zusammenhang mit den vorhergehenden Ausführungsbeispielen geschildert, gespeist durch die Stromquelle R90, R91, Q90, Q95.
Wie in Figur 5 ersichtlich ist weiterhin in dem Pfad vor der Z-Diode Z95 ein Energiespeicherelement, insbesondere ein Kondensator C95 geschaltet. Genauergesagt ist dieser Kondensator C95 zwischen dem Verbindungspunkt der Basis des Transistors Q95 unter der Kathode der Diode Z95 sowie dem Verbindungspunkt des Emitters des Transistors Q96 und der Kathode des Empfangs-Optokopplers U90 geschaltet. Dieser Kondensator C95 bewirkt nunmehr eine kurze Verzögerung des Durschaltens des Transistors Q96, wenn von Seiten des Busses eine ausreichende Spannung anliegt.
Mittels dieses Schalters (Transistors) Q95 kann nunmehr eine besonders vorteilhafte Schnittstellenschaltung ermöglicht werden, bei der eingangsseitig (linke Seite „Bus" in Figur 5) sowohl digital Signale gemäß dem DALI, bzw. dem DSI Standart aber auch Tastersignale angelegt werden können, bei denen manuell eine Versorgungsspannung kurzgeschlossen wird. Der Schaltungsblock FB in Figur 5 enthält eine zweistufige Schaltung zur Anpassung der Flankensteilheiten beim Senden, also beim Ansteuern des Transistors Q92, mittels dem die Busleitungen selektiv kurgeschlossen werden können .

Claims

Ansprüche
Digitale Bus-Schnittstelle für ein Betriebsgerät für ein Leuchtmittel, wobei:
- die Schnittstelle einen Sende- und einen
Empfangs zweig aufweist,
- der Empfangszweig eine Stromquelle (R90, R91, Q90, Q95) aufweist, die von einem im Ruhezustand Spannung führenden Bus aus speisbar ist,
- die Stromquelle (R90, R91, Q90, Q95) wenigstens den Sendezweig mit Energie versorgt und der Sendezweig einen Optokoppler (U91) aufweist,
- der Empfangszweig einen weiteren Optokoppler (U90) aufweist,
- in dem Empfangszweig ein Schalter (Q96) vorgesehen ist, der derart angeordnet ist, dass die Primärseite des Optokopplers (U90) des Empfangszweigs selektiv leitend geschaltet wird, solange die Spannung am Eingang des Empfangszweigs eine definierten
Schwellenwert überschreitet. 2. Schnittstelle nach Anspruch 1,
wobei der Schalter (Q96) die Primärseite des
Optokopplers (U90) des Empfangszweigs selektiv leitend schaltet, wenn die Spannung an einem
nichtlinearen Element, insbesondere einer Z-Diode (Z95) , einen definierten Wert überschreitet.
3. Schnittstelle nach einem der vorhergehenden
Ansprüche,
bei der in dem Empfangszweig ein elektrischer Energiespeicher (C94) vorgesehen ist, der durch die Serienschaltung von Stromquelle (R90, R91, Q90, Q95) und Schalter (Q96) aufgeladen wird, und der sich über einen Widerstand (R100) in Serie zu der Sekundärseite des Optokopplers (U91) des Sendezweigs entlädt.
4. Digitale Bus-Schnittstelle für ein Betriebsgerät für ein Leuchtmittel, wobei die Schnittstelle aufweist: - einen Sende- und einen Empfangszweig, wobei der Empfangszweig eine Stromquelle (R90, R91, Q90, Q95) aufweist, die von einem im Ruhezustand Spannung führenden Bus aus speisbar ist, wobei die Stromquelle (R90, R91, Q90, Q95) wenigstens den Sendezweig mit Energie versorgt und der Sendezweig einen Optokoppler (U91) aufweist,
wobei in dem Empfangszweig ein elektrischer
Energiespeicher (C94) vorgesehen ist, der durch die Stromquelle (R90, R91, Q90, Q95) aufgeladen wird, und der sich über einen Widerstand (R100) in Serie zu der Sekundärseite des Optokopplers (U91) des Sendezweigs entlädt .
5. Schnittstelle nach Anspruch 2 oder 3,
wobei der Widerstand (R100) zwischen dem
Energiespeicher (C94) und dem Optokoppler (U91) geschaltet ist.
6. Schnittstelle nach einem der Ansprüche 2 bis 4,
wobei der Energiespeicher (C94) und der Widerstand (R100) derart dimensioniert sind, dass während der
Sendezeitdauer eines digitalen Bits, während der ein anschliessbarer Bus kurzgeschlossen ist, ein
Entladestrom fliesst.
7. Schnittstelle nach einem der vorhergehenden
Ansprüche,
wobei die Flankenzeitdauer eines digitalen Bits, das einen anschliessbaren Bus kurzschliesst , weniger als 25mS, vorzugsweise weniger als 15yS beträgt.
Schnittstelle nach einem der vorhergehenden
Ansprüche,
bei der der Energiespeicher (C94) ohne Ladestrom- Regelelement oder über einen Ladestrom- Regeltransistor ausgehend von der Stromquelle geladen wird .
Vorschaltgerät für Leuchtmittel, insbesondere
Gasentladungslampe, LEDs oder OLEDs, mit einer
Schnittstelle nach einem der vorgehenden Ansprüche.
10. Leuchte, aufweisend ein Leuchtmittel,
insbesondere Gasentladungslampe, LEDs oder OLEDs, sowie ein Vorschaltgerät nach Anspruch 6.
11. Gebäudetechnik-Bussystem, aufweisend wenigstens einen Busteilnehmer mit einer Schnittstelle nach einem der Ansprüche 1 bis 7.
EP14783603.5A 2013-10-28 2014-10-09 Schnittstelle mit verbessertem sendezweig Active EP3064041B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013221848.6A DE102013221848B4 (de) 2013-10-28 2013-10-28 Schnittstelle mit verbessertem Sendezweig, entsprechendes Gebäudetechnik-Bussystem, Vorschaltgerät mit derartiger Schnittstelle sowie Leuchte mit derartigem Vorschaltgerät
PCT/EP2014/071674 WO2015062837A1 (de) 2013-10-28 2014-10-09 Schnittstelle mit verbessertem sendezweig

Publications (2)

Publication Number Publication Date
EP3064041A1 true EP3064041A1 (de) 2016-09-07
EP3064041B1 EP3064041B1 (de) 2022-11-30

Family

ID=51690380

Family Applications (1)

Application Number Title Priority Date Filing Date
EP14783603.5A Active EP3064041B1 (de) 2013-10-28 2014-10-09 Schnittstelle mit verbessertem sendezweig

Country Status (5)

Country Link
US (1) US9585233B2 (de)
EP (1) EP3064041B1 (de)
CN (1) CN105532075B (de)
DE (1) DE102013221848B4 (de)
WO (1) WO2015062837A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170132050A (ko) * 2016-05-23 2017-12-01 엘지이노텍 주식회사 Dali 인터페이스 및 이를 포함하는 전원장치
CN107820355A (zh) * 2017-12-01 2018-03-20 赛尔富电子有限公司 一种带有自举功能的dali接口电路
WO2019144373A1 (en) 2018-01-26 2019-08-01 Tridonic Gmbh & Co Kg Dali circuit, controlling method and equipment
WO2020069980A1 (en) * 2018-10-02 2020-04-09 Signify Holding B.V. A digital addressable lighting interface, dali, enabled communication device for transmitting messages over a communication bus, as well as a corresponding method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146357A (en) * 1990-05-04 1992-09-08 Buffton Corporation Data communications system that prevents undesired coupling between data stations
DE10113367C1 (de) * 2001-03-20 2003-01-02 Vossloh Schwabe Elektronik Interfaceschaltung
DE10329876B4 (de) 2003-07-02 2016-06-02 Tridonic Gmbh & Co Kg Schnittstelle für ein Lampenbetriebsgerät mit niedrigen Standby-Verlusten und Verfahren zur Ansteuerung eines Lampenbetriebsgeräts über eine derartige Schnittstelle
US7764479B2 (en) * 2007-04-18 2010-07-27 Lutron Electronics Co., Inc. Communication circuit for a digital electronic dimming ballast
DE102009016904B4 (de) 2009-04-08 2012-03-01 Osram Ag Schnittstelle zum Ansteuern eines elektronischen Vorschaltgeräts
WO2011135098A1 (de) * 2010-04-30 2011-11-03 Tridonic Gmbh & Co Kg Spannungsfeste schnittstellenschaltung
US9131549B2 (en) 2012-04-12 2015-09-08 Koninklijke Philips N.V. Digital communication interface circuit for line-pair with individually adjustable transition edges
US9439270B2 (en) * 2012-10-17 2016-09-06 Koninklijke Philips N.V. Digital communication receiver interface circuit for line-pair with duty cycle imbalance compensation
EP2770637B1 (de) * 2013-02-22 2015-08-19 Siemens Aktiengesellschaft Optokoppleranordnung und Ein- und/oder Ausgabebaugruppe

Also Published As

Publication number Publication date
CN105532075B (zh) 2018-09-25
EP3064041B1 (de) 2022-11-30
WO2015062837A1 (de) 2015-05-07
US20160234918A1 (en) 2016-08-11
DE102013221848A1 (de) 2015-04-30
US9585233B2 (en) 2017-02-28
DE102013221848B4 (de) 2025-01-16
CN105532075A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
EP2564671B1 (de) Spannungsfeste schnittstellenschaltung
DE102014001749A1 (de) Schutzvorrichtung für eine Stromversorgung
DE102009029514A1 (de) Schaltungsanordnung für ein Steuergerät
EP3221943B1 (de) Schutzschaltung für einen überspannungs- und/oder überstromschutz
EP3064041B1 (de) Schnittstelle mit verbessertem sendezweig
DE102014202617B4 (de) Verfahren und Vorrichtung zum Messen eines Batteriezellenstromes
DE68926155T2 (de) Halbleiterschaltung mit einer Überspannungsschutzschaltung
DE4330114B4 (de) Schaltungsanordnung zum Steuern einer Mehrzahl von Verbrauchern, insbesondere Vorschaltgerät von Lampen
EP2564506B1 (de) Schnittstellenschaltung und verfahren zur beeinflussung der flankensteilheit eines ansteuersignals
DE102012206906B4 (de) Schnittstelle mit Sende- und Empfangszweig
DE102007009520B4 (de) Schnittstelle für Digitalsignale und Netzspannungssignale, mit schaltbarer Konstantstromquelle
AT14231U1 (de) Schnittstelle mit verbessertem Sendezweig
EP2842400B1 (de) Schnittstelle mit sende- und empfangszweig
DE102015207308B4 (de) Schnittstellenschaltung mit Niedervoltversorgung für eine Steuereinheit
DE102016105665B4 (de) Spannungsbegrenzungsschaltung
DE102014103926B4 (de) Spannungsversorgungseinrichtung für einen Digitalbus
AT17752U1 (de) Verbesserungen einer Kommunikation zwischen zwei Steuerschaltungen zur Steuerung von Wandlerstufen eines Leuchtmittel-Betriebsgerätes mit einer Störspannung auf der Masseleitung
EP2387154A1 (de) Schaltung zur galvanischen Trennung von Stromkreisen
DE202010006269U1 (de) Spannungsfeste Schnittstellenschaltung
EP0664062B1 (de) Anordnung zum übertragen von binärsignalen über eine signalleitung
AT13367U1 (de) Schnittstelle mit Sende- und Empfangszweig
DE102009029909A1 (de) Verfahren zur Ausfallerkennung von Leuchtdioden und Schaltungsanordnung
DE1206015B (de) Schaltungsanordnung zur Erzeugung einer Impulsfolge mit unterschiedlichen, gegebenenfalls variablen Impulsabstaenden
DE112015006249T5 (de) Kommunikationssystem, Sendevorrichtung und Empfangsvorrichting
DE102017213379A1 (de) Verpolschutzschaltungsvorrichtung für eine interne Schaltung für ein Fahrzeug und Verfahren zum Betreiben einer Verpolschutzschaltungsvorrichtung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20160426

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20200115

RIC1 Information provided on ipc code assigned before grant

Ipc: H05B 47/20 20200101ALI20211108BHEP

Ipc: H05B 33/08 20200101ALI20211108BHEP

Ipc: H05B 47/18 20200101AFI20211108BHEP

REG Reference to a national code

Ref country code: DE

Ref legal event code: R079

Ref document number: 502014016450

Country of ref document: DE

Free format text: PREVIOUS MAIN CLASS: H05B0037020000

Ipc: H05B0047180000

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

RIC1 Information provided on ipc code assigned before grant

Ipc: H05B 47/20 20200101ALI20220601BHEP

Ipc: H05B 47/18 20200101AFI20220601BHEP

INTG Intention to grant announced

Effective date: 20220629

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1535708

Country of ref document: AT

Kind code of ref document: T

Effective date: 20221215

Ref country code: DE

Ref legal event code: R096

Ref document number: 502014016450

Country of ref document: DE

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG9D

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20221130

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20230331

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20230228

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20230330

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20230301

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230530

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502014016450

Country of ref document: DE

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20230831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20231031

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20231009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20231009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20231031

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20231031

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20231031

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20231009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20231009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 1535708

Country of ref document: AT

Kind code of ref document: T

Effective date: 20231009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20231009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20231009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20141009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20141009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221130

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20251028

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20251023

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20251027

Year of fee payment: 12