CAPTEUR D'IMAGE A EFFICACITE QUANTIQUE AMELIOREE DANS LES GRANDES LONGUEURS D'ONDE
L'invention concerne les capteurs d'image de technologie CMOS sur substrat de silicium.
Un capteur d'image performant doit répondre à de multiples contraintes contradictoires : réduction de la taille des pixels pour améliorer la résolution et l'encombrement ou le coût de fabrication ; mais cependant mise en place de plusieurs transistors dans chaque pixel pour lire le signal notamment en mode de prise de vue instantanée (mode 'snapshot', avec temps d'intégration commun à toutes les lignes de pixels) ; capacité de stockage d'électrons élevée dans chaque pixel pour maximiser la dynamique de mesure linéaire d'éclairement sans saturation des pixels ; sensibilité maximale pour les conditions de faible éclairement avec un bruit aussi faible que possible, etc.
De nuit, la lumière provient soit de la lune, soit, en l'absence de lune, de la luminescence naturelle du ciel nocturne ("night glow" en anglais), provenant des galaxies lointaines et également de la réflexion de la lumière solaire sur les particules dispersées dans l'espace atmosphérique ou interplanétaire. On sait mesurer le spectre de luminescence naturelle ou lunaire, qui peut être exprimé en nombre de photons reçus par seconde et par centimètre carré pour une tranche de longueurs d'onde donnée (par exemple de 10 nanomètres en 10 nanomètres).
Typiquement, le spectre de la réflexion lunaire est à peu près uniforme, dans le domaine visible et le proche infrarouge, mais la luminescence naturelle en l'absence de lune est beaucoup plus faible dans le domaine visible que dans le proche infrarouge.
En l'absence de lune, on peut estimer à 5 à 15 le nombre de photons reçus par un pixel de 5x5 micromètres la nuit pendant un temps d'exposition de 1 /25 de seconde à 1 /60 de seconde c'est-à-dire pendant une durée de trame classique d'une prise d'image animée. Ces photons sont en grande majorité dans l'infrarouge proche et non dans les longueurs d'onde visibles.
Il est donc important, pour la prise d'image en faible lumière et notamment en vision de nuit, d'augmenter autant que possible la sensibilité du détecteur dans le proche infrarouge, sachant par ailleurs que le silicium
présente une capacité de conversion de photons en électrons jusqu'à des longueurs d'onde pouvant atteindre 1 100 nanomètres.
Un but de l'invention est donc d'améliorer la qualité des capteurs d'image en améliorant l'efficacité quantique de la détection, c'est-à-dire le rapport entre le nombre de charges électroniques collectées dans une surface photosensible et le nombre de photons reçus par cette surface, dans le proche infrarouge (de 750 nanomètres environ à 1 100 nanomètres), sans nuire à la détection dans le domaine visible (de 400 nanomètres environ à 800 nanomètres), et tout en conservant une compatibilité technologique avec la fabrication de circuits électroniques de traitement formés sur la même puce de circuit intégré que le capteur.
Pour cela, l'invention propose un capteur d'image formé sur une puce de circuit intégré à partir d'un substrat de silicium d'un premier type de conductivité, comprenant :
- une matrice de lignes et colonnes de pixels actifs comprenant chacun au moins une photodiode et des transistors formés dans une couche active de silicium monocristallin du premier type de conductivité formée à la surface du substrat,
- des portions de circuits de commande de la matrice, extérieurs à la matrice, et des portions de circuits de lecture de signal, extérieurs à la matrice,
ce capteur étant caractérisé en ce que la couche active de silicium monocristallin a une résistivité d'au moins 500 ohms. cm si cette couche active est une couche épitaxiée en contact avec le substrat de silicium du premier type de conductivité et d'au moins 2 000 ohms. cm si cette couche active est constituée directement par la partie supérieure du substrat de silicium, et en ce que les portions de circuits de commande et les circuits de lecture sont formés dans au moins un caisson global dopé, de même type que la couche active de silicium monocristallin et ayant une résistivité d'au plus 40 ohms. cm, ce caisson étant formé dans la couche active et n'incluant pas la matrice de pixels.
Le caisson formé dans cette couche part de la surface de la couche active, qu'elle soit ou non une couche épitaxiale, et a de préférence une profondeur de quelques micromètres (de préférence d'environ 2 à 5
micromètres) afin de permettre un fonctionnement normal des transistors MOS. Cette couche contient elle-même les caissons utiles à la réalisation des éléments constitutifs de la technologie CMOS (transistors, capacités, diodes, etc.). Si la couche active de silicium monocristallin est une couche épitaxiale, l'épaisseur de cette couche est de préférence comprise entre 10 micromètres et 50 micromètres ; le caisson ne descend donc pas sur toute la profondeur de la couche active épitaxiale.
Cette structure divise clairement la puce de capteur d'image en une zone réservée à la matrice et une zone réservée aux circuits électroniques de commande et de lecture extérieurs à la matrice ; ces zones se distinguent par le dopage différent de la couche active, puisque la couche active dans la zone réservée aux circuits de commande et de lecture a une résistivité beaucoup plus faible (celle du caisson dopé) que la couche active dans la zone réservée à la matrice de pixels. Il y a un lien direct entre le dopage et la résistivité, la résistivité étant d'autant plus faible que le dopage est fort.
Cela permet en particulier de faire des circuits de commande et de lecture qui fonctionnement de manière correcte, avec plus de fiabilité que si ces circuits étaient formés directement dans une couche active dont on aurait augmenté fortement la résistivité pour des raisons liées au bon fonctionnement de la matrice de pixels. En particulier, les structures de protection contre les décharges électrostatiques seront mieux contrôlées. Si la matrice de pixels est formée dans une couche active épitaxiale, on choisira de préférence une résistivité de couche active de 500 à 2 000 ohms. cm. Si elle est formée directement dans la partie supérieure d'un substrat de silicium non épitaxié (substrat obtenu par tirage de lingot et sciage du lingot sans épitaxie sur la tranche sciée), on donnera au substrat de préférence une résistivité de 5 000 à 10 000 ohms. cm.
On notera que l'invention est aussi applicable dans le cas d'un capteur aminci éclairé par sa face arrière, c'est-à-dire un capteur dans lequel la totalité ou la quasi-totalité du substrat de silicium de départ a été éliminée par sa face arrière, ne conservant que la couche active elle-même reportée par sa face avant sur un autre substrat (substrat de report). Dans ce cas,
c'est la sensibilité dans le bleu plutôt que dans le proche infrarouge qui peut être améliorée.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels :
- la figure 1 représente schématiquement en vue de dessus un capteur d'image intégré sur silicium comprenant une matrice de pixels et des circuits électroniques extérieurs à la matrice ;
- la figure 2 représente un caisson global, diffusé dans une couche de même type de conductivité mais moins dopé, le caisson n'englobant pas la région correspondant à la matrice de pixels ;
- la figure 3 représente une variante de réalisation dans laquelle le caisson n'englobe ni la matrice, ni un anneau de mise à la masse du substrat entourant la matrice , ni un anneau de protection entourant la matrice ;
- la figure 4 représente une coupe du capteur à la frontière entre la matrice et le caisson global ;
- la figure 5 représente les courbes d'efficacité quantique en fonction de la longueur d'onde pour un pixel selon l'invention et un pixel de technologie classique.
La figure 1 représente la constitution classique d'un capteur d'image formé sur une puce de circuit intégré IC ; il comprend une matrice MP de lignes et de colonnes de pixels actifs, chaque pixel comprenant une photodiode et des transistors MOS. Les transistors servent à la sélection du pixel, à la commande de début et fin de temps d'intégration, et à la conversion d'une quantité de charges photo générées en un niveau de tension représentant l'éclairement du pixel. A l'extérieur de la matrice, on trouve des circuits électroniques qu'on peut diviser sommairement en deux catégories : des circuits de commande CTRL, et des circuits de lecture RD. Les circuits de commande CTRL comprennent notamment des séquenceurs et des circuits d'adressage des lignes pour la sélection des pixels ligne par ligne, etc. Les circuits de lecture RD comprennent des circuits d'échantillonnage qui recueillent les niveaux de tension analogique produits
par les pixels, et des circuits de conversion analogique-numérique ; ils peuvent comprendre aussi d'autres fonctions de traitement de signal.
Dans l'art antérieur, le circuit intégré est formé à partir d'un substrat de silicium fortement dopé, de faible résistivité (par exemple de 1 à 50 milliohms.cm), recouvert d'une couche active de silicium monocristallin qui est une couche épitaxiale moins dopée et donc de plus forte résistivité (typiquement de 5 à 30 ohms. cm). On suppose dans la suite que la couche active épitaxiale est de type P, mais elle pourrait être de type N et dans ce cas tous les types de conductivité qui vont maintenant être indiqués doivent être inversés.
Dans la couche active sont formés :
- les photodiodes des pixels (diffusion de type N dans la couche active de type P, la diffusion de type N étant le plus souvent recouverte d'une couche superficielle de type P),
- les autres éléments de circuit du pixel, par exemple les sources et drains de transistors NMOS du pixel,
- les transistors NMOS et d'autres éléments de circuit faisant partie des circuits de commande CTRL et des circuits de lecture RD ; les transistors PMOS des circuits CTRL et RD sont formés dans des caissons individuels (un caisson par transistor) de type N, peu profonds (maximum 1 micromètre de profondeur), diffusés dans la couche active,
- les capacités MOS et les diodes.
L'épaisseur de la couche active épitaxiale dans la structure de la figure 1 est d'environ 5 à 10 micromètres.
Selon l'invention, on prévoit d'abord que les photodiodes sont formées dans une couche active de silicium monocristallin qui a une résistivité beaucoup plus forte que dans l'art antérieur, typiquement une résistivité d'au moins 500 ohms.cm pour la couche épitaxiale, soit au moins 20 à 50 fois plus que dans l'art antérieur. De plus, on prévoit que les circuits de contrôle CTRL et de lecture RD, et plus généralement tous les circuits électroniques situés en dehors du périmètre PR de la matrice de pixels, sont placés dans au moins un caisson global profond DPW de type P (pour une couche active de type P) représenté en zone pointillée sur la figure 2. Ce caisson est plus profond que les caissons individuels de type N des
transistors PMOS des circuits. Sa profondeur est de préférence de 2 à 4 micromètres au minimum, en tous cas inférieure ou égale à la profondeur de la couche active épitaxiale. Son dopage, plus élevé que celui de la couche active, est tel qu'il a une résistivité beaucoup plus faible que celle de la couche active ; la résistivité du caisson global DPW est d'au plus 30 ohms. cm et de préférence comprise entre 5 et 10 ohms. cm. Le caisson n'englobe pas la surface de la matrice MP ni même d'une partie de la matrice, c'est-à-dire que les bords du caisson s'arrêtent, si on se dirige de l'extérieur vers l'intérieur de la matrice, avant le périmètre PR de la matrice, comme on le voit sur la figure 2. Le caisson, la couche active et le substrat sont de même type de conductivité, ici P.
Les circuits de commande et de lecture CTRL et RD extérieurs à la matrice, ou au moins des portions de ces circuits, sont compris dans le caisson global DPW de type P et les transistors PMOS de ces circuits sont formés dans des caissons individuels de type N moins profonds que le caisson global DPW. Les caissons individuels de type N peuvent avoir une profondeur de 1 micromètre environ. Par caisson global on entend que de larges portions de circuit incluant de nombreux transistors et autres éléments de circuit sont inclus dans un même caisson. La figure 2 montre un seul caisson global, mais on comprend que pour des raisons pratiques on pourrait envisager de subdiviser ce caisson en plusieurs caissons globaux différents, par exemple un caisson global respectif pour les circuits CTRL et un autre pour les circuits RD. Il peut arriver aussi que certains éléments de ces circuits soient formés dans un caisson profond de type N, mais l'invention s'intéresse ici à ceux des éléments de circuit qui sont formés dans un caisson profond de type P de même type que la couche active mais de dopage différent.
Dans une première réalisation, la couche active est une couche épitaxiale ; cette couche est formée sur un substrat de silicium qui est une tranche sciée dans un lingot de silicium formé par tirage dans un bain de silicium fondu. La surface de la tranche est polie. La couche épitaxiale est beaucoup moins dopée que le substrat. Ce dernier est de même type de conductivité que la couche active ; il est de préférence de type P fortement dopé.
Dans une deuxième réalisation, la couche active n'est pas formée par une couche épitaxiée à la surface du substrat mais elle est formée par la partie supérieure du substrat lui-même constitué par la tranche sciée dans le lingot de silicium ; dans ce cas, la résistivité de la couche active (là encore de même type de conductivité que le substrat) est de préférence encore plus élevée ; elle est d'au moins 2 000 ohms. cm et de préférence supérieure à 5 000 ohms. cm. Le lingot de silicium est préparé avec le faible dopage qui conduit à cette forte résistivité.
Dans les deux cas, de préférence, comme représenté à la figure 3, la matrice de pixels est entourée de deux anneaux périphériques concentriques AN1 et AN2, et le caisson DPW n'englobe ni la matrice ni ces deux anneaux périphériques. L'anneau intérieur AN1 , plus proche du périmètre PR de la matrice, est constitué d'une diffusion de type P, fortement dopée et reliée électriquement à une masse ; il sert à bien fixer à zéro le potentiel de la couche active dans toute la région de la matrice MP pour constituer un plan de masse. L'anneau extérieur AN2 est une diffusion de type N fortement dopée et relié à un potentiel général d'alimentation positif Vdd ; il sert à créer une zone de déplétion profonde tendant à empêcher des charges parasites de se propager de l'extérieur vers l'intérieur de la région de matrice MP.
La figure 4 représente une coupe de la structure de capteur selon l'invention, cette coupe étant faite selon la ligne IV-IV de la figure 3, dans la région de la frontière entre la matrice MP et le caisson profond global DPW. La structure comprend un substrat de silicium 10 de type P (supprimé au cours de la fabrication dans le cas d'un capteur aminci éclairé par la face arrière), et une couche active 12 de silicium monocristallin de même type faiblement dopée (P-) à la partie supérieure du substrat. Les anneaux périphériques AN1 de type P+ et AN2 de type N+ sont diffusés à partir de la surface.
La matrice de pixels est formée dans la région MP entourée par les anneaux périphériques, en utilisant le silicium de type P- faiblement dopé de la couche active pour former l'anode des photodiodes ; la cathode est formée par une diffusion superficielle de type N dans cette couche active, et cette diffusion peut elle-même être recouverte d'une diffusion superficielle de type P reliée électriquement à l'anode. Les régions de canal des transistors
des pixels sont constitués par la couche active (dont le dopage peut être localement ajusté pour régler la tension de seuil).
Les circuits de lecture RD et de commande CTRL sont formés dans le caisson DPW de type P, extérieur à la matrice et aux anneaux périphériques et beaucoup plus dopé que la couche active. La région de canal des transistors NMOS de ces circuits est constituée par le caisson global DPW (ou par des caissons spécifiques) avec éventuellement un ajustement local du dopage pour régler la tension de seuil ; les transistors PMOS de ces circuits sont formés dans des caissons individuels peu profonds (environ 1 micromètre) de type N, moins profonds que le caisson global, diffusés à partir de la surface du caisson global ; la région de canal de ces transistors PMOS est constituée par les caissons individuels ; là encore, le dopage du canal peut être ajusté pour régler la tension de seuil.
Dans la première réalisation de l'invention, la couche active de silicium monocristallin est une couche épitaxiale déposée sur un substrat de silicium fortement dopé de même type de conductivité ayant une résistivité de 1 à 20 milliohms.cm. La couche épitaxiale a une profondeur de préférence supérieure à 10 micromètres et de préférence comprise entre 10 et 50 micromètres. Sa résistivité est supérieure à 500 ohms. cm et de préférence comprise entre 500 et 3000 ohms. cm.
Dans la deuxième réalisation, dépourvue de couche épitaxiale, la couche active est formée par le substrat de silicium monocristallin lui-même et est de même type de conductivité que le substrat. Dans ce cas, le substrat est faiblement dopé, sa résistivité étant d'au moins 2 000 ohms. cm et de préférence comprise entre 5 000 ohms. cm et 10 000 ohms. cm. L'épaisseur du substrat peut être de 700 micromètres par exemple pour un capteur non aminci.
Dans les deux réalisations, le capteur d'image peut être du type aminci et éclairé par la face arrière, c'est-à-dire qu'après la formation de la matrice MP et des circuits électroniques sur la face avant de la couche active, le substrat de silicium est collé par cette face avant sur un substrat de report puis la face arrière du substrat de départ est amincie jusqu'à ne conserver que la couche active (épitaxiale ou non) d'une épaisseur de quelques micromètres à quelques dizaines de micromètres. C'est le substrat
de report qui assure la tenue mécanique pendant la fabrication et après la fabrication.
Dans le cas d'un éclairement par la face avant, et du fait de la forte résistivité du silicium de la couche active, la zone de déplétion qui se forme naturellement sous les photodiodes est plus profonde, ce qui améliore très sensiblement la collecte des charges électriques générées par les photons en profondeur. Comme les longueurs d'onde les plus grandes auxquelles est sensible le silicium pénètrent plus profondément dans le silicium elles contribuent efficacement à la production d'électrons sans que ces électrons se dispersent dans le substrat vers des pixels voisins. La résolution spatiale en est améliorée. Cela concerne tout particulièrement les longueurs d'onde du proche infrarouge, sachant que le silicium est photosensible dans une gamme de longueurs d'onde allant de 250 nanomètres (proche ultraviolet) à un peu plus de 1050 nanomètres (proche infrarouge). La profondeur de la couche active (dans le cas où elle est constituée par une couche épitaxiale ou dans le cas d'un capteur aminci, est choisie suffisante pour pouvoir capter le plus possible les longueurs d'onde allant de 800 à 1 100 nanomètres ; cette profondeur est alors choisie de préférence supérieure à 15 micromètres et, mieux, supérieure à 30 micromètres, alors que dans l'art antérieur elle est plutôt inférieure à 5 micromètres. Avec une profondeur supérieure à 15 micromètres, ou mieux 30 micromètres, on considère qu'on peut capter une large proportion des photons de longueurs d'onde allant de 800 nanomètres environ à 1 100 nanomètres.
L'aptitude à mesurer la lumière à faible niveau allant du rouge au proche infrarouge est donc meilleure que dans l'art antérieur, ce qui est important pour la vision de nuit, et ceci sans détériorer les qualités des circuits électroniques de contrôle et de lecture. Ces circuits fonctionneraient en effet moins bien s'ils étaient réalisés directement dans un substrat trop résistif. C'est le cas en particulier des circuits de référence de tension, indispensables dans les circuits électroniques du capteur, qui ne fonctionneraient pas bien s'ils étaient formés directement dans une couche active de résistivité supérieure à 500 ohms. cm. Cela peut être aussi le cas de résistances formées dans le substrat ou de capacités dont une armature
est formée par le substrat et dont le diélectrique est lié à la déplétion du substrat, de transistors bipolaires, etc.
La figure 5 donne à titre d'illustration une courbe en traits pleins représentant l'efficacité quantique pour un pixel selon l'invention de 5,3 micromètres de côté éclairé par la face avant et recouvert d'une microlentille. Par comparaison, la courbe en traits pointillés représente l'efficacité quantique pour un pixel semblable mais de technologie standard.