FR2934926A1 - Capteur d'images miniature. - Google Patents
Capteur d'images miniature. Download PDFInfo
- Publication number
- FR2934926A1 FR2934926A1 FR0855410A FR0855410A FR2934926A1 FR 2934926 A1 FR2934926 A1 FR 2934926A1 FR 0855410 A FR0855410 A FR 0855410A FR 0855410 A FR0855410 A FR 0855410A FR 2934926 A1 FR2934926 A1 FR 2934926A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- image sensor
- transistor
- photodiode
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000002955 isolation Methods 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 238000002513 implantation Methods 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 125000004429 atom Chemical group 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000005465 channeling Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
Abstract
L'invention concerne un capteur d'images comprenant au moins une photodiode (D) et au moins un transistor (M4) formés dans et sur un substrat de silicium (21), l'ensemble de la photodiode et du transistor étant entouré d'un mur d'isolement (23) fortement dopé, caractérisé en ce que le substrat de silicium a une orientation cristalline (110).
Description
B9008 - 08-GR3-047 1 CAPTEUR D'IMAGES MINIATURE
Domaine de l'invention La présente invention concerne un capteur d'images de très petites dimensions. Plus particulièrement, la présente invention concerne un capteur d'images dans lequel les pixels doivent être séparés par des murs d'isolement profonds. Exposé de l'art antérieur La figure 1 illustre schématiquement un exemple de circuit d'une cellule d'une matrice de cellules photosensibles d'un capteur d'images. A chaque cellule photosensible de la matrice sont associés un dispositif de précharge et un dispositif de lecture. Le dispositif de précharge est constitué d'un tran- sistor MOS à canal N M1, interposé entre un rail d'alimentation Vdd et un noeud de lecture S. La grille du transistor de pré- charge M1 est propre à recevoir un signal de commande de pré- charge RST. Le dispositif de lecture est constitué de la connexion en série de premier et second transistors MOS à canal N M2 et M3. Le drain du premier transistor de lecture M2 est connecté au rail d'alimentation Vdd. La source du second tran- sistor de lecture M3 est connectée à une borne d'entrée P d'un circuit de traitement (non représenté). La grille du premier transistor de lecture M2 est connectée au noeud de lecture S. La grille du deuxième transistor de lecture M3 est propre à rece- B9008 - 08-GR3-047
2 voir un signal de lecture RD. La cellule photosensible comprend une photodiode D dont l'anode est reliée à une source d'un potentiel de référence GND, par exemple la masse du circuit, et dont la cathode est reliée au noeud S par l'intermédiaire d'un transistor MOS à canal N de transfert de charges M4. La grille du transistor de transfert M4 est propre à recevoir un signal de commande de transfert de charges T. De façon générale, les signaux RD, RST et T sont fournis par des circuits de commande non représentés en figure 1 et peuvent être fournis à l'ensemble des cellules photosensibles d'une même rangée de la matrice de cellule. Le noeud S joue le rôle d'une région de stockage de charge. Le fonctionnement de ce circuit va maintenant être décrit. Un cycle de photodétection commence par une phase de précharge pendant laquelle on impose au noeud de lecture S un niveau de tension de référence. Cette précharge s'effectue en rendant passant le transistor de précharge M1. Une fois la précharge effectuée, le transistor de précharge M1 est bloqué. On lit alors l'état de charge de référence au noeud S. Le cycle se poursuit par un transfert vers le noeud S des charges photo-générées, c'est-à-dire créées et stockées, en présence d'un rayonnement, dans la photodiode D. Ce transfert s'effectue en rendant passant le transistor de transfert M4. Le transfert réalisé, le transistor M4 est bloqué et la photodiode D recom- mence à photogénérer et à stocker des charges qui seront ultérieurement transférées vers le noeud S. Simultanément, à la fin du transfert, on lit le nouvel état de charge au noeud S. Le signal de sortie transmis à la borne P dépend alors du pincement du canal du premier transistor de lecture M2 qui est directement fonction de la charge stockée dans la photodiode. La figure 2 représente une vue schématique de dessus d'un capteur d'images et un exemple classique de répartition des composants électroniques (photodiodes et transistors) associés au capteur d'images. Les transistors et les photodiodes associés aux cellules photosensibles sont généralement réalisés au centre B9008 - 08-GR3-047
3 du capteur d'images au niveau du bloc 11 (pixels). Tout autour du bloc 11 sont réalisés les transistors des circuits périphériques qui, de façon générale, réalisent divers traitements des signaux associés aux cellules photosensibles. A titre d'exemple, les blocs 13 (readout) correspondent aux circuits dédiés à la fourniture des signaux de commande de la matrice de cellules photosensibles et à la lecture des signaux fournis par les cellules photosensibles. De façon générale, d'autres circuits périphériques peuvent être prévus pour réaliser des fonctions sup- plémentaires directement au niveau du capteur d'images telles que, par exemple, la correction de défauts des signaux lus aux noeuds de lecture des cellules photosensibles, la mémorisation d'images, des opérations de traitement du signal, etc. Ainsi, le bloc 15 (memory) peut correspondre à des circuits périphériques dédiés à la mémorisation d'images. Les blocs 17 (digital) peu-vent correspondre à des circuits périphériques dédiés à la réalisation d'opération de traitement du signal. Les blocs 19 (I0s) peuvent correspondre à des circuits périphériques dédiés au traitement de signaux d'interface entrée/sortie et compren- vent notamment des transistors qui sont directement reliés aux plots de connexion du capteur d'images. Habituellement, les cellules photosensibles constituant des capteurs d'images sont formées dans et sur un substrat de silicium d'orientation cristalline (100). Pour éviter les phénomènes d'interférence ou de diaphonie entre les pixels, on forme des murs d'isolement entre ceux-ci. Plusieurs techniques sont connues pour former de tels murs. Par exemple, on peut graver une partie supérieure du substrat puis remplir les ouvertures obtenues d'un matériau isolant, par exemple de l'oxyde de silicium (technique STI). Une autre technique consiste à réaliser des murs d'isole- ment sous forme de régions fortement dopées. Par exemple, si le substrat est de type P, des murs fortement dopés de type P sont formés autour des éléments du pixel. Ainsi, les électrons de paires électrons/trous créées près de ces murs sont repoussés B9008 - 08-GR3-047
4 vers la zone de capture de la photodiode et ne sont pas capturés par une photodiode voisine. De tels murs d'isolement sont généralement formés par implantation d'atomes dopants à partir de la surface du substrat. Le système d'implantation est placé selon une direction formant un angle non nul avec la normale à la surface du substrat, en général compris entre 6 et 8°. Ceci permet de s'affranchir des variations possibles de l'angle d'implantation des systèmes d'implantation, ces variations étant couramment d'environ 1°. En effet, lorsque l'angle varie de 1° autour d'un angle d'environ 7°, la profondeur d'implantation varie peu pour une même énergie d'implantation. Si la direction d'implantation approche la perpendiculaire à la surface du substrat, la profondeur d'implantation peut varier fortement. Ceci s'explique par la structure cristalline du substrat : les atomes d'un substrat de silicium d'orientation cristalline (100) forment, dans la direction normale à la surface du substrat, des canaux dans lesquels des atomes dopants pénètrent plus facilement que dans des directions légèrement obliques. Cet effet est appelé canalisation (en anglais "channeling"). La tendance actuelle à diminuer la taille des compo- sants électroniques et opto-électroniques amène les concepteurs à former des circuits comprenant des éléments ayant des dimensions latérales, dans le plan de la surface du substrat, de plus en plus petites. Cette diminution s'accompagne généralement d'une diminution de la profondeur des éléments, orthogonalement à la surface du substrat. Dans le cas des capteurs d'images, on désire diminuer les dimensions latérales mais il faut conserver une profondeur relativement élevée, typiquement de 2 à 3 }gym pour des capteurs d'images destinés à recevoir des rayons lumineux du spectre visible. En effet, lorsque du silicium est éclairé, la profondeur d'absorption des photons dépend de la longueur d'onde des rayons lumineux. Par exemple, pour des rayons lumineux de couleur rouge, la profondeur d'absorption des photons est de B9008 - 08-GR3-047
l'ordre de 3 }gym à 5 }gym. Ainsi, on souhaite réduire la largeur des pixels et des murs d'isolement tout en conservant des murs profonds pour bien séparer des zones d'absorption correspondant à des pixels différents et limiter la diaphonie. 5 Actuellement, pour former des murs d'isolement ayant une profondeur d'environ 3 }gym, on réalise des implantations de dopants à fortes énergies, par exemple comprises entre 500 et 1000 keV. Pour réaliser de telles implantations, il est nécessaire de former un masque de résine d'épaisseur importante en surface du substrat. Typiquement, pour des murs d'isolement ayant une profondeur de 3 pm, le masque de résine a une épaisseur comprise entre 2 et 2,5 }gym. L'épaisseur importante du masque de résine ne permet pas de former, dans celui-ci, des ouvertures de petites dimensions. Ainsi, l'utilisation d'un tel masque limite la largeur des murs d'isolement que l'on peut former. De plus, puisque les implantations de dopants sont réalisées dans une direction formant un angle non nul avec la normale au substrat, le masque, épais, a tendance à gêner et à limiter l'implantation (effet d'ombrage). Ainsi, avec les techniques actuelles, la largeur des murs d'isolement ne peut être inférieure à environ 0,7 }gym pour une profondeur d'environ 3 }gym. On forme actuellement des pixels dont les dimensions latérales sont de l'ordre de 1,4 }gym lorsque les murs d'isolement ont une largeur de 0,7 }gym. La surface restant pour chaque zone active des pixels représente alors seulement le quart de la surface totale des pixels. Si on réduit les dimensions latérales des pixels sans modifier la largeur des murs d'isolement, on diminue encore cette proportion. Ainsi, les techniques actuelles ne permettent pas de concevoir des capteurs d'images constitués de pixels de petites tailles dans lesquels les murs d'isolement ont un facteur de forme très important (plus de 2 }gym de profondeur pour moins de 0,7 }gym de large).
B9008 - 08-GR3-047 Résumé Un objet de la présente invention vise un substrat de silicium dans lequel sont formés des murs d'isolement à grand facteur de forme.
Un autre objet de la présente invention vise un capteur d'images comportant des pixels de dimensions latérales réduites et comprenant des murs d'isolement à grand facteur de forme. Ainsi, un mode de réalisation de la présente invention prévoit un capteur d'images comprenant au moins une photodiode et au moins un transistor formés dans et sur un substrat de silicium, l'ensemble de la photodiode et du transistor étant entouré d'un mur d'isolement fortement dopé, le substrat de silicium ayant une orientation cristalline (110).
Selon un mode de réalisation de la présente invention, le mur d'isolement a une profondeur supérieure à 2 }gym et une largeur inférieure à 0,5 }gym. Selon un mode de réalisation de la présente invention, le mur d'isolement est formé par une implantation de dopants selon une direction perpendiculaire à la surface du substrat de silicium. Selon un mode de réalisation de la présente invention, l'implantation est réalisée avec une énergie d'implantation inférieure à 300 keV.
Selon un mode de réalisation de la présente invention, le substrat d'orientation (110) et le mur d'isolement sont dopés de type N et le transistor est un transistor PMOS. Selon un mode de réalisation de la présente invention, le mur d'isolement est dopé par des atomes de phosphore, d'arsenic ou d'antimoine. Selon un mode de réalisation de la présente invention, le mur d'isolement est dopé par des atomes de phosphore. Selon un mode de réalisation de la présente invention, le capteur d'images comprend en outre un substrat d'orientation cristalline (100) qui s'étend au-dessus du substrat d'orienta- 6 B9008 - 08-GR3-047
7 tion cristalline (110) et dans lequel sont formés des transistors à grande vitesse de commutation. Selon un mode de réalisation de la présente invention, la photodiode est éclairée par la face arrière du substrat d'orientation cristalline (110). Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, représente un schéma électrique d'une cellule photosensible ; la figure 2, précédemment décrite, représente un exemple de répartition des composants d'un capteur d'images ; la figure 3 est une vue en coupe partielle d'un exemple de capteur d'images selon un mode de réalisation de la présente invention ; et la figure 4 illustre un autre exemple de réalisation d'un capteur d'images selon un mode de réalisation de la 20 présente invention. Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, cottutte cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. 25 Description détaillée Pour former des murs d'isolement ayant des largeurs inférieures à 0,7 }gym pour des profondeurs supérieures à 2 }gym, les inventeurs prévoient, plutôt que de chercher à éviter les phénomènes de canalisation, d'en tirer profit en procédant à des 30 implantations selon une direction sensiblement perpendiculaire à la surface du substrat. Pour augmenter les phénomènes de cana- lisation, les inventeurs prévoient de former des capteurs d'images, ou à tout le moins les photodiodes des capteurs d'images, non plus dans un substrat d'orientation cristalline (100) mais 35 dans un substrat d'orientation (110). En effet, les atomes d'un B9008 - 08-GR3-047
8 substrat d'orientation cristalline (110) forment des canaux, dans la direction perpendiculaire à la surface du substrat, plus larges que ceux présents dans un substrat d'orientation cristalline (100). La présence de ces canaux plus larges permet de s'affranchir des problèmes de précision (de 1° environ) des systèmes d'implantation de dopants, et de profiter des effets de canalisation pour sensiblement tous les dopants implantés, la canalisation étant plus importante lorsque les atomes dopants sont petits/légers.
Ainsi, on peut implanter profondément des dopants avec des énergies d'implantation faibles, typiquement inférieures à 500 keV, et on forme des murs d'isolement ayant une profondeur de l'ordre de 2 à 3 }gym pour une largeur comprise entre 0,2 et 0,5 }gym dans un substrat d'orientation (110). Une implantation perpendiculaire à la surface du substrat permet d'éviter les effets d'ombrage de la résine. De plus, l'implantation à basses énergies permet d'utiliser des masques de résine d'épaisseurs réduites, de l'ordre de 1 }gym. À titre d'exemple, l'énergie nécessaire pour former des murs ayant une profondeur d'environ 2 }gym avec un substrat d'orientation cristalline (110) est de l'ordre de 20 à 200 keV. On notera que l'énergie d'implantation dépend du type d'atome que l'on implante et, plus particulièrement, de leur taille. En effet, plus un atome est grand, moins il pénètre dans le réseau cristallin. Ainsi, pour le type P, on implante du bore (numéro atomique 5) plus profondément que de l'indium (numéro atomique 49) avec une même énergie d'implantation. Pour le type N, l'arsenic (numéro atomique 33) est implanté à une profondeur plus faible que le phosphore (numéro atomique 15) et plus importante que l'antimoine (numéro atomique 50) avec une même énergie d'implantation. Compte tenu de ces contraintes d'implantation, seules des implantations de bore étaient envisageables dans les substrats (100) pour former des murs d'isolement à grand facteur de forme. Les substrats (110) permettent de réaliser des photodiodes, transistors et donc pixels de type inversé (PMOS B9008 - 08-GR3-047
9 dans un substrat de type N) avec des murs d'isolement de type N étroits et profonds. En effet, une implantation de phosphore (numéro atomique 15) devient raisonnablement possible, alors que, de façon classique, on ne pouvait raisonnablement réaliser des implantations profondes que d'atomes/ions légers tels que le bore (numéro atomique 5). La figure 3 illustre une vue partielle d'un exemple de structure de capteur d'images. Dans cette figure, on a représenté la photodiode D et le transistor M4 d'une cellule d'un capteur d'images (figure 1). La cellule est formée dans et sur un substrat 21 de type P d'orientation cristalline (110). Dans l'exemple représenté, la photodiode D et le transistor M4 sont délimités par un mur d'isolement 23 constitué d'une région fortement dopée de type P (P+) qui s'étend dans le substrat 21.
La photodiode D comprend une région 25 de type N formée dans le substrat 21. Dans le cas où l'on utilise des photodiodes de type complètement déplétées ou désertées, la région 25 est recouverte d'une région 27 de type P, plus fortement dopée que le substrat 21. Une région 29 de type N, formée dans le substrat 21, carres- pond à la région de drain du transistor M4. Une portion isolante 31 s'étend sur la face supérieure du substrat 21, entre les régions 27 et 29, et correspond à l'oxyde de grille du transistor M4. La portion isolante 31 est recouverte d'une portion de silicium polycristallin 33 correspondant à la grille du tran- sistor M4. Des espaceurs (non représentés) peuvent être formés de part et d'autre de la grille du transistor M4. On peut également prévoir de former, en profondeur du substrat 21, des barrières d'isolation profondes fortement dopées de type P (non représentées), en dessous de la zone d'absorption des photons. Ces barrières peuvent également être formées en tirant profit des effets de canalisation du substrat d'orientation cristalline (110) et être formées à une profondeur importante dans le substrat. La figure 4 illustre un exemple de réalisation d'un 35 pixel d'un capteur d'images éclairé par la face arrière. Cela B9008 - 08-GR3-047
10 signifie que les rayons lumineux atteignent le substrat à partir de sa face opposée à celle où sont formés les transistors de la cellule photosensible. Dans l'exemple de la figure 4, le substrat 21 dopé de type P est d'orientation cristalline (110). Sur et dans ce substrat sont formés des éléments identiques à ceux de la figure 3. Sur la face supérieure du substrat 21, du côté du transistor M4, est formée une couche isolante 45 dans laquelle s'étendent des régions métalliques qui permettent de connecter les éléments formés sur et dans le substrat 21 entre eux et à d'autres éléments (premier niveau d'interconnexion). Dans l'exemple représenté, un via métallique 47 est pris sur le drain du transistor M4 et un via métallique 49 est pris sur la grille du transistor M4. Au-dessus de la couche isolante 45 s'étend un empilement 51, 53 de couches isolantes dans lesquelles sont formés différents niveaux d'interconnexion. Dans la figure, seuls quelques éléments métalliques de connexion (pistes et vias conducteurs) sont représentés. Sur le dessus de l'empilement isolant 51, 53 s'étend un second substrat de silicium 55 dopé de type P d'orientation cristalline (100). Dans ce substrat sont formées des régions isolantes traversantes 57 dans lesquelles sont formés des vias conducteurs 59. Sur et dans le second substrat 55 sont formés des transistors 60 dont certaines portions sont connectées de façon adaptée aux vias 59 par des pistes métalliques 61. Les pistes métalliques 61 sont formées dans une couche isolante 63 qui s'étend sur les transistors 60. Sur le dessus de la couche isolante 63 est formé un support 65 en un matériau permettant de rigidifier l'ensemble de la structure. Sur une face inférieure du premier substrat 21 est formée une fine couche fortement dopée de type P 67 et, en dessous de cette couche, un filtre coloré 69 et une lentille 71. La lentille 71 focalise les rayons lumineux arrivant sur la face inférieure du premier substrat 21 vers la photodiode D.
B9008 - 08-GR3-047
11 Ainsi, on obtient une structure dans laquelle des éléments de capture d'images (photodiode et transistors de lecture) sont formés dans un premier substrat d'orientation (110), et dans laquelle des transistors 60 sont formés dans un substrat d'orientation (100). Les transistors 60 sont, par exemple, des transistors du bloc mémoire 15 de la figure 2 ou des transistors de traitement du signal (bloc 17, figure 2) qui doivent commuter très rapidement (à des fréquences supérieures au mégahertz). La formation de ces transistors dans le deuxième substrat 55 d'arien- tation (100) leur permet des vitesses de commutation élevées. La formation des éléments de capture d'images dans le substrat 21 d'orientation (110) permet de former des murs d'isolement ayant un grand facteur de forme, et donc de former des capteurs d'images ayant des pixels de très petites dimensions. Les tran- sistors directement associés aux photodiodes, par exemple les transistors MI, M2, M3 et M4, fonctionnent généralement à des fréquences inférieures au mégahertz. Il importe donc peu qu'ils soient formés dans un substrat d'orientation cristalline (110) qui les ralentit légèrement par rapport aux substrats d'arien- tation (100). Ainsi, on cumule les avantages d'un substrat d'orientation (110) et d'un substrat d'orientation (100). La figure 4 constitue une variante d'un assemblage décrit dans la demande de brevet Européen N° 1883112 de la demanderesse (B7731) qui utilise le procédé décrit ici. De nom- breux autres modes d'assemblage de deux substrats de silicium pourront être utilisés. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, on comprendra que les exemples des figures 3 et 4 ne sont pas limitatifs et que l'utilisation d'un substrat d'orientation (110) pour former des murs isolants à grands facteurs de forme pourra être appliquée à d'autres dispositifs.
Claims (9)
- REVENDICATIONS1. Capteur d'images comprenant au moins une photodiode (D) et au moins un transistor (M4) formés dans et sur un substrat de silicium (21), l'ensemble de la photodiode et du transistor étant entouré d'un mur d'isolement (23) fortement dopé, caractérisé en ce que le substrat de silicium a une orientation cristalline (110).
- 2. Capteur d'images selon la revendication 1, dans lequel le mur d'isolement (23) a une profondeur supérieure à 2 }gym et une largeur inférieure à 0,5 }gym.
- 3. Capteur d'images selon la revendication 1 ou 2, dans lequel le mur d'isolement (23) est formé par une implantation de dopants selon une direction perpendiculaire à la surface du substrat de silicium.
- 4. Capteur d'images selon la revendication 3, dans 15 lequel l'implantation est réalisée avec une énergie d'implantation inférieure à 300 keV.
- 5. Capteur d'images selon l'une quelconque des revendications 1 à 4, dans lequel le substrat d'orientation (110) et le mur d'isolement (23) sont dopés de type N et dans lequel 20 le transistor (M4) est un transistor PMOS.
- 6. Capteur d'images selon la revendication 5, dans lequel le mur d'isolement (23) est dopé au phosphore, à l'arsenic ou à l'antimoine.
- 7. Capteur d'images selon la revendication 5, dans 25 lequel le mur d'isolement (23) est dopé au phosphore.
- 8. Capteur d'images selon l'une quelconque des revendications 1 à 7, comprenant en outre un substrat (55) d'orientation cristalline (100) qui s'étend au-dessus du substrat (21) d'orientation cristalline (110) et dans lequel sont formés des 30 transistors (60) à grande vitesse de commutation.
- 9. Capteur d'images selon la revendication 8, dans lequel la photodiode est éclairée par la face arrière du substrat (21) d'orientation cristalline (110).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0855410A FR2934926B1 (fr) | 2008-08-05 | 2008-08-05 | Capteur d'images miniature. |
| US12/534,344 US8754456B2 (en) | 2008-08-05 | 2009-08-03 | Miniature image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0855410A FR2934926B1 (fr) | 2008-08-05 | 2008-08-05 | Capteur d'images miniature. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2934926A1 true FR2934926A1 (fr) | 2010-02-12 |
| FR2934926B1 FR2934926B1 (fr) | 2011-01-21 |
Family
ID=40475040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0855410A Expired - Fee Related FR2934926B1 (fr) | 2008-08-05 | 2008-08-05 | Capteur d'images miniature. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8754456B2 (fr) |
| FR (1) | FR2934926B1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6214132B2 (ja) * | 2012-02-29 | 2017-10-18 | キヤノン株式会社 | 光電変換装置、撮像システムおよび光電変換装置の製造方法 |
| US9054004B2 (en) * | 2013-09-18 | 2015-06-09 | Taiwan Semiconductor Manufacturing Company Limited | Pixel isolation structures in backside illuminated image sensors |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4148052A (en) * | 1977-10-12 | 1979-04-03 | Westinghouse Electric Corp. | Radiant energy sensor |
| US20060244020A1 (en) * | 2005-04-28 | 2006-11-02 | Duck-Hyung Lee | CMOS image sensors and methods of manufacturing the same |
| US20070042519A1 (en) * | 2005-08-18 | 2007-02-22 | Fuji Photo Film Co., Ltd. | Manufacturing method of solid-state imaging device and solid-state imaging device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281081B1 (en) * | 1998-11-13 | 2001-08-28 | United Microelectronics Corp. | Method of preventing current leakage around a shallow trench isolation structure |
| US6821826B1 (en) * | 2003-09-30 | 2004-11-23 | International Business Machines Corporation | Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers |
| US7728277B2 (en) * | 2005-11-16 | 2010-06-01 | Eastman Kodak Company | PMOS pixel structure with low cross talk for active pixel image sensors |
| FR2904143A1 (fr) * | 2006-07-24 | 2008-01-25 | St Microelectronics Sa | Capteur d'images eclaire par la face arriere a temperature de substrat uniforme |
| US7485940B2 (en) * | 2007-01-24 | 2009-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring structure for improving crosstalk of backside illuminated image sensor |
-
2008
- 2008-08-05 FR FR0855410A patent/FR2934926B1/fr not_active Expired - Fee Related
-
2009
- 2009-08-03 US US12/534,344 patent/US8754456B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4148052A (en) * | 1977-10-12 | 1979-04-03 | Westinghouse Electric Corp. | Radiant energy sensor |
| US20060244020A1 (en) * | 2005-04-28 | 2006-11-02 | Duck-Hyung Lee | CMOS image sensors and methods of manufacturing the same |
| US20070042519A1 (en) * | 2005-08-18 | 2007-02-22 | Fuji Photo Film Co., Ltd. | Manufacturing method of solid-state imaging device and solid-state imaging device |
Non-Patent Citations (2)
| Title |
|---|
| RAINERI V ET AL: "Channeling implants in silicon crystals", MATERIALS CHEMISTRY AND PHYSICS, ELSEVIER, vol. 38, no. 2, 1 July 1994 (1994-07-01), pages 105 - 130, XP024148117, ISSN: 0254-0584, [retrieved on 19940701] * |
| YANG M ET AL: "On the integration of CMOS with hybrid crystal orientations", VLSI TECHNOLOGY, 2004. DIGEST OF TECHNICAL PAPERS. 2004 SYMPOSIUM ON HONOLULU, HI, USA JUNE 15-17, 2004, PISCATAWAY, NJ, USA,IEEE, 15 June 2004 (2004-06-15), pages 160 - 161, XP010732842, ISBN: 978-0-7803-8289-3 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100032734A1 (en) | 2010-02-11 |
| FR2934926B1 (fr) | 2011-01-21 |
| US8754456B2 (en) | 2014-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1883112B1 (fr) | Capteur d'images éclairé par la face arrière à température de substrat uniforme | |
| EP2216817B1 (fr) | Capteur d'images à semiconducteur à éclairement par la face arrière | |
| US9105543B2 (en) | Solid-state image pickup device, method for manufacturing the same, and electronic apparatus | |
| US20100207231A1 (en) | Solid-state image device and method of manufacturing the same | |
| FR2930676A1 (fr) | Capteur d'image de tres faibles dimensions | |
| EP2355156B1 (fr) | Photodiode de capteur d'image | |
| EP1722421A2 (fr) | Photodiode intégrée de type à substrat flottant | |
| FR3049389A1 (fr) | Mur d'isolement et son procede de fabrication | |
| EP3016141A1 (fr) | Capteur d'image à électrodes verticales | |
| FR2986906A1 (fr) | Structure de pixel actif a transfert de charge ameliore | |
| FR2984607A1 (fr) | Capteur d'image a photodiode durcie | |
| FR3003996A1 (fr) | Procede de commande d'un circuit integre | |
| JP2009164585A (ja) | イメージセンサー及びその製造方法 | |
| EP0581625A1 (fr) | Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant | |
| FR3100657A1 (fr) | Pixel comprenant une photodiode | |
| JP2010098315A (ja) | イメージセンサ及びその製造方法 | |
| FR3095720A1 (fr) | Pixels de capteur d’image présentant un pas réduit | |
| EP2846357A1 (fr) | Dispositif photodétecteur a regions de semi-conducteurs séparées par une barriàre de potentiel | |
| EP1876647A2 (fr) | Capteur d'images éclairé par la face arrière | |
| FR2934926A1 (fr) | Capteur d'images miniature. | |
| FR2911007A1 (fr) | Capteur d'image comprenant des pixels a un transistor | |
| EP1482558A2 (fr) | Matrice de photodétecteurs | |
| EP1107314A1 (fr) | Transistors mos durcis | |
| WO2017089528A1 (fr) | Dispositif de photo-détection à réseau inter-diodes sur-dopé par diffusion de métal et procédé de fabrication | |
| TW201013913A (en) | Image sensor and manufacturing method of image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20160429 |