EP2792223A1 - Procédé de réalisation de carte imprimée - Google Patents

Procédé de réalisation de carte imprimée

Info

Publication number
EP2792223A1
EP2792223A1 EP12806408.6A EP12806408A EP2792223A1 EP 2792223 A1 EP2792223 A1 EP 2792223A1 EP 12806408 A EP12806408 A EP 12806408A EP 2792223 A1 EP2792223 A1 EP 2792223A1
Authority
EP
European Patent Office
Prior art keywords
circuits
alloy
metal
holes
elementary circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP12806408.6A
Other languages
German (de)
English (en)
Inventor
Bernard Ledain
Dominique Henriot
Philippe Kertesz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of EP2792223A1 publication Critical patent/EP2792223A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Definitions

  • the invention relates to the field of printed cards, and more specifically the connection mode between the different elementary circuits.
  • Each metallized elementary circuit constitutes a portion of the printed circuit board.
  • metallized holes passing through the elementary circuits are made so as to ensure electrical contact between the various elementary circuits.
  • the holes are pierced only between the elementary circuits to be connected. For example, for a printed circuit board comprising five elementary circuits, if only the third and fifth circuits are to be connected, only the third, fourth and fifth circuits are perforated before being stacked to form a printed circuit board.
  • each interlayer pre-impregnated with an adhesive substance to bond the various elementary circuits metallized together.
  • Each interlayer must also be perforated, vis-à-vis the metallized holes to be electrically connected, with a larger diameter, to account for the creep of the adhesive substance, in other words, the diameter of the holes through the interlayers must take into account the deformation of the adhesive material which may obstruct part of the hole.
  • each interlayer is perforated with a multitude of very close holes, which makes it very difficult to handle and limits the possible density of connections.
  • thermoplastic and insensitive material to the chemical elements.
  • a first step is to perforate said elementary circuits and the interlayer vis-à-vis to connect said circuits together.
  • a second step is to line the interior of the holes through the elementary circuits and the interlayer, by a metal surface.
  • a third step is to cover the light holes of the elementary circuits to be connected, by a first metal, and the light of the holes of the intermediate layer, by a second metal.
  • the first and the second metal are the constituents of an alloy.
  • a fourth step is to apply a pressure to braze the metal surfaces that cover the holes of the elementary circuit holes with the metal surfaces that cover the holes of the holes of the interlayer.
  • the solder is by diffusion of the metals which then form an alloy.
  • One of the disadvantages of this embodiment is that it encounters problems of mechanical tolerance. Indeed, the height of the metallized surfaces which cover the hole light is greater than the height of the remainder of the elementary circuit. The catching up of these differences in height leads to increasing the pressures applied on the stack. The increase in applied pressure prevents the use of standard press in the field of printed cards and the manufacture of this type of card on an industrial scale.
  • An object of the invention is to compensate for differences in height, without increasing the assembly pressure of the device.
  • a method for producing a printed circuit board comprising at least two elementary circuits, pierced with metallized holes whose opening is covered with a first metal and at least a first intermediate layer, made of compressible material pierced with holes opposite the elementary circuits and whose opening is covered with a second metal, arranged between the two elementary circuits and brazed to each of the circuits by thermo-diffusion of the two alloying metals to a formation temperature of the alloy characterized in that one has at least two seconds intermediate layers, the second intermediate layers not covering the first and second metal, thermoplastic and melting temperature greater than the alloy forming temperature, between the first intermediate layer and said elementary circuits.
  • thermoplastic and melting temperature higher than the temperature of formation of the alloy by heat diffusion, can limit the problems of mechanical tolerances and return to assembly pressures standards in the printed circuit board industry.
  • FIG. 1 illustrates a mode of implementation of a method of producing a printed circuit board according to one aspect of the invention
  • FIG. 2 a shows a stack of the various constituent elements of a printed circuit board, according to one aspect. of the invention
  • FIG. 2b shows the stacking of the various elements constituting a press printed circuit board at a formation temperature T of the alloy, according to one aspect of the invention
  • FIG. 2c represents the stacking of the various elements. constituting a printed circuit board at a melting temperature Tf of the material of the second intermediate layers, according to one aspect of the invention.
  • Figure 1 briefly summarizes the method of producing a printed circuit board according to the invention.
  • a printed circuit board comprising at least two elementary circuits, at least a first intermediate layer and at least two second intermediate layers.
  • this example is not limiting.
  • a first step 10 comprises the drilling of holes T C EI, C E2, vis-à-vis, in elementary circuits CE1, CE2 to connect,
  • the elementary circuits CE1, CE2 can be composed of "RO 4003" ( trademark), for example, and are covered, on at least one of their faces, with a metallization layer CM, preferably a layer comprising copper.
  • This step also comprises drilling a first intermediate layer disposed between the elementary circuits CE1, CE2 to be connected.
  • the holes T C n formed are located vis-à-vis the holes T C EI, C E2 elementary circuits CE1, CE2 to connect.
  • the first intermediate layer CM may consist of "RT Duroid 6002" (registered trademark), for example, and is covered with a CMcna metallization layer, preferably a layer comprising copper.
  • a step 20 comprises covering, by a metal compound of the inside, holes formed in the elementary circuits CE1, CE2 and the first intermediate layer CM.
  • the inside of the holes is metallized in order to make them conductive, which makes it possible to electrically connect the elementary circuits CE1, CE2.
  • a step 30 comprises applying a first metal pad A to the opening of the holes T C EI, C E2 pierced through the elementary circuits CE1, CE2.
  • the first metal A is constitutive of a binary alloy of the type AxBy create by thermo-diffusion at a temperature T, formation of the alloy.
  • a step 40 comprises the application of a second metal pad B on the opening of the holes T C n pierced through the first intermediate layers CH.
  • the second metal B is a binary alloy of AxBy type created by thermo-diffusion at a temperature T of formation of the alloy.
  • the composition of the alloy comprises silver and tin, indium and tin, or gold and tin, which makes it possible to obtain a temperature T of formation of the alloy forming the electrical connections, significantly greater than the melting temperature of at least one of the constituents of the alloy, in this case tin.
  • the melting temperature of said alloy must be greater than the melting temperature of the solder used for the electrical connections of the electronic components mounted on the elementary circuits CE1, CE2.
  • a step 50 comprises machining the second intermediate layers CI2a, CI2b, not covering the first and the second metal.
  • the second layers are made of thermoplastic material and have a melting temperature Tf greater than the formation temperature T of the alloy.
  • the second intermediate layers CI2a, CI2b are machined in order to guarantee sufficient clearance of the metal contacts A and B to be brazed together.
  • the thickness of the second intermediate layers CI2a, CI2b is slightly less, advantageously 20 ⁇ , at the sum of the thicknesses of the metallization layers CM C EI of one of the elementary circuits CE1, of one of the metallization layers CM C i2a a first intermediate layer CM and metallic pads A and B.
  • a step 60 comprises stacking the elementary circuits CE1, CE2, first intermediate layers CM and second intermediate layers CI2a, CI2b which make it possible to limit the depression of the compressible material CM due to the height differences of the metallization layers.
  • a step 70 comprises applying a pressure P, usually 20 bar, to a formation temperature T of the alloy, typically 235 ° C for a tin-silver or gold-tin alloy. The applied temperature T makes it possible to braze the metal studs by thermo-diffusion. The metals A and B constituting the studs diffuse to form the AxBy alloy.
  • the pressure exerted compresses the first intercalary layers CM until reaching the abutment on the material of the second intermediate layers CI2a, CI2b, rigid at this temperature.
  • the use of a thickness of the second intermediate layers CI2a, CI2b 20 ⁇ less than the sum of the thicknesses of the metallization layers, of one of the elementary circuits, of one of the two metallization layers of a first interlayer and metallic pads A and B, allows a stamping of the first intermediate layer CM, of the order of 20 ⁇ per face, which makes it possible to compensate the thickness of the metallization layer under a metal pad.
  • a step 80 comprises heating to the melting temperature Tf of the material of the second intermediate layers CI2a, CI2b, typically 290 ° C for liquid crystal polymers or LCP, while maintaining the pressure, typically 20 bar. At this temperature, the material of the second intermediate layers CI2a, CI2b melts and flows so as to fill the available spaces and to glue the printed circuits CE1 and CE2 and the intermediate layer CM.
  • FIGS. 2a, 2b and 2c illustrate the following steps, of the method of producing a printed circuit board, according to the invention:
  • FIG. 2a shows a stack comprising two elementary circuits CE1 and CE2, of "RO 4003" (registered trademark) for example, a first intermediate layer CM, of "RT Duroid 6002" (registered trademark) for example, arranged between the two elementary circuits CE1 and CE2 to be connected and two second intermediate layers CI2a and CI2b, for example LCP, of temperature Tf fusion.
  • the two elementary circuits CE1 and CE2 are covered on at least one of their faces, with a metallization layer CM C EI and CM C E2, advantageously a layer of copper.
  • Said circuits CE1 and CE2 are perforated with a hole T C EI and T C E2 vis-à-vis, for connecting said circuits to each other.
  • the walls of said holes T C EI and T C E2 are lined with a metal layer, not visible in the figure.
  • the first intermediate layer CM is covered with a metallization layer CM C na and CM C n b on both sides, advantageously a layer comprising copper.
  • the first intermediate layer CM is pierced with a hole T C n vis-à-vis the holes T C EI and T C E2 pierced through the elementary circuits CE1 and CE2.
  • the walls of the hole T C n are lined with a metallization layer, not visible in the figures.
  • the openings of the TCEI and TCE2 holes located facing each other and passing through the elementary circuits CE1 and CE2 are covered with a stud made of a first metal A, and the openings of the hole T C n are covered with a stud. consisting of a second metal B.
  • the metals A and B are the constituents of an alloy of AxBy type formed by thermo-diffusion at the temperature T.
  • the composition of the alloy comprises tin and silver, tin and indium, or gold and tin.
  • the second intermediate layers CI2a and CI2b are arranged to compensate for differences in the height of the metallization layers and to limit the deformation of the compressible M2 material of the CM layer, between the metal studs and the remainder of the surface of the elementary circuit or of the first interlayer, to ensure an intimate connection of the whole.
  • the thickness of the second intermediate layers CI2a for example, is smaller, preferably 20 ⁇ , than the sum of the thicknesses of one of the two metallization layers of the first intermediate layer CMcna, of the metallization layer of the elementary circuit CM C EI and metal studs A and B.
  • Figure 2b shows the stack of Figure 2a under a constant temperature press.
  • the pressure typically 20 bars, is applied to the formation temperature T of the alloy, for example 235 ° C for a tin-silver alloy or gold-tin.
  • the metals A and B diffuse to form the alloy AxBy creating, thus, an electrical connection between the metallized holes T ⁇ i,
  • the pressure exerted compresses the first intermediate layer CM until it comes into abutment on the material of the second intermediate layers CI2a and CI2b, which is still rigid at the formation temperature of the alloy.
  • the stamping of the first intermediate layer has the advantage of compensating for the difference in height due to the metallization layer CM C EI of the elementary circuit CE1 under the metal pad A .
  • FIG. 2c represents the stack according to FIG. 2b after heating up to the melting temperature Tf of the material of the second intermediate layers CI2a and CI2b.
  • Tf melting temperature
  • the material constituting these layers melts and flows to fill the available spaces in order to glue the circuits CE1 and CE2 and the intermediate layer CM and to compensate for differences in height.
  • the production of a printed circuit board, according to the invention makes it possible to compensate for the differences in height inside the printed circuit boards and thus to use standard presses in the printed circuit board industry for their manufacture.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

L'invention concerne un procédé de réalisation d'une carte imprimée comprenant au moins deux circuits élémentaires (CE1, CE2), percés de trous (TCE1) métallisés dont l'ouverture est recouverte d'un premier métal et au moins une première couche intercalaire (Cl1), en matériau compressible, percée de trous (TCl1) en vis-à-vis des circuits élémentaires (CE1, CE2) et dont l'ouverture est recouverte d'un deuxième métal, disposée entre les deux circuits élémentaires (CE1, CE2) et brasée à chacun des circuits (CE1, CE2) par thermo-diffusion des deux métaux formant un alliage à une température (T) de formation de l'alliage. On dispose au moins deux secondes couches intercalaires (CI2a, CI2b), les secondes couches ne recouvrant pas le premier et le deuxième métal, thermoplastiques et de température de fusion (Tf) supérieure à la température (T) de formation de l'alliage, entre la première couche intercalaire (Cl1) et lesdits circuits élémentaires (CE1, CE2).

Description

Procédé de réalisation de carte imprimée
L'invention concerne le domaine des cartes imprimées, et plus précisément le mode de connexion entre les différents circuits élémentaires. Chaque circuit élémentaire métallisé constitue une portion de la carte imprimée. Classiquement, des trous métallisés traversant les circuits élémentaires sont réalisés de manière à garantir un contact électrique entre les différents circuits élémentaires. Préférentiellement, les trous sont percés uniquement entre les circuits élémentaires à connecter. Par exemple, pour une carte imprimée comprenant cinq circuits élémentaires, si seuls le troisième et le cinquième circuit doivent être connectés, seuls les troisième, quatrième et cinquième circuits sont perforés avant d'être empilés pour former une carte imprimée.
Il est connu d'utiliser une couche intercalaire pré-imprégnée d'une substance adhésive pour coller les différents circuits élémentaires métallisés entre eux. Chaque couche intercalaire doit également être perforée, en vis-à- vis des trous métallisés à relier électriquement, avec un diamètre supérieur, pour tenir compte du fluage de la substance adhésive, en d'autres termes, le diamètre des trous traversant les couches intercalaires doit tenir compte de la déformation du matériau adhésif qui risque d'obstruer une partie du trou. Avec l'augmentation du nombre de connexions à réaliser, chaque couche intercalaire est perforée d'une multitude de trous très proches, ce qui rend très difficile sa manipulation et limite la densité possible de connexions.
Une solution partielle a été apportée par le brevet européen EP 2 205 053.
Ce document décrit l'élaboration d'une carte imprimée comprenant au moins deux circuits élémentaires superposés, métallisés sur leurs deux faces et au moins une couche intercalaire disposée entre lesdits circuits. La couche intercalaire comprend un matériau thermoplastique et peu sensible aux éléments chimiques. Avec ce type de couche intercalaire, le risque de fluage du matériau thermoplastique est nul.
Le procédé de réalisation de la carte imprimée, selon le document EP 2 205 053, peut se résumer ainsi. Une première étape consiste à perforer lesdits circuits élémentaires et la couche intercalaire en vis-à-vis afin de connecter lesdits circuits entre eux. Une seconde étape consiste à tapisser l'intérieur des trous traversant les circuits élémentaires et la couche intercalaire, par une surface métallique. Une troisième étape consiste à recouvrir la lumière des trous des circuits élémentaires à connecter, par un premier métal, et la lumière des trous de la couche intercalaire, par un deuxième métal. Le premier et le deuxième métal sont les constituants d'un alliage. Après empilement, une quatrième étape consiste à appliquer une pression de manière à braser les surfaces métalliques qui recouvrent les lumières des trous des circuits élémentaires avec les surfaces métalliques qui recouvrent les lumières des trous de la couche intercalaire. La brasure se fait par diffusion des métaux qui forment alors un alliage.
Un des inconvénients de ce mode de réalisation, proposé par le document EP 2 205 053, est qu'il se heurte aux problèmes de tolérance mécanique. En effet, la hauteur des surfaces métallisées qui recouvrent la lumière des trous est supérieure à la hauteur du reste du circuit élémentaire. Le rattrapage de ces différences de hauteur conduit à augmenter les pressions appliquées sur l'empilement. L'augmentation des pressions appliquées empêche l'utilisation de presse standard dans le domaine des cartes imprimées et la fabrication de ce type de carte à l'échelle industrielle. Un but de l'invention est de compenser les différences de hauteur, sans augmenter la pression d'assemblage du dispositif.
Selon un aspect de l'invention, il est proposé un procédé de réalisation d'une carte imprimée comprenant au moins deux circuits élémentaires, percés de trous métallisés dont l'ouverture est recouverte d'un premier métal et au moins une première couche intercalaire, en matériau compressible percée de trous en vis-à-vis des circuits élémentaires et dont l'ouverture est recouverte d'un deuxième métal, disposée entre les deux circuits élémentaires et brasée à chacun des circuits par thermo-diffusion des deux métaux formant un alliage à une température de formation de l'alliage caractérisé en ce que l'on dispose au moins deux secondes couches intercalaires, les secondes couches intercalaires ne recouvrant pas le premier et le deuxième métal, thermoplastiques et de température de fusion supérieure à la température de formation de l'alliage, entre la première couche intercalaire et lesdits circuits élémentaires.
L'ajout d'au moins deux secondes couches intercalaires, thermoplastiques et de température de fusion supérieure à la température de formation de l'alliage par thermo-diffusion, permet de limiter les problèmes de tolérances mécaniques et de revenir à des pressions d'assemblage standards dans l'industrie des cartes imprimées.
L'invention sera mieux comprise à l'étude de quelques modes de réalisation décrits à titre d'exemples nullement limitatifs, et illustrés par les dessins annexés sur lesquels :
- la figure 1 illustre un mode de mise en œuvre d'un procédé de réalisation d'une carte imprimée selon un aspect de l'invention, - la figure 2a représente un empilement des différents éléments constitutifs d'une carte imprimée, selon un aspect de l'invention,
- La figure 2b représente l'empilement des différents éléments constitutifs d'une carte imprimée sous presse à une température T de formation de l'alliage, selon un aspect de l'invention, et - La figure 2c représente l'empilement des différents éléments constitutifs d'une carte imprimée sous presse à une température de fusion Tf du matériau des secondes couches intercalaires, selon un aspect de l'invention. La figure 1 résume succinctement le procédé de réalisation d'une carte imprimée, selon l'invention.
Par exemple, une carte imprimée comprenant au moins deux circuits élémentaires, au moins une première couche intercalaire et au moins deux secondes couches intercalaires. Bien entendu, cet exemple n'est nullement limitatif.
Une première étape 10 comprend le perçage de trous TCE-I , CE2, en vis-à-vis, dans des circuits élémentaires CE1 , CE2 à relier, Avantageusement, les circuits élémentaires CE1 , CE2 peuvent être composés de « RO 4003 » (marque déposée), par exemple, et sont recouverts, sur au moins l'une de leurs faces, d'une couche de métallisation CM, préférentiellement une couche comprenant du cuivre.
Cette étape comprend également le perçage d'une première couche intercalaire disposée entre les circuits élémentaires CE1 , CE2 à connecter. Les trous TCn formés sont situés en vis-à-vis des trous TCE-I , CE2 des circuits élémentaires CE1 , CE2 à relier. La première couche intercalaire CM peut être constituée de « RT Duroid 6002 » (marque déposée), par exemple, et est recouverte d'une couche de métallisation CMcna, préférentiellement une couche comprenant du cuivre.
Une étape 20 comprend le recouvrement, par un composé métallique de l'intérieur des trous formés dans les circuits élémentaires CE1 , CE2 et la première couche intercalaire CM . En d'autres termes, l'intérieur des trous est métallisé afin de les rendre conducteurs ce qui permet de relier électriquement les circuits élémentaires CE1 , CE2.
Une étape 30 comprend l'application d'un premier plot de métal A sur l'ouverture des trous TCE-I , CE2 percés à travers les circuits élémentaires CE1 , CE2. Le premier métal A est constitutif d'un alliage binaire de type AxBy créer par thermo-diffusion à une température T, de formation de l'alliage.
De la même façon, une étape 40 comprend l'application d'un second plot de métal B sur l'ouverture des trous TCn percés à travers les premières couches intercalaires CH . Le second métal B est constitutif d'un alliage binaire de type AxBy créé par thermo-diffusion à une température T de formation de l'alliage.
Avantageusement, la composition de l'alliage comprend de l'argent et de l'étain, de l'indium et de l'étain, ou de l'or et de l'étain, ce qui permet d'obtenir une température T de formation de l'alliage formant les connexions électriques, nettement supérieure à la température de fusion d'au moins l'un des constituants de l'alliage, en l'espèce l'étain. La température de fusion dudit alliage doit être supérieure à la température de fusion de la brasure utilisée pour les connexions électriques des composants électroniques montés sur les circuits élémentaires CE1 , CE2.
Une étape 50 comprend l'usinage des secondes couches intercalaires CI2a, CI2b, ne recouvrant pas le premier et le deuxième métal. Les secondes couches sont en matériau thermoplastique et de température de fusion Tf supérieure à la température T de formation de l'alliage. Les secondes couches intercalaires CI2a, CI2b sont usinées afin de garantir un dégagement suffisant des plots métalliques A et B à assembler par brasure. L'épaisseur des secondes couches intercalaires CI2a, CI2b est légèrement inférieure, avantageusement de 20 μιτι, à la somme des épaisseurs des couches de métallisation CMCEI d'un des circuits élémentaires CE1 , de l'une des couches de métallisation CMCi2a d'une première couche intercalaire CM et des plots métalliques A et B.
Une étape 60 comprend l'empilement des circuits élémentaires CE1 , CE2, des premières couches intercalaires CM et des secondes couches intercalaires CI2a, CI2b qui permettent de limiter l'enfoncement du matériau compressible CM dû aux différences de hauteur des couches de métallisation. Une étape 70 comprend l'application d'une pression P, habituellement de 20 bars, à une température T de formation de l'alliage, typiquement de 235 °C pour un alliage étain-argent ou or-étain. La température T appliquée permet de braser les plots métalliques par thermo-diffusion. Les métaux A et B, constitutifs des plots diffusent pour former l'alliage AxBy. La pression exercée comprime les premières couches intercalaires CM jusqu'à arriver en butée sur le matériau des secondes couches intercalaires CI2a, CI2b, rigide à cette température. L'utilisation d'une épaisseur des secondes couches intercalaires CI2a, CI2b inférieure de 20 μιτι à la somme des épaisseurs des couches de métallisation, d'un des circuits élémentaires, de l'une des deux couches de métallisation d'une première couche intercalaire et des plots métalliques A et B, permet un emboutissage de la première couche intercalaire CM , de l'ordre de 20 μιτι par face ce qui permet de compenser l'épaisseur de la couche de métallisation sous un plot métallique.
Une étape 80 comprend le chauffage jusqu'à la température Tf de fusion du matériau des secondes couches intercalaires CI2a, CI2b, typiquement 290°C pour les polymères à cristaux liquides ou LCP, tout en maintenant la pression, typiquement de 20 bars. A cette température, le matériau des secondes couches intercalaires CI2a, CI2b fond et flue de manière à remplir les espaces disponibles et à coller les circuits imprimés CE1 et CE2 et la couche intercalaire CM .
Les figures 2a, 2b et 2c illustrent les étapes suivantes, du procédé de réalisation d'une carte imprimée, selon l'invention : La figure 2a représente un empilement comprenant deux circuits élémentaires CE1 et CE2, de « RO 4003 » (marque déposée) par exemple, une première couche intercalaire CM , de « RT Duroid 6002 » (marque déposée) par exemple, disposée entre les deux circuits élémentaires CE1 et CE2 à relier et deux secondes couches intercalaires CI2a et CI2b, de LCP par exemple, de température Tf de fusion. Les deux circuits élémentaires CE1 et CE2 sont recouverts sur au moins l'une de leurs faces, d'une couche de métallisation CMCEI et CMCE2, avantageusement, une couche de cuivre. Lesdits circuits CE1 et CE2 sont perforés d'un trou TCEI et TCE2 en vis-à-vis, permettant de connecter lesdits circuits entre eux. Les parois desdits trous TCEI et TCE2 sont tapissées d'une couche métallique, non visible sur la figure.
La première couche intercalaire CM est recouverte d'une couche de métallisation CMCna et CMCnb sur ses deux faces, avantageusement, une couche comprenant du cuivre. La première couche intercalaire CM est percée d'un trou TCn en vis-à-vis des trous TCEI et TCE2 percés à travers les circuits élémentaires CE1 et CE2. De la même manière que lesdits trous TCEI et TCE2, les parois du trou TCn , sont tapissées d'une couche de métallisation, non visible sur les figures.
Les ouvertures des trous TCEI et TCE2 situés en vis-à-vis et traversant les circuits élémentaires CE1 et CE2 sont recouvertes d'un plot constitué d'un premier métal A, et les ouvertures du trou TCn sont recouvertes d'un plot constitué d'un second métal B.
Les métaux A et B sont les constituants d'un alliage de type AxBy formé par thermo-diffusion à la température T. Avantageusement, la composition de l'alliage comprend de l'étain et de l'argent, de l'étain et de l'indium, ou de l'or et de l'étain.
Les secondes couches intercalaires CI2a et CI2b sont disposées de manière à compenser les différences de hauteur des couches de métallisation et à limiter la déformation du matériau M2 compressible de la couche CM , entre les plots métalliques et le reste de la surface du circuit élémentaire ou de la première couche intercalaire, afin de garantir une connexion intime de l'ensemble. L'épaisseur des secondes couches intercalaires CI2a, par exemple, est inférieure, préférentiellement de 20 μιτι, à la somme des épaisseurs de l'une des deux couches de métallisation de la première couche intercalaire CMcna, de la couche de métallisation du circuit élémentaire CMCEI et des plots métalliques A et B. La figure 2b représente l'empilement de la figure 2a sous une presse à température constante. La pression, typiquement 20 bars, est appliquée à la température T de formation de l'alliage, 235 °C par exemple pour un alliage étain-argent ou or-étain. Les métaux A et B diffusent pour former l'alliage AxBy créant, ainsi, une connexion électrique entre les trous métallisés TŒi ,
La pression exercée comprime la première couche intercalaire CM jusqu'à arrivée en butée sur le matériau des secondes couches intercalaires CI2a et CI2b, qui est encore rigide à la température T de formation de l'alliage. Compte tenu de l'épaisseur choisie pour les secondes couches intercalaires, l'emboutissage de la première couche intercalaire présente l'avantage de compenser la différence de hauteur due à la couche de métallisation CMCEI du circuit élémentaire CE1 sous le plot de métal A.
La figure 2c représente l'empilement selon la figure 2b après chauffage jusqu'à la température de fusion Tf du matériau des secondes couches intercalaires CI2a et CI2b. A la température de fusion des secondes couches intercalaires CI2a et CI2b, le matériau constituant ces couches fond et flue pour remplir les espaces disponibles afin de coller les circuits CE1 et CE2 et la couche intercalaire CM et compenser les différences de hauteur. La réalisation d'une carte imprimée, selon l'invention permet de compenser les différences de hauteur à l'intérieur des cartes imprimées et ainsi, d'utiliser des presses standards dans l'industrie des cartes imprimées pour leur fabrication.

Claims

Revendications
Procédé de réalisation d'une carte imprimée comprenant au moins deux circuits élémentaires (CE1 , CE2), percés de trous (TCEI ) métallisés dont l'ouverture est recouverte d'un premier métal et au moins une première couche intercalaire (CM ), en matériau compressible, percée de trous (TCn) en vis-à-vis des circuits élémentaires (CE1 , CE2) et dont l'ouverture est recouverte d'un deuxième métal, disposée entre les deux circuits élémentaires (CE1 , CE2) et brasée à chacun des circuits (CE1 , CE2) par thermo-diffusion des deux métaux formant un alliage à une température (T) de formation de l'alliage caractérisé en ce qu'on dispose au moins deux secondes couches intercalaires (CI2a, CI2b), les secondes couches intercalaires (CI2a, CI2b)ne recouvrant pas le premier et le deuxième métal, thermoplastiques et de température de fusion (Tf) supérieure à la température (T) de formation de l'alliage, entre la première couche intercalaire (CM ) et lesdits circuits élémentaires (CE1 , CE2).
Procédé selon la revendication 1 comprenant les étapes suivantes :
- Perforation des circuits élémentaires et de la première couche intercalaire (CM ) afin de créer des trous en vis-à-vis pour connecter électriquement les circuits élémentaires (CE1 . CE2),
Revêtement des trous formés, au sein des circuits élémentaires (CE1 , CE2) et de la première couche intercalaire (CM ), par une surface métallique, - Recouvrement de l'orifice des trous formés, au sein des circuits élémentaires (CE1 , CE2), par un plot constitué d'un des métaux d'un alliage binaire,
- Recouvrement de l'orifice des trous formés, au sein de la première couche intercalaire (CM ), par un plot constitué du second métal de l'alliage binaire,
- Usinage des secondes couches intercalaires (CI2a, CI2b) afin de garantir le non recouvrement des plots métalliques par lesdites secondes couches intercalaires (CI2a, CI2b),
- Empilement des circuits élémentaires (CE1 , CE2) et des couches intercalaires (CM ), (CI2a, CI2b).
Procédé selon la revendication 2 comprenant une étape d'application d'une pression (P) sur l'empilement à une température (T), correspondant à la température de formation de l'alliage, jusqu'à buter sur le matériau constituant les deuxièmes couches intercalaires (CI2a, CI2b) encore rigide à la température (T).
Procédé selon la revendication 3 comprenant une étape de chauffage de l'empilement jusqu'à une température (Tf) de fusion des secondes couches intercalaires (CI2a, CI2b). 5. Carte imprimée comprenant au moins deux circuits élémentaires (CE1 , CE2) percés de trous (TCEI) métallisés dont l'ouverture est recouverte d'un premier métal et au moins une première couche intercalaire (CM ), en matériau compressible, percée de trous (TCn) en vis-à-vis des circuits élémentaires (CE1 , CE2) et dont l'ouverture est recouverte d'un deuxième métal, disposée entre les deux circuits élémentaires (CE1 , CE2) et brasée à chacun des circuits (CE1 , CE2) par thermo-diffusion des deux métaux formant un alliage à une température (T) de formation de l'alliage caractérisé en ce que on dispose au moins deux secondes couches intercalaires (CI2a, CI2b), thermoplastiques et de température de fusion (Tf) supérieure à la température (T) de formation de l'alliage, entre la première couche intercalaire (CM ) et lesdits circuits élémentaires (CE1 , CE2).
EP12806408.6A 2011-12-13 2012-12-11 Procédé de réalisation de carte imprimée Withdrawn EP2792223A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1103824A FR2984073B1 (fr) 2011-12-13 2011-12-13 Procede de realisation de carte imprimee
PCT/EP2012/075105 WO2013087637A1 (fr) 2011-12-13 2012-12-11 Procédé de réalisation de carte imprimée

Publications (1)

Publication Number Publication Date
EP2792223A1 true EP2792223A1 (fr) 2014-10-22

Family

ID=47435921

Family Applications (1)

Application Number Title Priority Date Filing Date
EP12806408.6A Withdrawn EP2792223A1 (fr) 2011-12-13 2012-12-11 Procédé de réalisation de carte imprimée

Country Status (4)

Country Link
US (1) US20150129292A1 (fr)
EP (1) EP2792223A1 (fr)
FR (1) FR2984073B1 (fr)
WO (1) WO2013087637A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105992468A (zh) * 2015-03-02 2016-10-05 深南电路股份有限公司 一种pcb孔内线路的加工方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104582272B (zh) * 2013-10-09 2018-01-26 珠海方正科技高密电子有限公司 一种制作侧壁金属化阶梯槽的方法以及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280414A (en) * 1990-06-11 1994-01-18 International Business Machines Corp. Au-Sn transient liquid bonding in high performance laminates
US5276955A (en) * 1992-04-14 1994-01-11 Supercomputer Systems Limited Partnership Multilayer interconnect system for an area array interconnection using solid state diffusion
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
FR2818870B1 (fr) * 2000-12-21 2005-08-26 Thomson Csf Procede de realisation d'interconnexion dans un circuit imprime multicouches
JP3826731B2 (ja) * 2001-05-07 2006-09-27 ソニー株式会社 多層プリント配線基板及び多層プリント配線基板の製造方法
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
TWI336608B (en) * 2006-01-31 2011-01-21 Sony Corp Printed circuit board assembly and method of manufacturing the same
FR2940879B1 (fr) * 2009-01-06 2012-12-21 Thales Sa Procede de realisation d'une carte imprimee et carte imprimee correspondante

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2013087637A1 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105992468A (zh) * 2015-03-02 2016-10-05 深南电路股份有限公司 一种pcb孔内线路的加工方法

Also Published As

Publication number Publication date
WO2013087637A1 (fr) 2013-06-20
FR2984073A1 (fr) 2013-06-14
US20150129292A1 (en) 2015-05-14
FR2984073B1 (fr) 2014-09-12

Similar Documents

Publication Publication Date Title
CN101606446B (zh) 多层电路基板和电动机驱动电路基板
CN101375412A (zh) In焊锡包覆铜箔带状导线及其连接方法
EP0159208B1 (fr) Procédé de fabrication de circuits électroniques de puissance miniaturisés
EP2070399B1 (fr) Substrat imprime permettant le passage de tres forts courants et procede de realisation correspondant
EP1047294A1 (fr) Substrat métallique isolé pour circuits imprimés
CN113556861A (zh) 线路板结构
CN105706224A (zh) 通过将扩散区设计为钎焊连接部的扩散钎焊方法和带这种钎焊连接部的电子组件
FR3003723A1 (fr) Procede de fabrication d'un circuit imprime flexible, circuit imprime flexible obtenu par ce procede et module de carte a puce comportant un tel circuit imprime flexible
JP2013123031A (ja) 導電性材料および半導体装置
CN103918357A (zh) 用以制作具有金属间化合物及相关电路板的多层电路板的方法
WO2011042668A1 (fr) Module d'electronique de puissance et procede de fabrication de ce module
EP2792223A1 (fr) Procédé de réalisation de carte imprimée
CN1645999A (zh) 制造片叠层特别是包括片叠层的冷却器或冷却器元件的方法
JP5742936B2 (ja) 配線板および配線板の製造方法
EP3966851B1 (fr) Procede de fabrication d'un module electronique de puissance
CN209930597U (zh) 树脂多层基板、传输线路以及模块
FR2464010A1 (fr) Structure de circuit a plusieurs couches et son procede de production
FR3095779A1 (fr) Procede de fabrication d’un module electronique de puissance
JP6756569B2 (ja) 多層配線板の製造方法
JP6932289B2 (ja) 複合プリント配線板およびその製造方法
US20100001400A1 (en) Solder contact
CN110546759A (zh) 用于扩散焊接的焊料成型件、制造焊料成型件的方法和装配焊料成型件的方法
EP2205053B1 (fr) Procédé de réalisation d'une carte imprimée et carte imprimée correspondante
JP2005347414A (ja) 接着シート及びそれを用いた両面プリント基板或いは多層プリント基板
FR3006549A1 (fr) Procede de realisation d'un circuit electrique et circuit electrique realise par ce procede

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20140710

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20180906

RIN1 Information on inventor provided before grant (corrected)

Inventor name: KERTESZ, PHILIPPE

Inventor name: LEDAIN, BERNARD

Inventor name: HENRIOT, DOMINIQUE

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190117

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230517