EP2606507A1 - Pseudosubstrat zur verwendung bei der herstellung von halbleiterbauelementen und verfahren zur herstellung eines pseudosubstrates - Google Patents

Pseudosubstrat zur verwendung bei der herstellung von halbleiterbauelementen und verfahren zur herstellung eines pseudosubstrates

Info

Publication number
EP2606507A1
EP2606507A1 EP11758378.1A EP11758378A EP2606507A1 EP 2606507 A1 EP2606507 A1 EP 2606507A1 EP 11758378 A EP11758378 A EP 11758378A EP 2606507 A1 EP2606507 A1 EP 2606507A1
Authority
EP
European Patent Office
Prior art keywords
buffer
substrate
pseudo
antimony
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11758378.1A
Other languages
English (en)
French (fr)
Inventor
Arnulf Leuther
Axel Tessmann
Rainer Lösch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Publication of EP2606507A1 publication Critical patent/EP2606507A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3222—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3422—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Definitions

  • the invention relates to a pseudo-substrate for use in the manufacture of semiconductor devices according to the preamble of claim 1 and to a method for producing such a pseudo-substrate according to the preamble of claim 13.
  • Semiconductor devices particularly for telecommunications and high speed applications, are typically produced by depositing different layers on substrates.
  • lattice constant An essential criterion of the substrates used here is the lattice constant, which should be adapted to the lattice constant of the layers to be applied. Frequently, however, corresponding substrates with the desired lattice constants are not available or are not available in sufficient quality, size or price.
  • H EMT High Electron Mobility Transistor
  • MMIC Monolithic Microwafef Integrated Circuit
  • pseudo-substrates generally have defects and thus defects within the buffer layers, there is the risk that if the defect density is too high undesirable electrical or optical properties are caused which limit or exclude the usability of the pseudo-substrates.
  • defect bands can be formed which influence the electrical and optical properties of the semiconductor component.
  • electrical conductivity resulting from the impurity bands may result in the pseudo-substrate being unsuitable for high frequency applications.
  • the invention is therefore based on the object to provide for the production of semiconductor devices and in particular HEMT and MMIC a pseudo-substrate and a method for its production, which extends the spectrum of available lattice constants and has a low-defect matching layer, preferably, that the pseudo-substrate is suitable for the formation of semiconductor devices for high frequency applications.
  • the invention is based on the Applicant's finding that pseudo-substrates comprising the materials AISb / InAs and AllnSb / (Ga) InSb are of interest for a number of semiconductor devices, in particular HEMT and MMIC for applications in the terahertz range.
  • satisfactory substrates or pseudo-substrates are not available for this purpose.
  • pseudo-substrates with lattice constants in the range from 0.6136 nm to 0.6479 nm are made available for the first time, which have considerably lower defect densities than previously known substrates.
  • the pseudo-substrate according to the invention comprises a carrier substrate having a crystalline structure and a first buffer, which is arranged on a surface of the carrier substrate, optionally on further intervening intermediate layers.
  • the first buffer may be formed as a single layer or as a multilayer system.
  • the first buffer comprises arsenic (As) and at least one of the elements aluminum (Al) and indium (In).
  • a second buffer is arranged.
  • the second buffer may also be formed as a single layer or as a multilayer system.
  • the second buffer comprises at a first surface facing the first buffer, arsenic and at least one of the elements aluminum and indium and at a second surface facing away from the first buffer antimony (Sb) and at least one of the elements aluminum and indium.
  • the second buffer is formed with a decreasing proportion of arsenic and with an increasing proportion of antimony in each case starting from the first to the second surface. It is within the scope of the invention that the increase and decrease of the respective elements takes place continuously, stepwise or in another way.
  • the inventive method for producing a pseudo-substrate for use in the manufacture of semiconductor devices comprises applying a first buffer to a surface of a carrier substrate having a crystalline structure, optionally with the intermediate application of further intermediate layers, wherein the first buffer is formed as a single layer or as a multilayer system and at least Arsenic (As) and at least one of the elements aluminum (AI) and I ndium (I n) facing away from the carrier substrate is formed.
  • a second buffer is attached, which is formed as a single layer or multilayer system, the second buffer at a first, the first buffer surface facing arsenic ( As) and at least one of the elements aluminum (AI) and indium (I n) comprising and on a second surface facing away from the buffer antimony (Sb) and at least one of the elements aluminum and indium comprising.
  • the second buffer is formed with decreasing proportion of arsenic and with an increasing amount of antimony in each case starting from the first to the second surface.
  • the pseudo-substrate according to the invention is preferably produced by the method according to the invention or a preferred embodiment thereof.
  • the method according to the invention is preferably designed for producing the pseudo-substrate according to the invention or an advantageous embodiment thereof.
  • a pseudo-substrate for lattice constants in the range of 0.61 to 36 nm (AlSb) and 0.6479 nm (InSb) can thus be achieved in that, due to the special design of the second buffer, with increasing proportion of antimony and decreasing proportion of arsenic compared to previously known substrates or pseudosubstrates has significantly lower defect densities.
  • the second buffer is preferably designed such that, starting from the first surface to the second surface, the relative change of the lattice constant per path perpendicular to the first surface is always less than 1.5% / 100 nm. preferably always less than 0.7% / 100 nm, in particular always less than 0.35% / 100 nm.
  • the impurity density is limited.
  • the first and / or the second buffer in particular preferably both buffers at least indium.
  • the first buffer preferably represents a layer spatially separated from the second buffer.
  • the first and second buffers preferably adjoin one another directly.
  • the first buffer preferably has no antimony.
  • the thickness of the first buffer is preferably in the range of 0, 1 ⁇ to 5 ⁇ .
  • the second buffer is preferably designed such that, starting from the first surface to the second surface, the percentage change in the arsenic fraction in the total number of atoms of arsenic and antimony per path perpendicular to the first surface is always less than 20% / 100 nm, preferably always less than 6% / 100 nm, in particular always less than 3% / 100 nm.
  • the second buffer is preferably formed on the first surface with a proportion of antimony less than 20%, preferably less than 10%, preferably without antimony.
  • the abovementioned percentages refer to the atomic number of antimony in the total atomic number of antimony and arsenic.
  • the proportion of arsenic decreases and antimony increases. It is within the scope of the invention to design this increase and decrease stepwise. This is particularly advantageous if the apparatus used for applying corresponding layers, each with constant constituents, is particularly suitable or a continuous increase and decrease can not be produced.
  • the second buffer it is advantageous for the second buffer to have, at least in part, a monotonous, preferably strictly monotone, decrease in arsenic and, in turn, a monotonous, preferably strictly monotonous, increase in antimony starting from the first to the second surface.
  • the second buffer is preferably designed such that the increase of antimony and the decrease of arsenic are in opposite directions, in particular that the ratio of antimony and arsenic is always determined by As 1 . y Sb y , with ye [0, 1], d. H. y has values in the range 0 to 1 inclusive of the region boundaries, where y increases from the first surface to the second surface.
  • the second buffer is as formed, with constant xe [0, 1] ie x has a value in the range 0 to 1 including the range limits, the second buffer with a proportion of foreign substances less than 1 0%, preferably less than 5%, in particular less than 1%, on is preferably formed without further constituents.
  • the% data relate to the number of atoms of the foreign substances relative to the total atomic number in the second buffer.
  • the change in the factor y per path perpendicular to the first surface is preferably less than 20% / 100 nm, preferably less than 10% / 100 nm, more preferably less than 6% / 100 nm, further preferably less than 3 % / 100 nm. This ensures a low impurity density.
  • a change in the factor y per path in the range from 2.5% / 100 nm to 3.5% / 100 nm is particularly advantageous.
  • y on the first surface is preferably 0 and / or on the second surface 1, so that, in particular, no antimony is present on the first surface and / or no arsenic on the second surface.
  • y starting from the first surface toward the second surface, monotonically, preferably in a strictly monotonic manner, increases.
  • y increases linearly.
  • the second buffer has a thickness in the range. 1 ⁇ to 10 ⁇ , preferably in the range 1 ⁇ to 3 ⁇ , more preferably in the range of 1, 5 ⁇ to 2.5 ⁇ , particularly preferably of about 2 ⁇ has.
  • a sufficiently large thickness is given in order to achieve the desired decrease of arsenic and increase of antimony in the second buffer with low impurity density.
  • a not too large thickness is advantageous because material costs and in particular the production time is shortened.
  • the pseudo-substrate according to the invention makes it possible to produce high-quality semiconductor components on account of the precisely specifiable properties of the second surface of the second buffer, in particular with the desired lattice constant in the abovementioned range.
  • Investigations by the Applicant have shown that a further increase of the surface quality in a preferred embodiment is achieved by additionally comprising on the side facing away from the carrier substrate of the second buffer, optionally on further intervening intermediate layers, a layer comprising antimony and at least one of the elements aluminum and indium and not comprehensively arranged arsenic.
  • This layer preferably has the same composition, i. the same elements in the same frequency, as the surface of the second buffer facing away from the first buffer.
  • the aforementioned additional layer preferably with a thickness in the range 0.05 ⁇ to 0.5 ⁇ , preferably in the range 0.2 ⁇ to 0.3 ⁇ , more preferably of about 0.25 ⁇ arranged is.
  • this additional layer with a constant material composition, the surface quality, in particular the smoothness of the surface, is further increased, and this additionally excludes undesired interference effects when the semiconductor component is produced.
  • the first buffer is arranged directly adjacent to the second buffer and / or the first buffer is arranged directly adjacent to the carrier substrate.
  • the first and second buffers preferably have the same composition, ie the same elements, with the same frequency at the surfaces adjoining one another.
  • the application of the aforementioned layers takes place epitaxially in the process according to the invention.
  • the use of known methods and use of devices known per se is advantageous, in particular MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition) or MOMBE (metal organic molecular beam epitaxy).
  • the composition of the first buffer in particular the proportion of aluminum and the proportion of indium is selected depending on the desired lattice constant in the aforementioned ranges.
  • the first buffer is formed with a proportion of impurities less than 10%, preferably less than 5%, in particular less than 1%, more preferably without further constituents.
  • the aforementioned composition of the first buffer is determined by the choice of the parameter with x the lattice constant.
  • the second buffer is preferably at a temperature in the range 300 ° C to 600 ° C, preferably in the range 350 ° C to 450 ° C, more preferably in the range 380 ° C to 420 ° C, in particular at about 400 ° C takes place.
  • FIG. 1 shows a schematic representation of a first embodiment of a pseudo-substrate according to the invention
  • FIG. 2 shows a tabular representation of a second exemplary embodiment of a pseudo-substrate according to the invention, in which a H EMT semiconductor component has additionally been applied, and FIG
  • Figure 3 shows the measured proportions of Galliu m, I ndium, arsenic and anti mon first and second buffers of the second embodiment in arbitrary units.
  • FIG. 1 shows a schematic representation of a first embodiment of a pseudo-substrate 1 according to the invention.
  • a carrier substrate 2 designed as a GaAs substrate
  • a 1.2 m thick layer is arranged, which represents the first buffer 3.
  • the first buffer 3 is formed as Al x ln 1 -x As layer.
  • the carrier substrate 2 has a thickness of 625 ⁇ .
  • the factor x in the first embodiment is 0, 6, resulting in a lattice constant of about 0, 634 nm.
  • the second buffer 4 there is thus a continuous decrease in the proportion of arsenic and, in turn, a continuous increase in the proportion of antimony, starting from the side facing the first buffer 3 to the side facing the additional layer 5.
  • This is on a thickness of single Lich 2 ⁇ ⁇ a Ü transition from the first buffer to the additional layer 5 with a relative change in the lattice constant per path of only 3.25% / 1 ⁇ guaranteed. This results in a very low impurity density and high quality of the carrier substrate, in particular for the design of semiconductor components for high-frequency regions.
  • FIG. 2 shows a tabular representation of a second exemplary embodiment of a pseudo-substrate 1 1 according to the invention, to which a H EMT semiconductor structure has been applied.
  • a first buffer 13 with a thickness of 1, 2 ⁇ ⁇ arranged as AI 0, 4Gai. y in y As layer is formed.
  • the change of the parameter y runs. linear.
  • a low impurity density is achieved by linearly changing the composition, in this case by decreasing the proportion of gallium and increasing the proportion of iodine.
  • a second buffer 14 is applied, which as
  • Alo ⁇ l no.eAs L xSbx layer is formed.
  • the measured profile of the gallium, iodide, arsenic and anti-mon particles starting from the side of the second buffer 14 (0 nm) facing away from the first buffer 1 3 in the direction of the carrier substrate 12 is shown in FIG of the individual elements are shown in arbitrary units.
  • the second buffer 14 (0 nm to about 2000 nm)
  • the opposite decrease of antimony and increase of arsenic in the direction of the first buffer 13 can be seen, with approximately unchanged proportion of indium.
  • the first buffer 13 2000 nm to about 3200 nm
  • the decrease of indium with an opposite increase of gallium in the direction of the carrier substrate 12 with an approximately constant amount of arsenic can be seen.
  • FIG. 2 shows the layer structure of the HEMT structure applied to the pseudo-substrate 1 1:
  • On the additional layer 1 5 is a Ga 0.4 ln than 0, 6SB layer formed channel having a thickness of 15 nm, then an AI than 0, 4 0 ln, 6SB layer formed spacer having a thickness of 5 nm, then a as
  • Ga 0.4 lno , 6 Sb layer formed cap with a thickness of 5 nm arranged.
  • a transition to a lattice constant of 0.634 nm was thus created by linear adaptation both in the first buffer 13 and in the second buffer 14, ie. H. a change in lattice constant of about 12%.
  • the thicknesses of the first buffer 13 and second buffer 14 have been selected such that there is approximately the same relative change in lattice constant per path in both the first and second buffers.
  • the layers were generated here in an EPI 1040 MBE system, which is equipped with the per se known effusion cells for the elements of the group I II gallium, aluminum and indium and with valved cracker cells for As 2 and Sb 2 . As dopant tellurium is used.
  • the additional layer 15 achieves an additional reduction of the surface roughness. This was checked by optical microscopy, atomic force microscopy and a KLA Tencor surface measurement. Furthermore, the resistance of the additional layer 15 was measured as a quality feature by means of multi-point measurement. By manufacturing different samples at different process temperatures, a minimum surface roughness at a process temperature of 400 ° C and a maximum sheet resistance of the additional layer 15 at a temperature of 460 ° C resulted.
  • the process temperature was measured by thermocouple.
  • the arsenic flow was reduced linearly during the layer growth, and at the same time, in return, the antimony influx was increased linearly.
  • the two layers were characterized by means of SIMS (Secondary Ion Mass Specometry). As described above, in addition, several samples were produced at different process temperatures ranging between 320 ° C and 500 ° C to determine the optimum process temperature.

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die Erfindung betrifft ein Pseudosubstrat (1, 11) zur Verwendung bei der Herstellung von Halbleiterbauelementen, umfassend ein Trägersubstrat (2, 12) mit einer kristallinen Struktur und einen ersten Puffer (3, 13), der auf einer Oberfläche des Trägersubstrates (2, 12), gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, angeordnet ist, wobei der erste Puffer (3, 13) als Einzelschicht oder als Mehrschichtsystem ausgebildet ist und zumindest an der dem Trägersubstrat (2, 12) abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (AI) und Indium (In) umfasst. Die Erfindung ist dadurch gekennzeichnet, dass zusätzlich auf einer dem Trägersubstrat (2, 12) abgewandten Seite des ersten Puffers (3, 13), gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, ein zweiter Puffer (4, 14) angeordnet ist, welcher als Einzelschicht oder als Mehrschichtsystem ausgebildet ist, wobei der zweite Puffer (4, 14) an einer ersten, dem ersten Puffer (3, 13) zugewandten Oberfläche Arsen und zumindest eines der Elemente Aluminium und Indium umfassend und an einer zweiten, dem ersten Puffer (3, 13) abgewandten Oberfläche Antimon (Sb) und mindestens eines der Elemente Aluminium und Indium umfassend ausgebildet ist und wobei der zweite Puffer mit einem abnehmenden Anteil an Arsen und mit einem zunehmenden Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet ist. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung eines Pseudosubstrates (1, 11).

Description

Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates
Beschreibung
Die Erfindung betrifft ein Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen gemäß Oberbegriff des Anspruchs 1 sowie ein Verfahren zur Herstellung solch eines Pseudosubstrates gemäß Oberbegriff des Anspruchs 13.
Halbleiterbauelemente insbesondere für die Telekommunikation und für Hochgeschwindigkeitsanwendungen werden typischerweise durch Aufbringen unterschiedlicher Schichten auf Substraten erzeugt.
Ein wesentliches Kriterium der verwendeten Substrate ist hierbei die Gitterkonstante, welche an die Gitterkonstante der aufzubringenden Schichten angepasst sein soll. Häufig stehen jedoch entsprechende Substrate mit den gewünschten Gitterkonstanten nicht oder nicht in hinreichender Qualität, Größe oder Preis zur Verfügung .
Es ist daher bekannt, für das Kristallwachstum von Schichten zur Erzeugung von Halbleiterbauelementen auf Pseudosubstrate zurückzugreifen. Hierbei werden typischerweise kommerziell verfügbare Substrate wie beispielsweise Si- oder GaAs-Substrate verwendet, auf denen nicht gitterangepasste (metamorphe) und daher defektreichere Schichten abgeschieden werden. Bei geeigneter Prozessführung und hinreichender Schichtdicke entsteht auf diese Weise eine defektarme Oberfläche mit einer Gitterkonstante, verschieden zu der des Substrates. Diese neu generierte Oberfläche dient dann als Substrat für das Wachstum der Schichten des eigentlichen Bauelementes. Beispielsweise ist die Verwendung von GaAs-Substraten, auf denen zur Anpassung der Gitterkonstante eine metamorphe Pufferschicht bestehend aus Indium , Gallium und Arsen aufgebracht wird, bekannt und in Kenneth E. Lee, Eugene A. Fitzgerald,„High-
BESTÄTIGUNGSKOPIE qualitiy metamorphic compositionally graded InGaAs buffers", Journal of Crystal Growth 312 (2010) 250-257 beschrieben.
Die genannten Pseudosubstrate finden insbesondere bei der Herstellung von H EMT (High Electron Mobility Transistor) und MMIC (Monolithic Microwafe I n- tegrated Circuit) Anwendung . Hierfür wurde eine Verwendung der vorgenannten Pufferschichten zur Herstellung eines Pseudosubstrates bereits in A. Leuther, A. Tessmann, H. Massler, R. Loesch, M. Schlechtweg, M. Mikulla, O. Ambacher, „35nm Metamorphic HEMT MMIC Technology", Proc. 20th Int. Conf. On Indium Phoshide and Related Materials, May 2008, paper MoA3.3" und A. Leuther, R. Weber, H. Dammann, M. Schlechtweg, M. Mikulla, M. Walther, G. Weimann, "Metamorphic 50nm InAs-channel HEMT", Proc. 1 7th Int. Conf. On Indium Phoshide and Related Materials, 2005, p. 129- 132 beschrieben. Da Pseudosubstrate grundsätzlich Störstellen und damit Defekte innerhalb der Pufferschichten aufweisen , besteht das Risiko, dass bei zu hoher Defektdichte unerwünschte elektrische oder optische Eigenschaften verursacht werden, die die Verwendbarkeit der Pseudosubstrate einschränken oder ausschließen. Beispielsweise können bei einer großen Gitterfehlanpassung und hieraus resultie- renden hohen Defektdichte sich Störstellenbänder ausbilden, welche die elektrischen und optischen Eigenschaften des Halbleiterbauelementes beeinflussen. Insbesondere kann eine aufgrund der Störstellenbänder resultierende elektrische Leitfähigkeit dazu führen, dass das Pseudosubstrat ungeeignet für Hochfrequenzanwendungen ist.
Der Erfindung liegt daher die Aufgabe zugrunde, für die Herstellung von Halbleiterbauelementen und insbesondere von HEMT und MMIC ein Pseudosubstrat sowie ein Verfahren zur dessen Herstellung zu schaffen, welches das Spektrum der zur Verfügung stehenden Gitterkonstanten erweitert und eine defektarme Anpassungsschicht aufweist, vorzugsweise, dass das Pseudosubstrat zur Ausbildung von Halbleiterbauelementen für Hochfrequenzanwendungen geeignet ist.
Gelöst ist diese Aufgabe durch ein Pseudosubstrat zur Verwendung bei der Her- Stellung von Halbleiterbauelementen gemäß Anspruch 1 sowie ein Verfahren zur Herstellung solch eines Pseudosubstrates gemäß Anspruch 13. Vorteilhafte Ausführungsformen des erfindungsgemäßen Pseudosubstrates finden sich in den Ansprüchen 2 bis 12 und des erfindungsgemäßen Verfahrens in den Ansprüchen 14 bis 18.
Der Erfindung liegt die Erkenntnis des Anmelders zugrunde, dass für eine Reihe von Halbleiterbauelementen, insbesondere HEMT und MMIC für Anwendungen im Terahertzbereich Pseudosubstrate umfassend die Materialien AISb/lnAs und AllnSb/(Ga)lnSb von Interesse sind. Hierfür stehen jedoch keine zufriedenstellende Substrate oder Pseudosubstrate zur Verfügung. Durch das erfindungsgemäße Pseudosubstrat und das erfindungsgemäße Verfahren werden erstmals Pseudosubstrate mit Gitterkonstänten im Bereich von 0,6136 nm bis 0,6479 nm zur Verfügung gestellt, die gegenüber vorbekannten Substraten erheblich geringere Defektdichten aufweisen.
Das erfindungsgemäße Pseudosubstrat umfasst ein Trägersubstrat mit einer kristallinen Struktur und einen ersten Puffer, der auf eine Oberfläche des Trägersubstrates, gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten angeordnet ist. Der erste Puffer kann als Einzelschicht oder als Mehrschichtsystem ausgebildet sein. Weiterhin umfasst der erste Puffer zumindest an der dem Trägersubstrat abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (AI) und Indium (In).
Wesentlich ist, dass zusätzlich auf einer dem Trägersubstrat abgewandten Seite des ersten Puffers, gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, ein zweiter Puffer angeordnet ist. Der zweite Puffer kann ebenfalls als Einzelschicht oder als Mehrschichtsystem ausgebildet sein.
Der zweite Puffer umfasst an einer ersten, dem ersten Puffer zugewandten O- berfläche, Arsen und zumindest eines der Elemente Aluminium und Indium und an einer zweiten, dem ersten Puffer abgewandten Oberfläche Antimon (Sb) und mindestens eines der Elemente Aluminium und Indium. Hierzu ist der zweite Puffer mit einem abnehmenden Anteil an Arsen und mit einem zunehmenden Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet. Es liegt im Rahmen der Erfindung, dass die Zu- und Abnahme der jeweiligen Elemente kontinuierlich, stufenartig oder in anderer Weise erfolgt. Das erfindungsgemäße Verfahren zur Herstellung eines Pseudosubstrates zur Verwendung bei der Herstellung von Halbleiterbauelementen umfasst das Aufbringen eines ersten Puffers auf eine Oberfläche eines Trägersubstrates mit einer kristallinen Struktur, gegebenenfalls unter Zwischenaufbringung weiterer Zwischenschichten, wobei der erste Puffer als Einzelschicht oder als Mehrschichtsystem ausgebildet wird und zumindest an dem Trägersubstrat abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (AI) und I ndium (I n) umfassend ausgebildet wird. Wesentlich ist, dass zusätzlich auf der dem Trägersubstrat abgewandten Seite des ersten Puffers, gegebenenfalls unter Zwischenaufbringung weiterer Zwischenschichten, ein zweiter Puffer angebracht wird, welcher als Einzelschicht oder Mehrschichtsystem ausgebildet wird, wobei der zweite Puffer an einer ersten, dem ersten Puffer zugewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (AI) und Indium (I n) umfassend und an einer zweiten, dem Puffer abgewandten Oberfläche Antimon (Sb) und mindestens eines der Elemente Aluminium und Indium umfassend ausgebildet wird. Weiterhin wird der zweite Puffer mit abnehmendem Anteil an Arsen und mit zunehmendem Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet.
Das erfindungsgemäße Pseudosubstrat wird vorzugsweise mit dem erfindungsgemäßen Verfahren bzw. einer vorzugsweisen Ausführungsform hiervon hergestellt. Ebenso ist das erfindungsgemäße Verfahren vorzugsweise zur Herstellung des erfindungsgemäßen Pseudosubstrates bzw. einer vorteilhaften Ausführungsform hiervon ausgebildet.
Durch die Ausbildung des zweiten Puffers, in dem ein abnehmender Anteil an Arsen und ein zunehmender Anteil an Antimon ausgebildet wird, kann somit ein Pseudosubstrat für Gitterkonstanten im Bereich von 0,61 36 nm (AlSb) und 0,6479 nm (InSb) erzielt werden , dass aufgrund der speziellen Ausbildung des zweiten Puffers mit zunehmenden Anteil an Antimon und abnehmenden Anteil an Arsen im Vergleich zu vorbekannten Substraten oder Pseudosubstraten erheblich geringere Defektdichten aufweist.
Hierdurch sind Halbleiterbauelemente mit dem erfindungsgemäßen Pseudosubstrat in höherer Güte herstellbar, da aufgrund der geringeren Störstellendichte weniger oder nur vernachlässigbar unerwünschte elektrische oder optische Än- derungen der Eigenschaft des Bauelements verursacht werden. Insbesondere ermöglicht die geringe Störstellendichte die Erzeugung eines Pseudosubstrates, welches elektrisch isolierend ist und somit für Hochfrequenzanwendungen geeignet. Um die Störstellendichte gering zu halten, ist der zweite Puffer vorzugs- weise derart ausgebildet, dass ausgehend von der ersten Oberfläche zu der zweiten Oberfläche hin die relative Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche stets kleiner als 1 ,5 %/100 nm, bevorzugt stets kleiner als 0,7 %/100 nm, insbesondere stets kleiner als 0,35 %/100 nm ist.
Durch diese Begrenzung der Änderung der Gitterkonstante pro Wegstrecke wird auch die Störstellendichte begrenzt.
Vorzugsweise weist der erste und/oder der zweite Puffer, insbesondere bevor- zugt beide Puffer zumindest Indium auf. Hierdurch wird ein Pseudosubstrat für die vorgenannten Gitterkonstanten im Bereich von 0,6136 nm und 0,6479 nm ermöglicht.
Der erste Puffer stellt bevorzugt eine von dem zweiten Puffer räumlich getrennte Schicht dar. Vorzugsweise grenzen erster und zweiter Puffer unmittelbar aneinander. Der erste Puffer weist vorzugsweise kein Antimon auf. Die Dicke des ersten Puffers liegt vorzugsweise im Bereich von 0, 1 μιτι bis 5 μητι.
Zur Begrenzung der Störstellendichte ist der zweite Puffer vorzugsweise derart ausgebildet, dass ausgehend von der ersten Oberfläche zu der zweiten Oberfläche hin die prozentuale Änderung des Arsenanteils an der Gesamtatomanzahl von Arsen und Antimon pro Wegstrecke senkrecht zur ersten Oberfläche stets kleiner als 20 %/100 nm, bevorzugt stets kleiner als 6 %/100 nm, insbesondere stets kleiner als 3 %/100 nm ist.
Insbesondere ergaben Untersuchungen der Anmelderin, dass eine sehr gute Optimierung zwischen Minimierung der Schichtdicke einerseits und Minimierung der Störstellendichte andererseits erzielt wird, wenn die relative Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche im Bereich 0,3 %/100 nm bis 0,4 %/100 nm ist bzw. die Änderung des Arsenanteils im Bereich 2,5 %/ 00 nm bis 3,5 %/100 nm liegt. Zur weiteren Vermeidung von Störstellen ist der zweite Puffer vorzugsweise an der ersten Oberfläche mit einem Anteil an Antimon kleiner 20 %, vorzugsweise kleiner 10 %, bevorzugt ohne Antimon ausgebildet. Die vorgenannten Prozent- zahlen beziehen sich auf die Atomanzahl Antimon an der Gesamtatomanzahl von Antimon und Arsen.
Wie zuvor beschrieben, ist bei dem erfindungsgemäßen Pseudosubstrat wesentlich, dass in dem zweiten Puffer ausgehend von der ersten Oberfläche zur zwei- ten Oberfläche hin der Anteil an Arsen ab- und an Antimon zunimmt. Es liegt im Rahmen der Erfindung , diese Zu- und Abnahme stufenartig auszugestalten. Dies ist insbesondere von Vorteil, wenn die verwendete Vorrichtung zur Aufbringung entsprechender Schichten mit jeweils konstanten Bestandteilen besonders geeignet ist oder eine kontinuierliche Zu- und Abnahme nicht herstellbar ist.
Insbesondere ist es jedoch vorteilhaft, dass der zweite Puffer zumindest teilweise eine monotone, bevorzugt streng monotone Abnahme von Arsen und im Gegenzug eine monotone, bevorzugt streng monotone Zunahme von Antimon ausgehend von der ersten zu der zweiten Oberfläche hin aufweist. Hierdurch lässt sich bei einer vorgegebenen maximalen relativen Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche eine Verringerung der notwendigen Gesamtdicke des zweiten Puffers erzielen, insbesondere gegenüber einem stufenartigen Verlauf der Zu- und Abnahme. Daher ist es insbesondere vorteilhaft, dass die Zu- und die Abnahme jeweils einen linearen Verlauf aufweisen .
Der zweite Puffer ist vorzugsweise derart ausgebildet, dass die Zunahme von Antimon und die Abnahme von Arsen gegenläufig ist, insbesondere, dass sich das Verhältnis von Antimon und Arsen stets durch As1.ySby beschreiben lässt, mit y e [0, 1], d . h. y weist Werte im Bereich 0 bis 1 einschließlich der Bereichs- grenzen auf, wobei y ausgehend von der ersten Oberfläche zu der zweiten O- berfläche hin zunimmt.
Vorzugsweise ist der zweite Puffer als ausgebildet, mit konstantem x e [0, 1] d. h. x weist einen Wert im Bereich 0 bis 1 einschließlich der Bereichsgrenzen auf, wobei der zweite Puffer mit einem Anteil an Fremdstoffen kleiner 1 0 %, bevorzugt kleiner 5 %, insbesondere kleiner 1 %, weiter bevorzugt ohne weitere Bestandteile ausgebildet ist. Hierbei beziehen sich die %-Angaben auf die Atomanzahl der Fremdstoffe bezogen auf die Gesämtatom- anzahl im zweiten Puffer. Zwar kann für manche Anwendungen des erfindungsgemäßen Pseudosubstrates die Zugabe weiterer Fremdstoffe, wie beispielsweise von Dotieratomen unterhalb der vorgenannten Gewichtsprozentgrenzen gewünscht sein. Besonders vorteilhaft ist jedoch die Ausbildung des Pseudosubstrates ohne oder nahezu ohne weitere Bestandteile, insbesondere um eine maximal elektrisch isolierende und damit für Hochfrequenzanwendungen geeignete Ausgestaltung zu erzielen.
Vorzugsweise beträgt bei der vorgenannten Zusammensetzung die Änderung des Faktors y pro Wegstrecke senkrecht zur ersten Oberfläche weniger als 20 %/100 nm, bevorzugt weniger als 10 %/100 nm, weiter bevorzugt weniger als 6 %/100 nm, im weiteren bevorzugt weniger als 3 %/100 nm. Hierdurch ist eine geringe Störstellendichte gewährleistet. Zur Optimierung einer minimalen Schichtdicke des zweiten Puffers einerseits und geringen Störstellendichte andererseits ist insbesondere eine Änderung des Faktors y pro Wegstrecke im Bereich 2,5 %/100 nm bis 3,5 %/100 nm vorteilhaft.
Ebenso beträgt bei der vorgenannten Zusammensetzung y an der ersten Oberfläche bevorzugt 0 und/oder an der zweiten Oberfläche 1 , so dass insbesondere an der ersten Oberfläche kein Antimon und/oder an der zweiten Oberfläche kein Arsen vorliegt. Hierdurch sind Anschlussflächen an den ersten Puffer einerseits und das Halbleiterbauelement andererseits mit geringer Störstellendichte gewährleistet.
Insbesondere ist es vorteilhaft, dass bei der vorgenannten Zusammensetzung y ausgehend von der ersten Oberfläche zur zweiten Oberfläche hin monoton, bevorzugt streng monoton zunimmt. Insbesondere ist es vorteilhaft, dass y linear zunimmt. Hier wird bei einer vorgegebenen maximalen Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche eine minimal notwendige Gesamtdicke des zweiten Puffers erzielt.
Untersuchungen des Anmelders haben ergeben, dass vorzugsweise der zweite Puffer eine Dicke im Bereich. 1 μηη bis 10 μητι, bevorzugt im Bereich 1 μηη bis 3 μιη, weiter bevorzugt im Bereich 1 ,5 μιτι bis 2,5 μιη, insbesondere bevorzugt von etwa 2 μιη aufweist. Hierdurch ist einerseits eine ausreichend große Dicke gegeben, um die gewünschte Abnahme von Arsen und Zunahme von Antimon im zweiten Puffer bei geringer Störstellendichte zu erzielen. Andererseits ist eine nicht zu große Dicke vorteilhaft, da Materialkosten und insbesondere die Herstellungsdauer verkürzt wird.
Das erfindungsgemäße Pseudosubstrat ermöglicht die Herstellung qualitativ hochwertiger Halbleiterbauelemente aufgrund der genau vorgebbaren Eigenschaften der zweiten Oberfläche des zweiten Puffers insbesondere mit der gewünschten Gitterkonstante im vorgenannten Bereich. Untersuchungen des Anmelders haben ergeben, dass eine weitere Steigerung der Oberflächenqualität in einer vorzugsweisen Ausführungsform dadurch erzielt wird, dass zusätzlich auf der dem Trägersubstrat abgewandten Seite des zweiten Puffers, gegebenenfalls auf weitere dazwischenliegenden Zwischenschichten, eine Schicht umfassend Antimon und mindestens eins der Elemente Aluminium und Indium und nicht umfassend Arsen angeordnet ist. Diese Schicht weist vorzugsweise die gleiche Zusammensetzung, d.h. die gleichen Elemente in gleicher Häufigkeit, auf wie die dem ersten Puffer abgewandte Oberfläche des zweiten Puffers.
Weiterhin haben Untersuchungen des Anmelders ergeben, dass die vorgenannte zusätzliche Schicht vorzugsweise mit einer Dicke im Bereich 0,05 μιη bis 0,5 μητι, bevorzugt im Bereich 0,2 μιη bis 0,3 μιτι, insbesondere bevorzugt von etwa 0,25 μηι angeordnet ist. Durch diese zusätzliche Schicht mit konstanter Materialzusammensetzung wird die Oberflächengüte, insbesondere die Glattheit der Oberfläche weiter erhöht und hierdurch werden zusätzlich unerwünschte Störeffekte bei Erzeugen des Halbleiterbauelementes ausgeschlossen.
Zur Vermeidung unerwünschter Störeffekte ist es vorteilhaft, dass der erste Puffer unmittelbar angrenzend an den zweiten Puffer angeordnet ist und/oder der erste Puffer unmittelbar an das Trägersubstrat angrenzend angeordnet ist.
Vorzugsweise weisen der erste und der zweite Puffer an den aneinandergren- zenden Oberflächen die gleiche Zusammensetzung, d.h. die gleichen Elemente in gleicher Häufigkeit, auf. Die Aufbringung der vorgenannten Schichten erfolgt bei dem erfindungsgemäßen Verfahren epitaktisch. Insbesondere ist die Anwendung an sich bekannter Verfahren und Verwendung an sich bekannter Vorrichtungen vorteilhaft, insbesondere MBE (molecular beam epitaxy), MOCVD (metal organic chemical va- pour deposition) oder MOMBE (metal organic molecular beam epitaxy).
Die Zusammensetzung des ersten Puffers, insbesondere der Anteil Aluminium und der Anteil Indium ist je nach angestrebter Gitterkonstante in den vorgenannten Bereichen gewählt. Insbesondere ist es vorteilhaft, den ersten Puffer als Alxln1 -xAs-Schicht auszubilden, mit konstantem oder sich hinsichtlich der
Wegstrecke senkrecht zur Oberfläche des ersten Puffers verändernden x e [0, 1] wobei der erste Puffer mit einem Anteil an Fremdstoffen kleiner 10 %, bevorzugt kleiner 5 %, insbesondere kleiner 1 %, weiter bevorzugt ohne weitere Bestandteile ausgebildet ist. Insbesondere bei der vorgenannten Zusammensetzung des ersten Puffers wird durch die Wahl des Parameters mit x die Gitterkonstante festgelegt.
Untersuchungen des Anmelders haben ergeben, dass der zweite Puffer vorzugsweise bei einer Temperatur im Bereich 300 °C bis 600 °C, bevorzugt im Bereich 350 °C bis 450 °C, weiter bevorzugt im Bereich 380 °C bis 420 °C, insbesondere bei etwa 400 °C erfolgt.
In diesen Temperaturbereichen, insbesondere bei einer Temperatur von etwa 400 °C wurden bei Aufbau eines Pseudosubstrates ausgehend von einem GaAs- Substrat die besten Oberflächeneigenschaften, insbesondere die geringste Rauhigkeit erzielt.
Weiterhin ergaben Versuche des Anmelders, dass bei Verwendung eines Herstellungsverfahrens, bei dem die Schichten . unter Vakuumbedingungen erzeugt werden, vorzugsweise ein Hintergrunddruck kleiner gleich 10"9 bar bei Erzeugendes zweiten Puffers vorliegt.
Weitere Merkmale und vorzugsweise Ausgestaltungen des erfindungsgemäßen Pseudosubstrates und des erfindungsgemäßen Herstellungsverfahrens werden im Folgenden anhand der Figuren erläutert. Dabei zeigt: Fig ur 1 eine schematische Darstellung eines ersten Ausführungsbeispiels eines erfindungsgemäßen Pseudosubstrates;
Fig ur 2 eine tabellarische Darstellung eines zweiten Ausführungsbeispiels ei nes erfi ndungsgemäßen Pseudosubstrates, bei dem ein H EMT- Halbleiterbauelement zusätzlich aufgebracht wurde und
Figur 3 die gemessenen Anteile an Galliu m , I ndium , Arsen und Anti mon ersten und zweiten Puffer des zweiten Ausführungsbeispiels in willkürlichen Einheiten .
Figur 1 zeigt eine schematische Darstellung ei nes ersten Ausführungsbeispiels eines erfindungsgemäßen Pseudosu bstrates 1 . Auf einem als GaAs-Substrat ausgebildeten Trägersubstrat 2 ist eine 1 , 2 m dicke Schicht angeordnet, welche den ersten Puffer 3 darstellt. Der erste Puffer 3 ist als Alxl n1 -xAs-Schicht ausgebildet.
Auf der dem Trägersubstrat 2 abgewandten Seite des ersten Puffers 3 ist ein als Alxl n^xASy^ Sby-Schicht ausgebildeter zweiter Puffer 4 mit einer Dicke von 2 μ ιη angeordnet. Auf der dem ersten Puffer 3 abgewandten Seite des zweiten Puffers 4 ist ei ne als Alxl n ^S b-Schicht ausgebildete zusätzliche Schicht 5 m it einer Dicke von 0, 25 [i m angeordnet.
Das Trägersubstrat 2 weist eine Dicke von 625 μπι auf.
Der Faktor x beträgt im ersten Ausführungsbeispiel 0, 6, wodurch sich eine Gitterkonstante von etwa 0, 634 nm ergibt.
Wesentlich ist, dass bei dem zweiten Puffer 4 der Faktor y an der dem ersten Puffer 3 zugewandten Seite x=0 beträgt, hiervon ausgehend linear ansteigt und an der der zusätzlichen Sch icht 5 zugewandten Seite des zweiten Puffers 4 x= 1 beträgt. I n dem zweiten Puffer 4 findet som it eine kontinuierliche Abnahme des Anteils an Arsen und im Gegenzug eine kontinuierliche Zunahme des Anteils an Antimon , ausgehend von der dem ersten Puffer 3 zugewandten Seite zu der der zusätzl ichen Schicht 5 zugewandten Seite hin , statt. Hierdurch ist auf einer Dicke von ledig lich 2 μ ητι ein Ü bergang vom ersten Puffer zu der zusätzlichen Schicht 5 bei einer relativen Änderung der Gitterkonstante pro Wegstrecke von lediglich 3,25 %/1 μηη gewährleistet. Hierdurch wird eine sehr geringe Störstellendichte und dam it hohe Qualität des Trägersubstrates, insbesondere zur Ausbi ldung von Halbleiterbauelementen für Hochfreq uenzbereiche erzielt.
Figur 2 zeigt eine tabellarische Darstellu ng eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Pseudosubstrates 1 1 , auf das eine H EMT- Halbleiterstruktur aufgebracht wu rde.
Auf ein als GaAs-Substrat mit einem Durchmesser von 4 inch ausgebildetes Trägersubstrat 12 ist ein erster Puffer 13 mit einer Dicke von 1 ,2 μ ιτι angeordnet, der als AI0,4Gai.yl nyAs-Sch icht ausgebildet ist. Dieser erste Puffer 13 weist ebenfalls eine sich mit Abstand zu dem Trägersubstrat 12 verändernde Zusammensetzung auf, wobei der Parameter y an der dem Trägersubstrat 12 zugewandten Seite des ersten Puffers 13 y=0 und an der dem Trägersu bstrat 12 abgewandten Seite des ersten Puffers 13 y=0,6 beträgt. Die Änderung des Parameters y verläuft. hierbei linear. I n diesem Ausführu ngsbeispiel wird som it auch in dem ersten Puffer eine geringe Störstellendichte durch lineare Änderu ng der Zusammensetzung , in diesem Fall durch Abnahme des Anteils an Gallium und gegenläufige Zunahme des Anteils an I ndium erzielt.
Auf den ersten Puffer 13 ist ein zweiter Puffer 14 aufgebracht, der als
Alo^l no.eAsLxSbx-Schicht ausgebildet ist. Der zweite Puffer weist eine Dicke von 2 μ ιη auf und der Parameter x nimmt linear von dem Wert x=0 an der dem ersten Puffer 13 zugewandten Seite des zweiten Puffers 14 bis zu dem Wert x=1 an der dem ersten Puffer 13 abgewandten Seite des zweiten Puffers 14 zu .
Auf dem zweiten Puffer 14 ist ei ne als AI0,4l n0,6Sb-Schicht ausgebildete zusätzliche Schicht 1 5 angeordnet, welche eine Dicke von 0,25 μη aufweist.
Der gemessene Verlauf der Antei le an Gallium , I nd i um , Arsen und Anti mon ausgehend von der dem ersten Puffer 1 3 abgewandten Seite des zweiten Puffers 14 (0 nm) in Richtung des Trägersubstrates 12 ist in Figur 3 dargestellt, wobei die Anteile der einzelnen Elemente in willkürlichen Einheiten dargestellt sind . Deutlich ist im zweiten Puffer 14 (0 nm bis etwa 2000 nm) die gegenläufige Abnahme von Antimon und Zunahme von Arsen in Richtung des ersten Puffers 13 erkennbar, bei in etwa unverändertem Anteil von Indium. Ebenso ist in dem ersten Puffer 13 (2000 nm bis etwa 3200 nm) die Abnahme von Indium bei gegenläufiger Zunahme von Gallium in Richtung des Trägersubstrates 12 bei in etwa konstantem Anteil an Arsen erkennbar.
Weiterhin ist in Figur 2 der Schichtaufbau der auf dem Pseudosubstrat 1 1 aufgebrachten HEMT-Struktur dargestellt:
Auf der zusätzlichen Schicht 1 5 ist ein als Ga0,4l n0,6Sb-Schicht ausgebildeter Channel mit einer Dicke von 15 nm, anschließend ein als AI0,4ln0,6Sb-Schicht ausgebildeter Spacer mit einer Dicke von 5 nm, anschließend ein als
Alo,4ln0,6Sb-Schicht mit einer Te-Dotierkonzentration von 8 x1018 cm"3 ausgebildeter Supply mit einer Dicke von 8 nm, anschließend ein als Al0,4l no,6Sb-Schicht ausgebildeter Barrier mit einer Dicke von 10 nm und schließlich ein als
Ga0,4lno,6Sb-Schicht ausgebildeter Cap mit einer Dicke von 5 nm angeordnet.
In diesem zweiten Ausführungsbeispiel wurde somit ausgehend von einer Gitterkonstante von 0,565 nm des Trägersubstrates 12 durch lineare Anpassung sowohl im ersten Puffer 13, als auch im zweiten Puffer 14 ein Übergang zu einer Gitterkonstante von 0,634 nm geschaffen, d. h. eine Änderung der Gitterkonstante von etwa 12 %. Die Dicken des ersten Puffers 13 und zweiten Puffers 14 wurden derart gewählt, dass in etwa die gleiche relative Änderung der Gitterkonstante pro Wegstrecke sowohl im ersten, als auch im zweiten Puffer vorliegt.
Hierdurch ergibt sich der Vorteil, dass eine vorgegebene oder vorgegebene maximale Änderung der Gitterkonstante pro Wegstrecke sowohl für den ersten als auch für den zweiten Puffer eine minimale Dicke und somit eine geringe Gesamtdicke von erstem und zweitem Puffer erzielt wird.
Die Schichten wurden hierbei in einem EPI 1040 MBE-System erzeugt, welches mit den an sich bekannten Effusionszellen für die Elemente der Gruppe I II Gallium, Aluminium und Indium ausgestattet ist sowie mit valved cracker cells für As2 und Sb2. Als Dotierstoff wird Tellur verwendet. Durch die zusätzliche Schicht 15 wird eine zusätzliche Verringerung der Oberflächenrauhigkeit erzielt. Dies wurde durch optische Mikroskopie, Rasterkraftmikroskopie und einer KLA Tencor Oberflächemessung überprüft. Weiterhin wurde der Widerstand der zusätzlichen Schicht 15 als Qualitätsmerkmal mittels Mehrspitzenmessung gemessen. Durch Fertigung verschiedener Proben bei unterschiedlichen Prozesstemperaturen ergab sich eine minimale Oberflächenrauhigkeit bei einer Prozesstemperatur von 400 °C und ein maximaler Schichtwiderstand der zusätzlichen Schicht 15 bei einer Temperatur von 460 °C.
Die Prozesstemperatur wurde hierbei mittels Thermoelement gemessen.
Zur Erzeugung des zweiten Puffers 14 wurde während des Schichtwachstums der Arsenzufluss linear verringert und gleichzeitig im Gegenzug der Antimonzu- fluss linear erhöht. Nach Erzeugung des ersten Puffers 13 und des zweiten Puffers 14 wurden die beiden Schichten mittels SIMS (Secondary Ion Mass Spec- trometry) charakterisiert. Wie zuvor beschrieben, wurden zusätzlich mehrere Proben mit unterschiedlichen Prozesstemperaturen im Bereich zwischen 320 °C und 500 °C erzeugt, um die optimale Prozesstemperatur zu bestimmen.

Claims

Ansprüche
1 . Pseudosubstrat (1 , 1 1 ) zur Verwendung bei der Herstellung von Halbleiterbauelementen, umfassend
ein Trägersubstrat (2, 12) mit einer kristallinen Struktur und einen ersten Puffer (3, 13), der auf einer Oberfläche des Trägersubstrates, gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, angeordnet ist, wobei der erste Puffer (3, 13) als Einzelschicht oder als Mehrschichtsystem ausgebildet ist und zumindest an der dem Trägersubstrat (2, 12) abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (AI) und Indium (In) umfasst,
dadurch gekennzeichnet,
dass zusätzlich auf einer dem Trägersubstrat (2, 12) abgewandten Seite des ersten Puffers (3, 13), gegebenenfalls auf weiteren dazwischenliegenden Zwischenschichten, ein zweiter Puffer (4, 14) angeordnet ist, welcher als Einzelschicht oder als Mehrschichtsystem ausgebildet ist,
wobei der zweite Puffer (4, 14) an einer ersten, dem ersten Puffer zugewandten Oberfläche Arsen und zumindest eines der Elemente Aluminium und Indium umfassend und
an einer zweiten, dem ersten Puffer (3, 13) abgewandten Oberfläche Antimon (Sb) und mindestens eines der Elemente Aluminium und Indium umfassend ausgebildet ist und
wobei der zweite Puffer (4, 14) mit einem abnehmenden Anteil an Arsen und mit einem zunehmenden Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet ist.
2. Pseudosubstrat (1 , 1 1 ) nach Anspruch 1 ,
dadurch gekennzeichnet,
dass der zweite Puffer (4, 14) derart ausgebildet ist, dass ausgehend von der ersten Oberfläche zu der zweiten Oberfläche hin die relative Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche stets kleiner als 1 ,5 %/100 nm, bevorzugt stets kleiner als 0,7 %/100 nm, insbesondere stets kleiner als 0,35 %/100 nm ist. Pseudosubstrat (1 , 1 1 ) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet,
dass der zweite Puffer (4, 14) an der ersten Oberfläche mit einem Anteil an Antimon kleiner 20 %, vorzugsweise kleiner 10 %, bevorzugt ohne Antimon ausgebildet ist.
Pseudosubstrat ( 1 , 1 1 ) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet,
dass der zweite Puffer (4, 14) zumindest teilweise eine stufenweise Abnahme von Arsen und im Gegenzug stufenweise Zunahme von Antimon ausgehend von der ersten zu der zweiten Oberfläche hin aufweist.
Pseudosubstrat (1 , 1 1 ) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet,
dass der zweite Puffer (4, 14) zumindest teilweise eine monotone, bevorzugt streng monotone, Abnahme von Arsen und im Gegenzug monotone, bevorzugt streng monotone Zunahme von Antimon ausgehend von der ersten zu der zweiten Oberfläche hin aufweist, insbesondere
dass die Zu- und die Abnahme jeweils einen linearen Verlauf aufweist.
Pseudosubstrat ( 1 , 1 1 ) nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet,
dass der zweite Puffer (4, 14) als A I n^xAs^ySby-Schicht ausgebildet ist, mit konstantem x e [0, 1 ] ,
wobei der zweite Puffer (4, 14) mit einem Anteil an Fremdstoffen kleiner 1 0%, bevorzugt kleiner 5%, insbesondere kleiner 1 %, weiter bevorzugt ohne weitere Bestandteile ausgebildet ist.
Pseudosubstrat (1 , 1 1 ) nach Anspruch 6,
dadurch gekennzeichnet,
dass die Änderung des Faktors y pro Wegstrecke senkrecht zur ersten Oberfläche weniger als 20 %/100 nm, bevorzugt weniger als 10 %/100 nm , weiter bevorzugt weniger als 6 %/100 nm, im weiteren bevorzugt weniger als 3 %/1 00 nm beträgt.
8. Pseudosubstrat (1 , 1 1 ) nach einem der Ansprüche 6 bis 7,
dadurch gekennzeichnet,
dass y an der ersten Oberfläche 0 beträgt und/oder dass y an der zweiten Oberfläche 1 beträgt.
9. Pseudosubstrat (1 , 1 1 ) nach einem der Ansprüche 6 bis 8,
dadurch gekennzeichnet,
dass y ausgehend von der ersten Oberfläche zur zweiten Oberfläche hin monoton, bevorzugt streng monoton zunimmt, insbesondere, dass y linear zunimmt.
10. Pseudosubstrat (1 , 1 1 ) nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
dass der zweite Puffer eine Dicke im Bereich 1 pm bis 10 pm, bevorzugt im Bereich 1 pm bis 3 pm, weiter bevorzugt im Bereich 1 ,5 pm bis 2,5 pm, insbesondere bevorzugt von etwa 2 pm aufweist.
1 1 . Pseudosubstrat (1 , 1 1 ) nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
dass zusätzlich auf der dem Trägersubstrat (2, 12) abgewandten Seite des zweiten Puffers (4, 14), gegebenenfalls auf weiteren dazwischen liegenden Zwischenschichten,
eine zusätzliche Schicht (5, 15) umfassend Antimon und mindestens eines der Elemente Aluminium und Indium und nicht umfassend Arsen angeordnet ist, vorzugsweise mit einer Dicke im Bereich 0,05 pm bis 0,5 pm, bevorzugt im Bereich 0,2 pm bis 0,3 pm, insbesondere bevorzugt von etwa 0,25 pm.
12. Pseudosubstrat (1 , 1 1 ) nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
dass der erste Puffer (3, 13) unmittelbar an den zweiten Puffer (4, 14) angrenzend angeordnet ist und/oder der erste Puffer unmittelbar an das Trägersubstrat (2, 12) angrenzend angeordnet ist.
13. Verfahren zur Herstellung eines Pseudosubstrates (1 , 1 1 ) zur Verwendung bei der Herstellung von Halbleiterbauelementen, insbesondere nach einem der vorangegangenen Ansprüche, folgende Verfahrensschritte umfassend:
Aufbringen eines ersten Puffers (3, 13) auf eine Oberfläche eines Trägersubstrates mit einer kristallinen Struktur, gegebenenfalls unter Zwischenaufbringung weiterer Zwischenschichten, wobei der erste Puffer als Einzelschicht oder als Mehrschichtsystem ausgebildet wird und zumindest an der dem Trägersubstrat (2, 12) abgewandten Oberfläche Arsen (As) und zumindest eines der Elemente Aluminium (AI) und Indium (In) umfassend ausgebildet wird,
dadurch gekennzeichnet,
dass zusätzlich auf der dem Trägersubstrat (2, 12) abgewandten Seite des ersten Puffers, gegebenenfalls unter Zwischenaufbringung weiterer Zwischenschichten,
ein zweiter Puffer (4, 14) aufgebracht wird, welcher als Einzelschicht oder als Mehrschichtsystem ausgebildet wird,
wobei der zweite Puffer (4, 14) an einer ersten, dem ersten Puffer (3, 13) zugewandten Oberfläche Arsen und zumindest eines der Elemente Aluminium und Indium umfassend und
an einer zweiten, dem ersten Puffer (3, 13) abgewandten Oberfläche Antimon (Sb) und zumindest eines der Elemente Aluminium und Indium umfassend ausgebildet wird und
wobei der zweite Puffer (4, 14) mit abnehmendem Anteil an Arsen und mit zunehmendem Anteil an Antimon jeweils ausgehend von der ersten zu der zweiten Oberfläche hin ausgebildet wird.
14. Verfahren nach Anspruch 13,
dadurch gekennzeichnet,
dass der zweite Puffer (4, 14) derart ausgebildet wird, dass ausgehend von der ersten Oberfläche zu der zweiten Oberfläche die relative Änderung der Gitterkonstante pro Wegstrecke senkrecht zur ersten Oberfläche stets kleiner als 1 ,5 %/100 nm, bevorzugt stets kleiner als 0,7 %/100 nm, insbesondere stets kleiner als 0,35 %/100 nm ist.
15. Verfahren nach einem der vorangegangenen Ansprüche 13 bis 14,
dadurch gekennzeichnet,
dass der zweite Puffer (4, 14) an ersten Oberfläche mit einem Anteil an Antimon kleiner 20 %, vorzugsweise kleiner 10 %, bevorzugt ohne Antimon aus- gebildet wird.
16. Verfahren nach einem der vorangegangenen Ansprüche 13 bis 15,
dadurch gekennzeichnet,
dass der zweite Puffer (4, 14) zumindest teilweise eine monotone, bevorzugt streng monotone, Abnahme von Arsen und im Gegenzug monotone, bevorzugt streng monotone Zunahme von Antimon ausgehend von der ersten zu der zweiten Oberfläche hin aufweisend ausgebildet wird, insbesondere dass die Zu- und die Abnahme jeweils einen linearen Verlauf aufweisend ausgebildet wird.
17. Verfahren nach einem der vorangegangenen Ansprüche 13 bis 16,
dadurch gekennzeichnet,
dass das Aufbringen des ersten und/oder zweiten Puffers mittel Epitaxie erfolgt, vorzugsweise mittels einem der Verfahren MBE, MOCVD oder MOMBE.
18. Verfahren nach einem der vorangegangenen Ansprüche 13 bis 17,
dadurch gekennzeichnet,
dass das Aufbringen des zweiten Puffers (4, 14) bei einer Temperatur im Bereich 300°C bis 600°C, bevorzugt im Bereich 350°C bis 450°C, weiter bevorzugt im Bereich 380°C bis 420°C, insbesondere bei etwa 400°C erfolgt.
EP11758378.1A 2010-08-19 2011-08-10 Pseudosubstrat zur verwendung bei der herstellung von halbleiterbauelementen und verfahren zur herstellung eines pseudosubstrates Withdrawn EP2606507A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010034886A DE102010034886A1 (de) 2010-08-19 2010-08-19 Pseudosubstrat zur Verwendung bei der Herstellung von Halbleiterbauelementen und Verfahren zur Herstellung eines Pseudosubstrates
PCT/EP2011/004001 WO2012022442A1 (de) 2010-08-19 2011-08-10 Pseudosubstrat zur verwendung bei der herstellung von halbleiterbauelementen und verfahren zur herstellung eines pseudosubstrates

Publications (1)

Publication Number Publication Date
EP2606507A1 true EP2606507A1 (de) 2013-06-26

Family

ID=44658683

Family Applications (1)

Application Number Title Priority Date Filing Date
EP11758378.1A Withdrawn EP2606507A1 (de) 2010-08-19 2011-08-10 Pseudosubstrat zur verwendung bei der herstellung von halbleiterbauelementen und verfahren zur herstellung eines pseudosubstrates

Country Status (5)

Country Link
US (1) US9263248B2 (de)
EP (1) EP2606507A1 (de)
DE (1) DE102010034886A1 (de)
TW (1) TW201212227A (de)
WO (1) WO2012022442A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064774B2 (en) * 2013-05-15 2015-06-23 Wisconsin Alumni Research Foundation Virtual substrates by having thick, highly relaxed metamorphic buffer layer structures by hydride vapor phase epitaxy
JP6233090B2 (ja) * 2014-02-21 2017-11-22 富士通株式会社 半導体装置
KR20170076771A (ko) * 2014-10-30 2017-07-04 어플라이드 머티어리얼스, 인코포레이티드 민감성 및 반응성 층들을 구비하는 필름 스택을 개선하기 위한 방법 및 구조물

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770868A (en) * 1995-11-08 1998-06-23 Martin Marietta Corporation GaAs substrate with compositionally graded AlGaAsSb buffer for fabrication of high-indium fets
FR2768556A1 (fr) 1997-09-17 1999-03-19 Pigogiga Sa Composant semiconducteur iii-v a heterojonction

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2012022442A1 *

Also Published As

Publication number Publication date
DE102010034886A1 (de) 2012-02-23
TW201212227A (en) 2012-03-16
US9263248B2 (en) 2016-02-16
WO2012022442A1 (de) 2012-02-23
US20130143038A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
DE112014004744B4 (de) Vertikales Nitrid-Halbleiterbauelement und laminierter Körper
DE69936564T2 (de) Züchtungsverfahren für einen III-V-Nitridverbindungshalbleiter und Herstellungsverfahren für ein Halbleiterbauelement
DE112016005017B4 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und herstellungsverfahren für epitaxialsubstrate für halbleiterelemente
EP2483914B1 (de) Verfahren zur herstellung einer leuchtdiode
DE69631662T2 (de) GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69422229T2 (de) Verfahren zum Herstellen einer Halbleiterdünnschicht und Verfahren zur Herstellung einer Hall-Effekt-Anordnung
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE2925791A1 (de) Unlegierte ohm'sche kontakte an n-leitende iii(a)/v(a)- halbleiter und verfahren zur herstellung
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102018213437B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
DE112018002163T5 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102007023878A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102005018319B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
WO2012022442A1 (de) Pseudosubstrat zur verwendung bei der herstellung von halbleiterbauelementen und verfahren zur herstellung eines pseudosubstrates
DE112015001803B4 (de) Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
EP1425784A1 (de) Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis
DE10034263B4 (de) Verfahren zur Herstellung eines Quasisubstrats
DE19939107A1 (de) Verfahren zum Herstellen eines ohmschen Kontakts
EP2471089B1 (de) Verfahren zur bestimmung der struktur eines transistors
EP3811415A1 (de) Halbleiterschichtstapel und verfahren zu dessen herstellung
DE69415210T2 (de) Verfahren zur Herstellung einer ohmschen Elektrode
DE112017005704T5 (de) Verfahren zum Herstellen eines Silizium-Einkristalls und Silizium-Einkristallwafer

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20130308

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWAN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20180511

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20180919