EP2556537A1 - Procédé de fabrication de deux zones adjacentes en matériaux différents - Google Patents

Procédé de fabrication de deux zones adjacentes en matériaux différents

Info

Publication number
EP2556537A1
EP2556537A1 EP11712973A EP11712973A EP2556537A1 EP 2556537 A1 EP2556537 A1 EP 2556537A1 EP 11712973 A EP11712973 A EP 11712973A EP 11712973 A EP11712973 A EP 11712973A EP 2556537 A1 EP2556537 A1 EP 2556537A1
Authority
EP
European Patent Office
Prior art keywords
solvent
electrodes
volume
materials
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11712973A
Other languages
German (de)
English (en)
Inventor
Mohamed Benwadih
Christophe Serbutoviez
Jean-Marie Verilhac
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP2556537A1 publication Critical patent/EP2556537A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/15—Deposition of organic active material using liquid deposition, e.g. spin coating characterised by the solvent used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621—Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/655—Aromatic compounds comprising a hetero atom comprising only sulfur as heteroatom
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene

Definitions

  • the present invention relates to the manufacture of adjacent areas of a surface made of different materials. It finds particular application in the field of manufacturing microelectronic components, such as transistors for example. STATE OF THE ART
  • a common technique for producing a layer of material on a surface is to disperse this material in a solvent, to deposit one or more drops of the liquid solution thus obtained on a target area that is to be coated with the material, and then to remove the solvent, for example by evaporation.
  • microelectronic components such as transistors for example
  • the manufacture of microelectronic components requires depositing drops of liquid on a reduced area, while avoiding that the same liquid is spilled on adjacent areas, only a few micrometers apart. Indeed, these adjacent areas have different functions implemented by different materials. It is therefore appropriate for an adjacent zone not to receive material that is not intended for it, at the risk of rendering the microelectronic component unusable.
  • the production of an area by liquid deposition conventionally consists in previously covering the adjacent areas with a masking resin, in particular by means of photolithography, in the deposition and evaporation of the liquid on the target area. and then removing the masking resin by a suitable chemical bath. This operation is repeated for each zone to be manufactured, thus multiplying the manufacturing steps, and therefore the total cost thereof.
  • the object of the present invention is to provide a method of manufacture which is simple, precise and which protects adjacent areas from each other without resorting to additional steps of protection.
  • the subject of the invention is a method for manufacturing a first and second adjacent zones of a surface, constituted respectively of a first and a second different material, the process consisting in:
  • the second volume is deposited simultaneously or successively at the deposition of the first volume, before the first volume reaches the second zone.
  • solvent is understood here a liquid for the dissolution of a material, or the dispersion of particles or nano-objects. According to embodiments of the invention:
  • one solvent is a polar solvent and the other solvent is an apolar solvent
  • the apolar solvent is a fluorosolvant
  • the polar solvent is alcohol, especially isopropanol
  • the polar solvent is water, and the nonpolar solvent is hexane or tetralin;
  • the polar solvent is an alcohol, particularly methanol, and the apolar solvent is tetralin or hexane;
  • the first and second materials are for forming SAM
  • the first and second zones comprise electrodes on which SAMs are formed, in particular electrodes of MOS transistors of a CMOS circuit;
  • the first material is 2,3,4,5, 6-pentafluorobenzenethiol
  • the second material is 4-methoxythiophenol
  • the first and second materials are semiconductor materials
  • the first material is 6,13-bis (triisopropylsilylethynyl) pentacene (TIPS pentacene) or a like molecule anthradithiophène fluorinated, preferably the 5,1-bis (triethylsilylethynyl) fluorinated anthradithiophène, and the second material is a type of molecule acene diimide;
  • the first and second zones respectively constitute the electrodes of a transistor P and the electrodes of a transistor N;
  • the first and second zones constitute the electrodes of a diode or a transistor LEFET
  • the first and second materials are insulating materials
  • the first and second zones constitute the gate oxides of juxtaposed transistors.
  • FIGS. 1 to 6 illustrating a method according to the invention for manufacturing a basic structure.
  • CMOS in which identical references designate identical elements.
  • FIGS 1 to 6 illustrate, in sectional views, steps of manufacturing a CMOS basic structure, according to the invention.
  • This structure comprises a transistor P and a transistor N.
  • the source and drain metal electrodes 10 of the transistor P and the source and drain metal electrodes 12 of the transistor N are formed on a plastic substrate 14, for example polyethylene naphthalate (PEN).
  • PEN polyethylene naphthalate
  • the electrodes 10 are separated from the electrodes 12 by about 100 to 200 microns.
  • One or more drops 16 of a first liquid comprising a dispersion of a first P type injection semiconductor material SAM, for example 2,3,4,5,6-pentafluorobenzenethiol, in a first solvent, are then deposited on the electrodes 12 by means of a nozzle 18 of an inkjet printing device (FIG. 1).
  • a volume of liquid solution is thus formed comprising the first material and including the electrodes 12 (FIG. 2).
  • the nozzle 18 is then translated to position above the electrodes 10 before the volume 20 has time to spread in the vicinity of the electrodes 10, and one or more drops of a second liquid, comprising a dispersion of a second N-type injection molding semiconductor material SAM, for example 4-methoxythiophenol, in a second solvent, are then deposited on the electrodes 10.
  • a second liquid comprising a dispersion of a second N-type injection molding semiconductor material SAM, for example 4-methoxythiophenol, in a second solvent
  • a SAM (acronym for the expression "self-assembled mpnolayer") is a layer obtained by grafting.
  • the manufacture of SAM requires a large volume of organic solvent to achieve the self-assembly on the electrodes 10, 12, thus involving volumes 20 and 22 of substantial size, and therefore likely to spread well beyond. beyond the immediate vicinity of the electrodes for which they are intended.
  • solutions concentration between 10 "5% and 10% of the material to be deposited.
  • the SAMs make it possible to adapt the output work of an electrode to the semiconductor which covers the electrode. They are of two types: the P type SAMs, which increase the output work of the electrodes P and therefore improve their electron injection efficiency,
  • the solvent of the volume 20 and the solvent of the volume 22 are chosen immiscible with each other, or "orthogonal", which has the effect that the volumes 20 and 22 are mutually blocking and thus protect their respective deposition area.
  • the volume 20 blocks the volume 22 during its spreading and therefore prevents the volume 22 from reaching the electrodes 12 and their vicinity.
  • a P-type SAM 24 is formed on the electrodes 12 and a SAM N-type 26 is formed on the electrodes 10 ( Figure 3).
  • a dielectric layer 32 is then made on the assembly (FIG. 5) and metal electrodes for the gate of the transistors are formed on the dielectric 32 (FIG. 6).
  • the first solvent is apolar
  • the second solvent is polar.
  • the apolar solvent is a fluorosolvent and the polar solvent is an alcohol, especially isopropanol.
  • the polar solvent is water
  • the apolar solvent is hexane or tetralin.
  • the polar solvent is an alcohol, in particular methanol, and the apolar solvent is tetralin or hexane.
  • the present invention applies to any type of material to be deposited, for example any type of conductive material, semiconductor or insulating, since it is desired that said material is deposited on a well-defined area.
  • any type of material to be deposited for example any type of conductive material, semiconductor or insulating, since it is desired that said material is deposited on a well-defined area.
  • MOS transistors of a CMOS circuit but also the realization of the electrodes of diodes or transistors LEFET.
  • this embodiment of the invention consists in depositing one or more types of materials on adjacent and distinct zones by providing for each of them a mechanism of affinity with the material. which is intended for them.
  • the affinity mechanism is that of the SAMs for which the materials involved (material to be deposited and material on the surface or constitutive of the target zone) are chosen. so as to achieve a strong bond, usually of metal type, between the surface material or constituent of the target area and the material to be deposited thereon.

Abstract

Un procédé de fabrication d'une première et d'une seconde zones adjacentes d'une surface (14), constituées respectivement d'un premier et d'un second matériaux différents, consiste à; à déposer un premier volume liquide (20) englobant la première zone et comportant un solvant dans lequel est dispersé le premier matériau, à déposer un second volume liquide (22) englobant la seconde zone et comportant un solvant dans lequel est dispersé le second matériau, et à éliminer les solvants, Selon l'invention; les solvants des premier et des second volumes (20, 22) sont non miscibles entre eux; et le second volume (22) est déposé simultanément ou successivement au dépôt du premier volume (20), avant que le premier volume n'atteigne la seconde zone.

Description

PROCEDE DE FABRICATION DE DEUX ZONES ADJACENTES EN MATERIAUX DIFFERENTS
DOMAINE DE L'INVENTION La présente invention concerne la fabrication de zones adjacentes d'une surface constituées de matériaux différents. Elle trouve particulièrement application dans le domaine de la fabrication de composants microélectroniques, comme les transistors par exemple. ETAT DE LA TECHNIQUE
Une technique usuelle pour fabriquer une couche de matériau sur une surface consiste à disperser ce matériau dans un solvant, de déposer une ou plusieurs gouttes de la solution liquide ainsi obtenue sur une zone cible que l'on souhaite revêtir du matériau, puis à éliminer le solvant, par exemple par évaporation.
Cette technique de fabrication trouve cependant ses limites lorsque plusieurs zones adjacentes doivent être fabriquées en des matériaux différents à mesure que la distance entre ces zones se réduit.
Ainsi par exemple, la fabrication de composants microélectroniques, comme par exemple des transistors, nécessite de déposer des gouttes de liquide sur une zone réduite, tout en évitant que ce même liquide ne s'épanche sur des zones adjacentes, distantes de seulement quelques micromètres. En effet, ces zones adjacentes ont des fonctions différentes mises en œuvre par des matériaux différents. Il convient donc qu'une zone adjacente ne reçoive pas de matériau qui ne lui est pas destiné, au risque de rendre le composant microélectronique non utilisable.
Or, il est très difficile, voire impossible, de commander de manière précise la façon dont une goutte déposée sur une surface va s'étaler. En effet, l'étalement d'une goutte dépend de nombreux facteurs, comme sa composition, le matériau et la géométrie de la surface la recevant, les conditions environnementales (température, hygrométrie,...), ou les caractéristiques de son dépôt (distance et vitesse de vol de la goutte avant son impact sur la surface, diamètre et commande de la buse utilisée pour déposer la goutte, ...). En outre, cette difficulté est d'autant plus présente que la fabrication concerne des gouttes comprenant des matériaux et/ou des solvants organiques, car dans ce type de dépôt, on observe généralement une grande propension des gouttes à s'étaler. Ainsi, la réalisation d'une zone par dépôt de liquide consiste classiquement à recouvrir préalablement les zones adjacentes d'une résine de masquage, notamment au moyen d'une photolithographie, à procéder au dépôt et à l'évaporation du liquide sur la zone cible, puis à ôter la résine de masquage par un bain chimique approprié. Cette opération est répétée pour chaque zone à fabriquer, multipliant ainsi les étapes de fabrication, et donc le cout total de celle-ci.
EXPOSE DE L'INVENTION Le but de la présente invention est de proposer un procédé de fabrication qui soit simple, précis et qui protège les zones adjacentes les unes des autres sans recourir à des étapes supplémentaires de protection.
A cet effet l'invention a pour objet un procédé de fabrication d'une première et seconde zones adjacentes d'une surface, constituées respectivement d'un premier et d'un second matériaux différents, le procédé consistant :
■ à déposer un premier volume liquide englobant la première zone et comportant un solvant dans lequel est dispersé le premier matériau,
■ à déposer un second volume liquide englobant la seconde zone et comportant un solvant dans lequel est dispersé le second matériau, et
■ à éliminer les solvants.
Selon l'invention :
■ les solvants des premier et des second volumes sont non miscibles entre eux ;
■ le second volume est déposé simultanément ou successivement au dépôt du premier volume, avant que le premier volume n'atteigne la seconde zone.
En d'autres termes, l'étalement d'un volume de liquide est naturellement bloqué par la présence d'un autre liquide avec lequel il est non miscible. Pour la fabrication de zones adjacentes, il n'est donc pas besoin de prévoir des étapes supplémentaires de masquage, le dépôt pourvoyant par lui-même au masquage nécessaire pour que chaque zone ne reçoive que le matériau qui lui est destiné. Non seulement de nombreuses étapes de fabrication sont évitées, mais en outre la fabrication des zones adjacentes est rapprochée dans le temps, ce qui accélère encore la fabrication.
Par « solvant », il faut comprendre ici un liquide permettant la dissolution d'un matériau, ou la dispersion de particules ou de nano-objets. Selon des modes de réalisation de l'invention :
■ le premier et le second volumes sont déposés simultanément ;
■ l'un des solvants est un solvant polaire, et l'autre solvant est un solvant apolaire ;
■ le solvant apolaire est un fluorosolvant ;
■ le solvant polaire est de l'alcool, notamment de l'isopropanol ;
■ le solvant polaire est de l'eau, et le solvant apolaire est de l'hexane ou de la tétraline ;
■ le solvant polaire est un alcool, notamment du méthanol, et le solvant apolaire est de la tétraline ou de l'hexane ;
■ les premier et second matériaux sont destinés à former des SAM ;
■ les première et seconde zones comprennent des électrodes sur lesquelles sont formées les SAM, notamment des électrodes de transistors MOS d'un circuit CMOS ;
■ le premier matériau est du 2,3,4,5, 6-pentafluorobenzenethiol, et le second matériau est du 4-méthoxythiophénol ;
■ les premier et second matériaux sont des matériaux semi-conducteurs ;
■ le premier matériau est du 6,13-bis(triisopropylsilylethynyl)pentacène (TIPS pentacène) ou une molécule de type anthradithiophène fluoré, avantageusement le 5,1 l-bis(triethylsilylethynyl)anthradithiophène fluoré, et le second matériau est une molécule de type acène diimide ;
■ les première et seconde zones constituent respectivement les électrodes d'un transistor P et les électrodes d'un transistor N ;
■ les première et seconde zones constituent les électrodes d'une diode ou d'un transistor LEFET ;
■ les premier et second matériaux sont des matériaux isolants ;
■ les première et seconde zones constituent les oxydes de grille de transistors juxtaposés ; et
■ les volumes de liquide sont déposés par jet d'encre.
BRÈVE DESCRIPTION DES FIGURES
La présente invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple, et réalisée en relation avec les figures 1 à 6 annexées illustrant un procédé selon l'invention de fabrication d'une structure de base CMOS, dans lesquelles des références identiques désignent des éléments identiques. DESCRIPTION DÉTAILLÉE DE L'INVENTION
Les figures 1 à 6 illustrent, par des vues en coupe, des étapes de fabrication d'une structure de base CMOS, conformément à l'invention. Cette structure comprend un transistor P et un transistor N.
Tout d'abord, comme cela est classique, des électrodes métalliques 10 de source et de drain du transistor P et des électrodes métalliques 12 de source et de drain du transistor N sont formées sur un substrat 14 en plastique, par exemple du polyéthylène naphtalate (PEN). Par exemple, les électrodes 10 sont séparées des électrodes 12 d'environ 100 à 200 micromètres.
Une ou plusieurs gouttes 16 d'un premier liquide, comportant une dispersion d'un premier matériau semi-conducteur SAM d'injection de type P, par exemple du 2,3,4,5,6- pentafluorobenzenethiol, dans un premier solvant, sont alors déposées sur les électrodes 12 au moyen d'une buse 18 d'un dispositif d'impression jet d'encre (figure 1). Il se forme ainsi un volume 20 de solution liquide comprenant le premier matériau et englobant les électrodes 12 (figure 2). La buse 18 est alors translatée pour se positionner au dessus des électrodes 10 avant que le volume 20 n'ait le temps de s'étaler au voisinage des électrodes 10, et une ou plusieurs gouttes d'un second liquide, comportant une dispersion d'un second matériau semiconducteur SAM d'injection de type N, par exemple du 4-méthoxythiophénol, dans un second solvant, sont alors déposées sur les électrodes 10. Il se forme ainsi un volume 22 de solution liquide comprenant le second matériau et englobant les électrodes 10 (figure 2)·
Comme cela est connu en soi, une SAM (acronyme de l'expression anglo-saxonne « self- assembled mpnolayer ») est une couche obtenue par greffage. De manière connue, la fabrication de SAM nécessite un grand volume de solvant organique pour réaliser l'auto- assemblage sur les électrodes 10, 12, impliquant ainsi des volumes 20 et 22 de dimension conséquente, et donc susceptibles de s'étaler bien au-delà du voisinage immédiat des électrodes auxquelles ils sont destinés. En général, on utilise des solutions de concentration comprise entre 10"5% et 10% du matériau à déposer.
Les SAM permettent d'adapter le travail de sortie d'une électrode au semi-conducteur qui recouvre l'électrode. Elles sont de deux types : les SAM de type P, qui augmentent le travail de sortie des électrodes P et donc qui améliorent leur efficacité d'injection des électrons,
et les SAM de type N, qui diminuent le travail de sortie des électrodes N et donc qui augmentent leur efficacité d'injection des trous.
En variante, deux buses différentes sont utilisées simultanément, l'une pour le dépôt du volume 20 sur les électrodes 12, et l'autre pour le dépôt du volume 22 sur les électrodes 10. Avantageusement, le solvant du volume 20 et le solvant du volume 22 sont choisis non miscibles entre eux, ou « orthogonaux », ce qui a pour effet que les volumes 20 et 22 se bloquent mutuellement et protègent donc leur zone de dépôt respective. Ainsi par exemple, le volume 20 bloque le volume 22 lors de son étalement et empêche donc le volume 22 d'atteindre les électrodes 12 et leur voisinage.
Le procédé se poursuit alors par l'élimination des solvants, par exemple par évaporation à une température choisie de manière appropriée en fonction des solvants des volumes 20 et 22. Ainsi, une SAM de type P 24 est formée sur les électrodes 12 et une SAM de type N 26 est formée sur les électrodes 10 (figure 3).
Le procédé peut alors se poursuivre classiquement par :
■ la réalisation d'un volume 28 de matériau semi-conducteur de type P englobant les électrodes 12, notamment du 6,13-bis(triisopropylsilylethynyl)pentacène, connu sous l'expression « TIPS pentacène », ou une molécule de type anthradithiophène fluoré, avantageusement le 5,1 l-bis(triethylsilylethynyl)anthradithiophène fluoré ;
■ et la réalisation d'un volume 30 de matériau semi-conducteur de type N englobant les électrodes 10, notamment une molécule de type acène diimide.
Une lithographie est par exemple utilisée (figure 4). On notera que la technique de dépôt précédemment décrite peut également être utilisée pour la formation des volumes 28 et 30.
Une couche diélectrique 32 est alors par la suite réalisée sur l'ensemble (figure 5) et des électrodes métalliques pour la grille des transistors sont formées sur le diélectrique 32 (figure 6).
Lorsqu'il existe plusieurs zones diélectriques distinctes, ces zones peuvent également être déposées d'une manière analogue à celle décrite précédemment. Selon l'invention, le premier solvant est apolaire, et le second solvant est polaire. Plus particulièrement, le solvant apolaire est un fluorosolvant et le solvant polaire est un alcool, notamment de l'isopropanol. En variante, le solvant polaire est de l'eau, et le solvant apolaire est de l'hexane ou de la tétraline.
Selon encore une autre variante, le solvant polaire est un alcool, notamment du méthanol, et le solvant apolaire est de la tétraline ou de l'hexane.
Bien entendu la présente invention s'applique à tout type de matériau à déposer, par exemple tout type de matériau conducteur, semi-conducteur ou isolant, dès lors qu'il est souhaité que ledit matériau soit déposé sur une zone bien délimitée. On peut donc citer la réalisation de transistors MOS d'un circuit CMOS mais aussi la réalisation des électrodes de diodes ou de transistors LEFET.
De même, on comprendra que la fabrication d'une structure CMOS décrite précédemment correspond à une application particulière d'un mode de réalisation avantageux de l'invention.
D'une manière plus générale, ce mode de réalisation de l'invention consiste à réaliser le dépôt d'un ou plusieurs types de matériaux sur des zones adjacentes et distinctes en prévoyant pour chacune de celles-ci un mécanisme d'affinité avec le matériau qui leur est destiné.
Ainsi donc, une fois les volumes de solutions déposés, et se bloquant mutuellement en raison de l'orthogonalité des solvants utilisés, le matériau à déposer compris dans une solution se dépose préférentiellement sur la zone cible correspondante. En outre, toujours en raison du mécanisme d'affinité entre une zone cible et le matériau qui lui est destiné, le matériau « adhère » plus fortement à la zone cible qu'à la surface entourant cette dernière. Un nettoyage de l'ensemble, par exemple un rinçage, a alors pour effet d'éliminer le matériau déposé autour de chaque zone cible, tout en conservant le matériau déposé sur la zone cible. De manière avantageuse, comme cela est par exemple décrit en relation avec l'application précédente, le mécanisme d'affinité est celui des SAM pour lequel les matériaux en jeu (matériau à déposer et matériau en surface ou constitutif de la zone cible) sont choisis de manière à réaliser une liaison forte, le plus souvent de type métallique, entre le matériau en surface ou constitutif de la zone cible et le matériau à déposer sur celle-ci.
La combinaison des solutions non miscibles entre elles (orthogonales) avec le mécanisme d'affinité permet ainsi de fabriquer des zones adjacentes de quelques micromètres carré en utilisant des dépôts par jet d'encre ayant une précision de l'ordre de la dizaine, voire de la centaine de micromètres, et ceci de manière simultanée et sans utiliser de masques.

Claims

REVENDICATIONS
1. Procédé de fabrication d'une première et d'une seconde zones adjacentes d'une surface (14), constituées respectivement d'un premier et d'un second matériaux différents, le procédé consistant :
■ à déposer un premier volume liquide (20) englobant la première zone et comportant un solvant dans lequel est dispersé le premier matériau,
■ à déposer un second volume liquide (22) englobant la seconde zone et comportant un solvant dans lequel est dispersé le second matériau,
■ et à éliminer les solvants,
caractérisé :
■ en ce que les solvants des premier et des second volumes (20, 22) sont non miscibles entre eux ;
■ et en ce que le second volume (22) est déposé simultanément ou successivement au dépôt du premier volume (20), avant que le premier volume n'atteigne la seconde zone.
2. Procédé selon la revendication 1, caractérisé en ce que les premier et second volumes de liquide (20, 22) sont déposés par jet d'encre.
3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que le premier et le second volumes de liquide (20, 22) sont déposés simultanément.
4. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que l'un des solvants est un solvant polaire, et en ce que l'autre solvant est un solvant apolaire.
5. Procédé selon la revendication 4, caractérisé en ce que le solvant apolaire est un fluorosolvant.
6. Procédé selon la revendication 5, caractérisé en ce que le solvant polaire est un alcool, notamment de l'isopropanol.
Procédé selon la revendication 4, caractérisé en ce que le solvant polaire est de l'eau, et en ce que le solvant apolaire est de l'hexane ou de la tétraline.
8. Procédé selon la revendication 4, caractérisé en ce que le solvant polaire est un alcool, notamment du méthanol, et en ce que le solvant apolaire est de la tétraline ou de l'hexane.
Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que les premier et second matériaux sont destinés à former des SAM.
Procédé selon la revendication 9, caractérisé en ce que les première et seconde zones comprennent des électrodes sur lesquelles sont formées les SAM, notamment des électrodes de transistors MOS d'un circuit CMOS.
11. Procédé selon la revendication 10, caractérisé en ce que le premier matériau est du 2,3,4,5,6-pentafluorobenzenethiol, et en ce que le second matériau est du 4- méthoxythiophéno 1.
12. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que les premier et second matériaux sont des matériaux semi-conducteurs.
Procédé selon la revendication 12, caractérisé en ce que le premier matériau est du 6,13-bis(triisopropylsilylethynyl)pentacène ou une molécule de type anthradithiophène fluoré, avantageusement le 5,11- bis(triethylsilylethynyl)anthradithiophène fluoré, et en ce que le second matériau est une molécule de type acène diimide.
Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que les première et seconde zones constituent respectivement les électrodes d'un transistor P et les électrodes d'un transistor N.
Procédé selon l'une quelconque des revendications 1 à 13, caractérisé en ce que les première et seconde zones constituent les électrodes d'une diode ou d'un transistor LEFET.
Procédé selon l'une des revendications 1 à 3, caractérisé en ce que les premier et second matériaux sont des matériaux isolants.
Procédé selon la revendication 16, caractérisé en ce que les première et seconde zones constituent les oxydes de grille de transistors juxtaposés.
EP11712973A 2010-04-08 2011-03-07 Procédé de fabrication de deux zones adjacentes en matériaux différents Withdrawn EP2556537A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1052647A FR2958561B1 (fr) 2010-04-08 2010-04-08 Procede de fabrication de deux zones adjacentes en materiaux differents
PCT/FR2011/050466 WO2011124792A1 (fr) 2010-04-08 2011-03-07 Procédé de fabrication de deux zones adjacentes en matériaux différents

Publications (1)

Publication Number Publication Date
EP2556537A1 true EP2556537A1 (fr) 2013-02-13

Family

ID=42729408

Family Applications (1)

Application Number Title Priority Date Filing Date
EP11712973A Withdrawn EP2556537A1 (fr) 2010-04-08 2011-03-07 Procédé de fabrication de deux zones adjacentes en matériaux différents

Country Status (7)

Country Link
US (1) US8889473B2 (fr)
EP (1) EP2556537A1 (fr)
JP (1) JP2013526013A (fr)
CN (1) CN102906878B (fr)
BR (1) BR112012025054A2 (fr)
FR (1) FR2958561B1 (fr)
WO (1) WO2011124792A1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10466193B2 (en) 2017-03-01 2019-11-05 Palo Alto Research Center Incorporated Printed gas sensor
US10490746B2 (en) * 2017-03-01 2019-11-26 Palo Alto Research Center Incorporated Selective surface modification of OTFT source/drain electrode by ink jetting F4TCNQ
FR3105573A1 (fr) * 2019-12-23 2021-06-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un circuit intégré sécurisé

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003056641A1 (fr) * 2001-12-21 2003-07-10 Plastic Logic Limited Impression autoalignee

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999019900A2 (fr) * 1997-10-14 1999-04-22 Patterning Technologies Limited Procede de formation d'un dispositif electronique
CN100530758C (zh) * 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
CN100375310C (zh) * 1999-12-21 2008-03-12 造型逻辑有限公司 喷墨制作的集成电路
GB2379083A (en) * 2001-08-20 2003-02-26 Seiko Epson Corp Inkjet printing on a substrate using two immiscible liquids
GB2388709A (en) * 2002-05-17 2003-11-19 Seiko Epson Corp Circuit fabrication method
GB0321383D0 (en) * 2003-09-12 2003-10-15 Plastic Logic Ltd Polymer circuits
TWI316296B (en) * 2006-09-05 2009-10-21 Ind Tech Res Inst Thin-film transistor and fabrication method thereof
JP5111949B2 (ja) * 2007-06-18 2013-01-09 株式会社日立製作所 薄膜トランジスタの製造方法及び薄膜トランジスタ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003056641A1 (fr) * 2001-12-21 2003-07-10 Plastic Logic Limited Impression autoalignee

Also Published As

Publication number Publication date
US8889473B2 (en) 2014-11-18
BR112012025054A2 (pt) 2016-06-21
FR2958561A1 (fr) 2011-10-14
CN102906878A (zh) 2013-01-30
JP2013526013A (ja) 2013-06-20
WO2011124792A1 (fr) 2011-10-13
FR2958561B1 (fr) 2012-05-04
US20130029455A1 (en) 2013-01-31
CN102906878B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
EP3311428B1 (fr) Procédé de réalisation d'un empilement du type première électrode / couche active / deuxième électrode
KR20020086870A (ko) 용액 처리 디바이스
EP3324435B1 (fr) Procede de realisation de vias sur substrat flexible
EP2556537A1 (fr) Procédé de fabrication de deux zones adjacentes en matériaux différents
EP2022816A2 (fr) Couche d'accroche sur des polymères fluorés
FR2925222A1 (fr) Procede de realisation d'une inerconnexion electrique entre deux couches conductrices
FR2980913A1 (fr) Procede de structuration d'une couche active organique deposee sur un substrat
EP3031087B1 (fr) Procede de fabrication d'un circuit cmos organique et circuit cmos organique protege contre les uv
EP3552254B1 (fr) Procédé de formation d'un empilement et empilement
EP2208543A1 (fr) Procédé de dépôt d'un matériau à la surface d'un objet
FR2936965A1 (fr) Formation de via traversant des couches minces par ejection localisee de liquide immiscible.
EP2596536B1 (fr) Procede pour la fabrication d'une couche semi-conductrice organique constituee d'un melange d'un premier et d'un second materiaux semi-conducteurs
EP3111480B1 (fr) Dispositif electronique comprenant un composant opto-electronique et deux transistors organiques
EP2756531B1 (fr) Transistor organique a effet de champ
WO2011138332A1 (fr) Dispositif microelectronique a portions disjointes de semi-conducteur et procede de realisation d'un tel dispositif
EP3227933A1 (fr) Procede pour recouvrir une couche d'oxyde transparent conducteur d'une couche continue de materiau conducteur
WO2021013537A1 (fr) Procédé de dépôt d'une couche injectrice d'électrons
EP4000110A1 (fr) Dispositif optoelectronique comprenant une couche organique active a performances ameliorees et son procede de fabrication
WO2021013538A1 (fr) Procédé de dépôt d'une couche injectrice d'électrons
FR3017000A1 (fr) Transistor organique a film mince a structure planaire.
FR3098979A1 (fr) Procédé de dépôt d'une couche injectrice d'électrons
WO2013038082A1 (fr) Transistor a effet de champ comprenant un limiteur de courant de fuite
EP2306542A1 (fr) Procédé de réalisation de motifs localisés

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20121004

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20180626

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 51/30 20060101ALI20190528BHEP

Ipc: H01L 51/40 20060101AFI20190528BHEP

INTG Intention to grant announced

Effective date: 20190619

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20191031