EP2332182A1 - Method for limiting epitaxial growth in a photoelectric device with heterojunctions, and photoelectric device - Google Patents

Method for limiting epitaxial growth in a photoelectric device with heterojunctions, and photoelectric device

Info

Publication number
EP2332182A1
EP2332182A1 EP09782410A EP09782410A EP2332182A1 EP 2332182 A1 EP2332182 A1 EP 2332182A1 EP 09782410 A EP09782410 A EP 09782410A EP 09782410 A EP09782410 A EP 09782410A EP 2332182 A1 EP2332182 A1 EP 2332182A1
Authority
EP
European Patent Office
Prior art keywords
pyramids
crystalline silicon
silicon substrate
microns
covered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09782410A
Other languages
German (de)
French (fr)
Inventor
Sara Olibet
Christian Monachon
Jérôme DAMON-LACOSTE
Christophe Ballif
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universite de Neuchatel
Original Assignee
Universite de Neuchatel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universite de Neuchatel filed Critical Universite de Neuchatel
Priority to EP09782410A priority Critical patent/EP2332182A1/en
Publication of EP2332182A1 publication Critical patent/EP2332182A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

The invention relates to a method for limiting epitaxial growth in a photoelectric device with heterojunctions including a crystalline silicon substrate and at least one layer of amorphous or microcrystalline silicon, wherein said method is characterised in that it comprises the step of texturing the crystalline silicon surface.

Description

Description Description
PROCEDE POUR LIMITER LA CROISSANCE EPITAXIALE DANS UN DISPOSITIFMETHOD FOR LIMITING EPITAXIAL GROWTH IN A DEVICE
PHOTOELECTRIQUE A HETEROJONCTIONS ET UN TEL DISPOSITIFPHOTOELECTRIC HETEROJUNCTIONS AND ONE SUCH DEVICE
PHOTOELECTRIQUE Domaine techniquePHOTOELECTRIC Technical Area
[0001] La présente invention se rapporte au domaine des dispositifs photoélectriques. Elle concerne, plus particulièrement un procédé pour limiter la croissance épitaxiale dans un dispositif photoélectrique à hétérojonctions comprenant un substrat de silicium cristallin. La présente invention concerne également ledit dispositif photoélectrique.The present invention relates to the field of photoelectric devices. It relates, more particularly, to a method for limiting epitaxial growth in a heterojunction photoelectric device comprising a crystalline silicon substrate. The present invention also relates to said photoelectric device.
[0002] La présente invention trouve une application particulièrement intéressante pour la réalisation de cellules photovoltaïques destinées à la production d'énergie électrique, mais elle s'applique également, de manière plus générale, à toute structure dans laquelle un rayonnement lumineux est converti en un signal électrique, telle que les photodétecteurs.The present invention finds a particularly interesting application for the production of photovoltaic cells for the production of electrical energy, but it also applies, more generally, to any structure in which a light radiation is converted into a electrical signal, such as photodetectors.
Etat de la techniqueState of the art
[0003] D'une manière connue, les dispositifs photoélectriques à hétérojonctions comprennent un substrat en silicium cristallin recouvert d'une couche ou plusieurs couches de silicium amorphe ou de silicium microcristallin. Un tel dispositif peut ainsi comprendre, dans l'ordre, un substrat en silicium cristallin, une couche de silicium amorphe hydrogéné et une couche de silicium microcristallin hydrogéné.In a known manner, the heterojunction photoelectric devices comprise a crystalline silicon substrate covered with a layer or several layers of amorphous silicon or microcrystalline silicon. Such a device can thus comprise, in order, a crystalline silicon substrate, a hydrogenated amorphous silicon layer and a hydrogenated microcrystalline silicon layer.
[0004] Afin d'améliorer les performances, et en particulier le courant de sortie, des dispositifs à hétérojonctions comprenant un substrat en silicium cristallin, il est connu de modifier la texturation de la surface de silicium cristallin en formant de nombreuses sections irrégulières de forme pyramidale par un procédé de gravure anisotrope, tel que cela est décrit dans le brevet US 4,137,123. Le procédé de gravure chimique humide anisotrope en milieu alcalin utilisé pour former les pyramides a pour conséquence de produire des vallées dont le fond présente des arêtes vives. On appelle vallée la zone reliant la base des pyramides. [0005] Dans certaines publications, notamment le brevet US 6,207,890, il a été observé que, dans ces vallées présentant des arêtes vives, le dépôt de silicium amorphe hydrogéné n'est pas suffisamment épais, ce qui a pour inconvénient de diminuer la tension de circuit ouvert (V∞) et le facteur de remplissage (FF) des cellules solaires à hétérojonctions à substrat de silicium cristallin. Le brevet US 6,207,890 résout ce problème en proposant de réaliser une gravure isotrope du substrat afin d'arrondir le fond des vallées, ce qui a pour effet de pouvoir déposer une couche de silicium amorphe ou microcristallin d'épaisseur uniforme par un procédé de dépôt chimique en phase vapeur assisté par plasma (PECVD).In order to improve the performance, and in particular the output current, of heterojunction devices comprising a crystalline silicon substrate, it is known to modify the texturing of the crystalline silicon surface by forming numerous irregular sections of shape. pyramidal by an anisotropic etching process, as described in US Patent 4,137,123. The alkaline anisotropic wet chemical etching process used to form the pyramids has the effect of producing valleys whose bottom has sharp edges. The valley is the area connecting the base of the pyramids. In some publications, in particular US Pat. No. 6,207,890, it has been observed that, in these valleys having sharp edges, the deposition of hydrogenated amorphous silicon is not sufficiently thick, which has the disadvantage of reducing the tension of open circuit (V ∞ ) and the filling factor (FF) of crystalline silicon substrate heterojunction solar cells. US Pat. No. 6,207,890 solves this problem by proposing to perform an isotropic etching of the substrate in order to round the bottom of the valleys, which has the effect of being able to deposit an amorphous or microcrystalline silicon layer of uniform thickness by a chemical deposition process. Plasma assisted vapor phase (PECVD).
[0006] En utilisant des conditions de dépôts (PECVD) appropriées et connues de l'Homme du métier, il est possible d'obtenir des cellules à hétérojonctions dans lesquelles la couche de silicium amorphe ou microcristallin déposée sur le substrat de silicium cristallin présente une épaisseur constante, même si ledit substrat présente une texture pyramidale suite à l'utilisation d'un procédé de gravure anisotrope. Cependant, comme le montre la figure 1 , il a été observé un processus d'épitaxie dans les vallées à arêtes vives du substrat de silicium cristallin lors de la croissance du silicium amorphe ou microcristallin hydrogéné. En effet, les couches de silicium amorphe et de silicium microcristallin dont les interfaces sont bien discernables sur les facettes des pyramides, deviennent indiscernables dans les vallées à arêtes vives des pyramides formées sur le substrat de silicium cristallin. Cette croissance épitaxiale locale a pour inconvénient de diminuer la tension de circuit ouvert (V∞) des cellules solaires à hétérojonctions à substrat de silicium cristallin et donc leur rendement.Using appropriate deposition conditions (PECVD) and known to those skilled in the art, it is possible to obtain heterojunction cells in which the amorphous or microcrystalline silicon layer deposited on the crystalline silicon substrate exhibits constant thickness, even if said substrate has a pyramidal texture following the use of an anisotropic etching process. However, as shown in FIG. 1, an epitaxial process has been observed in the sharp-edged valleys of the crystalline silicon substrate during the growth of hydrogenated amorphous or microcrystalline silicon. Indeed, the layers of amorphous silicon and microcrystalline silicon, whose interfaces are well discernible on the facets of the pyramids, become indistinguishable in the sharp-edged valleys of the pyramids formed on the crystalline silicon substrate. This local epitaxial growth has the disadvantage of reducing the open circuit voltage (V ∞ ) of crystalline silicon substrate heterojunction solar cells and thus their efficiency.
[0007] Un but de la présente invention est donc de pallier cet inconvénient, en proposant un procédé permettant de réduire la croissance épitaxiale locale et de limiter l'influence de l'épitaxie dans un dispositif photoélectrique à hétérojonctions, comprenant un substrat de silicium cristallin présentant une texture pyramidale, lors de la croissance de silicium amorphe ou microcristallin hydrogéné. Divulgation de l'invention [0008] A cet effet, et conformément à la présente invention, il est proposé un procédé pour limiter la croissance épitaxiale dans un dispositif photoélectrique à hétérojonctions comprenant un substrat de silicium cristallin et au moins une couche de silicium amorphe ou microcristallin, ce procédé étant caractérisé en ce qu'il comprend une étape de texturation de la surface de silicium cristallin.An object of the present invention is therefore to overcome this disadvantage, by providing a method for reducing local epitaxial growth and to limit the influence of epitaxy in a heterojunction photoelectric device, comprising a crystalline silicon substrate. having a pyramidal texture, during the growth of hydrogenated amorphous or microcrystalline silicon. Disclosure of the invention For this purpose, and in accordance with the present invention, there is provided a method for limiting the epitaxial growth in a heterojunction photoelectric device comprising a crystalline silicon substrate and at least one amorphous or microcrystalline silicon layer, this method being characterized in that it comprises a step of texturing the crystalline silicon surface.
[0009] Dans une première variante de réalisation, appelée variante A, ladite étape de texturation comprend la formation de pyramides sur le substrat de silicium cristallin, lesdites pyramides présentant une base dont les dimensions sont strictement supérieures à 5 μm.In a first variant embodiment, called variant A, said texturing step comprises the formation of pyramids on the crystalline silicon substrate, said pyramids having a base whose dimensions are strictly greater than 5 microns.
[0010] Selon une deuxième variante de réalisation, appelée variante B, l'étape de texturation comprend la formation de pyramides sur le substrat de silicium cristallin, lesdites pyramides présentant un agencement régulier tel que moins de 20 % de la surface du silicium cristallin est couverte de pyramides ayant des dimensions submicrométriques et plus de la moitié au moins de la surface du silicium cristallin est couverte de pyramides dont les dimensions moyennes b de la base sont comprises dans un intervalle b ±5 μm, où b est strictement supérieur à 1 μm.According to a second variant embodiment, called variant B, the texturing step comprises the formation of pyramids on the crystalline silicon substrate, said pyramids having a regular arrangement such that less than 20% of the surface of the crystalline silicon is covered with pyramids having submicron dimensions and more than at least half of the surface of the crystalline silicon is covered with pyramids whose average dimensions b of the base are within a range b ± 5 μm, where b is strictly greater than 1 μm .
[0011] Selon une troisième variante de réalisation, appelée variante C, l'étape de texturation comprend la formation de pyramides et de vallées sur le substrat de silicium cristallin, lesdites vallées présentant un fond arrondi.According to a third embodiment, called variant C, the texturing step comprises the formation of pyramids and valleys on the crystalline silicon substrate, said valleys having a rounded bottom.
[0012] La présente invention concerne également un dispositif photoélectrique à hétérojonctions comprenant un substrat de silicium cristallin dans lequel le processus d'épitaxie lors de la croissance de silicium amorphe ou microcristallin hydrogéné sur ledit substrat de silicium cristallin a été limité selon l'un des deux premiers procédés A et B décrit ci-dessus. Brève description des dessinsThe present invention also relates to a heterojunction photoelectric device comprising a crystalline silicon substrate in which the epitaxial process during the growth of hydrogenated amorphous or microcrystalline silicon on said crystalline silicon substrate has been limited according to one of the first two processes A and B described above. Brief description of the drawings
[0013] D'autres caractéristiques de la présente invention apparaîtront plus clairement à la lecture de la description qui va suivre, faite en référence au dessin annexé, dans lequel:Other features of the present invention will appear more clearly on reading the description which follows, made with reference to the accompanying drawing, in which:
- la figure 1 est une micrographie obtenue par un microscope électronique en transmission montrant la croissance épitaxiale dans un dispositif photoélectrique à hétérojonctions de l'art antérieur, comprenant une couche de silicium amorphe et une couche de silicium microcristallin sur un substrat de silicium cristallin présentant des pyramides dont les vallées sont à arêtes vives, - la figure 2 est une photographie montrant un substrat de silicium cristallin dont la surface a été texturée selon l'étape A du procédé de l'invention, la figure 3 est une photographie montrant un substrat de silicium cristallin dont la surface a été texturée selon l'étape B du procédé de l'invention, etFIG. 1 is a micrograph obtained by a transmission electron microscope showing the epitaxial growth in a heterojunction photoelectric device of the prior art, comprising an amorphous silicon layer and a microcrystalline silicon layer on a crystalline silicon substrate having pyramids whose valleys are sharp-edged, - Figure 2 is a photograph showing a substrate of crystalline silicon whose surface has been textured according to step A of the process of the invention, FIG. 3 is a photograph showing a crystalline silicon substrate whose surface has been textured according to step B of the process of the invention , and
- la figure 4 est une micrographie obtenue par un microscope électronique en transmission montrant la limitation de la croissance épitaxiale dans un dispositif photoélectrique à hétérojonctions comprenant une couche de silicium amorphe et une couche de silicium microcristallin sur un substrat de silicium cristallin texture selon le procédé combinant les étapes A, B et C de l'invention. Modes de réalisation de l'inventionFIG. 4 is a micrograph obtained by a transmission electron microscope showing the limitation of epitaxial growth in a heterojunction photoelectric device comprising an amorphous silicon layer and a microcrystalline silicon layer on a textured crystalline silicon substrate according to the combined method. steps A, B and C of the invention. Embodiments of the invention
[0014] Selon l'invention, le procédé pour limiter la croissance épitaxiale dans un dispositif photoélectrique à hétérojonctions comprenant un substrat de silicium cristallin et au moins une couche de silicium amorphe ou microcristallin, comprend une étape de texturation de la surface de silicium cristallin.According to the invention, the method for limiting the epitaxial growth in a heterojunction photoelectric device comprising a crystalline silicon substrate and at least one amorphous or microcrystalline silicon layer, comprises a step of texturing the crystalline silicon surface.
[0015] Dans une première variante de réalisation, appelée variante A, ladite étape de texturation comprend la formation de pyramides sur le substrat de silicium cristallin, lesdites pyramides présentant une base dont les côtés présentent des dimensions strictement supérieures à 5 μm.In a first variant embodiment, called variant A, said texturing step comprises the formation of pyramids on the crystalline silicon substrate, said pyramids having a base whose sides have dimensions strictly greater than 5 microns.
[0016] De préférence, la majorité de la surface du c-Si, soit strictement plus que la moitié, est couverte par des pyramides présentant une base dont les côtés ont des dimensions strictement supérieures à 5 μm. De préférence, les côtés de la base desdites pyramides présentent des dimensions comprises entre 5 μm et 25 μm, et plus préférentiellement entre 10 μm exclus et 20 μm. La formation de pyramides de grandes tailles permet de diminuer la densité de vallées par unité de surface. La hauteur h des pyramides peut être reliée de façon triviale aux dimensions des côtés c de la base par la formule tan(54.74) = (2xh)/c. La taille des pyramides ainsi que leur uniformité peuvent être aisément déterminées par traitement d'image de microscopie à balayage ou par reconstruction stéréoscopique (Kuchler et al., STEREOSCOPIC RECONSTRUCTION OF RANDOMLY TEXTURED SILICON SURFACES, 17th European Photovoltaic Solar Energy Conférence, October 22nd to 26th 2001 , Munich). [0017] Les pyramides peuvent être formées par gravure anisotrope, par exemple par un mélange KOH/IPA ou par une solution de NaOH, ou de TMAH (avec ou sans IPA) ou un mélange Na2Cθ3/NaHCθ3. De préférence une solution de KOH à des concentration en poids de 2-3% de IPA à des concentrations en volume de 6-8% dans de l'eau et des temps d'attaque de 5-40 minutes à 80°C sont utilisés pour cette gravure anisotrope. La taille des pyramides augmente avec le temps d'attaque et dépend fortement du type et niveau de dopage du substrat de silicium choisi. La diminution de la concentration de KOH, la diminution de la concentration de IPA ou l'augmentation du temps d'attaque favorisent les grandes pyramides. Ces paramètres seront ajustés en fonction des tailles de pyramides désirées. Notamment, le temps d'attaque sera augmenté jusqu'à obtenir les tailles de pyramide désirées. L'homme du métier contrôle les tailles obtenues par les moyens indiqués ci-dessus pour déterminer les paramètres de la gravure anisotrope. [0018] La figure 2 représente un substrat de silicium cristallin dont la surface a été texturée selon cette étape A. Les pyramides obtenues présentent une base dont les côtés sont en moyenne supérieurs à 20 μm, avec une bonne uniformité.Preferably, most of the surface of c-Si, strictly more than half, is covered by pyramids having a base whose sides have dimensions strictly greater than 5 microns. Preferably, the sides of the base of said pyramids have dimensions of between 5 microns and 25 microns, and more preferably between 10 microns excluded and 20 microns. The formation of large pyramids makes it possible reduce the density of valleys per unit area. The height h of the pyramids can be connected trivially to the dimensions of the sides c of the base by the formula tan (54.74) = (2xh) / c. The size of pyramids and their uniformity can easily be determined by scanning microscopy or stereoscopic reconstruction (Kuchler et al., STEREOSCOPIC RECONSTRUCTION OF RANDOMLY TEXTURED SILICON SURFACES, 17th European Photovoltaic Solar Energy Conference, October 22nd to 26th 2001, Munich). The pyramids can be formed by anisotropic etching, for example by a KOH / IPA mixture or by a solution of NaOH, or of TMAH (with or without IPA) or a Na 2 CO 3 / NaHCO 3 mixture. Preferably a solution of KOH at weight concentrations of 2-3% IPA at volume concentrations of 6-8% in water and etching times of 5-40 minutes at 80 ° C are used for this anisotropic etching. The size of the pyramids increases with the attack time and strongly depends on the type and doping level of the selected silicon substrate. Decreasing the concentration of KOH, decreasing the concentration of IPA or increasing the attack time favor the large pyramids. These parameters will be adjusted according to the desired pyramid sizes. In particular, the attack time will be increased until the desired pyramid sizes are obtained. Those skilled in the art control the sizes obtained by the means indicated above to determine the parameters of the anisotropic etching. Figure 2 shows a crystalline silicon substrate whose surface has been textured according to this step A. The pyramids obtained have a base whose sides are on average greater than 20 microns, with good uniformity.
[0019] Dans une deuxième variante de réalisation, appelée variante B, ladite étape de texturation comprend la formation de pyramides sur le substrat de silicium cristallin, lesdites pyramides présentant un agencement régulier défini par une faible présence de pyramides submicrométriques (moins de 20 % de la surface du c-Si est couverte de pyramides ayant des dimensions submicrométriques) et plus de la moitié au moins de la surface du c-Si est couverte de pyramides dont les dimensions moyennes b des côtés de la base sont comprises dans un intervalle b ±5 μm, où b est strictement supérieur à 1 μm. Préférentiellement, moins de 10 % de la surface du c-Si est couverte de pyramides ayant des dimensions submicrométriques et plus des 2/3 de la surface du c-Si est couverte de pyramides dont les dimensions moyennes b des côtés de la base sont comprises dans un intervalle b ±2.5 μm. Cette étape permet de diminuer la densité de vallées par unité de surface, d'une part, en limitant les éléments de texture submicrométrique et d'autre part en limitant les pyramides imbriquées.In a second variant embodiment, called variant B, said texturing step comprises the formation of pyramids on the crystalline silicon substrate, said pyramids having a regular arrangement defined by a small presence of submicron pyramids. (Less than 20% of the c-Si surface is covered with submicron-sized pyramids) and more than at least half of the surface of the c-Si is covered with pyramids whose average dimensions b of the sides of the base are in an interval b ± 5 μm, where b is strictly greater than 1 μm. Preferably, less than 10% of the surface of the c-Si is covered with pyramids having submicron dimensions and more than 2/3 of the surface of the c-Si is covered with pyramids whose average dimensions b of the sides of the base are included in an interval b ± 2.5 μm. This step makes it possible to reduce the density of valleys per unit area, on the one hand, by limiting the submicron texture elements and on the other hand by limiting the nested pyramids.
[0020] Par rapport à l'option A, l'option B est donc caractérisée par une meilleure uniformité des tailles des pyramides, qui peuvent, contrairement à l'option A, être plus petites que 5 μm, mais avec une faible proportion de pyramides ayant des tailles submicrométriques. La figure 3 représente un substrat de silicium cristallin dont la surface a été texturée selon cette étape B. Les pyramides sont plus petites et présentent une base dont les côtés sont en moyenne inférieurs à 5 μm et il y a peu de pyramides de dimensions submicrométriques.Compared to option A, option B is characterized by a better uniformity of the sizes of the pyramids, which may, unlike option A, be smaller than 5 microns, but with a small proportion of pyramids having submicron sizes. FIG. 3 represents a crystalline silicon substrate whose surface has been textured according to this step B. The pyramids are smaller and have a base whose sides are on average less than 5 μm and there are few pyramids of submicron dimensions.
[0021] Les dimensions moyennes b des côtés de la base des pyramides sont de préférence comprises entre 3 μm et 25 μm, et plus préférentiellement entre 5 μm exclus et 20 μm. [0022] L'étape B peut être réalisée par gravure anisotrope, par exemple par un mélange KOH/IPA avec une attention portée à l'uniformité de la température (par exemple selon le procédé décrit dans W. Sparber et al. « Comparison of Texturing Methods for Monocrystalline Silicon Solar CeIIs Using KOH and Na2Cθ3 », Proc. of the 3rd World Conf. on Photovoltaic, Osaka, 2003) ou par une solution de NaOH, ou de TMAH (avec ou sans IPA) ou un mélange Na2Cθ3/NaHCθ3. Les paramètres du procédé de gravure sont adaptés en fonction de l'état de surface initial du substrat de silicium cristallin. De préférence une solution KOH/IPA analogue au procédé utilisé pour l'option A sera utilisée, sachant que la diminution de la concentration de KOH, la diminution de la concentration de IPA ou l'augmentation du temps d'attaque favorisent les grandes pyramides. On utilisera donc pour la variante B des temps d'attaque généralement plus courts que ceux utilisés pour la variante A si l'on souhaite obtenir des pyramides de petites tailles. L'uniformité de la température et de l'agitation sont primordiales pour cette option B pour avoir une meilleure uniformité dans la taille des pyramides.The average dimensions b of the sides of the base of the pyramids are preferably between 3 microns and 25 microns, and more preferably between 5 microns excluded and 20 microns. Step B can be carried out by anisotropic etching, for example by a KOH / IPA mixture with attention to the uniformity of the temperature (for example according to the method described in W. Sparber et al. Texturing Methods for Monocrystalline Silicon Solar CeIIs Using KOH and Na2Cθ3 ", Proc., 3rd World Conf.on Photovoltaic, Osaka, 2003) or with a solution of NaOH, or TMAH (with or without IPA) or a Na2Cθ3 / NaHCO3 mixture . The parameters of the etching process are adapted according to the initial surface state of the crystalline silicon substrate. Preferably a KOH / IPA solution similar to the method used for option A will be used, knowing that the decrease of the concentration of KOH, the decrease of the concentration of IPA or the increase of the attack time favor the large pyramids. Thus, for variant B, attack times that are generally shorter than those used for variant A will be used if it is desired to obtain pyramids of small sizes. Uniformity of temperature and agitation are essential for this option B to have a better uniformity in the size of the pyramids.
[0023] Dans une troisième variante de réalisation, appelée variante C, ladite étape de texturation comprend la formation de pyramides et de vallées sur le substrat de silicium cristallin, lesdites vallées présentant un fond arrondi.In a third embodiment, called variant C, said texturing step comprises the formation of pyramids and valleys on the crystalline silicon substrate, said valleys having a rounded bottom.
[0024] Le fond arrondi des vallées présente un rayon de courbure supérieur à 0,005 μm et de préférence compris entre 0,05 μm et 15 μm. Au moins 50 % des pyramides doivent avoir un tel fond arrondi, préférentiellement au moins 75 %.The rounded bottom valleys has a radius of curvature greater than 0.005 microns and preferably between 0.05 microns and 15 microns. At least 50% of the pyramids must have such a rounded bottom, preferably at least 75%.
[0025] Cette étape peut être réalisée par gravure isotrope par exemple à l'aide d'une solution dite de CP133 soit un mélange de HF (50 % in H2O désionisé), de HNO3 (100 % fumant) et de CH3COOH (100%), dans les proportions 1 :3:3. Une solution contenant uniquement du HF et du HNO3 peut aussi être utilisée. Les temps de traitement sont de préférence compris entre 3 et 20 s et dépendent également du substrat Si choisi.This step can be carried out by isotropic etching, for example using a so-called CP133 solution or a mixture of HF (50% in deionized H 2 O), HNO 3 (100% fuming) and CH 3 COOH. (100%), in the proportions 1: 3: 3. A solution containing only HF and HNO 3 can also be used. The treatment times are preferably between 3 and 20 s and also depend on the Si substrate chosen.
[0026] En fonction de l'état de surface initial du substrat de silicium cristallin, cette étape peut se décomposer en deux étapes, tout d'abord la formation des pyramides irrégulières sur un substrat de silicium cristallin selon par exemple le procédé décrit dans la publication W. Sparber et al. « Comparison of Texturing Methods for Monocrystalline Silicon Solar CeIIs Using KOH and Na2CO3 », Proc. of the 3rd World Conf. on Photovoltaic, Osaka, 2003 et ensuite l'arrondissement du fond des vallées par gravure isotrope.According to the initial surface state of the crystalline silicon substrate, this step can be broken down into two steps, first of all the formation of irregular pyramids on a crystalline silicon substrate according to, for example, the process described in US Pat. publication W. Sparber et al. "Comparison of Texturing Methods for Monocrystalline Silicon Solar CeIIs Using KOH and Na2CO 3 ", Proc. of the 3rd World Conf. on Photovoltaic, Osaka, 2003 and then the rounding of valley bottoms by isotropic etching.
[0027] Les procédés de formation de pyramides sont maitrisés par l'homme du métier qui sait adapter les paramètres de ces différents procédés pour obtenir des pyramides présentant les caractéristiques recherchées selon l'une ou l'autre des variantes. L'invention ne réside pas dans les procédés de formation des pyramides mais dans l'utilisation des dimensions et de la répartition de ces pyramides pour réduire la croissance épitaxiale locale lors de la croissance de silicium amorphe ou microcristallin hydrogéné sur un substrat de silicium cristallin présentant une texture pyramidale dans un dispositif photoélectrique à hétérojonctions. Notamment, l'homme du métier peut se référer à la publication W. Sparber, O. Schultz, D. Biro, G. Emanuel, R. Preu, A. Poddey and D. Borchert, "Comparison of Texturing Methods for Monocrystalline SiliconPyramid formation processes are mastered by those skilled in the art who knows how to adapt the parameters of these different processes to obtain pyramids having the desired characteristics according to one or the other variant. The invention does not lie in pyramid formation processes but in the use of the dimensions and distribution of these pyramids to reduce local epitaxial growth during the growth of hydrogenated amorphous or microcrystalline silicon on a crystalline silicon substrate having a pyramidal texture in a heterojunction photoelectric device. In particular, those skilled in the art can refer to the publication W. Sparber, O. Schultz, D. Biro, G. Emanuel, R. Preu, A. Poddey and D. Borchert, "Comparison of Texturing Methods for Monocrystalline Silicon
Solar CeIIs Using KOH and Na2CO3", Proc. of the 3rd World Conf. on Photovoltaic, Osaka, 2003. De plus, l'uniformité de la température et de l'agitation sont des paramètres importants pour obtenir une texture uniforme. [0028] Les trois variantes de réalisation A, B et C peuvent être combinées les unes aux autres, par deux ou trois.In addition, the uniformity of temperature and agitation are important parameters for achieving uniform texture. [0028] The three embodiments A, B and C can be combined with each other, by two or three.
[0029] Ainsi, il est possible de mettre en œuvre le procédé de l'invention en appliquant séparément l'une ou l'autre des variantes A, B ou C, ou en combinant les variantes A et B, A et C, B et C, ou A, B et C. Les étapes en combinaison A et B peuvent être réalisées en une seule étape.Thus, it is possible to implement the method of the invention by separately applying one or other of the variants A, B or C, or by combining variants A and B, A and C, B and C, or A, B and C. The combination steps A and B can be carried out in a single step.
[0030] La figure 4 représente une micrographie obtenue par un microscope électronique en transmission montrant la limitation de la croissance épitaxiale dans un dispositif photoélectrique à hétérojonctions comprenant une couche de silicium amorphe et une couche de silicium microcristallin sur un substrat de silicium cristallin texture selon le procédé combinant les étapes A, B et C de l'invention. On discerne clairement sur cette figure les interfaces entre les couches de silicium cristallin, de silicium amorphe et de silicium microcristallin, ce qui montre une réduction de la croissance épitaxiale. [0031] Après l'étape de texturation de la surface de silicium cristallin, au moins une couche de silicium amorphe ou microcristallin est déposée sur le substrat de silicium cristallin ainsi texture pour obtenir un dispositif photoélectrique à hétérojonctions selon les techniques connues de l'homme du métier.FIG. 4 represents a micrograph obtained by a transmission electron microscope showing the limitation of the epitaxial growth in a heterojunction photoelectric device comprising an amorphous silicon layer and a microcrystalline silicon layer on a textured crystalline silicon substrate according to FIG. process combining steps A, B and C of the invention. This figure clearly shows the interfaces between the layers of crystalline silicon, amorphous silicon and microcrystalline silicon, which shows a reduction in epitaxial growth. After the step of texturing the crystalline silicon surface, at least one layer of amorphous silicon or microcrystalline is deposited on the crystalline silicon substrate and texture to obtain a device photoelectric heterojunction according to techniques known to those skilled in the art.
[0032] La présente invention concerne un dispositif photoélectrique à hétérojonctions comprenant un substrat de silicium cristallin dans lequel le processus d'épitaxie lors de la croissance de silicium amorphe ou microcristallin hydrogéné sur ledit substrat de silicium cristallin a été limité selon l'un des deux premiers procédés A et B décrit ci-dessus. Selon une première variante de réalisation, un tel dispositif peut comprendre un substrat de silicium cristallin texture présentant à sa surface des pyramides présentant une base dont les côtés ont des dimensions strictement supérieures à 5 μm, de préférence comprises entre 5 μm et 25 μm, et plus préférentiellement entre 10 μm et 20 μm.The present invention relates to a heterojunction photoelectric device comprising a crystalline silicon substrate in which the epitaxial process during the growth of hydrogenated amorphous silicon or microcrystalline on said crystalline silicon substrate has been limited according to one of the two first methods A and B described above. According to a first variant embodiment, such a device may comprise a textured crystalline silicon substrate having on its surface pyramids having a base whose sides have dimensions strictly greater than 5 μm, preferably between 5 μm and 25 μm, and more preferably between 10 microns and 20 microns.
[0033] Selon une autre variante de réalisation, le dispositif photoélectrique de l'invention comprend un substrat de silicium cristallin texture présentant à sa surface des pyramides présentant un agencement régulier défini par une faible présence de pyramides submicrométriques (moins de 20 % de la surface du c-Si est couverte de pyramides ayant des dimensions submicrométriques) et plus de la moitié au moins de la surface du c-Si est couverte de pyramides dont les dimensions moyennes b des côtés de la base sont comprises dans un intervalle b ±5 μm, où b est strictement supérieur à 1 μm. Préférentiellement, moins de 10 % de la surface du c-Si est couverte de pyramides ayant des dimensions submicrométriques et plus des 2/3 de la surface du c-Si est couverte de pyramides dont les dimensions b de la base sont comprises dans un intervalle b ±2.5 μm. [0034] De plus, ledit substrat de silicium cristallin ainsi texture selon l'une ou l'autre desdites variantes peut comprendre des vallées présentant un fond arrondi. Le fond arrondi des vallées peut présenter un rayon de courbure supérieur à 0,005 μm et de préférence compris entre 0,05 μm et 15 μm. Le fond arrondi des vallées est obtenu selon le procédé C décrit ci-dessus.According to another variant embodiment, the photoelectric device of the invention comprises a textured crystalline silicon substrate having on its surface pyramids having a regular arrangement defined by a small presence of submicron pyramids (less than 20% of the surface area). c-Si is covered with pyramids with submicron dimensions) and more than at least half of the surface of the c-Si is covered with pyramids whose average dimensions b of the sides of the base are within a range b ± 5 μm where b is strictly greater than 1 μm. Preferably, less than 10% of the surface of the c-Si is covered with pyramids having submicron dimensions and more than 2/3 of the surface of the c-Si is covered with pyramids whose dimensions b of the base are within a range b ± 2.5 μm. In addition, said crystalline silicon substrate and texture according to one or the other of said variants may comprise valleys having a rounded bottom. The rounded bottom valleys may have a radius of curvature greater than 0.005 microns and preferably between 0.05 microns and 15 microns. The rounded bottom of the valleys is obtained according to process C described above.
[0035] Par ailleurs, les deux variantes définies ci-dessus peuvent être combinées de manière à obtenir un dispositif comprenant un substrat de silicium cristallin texture présentant à sa surface des pyramides présentant une base dont les dimensions b sont strictement supérieures à 5 μm et présentant un agencement régulier défini par une faible présence de pyramides submicrométriques (moins de 20 % de la surface du c-Si est couverte de pyramides ayant des dimensions submicrométriques) et plus de la moitié au moins de la surface du c-Si est couverte de pyramides dont les dimensions b de la base sont comprises dans un intervalle b ±5 μm. Préférentiellement, moins de 10 % de la surface du c- Si est couverte de pyramides ayant des dimensions submicrométriques et plus des 2/3 de la surface du c-Si est couverte de pyramides dont les dimensions b de la base sont comprises dans un intervalle b ±2.5 μm. [0036] Là encore, ledit substrat de silicium cristallin ainsi texture peut comprendre des vallées présentant un fond arrondi, tel que défini ci- dessus. [0037] De plus, l'étape d'arrondissement du fond des vallées permet également, si l'on contrôle le temps de gravure isotrope, d'arrondir le sommet des pyramides, en contrôlant toutefois le processus pour ne pas diminuer la quantité de lumière piégée. Cela permet d'améliorer la robustesse des cellules solaires au cours de l'étape d'assemblage. En effet, arrondir le sommet des pyramides permet de réduire significativement les défauts mécaniques pendant l'assemblage des cellules en diminuant le nombre de sommets de pyramides qui pourraient être cassés, en particulier lorsque ces sommets sont particulièrement pointus.Furthermore, the two variants defined above can be combined so as to obtain a device comprising a substrate of texture crystalline silicon having on its surface pyramids having a base whose dimensions b are strictly greater than 5 μm and having a regular arrangement defined by a small presence of submicron pyramids (less than 20% of the surface of c-Si is covered with pyramids with submicron dimensions) and more than at least half of the surface of the c-Si is covered with pyramids whose b-dimensions of the base are within a range b ± 5 μm. Preferentially, less than 10% of the surface of the c-Si is covered with pyramids having submicron dimensions and more than 2/3 of the surface of the c-Si is covered with pyramids whose dimensions b of the base are within a range b ± 2.5 μm. Again, said crystalline silicon substrate and texture may comprise valleys having a rounded bottom, as defined above. In addition, the step of rounding the bottom of the valleys also allows, if one controls the isotropic etching time, to round the top of the pyramids, while controlling the process to not decrease the amount of trapped light. This makes it possible to improve the robustness of the solar cells during the assembly step. Indeed, rounding the top of the pyramids can significantly reduce mechanical defects during assembly of cells by decreasing the number of pyramid peaks that could be broken, especially when these peaks are particularly sharp.
[0038] Ainsi, et selon une variante de réalisation préférée de l'invention, on obtient un dispositif photoélectrique à hétérojonctions comprenant un substrat de silicium cristallin texture présentant à sa surface des pyramides et des vallées, lesdites pyramides présentant une base dont les dimensions b sont strictement supérieures à 5 μm et présentant un agencement régulier défini par une faible présence de pyramides submicrométriques (moins de 20 % de la surface du c-Si est couverte de pyramides ayant des dimensions submicrométriques) et plus de la moitié au moins de la surface du c-Si est couverte de pyramides dont les dimensions b de la base sont comprises dans un intervalle b ±5 μm. Préférentiellement, moins de 10 % de la surface du c-Si est couverte de pyramides ayant des dimensions submicrométriques et plus des 2/3 de la surface du c-Si est couverte de pyramides dont les dimensions b de la base sont comprise dans un intervalle b ±2.5 μm, et lesdites vallées présentant un fond arrondi, dont le rayon de courbure est supérieur à 0,005 μm et de préférence compris entre 0,05 μm et 15 μm. [0039] Les dispositifs selon l'invention ainsi obtenus présentent des rendements supérieurs aux dispositifs à hétérojonctions existants.Thus, and according to a preferred embodiment of the invention, there is obtained a heterojunction photoelectric device comprising a textured crystalline silicon substrate having on its surface pyramids and valleys, said pyramids having a base whose dimensions b are strictly greater than 5 μm and have a regular arrangement defined by a small presence of submicron pyramids (less than 20% of the c-Si surface is covered with pyramids with submicron dimensions) and more than at least half of the surface c-Si is covered with pyramids whose dimensions b of the base are in a range b ± 5 μm. Preferably, less than 10% of the surface of the c-Si is covered with pyramids having submicron dimensions and more than 2/3 of the surface of the c-Si is covered with pyramids whose b-dimensions of the base are within a range b ± 2.5 μm, and said valleys having a rounded bottom, whose radius of curvature is greater than 0.005 microns and preferably between 0.05 microns and 15 microns. The devices according to the invention thus obtained have higher yields than existing heterojunction devices.
ExemplesExamples
[0040] Trois cellules photovoltaïques à hétérojonctions sont préparées en suivant les étapes A, B, A et B, et A, B et C pour la texturation du substrat de silicium cristallin. [0041] Les étapes A et B sont réalisées conformément à la publication W.Three heterojunction photovoltaic cells are prepared by following steps A, B, A and B, and A, B and C for texturing the crystalline silicon substrate. Steps A and B are carried out in accordance with the publication W.
Sparber, O. Schultz, D. Biro, G. Emanuel, R. Preu, A. Poddey and D. Borchert, "Comparison of Texturing Methods for Monocrystalline Silicon Solar CeIIs Using KOH and Na2CO3", Proc. of the 3rd World Conf. on Photovoltaic, Osaka, 2003, pour obtenir les caractéristiques de l'invention.Sparber, O. Schultz, D. Biro, G. Emanuel, R. Preu, A. Poddey and D. Borchert, "Comparison of Texturing Methods for Monocrystalline Silicon Solar CeIIs Using KOH and Na2CO3", Proc. of the 3rd World Conf. Photovoltaic, Osaka, 2003, to obtain the characteristics of the invention.
[0042] Pour l'étape C, le substrat est trempé dans une solution aqueuse comprenant du fluorure d'hydrogène (HF) à 50%, de l'acide nitrique (100% fumant) et de l'acide acétique (CH3COOH) à 100% dans un rapport 1 :3:3, pendant environ 5 secondes pour une solution fraichement préparée ou environ 1 minute dans les autres cas.For step C, the substrate is quenched in an aqueous solution comprising 50% hydrogen fluoride (HF), nitric acid (100% fuming) and acetic acid (CH 3 COOH). ) at 100% in a 1: 3: 3 ratio, for about 5 seconds for a freshly prepared solution or about 1 minute in other cases.
[0043] A titre comparatif, on réalise une cellule photovoltaïque dont le substrat de silicium cristallin est formé de pyramides petites (dimensions de la base inférieures à 5 μm) et irrégulières préparées selon le procédé décrit dans la publication King et al. «Expérimental Optimization of an Anisotropic etching process for random texturization of silicon solar cells»,For comparison, a photovoltaic cell is produced whose crystalline silicon substrate is formed of small pyramids (base dimensions less than 5 microns) and irregular prepared by the method described in the publication King et al. "Experimental Optimization of an Anisotropic Etching Process for Random Texturization of Silicon Solar Cells",
22nd IEEE PSC 1991 et sans porter attention ni à la taille ni à la régularité des pyramides. [0044] On mesure les paramètres suivants: la tension de circuit ouvert (V∞), le facteur de remplissage (FF), la densité de courant de court-circuit (J∞) et le rendement selon la norme AM 1.5.22nd IEEE PSC 1991 and without paying attention either to the size or the regularity of the pyramids. The following parameters are measured: the open circuit voltage (V ∞ ), the filling factor (FF), the short-circuit current density (J ∞ ) and the efficiency according to the AM 1.5 standard.
[0045] Les résultats sont indiqués dans le tableau ci-dessousThe results are shown in the table below.
[0046] Les résultats de ce tableau montrent que par le procédé selon l'invention, les performances des dispositifs photoélectriques à hétérojonctions sont améliorées, en particulier lorsque les trois étapes A, B et C sont combinées. The results of this table show that by the method according to the invention, the performance of heterojunction photoelectric devices are improved, especially when the three stages A, B and C are combined.

Claims

Revendications claims
1. Procédé pour limiter la croissance épitaxiale dans un dispositif photoélectrique à hétérojonctions comprenant un substrat de silicium cristallin et au moins une couche de silicium amorphe ou microcristallin, caractérisé en ce qu'il comprend une étape de texturation de la surface dudit substrat de silicium cristallin.A method for limiting epitaxial growth in a heterojunction photoelectric device comprising a crystalline silicon substrate and at least one amorphous or microcrystalline silicon layer, characterized in that it comprises a step of texturing the surface of said crystalline silicon substrate. .
2. Procédé selon la revendication 1 , caractérisé en ce que ladite étape de texturation est une étape A comprenant la formation de pyramides sur le substrat de silicium cristallin, lesdites pyramides présentant une base dont les dimensions sont strictement supérieures à 5 μm.2. Method according to claim 1, characterized in that said texturing step is a step A comprising the formation of pyramids on the crystalline silicon substrate, said pyramids having a base whose dimensions are strictly greater than 5 microns.
3. Procédé selon la revendication 2, caractérisé en ce que ladite étape de texturation A comprend la formation de pyramides sur le substrat de silicium cristallin, la majorité de la surface du substrat de silicium cristallin étant couverte par des pyramides dont les dimensions sont strictement supérieures à 5 μm.3. Method according to claim 2, characterized in that said texturing step A comprises the formation of pyramids on the crystalline silicon substrate, the majority of the surface of the crystalline silicon substrate being covered by pyramids whose dimensions are strictly greater. at 5 μm.
4. Procédé selon l'une quelconque des revendications 2 et 3, caractérisé en ce que la base desdites pyramides présente des dimensions comprises entre 5 μm exclus et 25 μm, et plus préférentiellement entre 10 μm et 20 μm.4. Method according to any one of claims 2 and 3, characterized in that the base of said pyramids has dimensions between 5 microns excluded and 25 microns, and more preferably between 10 microns and 20 microns.
5. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que ladite étape de texturation A de la surface dudit substrat de silicium cristallin est réalisée par gravure anisotrope.5. Method according to any one of the preceding claims, characterized in that said texturing step A of the surface of said crystalline silicon substrate is carried out by anisotropic etching.
6. Procédé selon la revendication 1 , caractérisé en ce que ladite étape de texturation est une étape B comprenant la formation de pyramides sur le substrat de silicium cristallin, lesdites pyramides présentant un agencement régulier tel que moins de 20 % de la surface du silicium cristallin est couverte de pyramides ayant des dimensions submicrométriques et plus de la moitié au moins de la surface du silicium cristallin est couverte de pyramides dont les dimensions b de la base sont comprises dans un intervalle b ±5 μm, où b est strictement supérieur à 1 μm. 6. Method according to claim 1, characterized in that said texturing step is a step B comprising the formation of pyramids on the crystalline silicon substrate, said pyramids having a regular arrangement such that less than 20% of the surface of the crystalline silicon is covered with pyramids having sub-micron dimensions and more than at least half of the surface of the crystalline silicon is covered with pyramids whose b-dimensions of the base are within a range b ± 5 μm, where b is strictly greater than 1 μm .
7. Procédé selon la revendication 6, caractérisé en ce que ladite étape de texturation B comprend la formation de pyramides sur le substrat de silicium cristallin, lesdites pyramides présentant un agencement régulier tel que moins de 10 % de la surface du silicium cristallin est couverte de pyramides ayant des dimensions submicrométriques et plus des 2/3 de la surface du silicium cristallin est couverte de pyramides dont les dimensions b de la base sont comprises dans un intervalle b ±2.5 μm.7. Method according to claim 6, characterized in that said texturing step B comprises the formation of pyramids on the crystalline silicon substrate, said pyramids having a regular arrangement such that less than 10% of the surface of the crystalline silicon is covered with pyramids with submicron dimensions and more than 2/3 of the surface of the crystalline silicon is covered with pyramids whose dimensions b of the base are within a range b ± 2.5 μm.
8. Procédé selon l'une quelconque des revendications 6 et 7, caractérisé en ce que ladite étape de texturation B de la surface dudit substrat de silicium cristallin est réalisée par gravure anisotrope.8. Method according to any one of claims 6 and 7, characterized in that said texturing step B of the surface of said crystalline silicon substrate is carried out by anisotropic etching.
9. Procédé selon la revendication 1 , caractérisé en ce que ladite étape de texturation est une étape C comprenant la formation de pyramides et de vallées sur le substrat de silicium cristallin, lesdites vallées présentant un fond arrondi.9. The method of claim 1, characterized in that said texturing step is a step C comprising the formation of pyramids and valleys on the crystalline silicon substrate, said valleys having a rounded bottom.
10. Procédé selon la revendication 9, caractérisé en ce que le fond arrondi des vallées présente un rayon de courbure supérieur à 0,005 μm, de préférence compris entre 0,05 μm et 15 μm.10. The method of claim 9, characterized in that the rounded bottom valleys has a radius of curvature greater than 0.005 microns, preferably between 0.05 microns and 15 microns.
11. Procédé selon l'une quelconque des revendications 9 et 10, caractérisé en ce que au moins 50 % desdites pyramides, préférentiel lement au moins 75 % desdites pyramides, sont reliées par une vallée dont le fond arrondi présente un rayon de courbure supérieur à 0,005 μm, de préférence compris entre 0,05 μm et 15 μm.11. Method according to any one of claims 9 and 10, characterized in that at least 50% of said pyramids, preferably at least 75% of said pyramids, are connected by a valley whose rounded bottom has a radius of curvature greater than 0.005 μm, preferably between 0.05 μm and 15 μm.
12. Procédé selon l'une quelconque des revendications 9 à 11 , caractérisé en ce que ladite étape de texturation C de la surface dudit substrat de silicium cristallin est réalisée par gravure isotrope.12. Method according to any one of claims 9 to 11, characterized in that said texturing step C of the surface of said crystalline silicon substrate is carried out by isotropic etching.
13. Procédé selon l'une quelconque des revendications 9 à 11 , caractérisé en ce que ladite étape de texturation C de la surface dudit substrat de silicium cristallin se décompose en deux étapes, à savoir tout d'abord la formation des pyramides irrégulières sur un substrat de silicium cristallin réalisée par gravure anisotrope, et ensuite l'arrondissement du fond des vallées par gravure isotrope.13. Method according to any one of claims 9 to 11, characterized in that said texturing step C of the surface of said crystalline silicon substrate is decomposed in two stages, namely firstly the formation of the pyramids irregular on a crystalline silicon substrate made by anisotropic etching, and then the rounding of valley bottoms by isotropic etching.
14. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que ladite étape de texturation de la surface du substrat de silicium cristallin consiste en une combinaison, par deux ou trois, des étapes de texturation A, B et C.A method according to any one of the preceding claims, characterized in that said step of texturing the surface of the crystalline silicon substrate consists of a combination, by two or three, of the texturing steps A, B and C.
15. Procédé selon la revendication 14, caractérisé en ce qu'il comprend: - une étape de texturation de la surface du substrat de silicium cristallin réalisée par gravure anisotrope pour former à la surface dudit substrat de silicium cristallin des pyramides présentant une base dont les dimensions b sont strictement supérieures à 5 μm, et présentant un agencement régulier tel que moins de 20 % de la surface du silicium cristallin est couverte de pyramides ayant des dimensions submicrométriques et plus de la moitié au moins de la surface du silicium cristallin est couverte de pyramides dont les dimensions b de la base sont comprises dans un intervalle b ±5 μm, et15. Method according to claim 14, characterized in that it comprises: a step of texturing the surface of the crystalline silicon substrate produced by anisotropic etching to form on the surface of said crystalline silicon substrate pyramids having a base whose dimensions b are strictly greater than 5 μm, and having a regular arrangement such that less than 20% of the surface of the crystalline silicon is covered with pyramids having submicron dimensions and more than at least half of the surface of the crystalline silicon is covered with pyramids whose dimensions b of the base are in an interval b ± 5 μm, and
- une étape de texturation de la surface du substrat de silicium cristallin réalisée par gravure isotrope pour obtenir, entre lesdites pyramides, des vallées présentant un fond arrondi.a step of texturing the surface of the crystalline silicon substrate produced by isotropic etching to obtain, between said pyramids, valleys having a rounded bottom.
16. Dispositif photoélectrique à hétérojonctions comprenant un substrat de silicium cristallin présentant une surface texturée et au moins une couche de silicium amorphe ou microcristallin, dans lequel a été limitée l'épitaxie lors de la croissance dudit silicium amorphe ou microcristallin sur ledit substrat de silicium cristallin, la limitation de l'épitaxie ayant été obtenue par le procédé selon l'une quelconque des revendications 1 à 15.16. Hetero-junction photoelectric device comprising a crystalline silicon substrate having a textured surface and at least one amorphous or microcrystalline silicon layer, in which the epitaxy has been limited during the growth of said amorphous or microcrystalline silicon on said crystalline silicon substrate the limitation of the epitaxy having been obtained by the process according to any one of claims 1 to 15.
17. Dispositif photoélectrique à hétérojonctions comprenant un substrat de silicium cristallin présentant une surface texturée et au moins une couche de silicium amorphe ou microcristallin, dans lequel a été limitée l'épitaxie lors de la croissance dudit silicium amorphe ou microcristallin sur ledit substrat de silicium cristallin, caractérisé en ce que ledit substrat de silicium cristallin texture présente à sa surface des pyramides présentant une base dont les dimensions b sont strictement supérieures à 5 μm, de préférence comprises entre 5 μm exclus et 25 μm, et plus préférentiellement entre 10 μm et 20 μm.A heterojunction photoelectric device comprising a crystalline silicon substrate having a textured surface and at least one amorphous or microcrystalline silicon layer, in which the epitaxy has been limited during the growth of said amorphous or microcrystalline silicon on said silicon substrate. lens, characterized in that said textured crystalline silicon substrate has at its surface pyramids having a base whose dimensions b are strictly greater than 5 microns, preferably between 5 microns excluded and 25 microns, and more preferably between 10 microns and 20 μm.
18. Dispositif selon la revendication 17, caractérisé en ce que lesdites pyramides présentent en outre un agencement régulier tel que moins de 20 % de la surface du silicium cristallin est couverte de pyramides ayant des dimensions submicrométriques et plus de la moitié au moins de la surface du silicium cristallin est couverte de pyramides dont les dimensions b de la base sont comprises dans un intervalle b ±5 μm.18. Device according to claim 17, characterized in that said pyramids furthermore have a regular arrangement such that less than 20% of the surface of the crystalline silicon is covered with pyramids having submicron dimensions and more than at least half of the surface. crystalline silicon is covered with pyramids whose dimensions b of the base are in a range b ± 5 microns.
19. Dispositif photoélectrique à hétérojonctions comprenant un substrat de silicium cristallin présentant une surface texturée et au moins une couche de silicium amorphe ou microcristallin, dans lequel a été limitée l'épitaxie lors de la croissance dudit silicium amorphe ou microcristallin sur ledit substrat de silicium cristallin, caractérisé en ce que ledit substrat de silicium cristallin texture présente à sa surface des pyramides présentant un agencement régulier tel que moins de 20 % de la surface du silicium cristallin est couverte de pyramides ayant des dimensions submicrométriques et plus de la moitié au moins de la surface du silicium cristallin est couverte de pyramides dont les dimensions b de la base sont comprises dans un intervalle b ±5 μm, où b est strictement supérieur à 1 μm.19. Hetero-junction photoelectric device comprising a crystalline silicon substrate having a textured surface and at least one amorphous or microcrystalline silicon layer, in which the epitaxy has been limited during the growth of said amorphous or microcrystalline silicon on said crystalline silicon substrate. characterized in that said textured crystalline silicon substrate has on its surface pyramids having a regular arrangement such that less than 20% of the surface of the crystalline silicon is covered with pyramids having submicron dimensions and more than half at least of the crystalline silicon surface is covered with pyramids whose dimensions b of the base are in a range b ± 5 microns, where b is strictly greater than 1 micron.
20. Dispositif selon l'une quelconque des revendications 18 et 19, caractérisé en ce que moins de 10 % de la surface du silicium cristallin est couverte de pyramides ayant des dimensions submicrométriques et plus des 2/3 de la surface du silicium cristallin est couverte de pyramides dont les dimensions b de la base sont comprises dans un intervalle b ±2.5 μm.20. Device according to any one of claims 18 and 19, characterized in that less than 10% of the surface of the crystalline silicon is covered with pyramids having submicron dimensions and more than 2/3 of the surface of the crystalline silicon is covered pyramids whose dimensions b of the base are in a range b ± 2.5 microns.
21. Dispositif selon l'une quelconque des revendications 16 à 20, caractérisé en ce que ledit substrat de silicium cristallin présente entre les pyramides, des vallées présentant un fond arrondi. 21. Device according to any one of claims 16 to 20, characterized in that said crystalline silicon substrate has between the pyramids, valleys having a rounded bottom.
22. Dispositif selon la revendication 21 , caractérisé en ce que ledit fond arrondi des vallées présente un rayon de courbure supérieur à 0,005 μm, de préférence compris entre 0,05 μm et 15 μm. 22. Device according to claim 21, characterized in that said rounded bottom valleys has a radius of curvature greater than 0.005 microns, preferably between 0.05 microns and 15 microns.
EP09782410A 2008-09-01 2009-08-31 Method for limiting epitaxial growth in a photoelectric device with heterojunctions, and photoelectric device Withdrawn EP2332182A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP09782410A EP2332182A1 (en) 2008-09-01 2009-08-31 Method for limiting epitaxial growth in a photoelectric device with heterojunctions, and photoelectric device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08163425A EP2159851A1 (en) 2008-09-01 2008-09-01 Method for limiting epitaxial growth in a photoelectric device with heterojunctions and such a photoelectric device
PCT/EP2009/061223 WO2010023318A1 (en) 2008-09-01 2009-08-31 Method for limiting epitaxial growth in a photoelectric device with heterojunctions, and photoelectric device
EP09782410A EP2332182A1 (en) 2008-09-01 2009-08-31 Method for limiting epitaxial growth in a photoelectric device with heterojunctions, and photoelectric device

Publications (1)

Publication Number Publication Date
EP2332182A1 true EP2332182A1 (en) 2011-06-15

Family

ID=40469951

Family Applications (2)

Application Number Title Priority Date Filing Date
EP08163425A Withdrawn EP2159851A1 (en) 2008-09-01 2008-09-01 Method for limiting epitaxial growth in a photoelectric device with heterojunctions and such a photoelectric device
EP09782410A Withdrawn EP2332182A1 (en) 2008-09-01 2009-08-31 Method for limiting epitaxial growth in a photoelectric device with heterojunctions, and photoelectric device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
EP08163425A Withdrawn EP2159851A1 (en) 2008-09-01 2008-09-01 Method for limiting epitaxial growth in a photoelectric device with heterojunctions and such a photoelectric device

Country Status (4)

Country Link
US (1) US20110174371A1 (en)
EP (2) EP2159851A1 (en)
CN (1) CN102165606A (en)
WO (1) WO2010023318A1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2003390C2 (en) 2009-08-25 2011-02-28 Stichting Energie Solar cell and method for manufacturing such a solar cell.
CN102400225A (en) * 2010-09-16 2012-04-04 上海神舟新能源发展有限公司 Texture etching solution of monocrystaline silicon solar cell, preparation method, and application thereof
US20120085397A1 (en) * 2010-10-11 2012-04-12 Choul Kim Solar cell
NL2006298C2 (en) 2011-02-24 2012-08-27 Energieonderzoek Ct Nederland Solar cell and method for manufacturing such a solar cell.
TWI453927B (en) * 2011-06-29 2014-09-21 Ind Tech Res Inst Multi-reflection structure and photo-electric device
AU2014239493A1 (en) * 2013-03-19 2015-10-29 Choshu Industry Co., Ltd. Photovoltaic element and manufacturing method therefor
EP2980861B1 (en) * 2013-03-28 2020-01-08 Panasonic Intellectual Property Management Co., Ltd. Solar cell
CN103253626A (en) * 2013-05-15 2013-08-21 西北工业大学 Silicon material taper structure and preparation method thereof
JP2018026388A (en) * 2016-08-08 2018-02-15 パナソニックＩｐマネジメント株式会社 Solar battery and method for manufacturing the same
US20180337292A1 (en) * 2017-05-19 2018-11-22 Lg Electronics Inc. Solar cell and method for manufacturing the same
CN116844937B (en) * 2023-06-30 2024-04-09 淮安捷泰新能源科技有限公司 RCA cleaning method for silicon wafer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137123A (en) 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
WO1998043304A1 (en) 1997-03-21 1998-10-01 Sanyo Electric Co., Ltd. Photovoltaic element and method for manufacture thereof
JP2000022185A (en) * 1998-07-03 2000-01-21 Sharp Corp Solar cell and its manufacture
JP2002359293A (en) * 2001-05-31 2002-12-13 Toshiba Corp Semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2010023318A1 *

Also Published As

Publication number Publication date
US20110174371A1 (en) 2011-07-21
CN102165606A (en) 2011-08-24
EP2159851A1 (en) 2010-03-03
WO2010023318A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
EP2332182A1 (en) Method for limiting epitaxial growth in a photoelectric device with heterojunctions, and photoelectric device
EP2471103B1 (en) Method for texturing the surface of a silicon substrate, and textured silicon substrate for a solar cell
EP2529418B1 (en) Method for producing a photovoltaic cell including the preparation of the surface of a crystalline silicon substrate
EP0773590B1 (en) Method of texturing the surface of p-type multicrystalline silicon and solar cell comprising multicrystalline silicon of p-type
WO2007017504A1 (en) Antireflection coating, particularly for solar cells, and method for producing this coating
FR2549642A1 (en) SOLAR CELL
EP2686888B1 (en) Mechanically stable device based on nano/micro wires and having improved optical properties and process for producing it
FR3105567A1 (en) PROCESS FOR MANUFACTURING A RELAXED GAN / INGAN STRUCTURE
Hsu et al. Nanostructured pyramidal black silicon with ultra-low reflectance and high passivation
FR2620269A1 (en) Process for texturing a silicon surface
EP3840060A1 (en) Method for forming patterns on the surface of a silicon crystalline substrate
FR3037721B1 (en) PROCESS FOR PRODUCING A PHOTOVOLTAIC CELL WITH HETEROJUNCTION AND PHOTOVOLTAIC CELL THUS OBTAINED
Khelifi et al. Le Rôle de la Couche Fenêtre dans les Performances d’une Cellule Solaire GaAs.
EP2842170B1 (en) Method for producing a textured reflector for a thin-film photovoltaic cell, and resulting textured reflector
EP2801113A2 (en) Method for the low-temperature production of radial-junction semiconductor nanostructures, radial junction device, and solar cell including radial-junction nanostructures
EP2795677B1 (en) Process for texturing the surface of a silicon substrate, structured substrate and photovoltaic device comprising such a structured substrate
FR2797093A1 (en) METHOD FOR PRODUCING A DEVICE COMPRISING A STACK OF QUANTIENT BOX PLANS ON A MONOCRYSTALLINE SILICON OR GERMANIUM SUBSTRATE
FR3089346A1 (en) Texturing of the front electrode in a semi-transparent photovoltaic module in order to control the colorimetric aspect
FR3077928A1 (en) METHOD FOR MANUFACTURING A PHOTOVOLTAIC OR PHOTO-DETECTOR DEVICE WITH ELECTRONIC JUNCTION N-PERT AND PHOTOVOLTAIC DEVICE OR PHOTO-DETECTOR WITH ELECTRONIC JUNCTION
Kim et al. The Effects of Various Surface Texturing on Crystalline Silicon Solar Cell Efficiency
FR3124312A1 (en) METHOD FOR MAKING A NATIVE EMISSION MATRIX
WO2010010195A2 (en) Stressed semiconductor substrate and related production method
Calnan et al. Modification of light scattering properties of boron doped zinc oxide grown by Low Pressure Chemical Vapour Deposition using wet chemical etching
Rasheed Effective Parameters on Nanostructured Solar Cell Efficiency
FR2955706A1 (en) Photovoltaic cell realizing method, involves anisotropic engraving substrate surface, and isotropic chemical engraving surface by silicon oxide formation by oxidation agent and elimination of oxide by engraving agent

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20110329

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

AX Request for extension of the european patent

Extension state: AL BA RS

RIN1 Information on inventor provided before grant (corrected)

Inventor name: BALLIF, CHRISTOPHE

Inventor name: DAMON-LACOSTE, JEROME

Inventor name: MONACHON, CHRISTIAN

Inventor name: OLIBET, SARA

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20161006

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20200504