WO2010010195A2 - Stressed semiconductor substrate and related production method - Google Patents
Stressed semiconductor substrate and related production method Download PDFInfo
- Publication number
- WO2010010195A2 WO2010010195A2 PCT/EP2009/059613 EP2009059613W WO2010010195A2 WO 2010010195 A2 WO2010010195 A2 WO 2010010195A2 EP 2009059613 W EP2009059613 W EP 2009059613W WO 2010010195 A2 WO2010010195 A2 WO 2010010195A2
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- silicon
- porous silicon
- zone
- semiconductor
- semiconductor layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 title description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 57
- 239000010703 silicon Substances 0.000 claims abstract description 57
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 16
- 238000011282 treatment Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000862 absorption spectrum Methods 0.000 abstract description 3
- 239000002086 nanomaterial Substances 0.000 description 44
- 239000000463 material Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 239000007787 solid Substances 0.000 description 7
- 238000013459 approach Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002105 nanoparticle Substances 0.000 description 4
- 238000013082 photovoltaic technology Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000002159 nanocrystal Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000386 microscopy Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 238000000333 X-ray scattering Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010339 dilation Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000235 small-angle X-ray scattering Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
- H01L31/0284—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System comprising porous silicon as part of the active layer(s)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
- H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
The invention relates to a photovoltaic cell comprising a semiconductor layer including silicon regions (22a, 22b, 22c) and treated porous silicon regions (21a) that can mechanically stress the silicon regions, deforming their mesh parameter, thereby modifying the absorption spectrum thereof.
Description
SUBSTRAT SEMI-CONDUCTEUR CONTRAINT ET PROCEDE DE CONSTRAINED SEMICONDUCTOR SUBSTRATE AND METHOD OF
FABRICATION ASSOCIEASSOCIATED MANUFACTURING
Domaine de l'inventionField of the invention
La présente invention concerne le domaine de la réalisation de substrats semiconducteurs contraints comportant une couche semi-conductrice ; de tels substrats étant utilisés dans le domaine de la technologie photovoltaïque ou de la micro-, nano- technologie au sens général.The present invention relates to the field of producing constrained semiconductor substrates comprising a semiconductor layer; such substrates being used in the field of photovoltaic technology or micro-nanotechnology in the general sense.
Arrière-plan de l'inventionBackground of the invention
II existe plusieurs générations de cellules photo voltaïques pour la conversion d'une énergie lumineuse en énergie électrique.There are several generations of photo voltaic cells for the conversion of light energy into electrical energy.
La première génération de cellules photo voltaïques est basée sur l'utilisation d'une couche semi-conductrice de silicium massif pour convertir une énergie lumineuse en énergie électrique. Il s'agit de la technologie prédominante sur le marché mondial à l'heure actuelle.The first generation of photo voltaic cells is based on the use of a solid silicon semiconductor layer to convert light energy into electrical energy. This is the predominant technology on the global market today.
Toutefois, la limite majeure des cellules photovoltaïques de première génération concerne le coût de ces cellules par watt crête produit. Cette limite a deux origines : le prix du matériau d'une part, et le faible rendement de conversion photovoltaïque dont la limite théorique maximal est de 31 % d'autre part (rendement de conversion photo vo ltaïque= puissance maximale produite/flux lumineux incident).However, the major limitation of first generation photovoltaic cells is the cost of these cells per peak watt produced. This limit has two origins: the price of the material on the one hand, and the low photovoltaic conversion efficiency whose maximum theoretical limit is 31% on the other hand (photovoltaic conversion efficiency = maximum power produced / incident luminous flux). ).
Afin de minimiser les coûts liés aux matériaux, une approche basée sur la technologie des substrats minces a été proposée. Cette voie de recherche a donné naissance aux cellules photovoltaïques de deuxième génération qui sont basées sur le développement de couches minces de silicium (pour convertir l'énergie lumineuse en énergie électrique) sur substrat de silicium amorphe ou sur d'autres types de substrat (CdTe, CulnSe2, etc .).In order to minimize material costs, an approach based on thin substrate technology has been proposed. This research path has given rise to second-generation photovoltaic cells that are based on the development of silicon thin films (to convert light energy into electrical energy) on amorphous silicon substrate or on other types of substrate (CdTe , CulnSe2, etc.).
Afin d'augmenter le rendement de la conversion photovoltaïque, une autre approche basée sur le développement de cellules photovoltaïques à haut rendement a été proposée.
En référence à la figure 1, on a illustré les principales pertes intrinsèques pour une cellule photovoltaïque ayant une couche de conversion énergie lumineuse/énergie électrique en silicium.In order to increase the efficiency of photovoltaic conversion, another approach based on the development of high efficiency photovoltaic cells has been proposed. Referring to Figure 1, there is illustrated the main intrinsic losses for a photovoltaic cell having a light energy conversion layer / electrical energy silicon.
Parmi les facteurs limitant le rendement d'une cellule photovoltaïque basée sur le silicium massif et formée d'une jonction p-n, les plus importants sont les suivants : l'impossibilité d'absorber des photons 1 possédant une énergie inférieure à celle de la bande interdite du silicium ; sous un éclairement standard, ces pertes sont évaluées à 23,5 % de la puissance totale dans le cas du silicium ; les pertes dues à l'énergie excédentaire des photons 2 ; un photon de haute énergie supérieure au gap du silicium absorbé génère seulement une paire électron-trou ; l'excès d'énergie supérieure à la bande interdite du silicium est principalement dissipé sous forme de chaleur.Among the factors limiting the efficiency of a photovoltaic cell based on solid silicon and formed of a pn junction, the most important are the following: the impossibility of absorbing photons 1 having a lower energy than the band gap silicon; under standard illumination, these losses are evaluated at 23.5% of the total power in the case of silicon; losses due to the excess energy of photons 2; a high energy photon greater than the absorbed silicon gap generates only one electron-hole pair; excess energy greater than the forbidden band of silicon is mainly dissipated in the form of heat.
L'approche basée sur le développement de cellules photo voltaïques à haut rendement comprend trois types de démarches : - la première démarche consiste à augmenter le nombre de bandes pour la cellule solaire (conception de cellules dites « tandem »), la deuxième démarche consiste à collecter les paires électrons/trous produites par les photons de haute énergie avant la thermalisation, et la troisième démarche consiste à générer de multiples paires électron- trou par photon ou générer une paire électron-trou par multiples photons de basse énergie.The approach based on the development of photovoltaic cells with high efficiency includes three types of approaches: - the first step is to increase the number of bands for the solar cell (design of cells called "tandem" cells), the second step is to collect the electron-hole pairs produced by the high energy photons before thermalization, and the third step is to generate multiple electron-hole pairs per photon or generate an electron-hole pair by multiple low-energy photons.
Parmi toutes ces démarches, seule la première (conception de celluleOf all these approaches, only the first (cell design
« tandem ») a déjà permis de collecter efficacement le rayonnement incident avec un rendement de conversion photovoltaïque allant jusqu'à 40,7 %. Cependant la technologie associée à cette première démarche nécessite des matériaux (GaInP,"Tandem") has already effectively collected incident radiation with a photovoltaic conversion efficiency of up to 40.7%. However, the technology associated with this first step requires materials (GaInP,
GaInAs, etc...) et des moyens de fabrication dont le coût est très élevé.GaInAs, etc ...) and manufacturing means whose cost is very high.
L'idée de réaliser des cellules « tandem » à base de matériau à faible coût, en particulier à base de Silicium, reste très attractive.The idea of making "tandem" cells based on low-cost material, in particular based on silicon, remains very attractive.
L'ingénierie des bandes en utilisant le phénomène de confinement quantique dans les nanocristaux de silicium (ne-Si) a été proposée par M. Green. L'utilisation de matériau "artificiel" à base de ne-Si dans une matrice diélectrique, ayant une largeur de bande interdite plus importante que celle du silicium permettra, d'une part de collecter
beaucoup plus efficacement le rayonnement incident de haute énergie, et d'autre part de diminuer la limite de l'énergie des photons nécessaire pour la création de multiples porteurs par photon. Cependant l'effet de confinement quantique dans les ne-Si implique une contrainte très stricte sur la taille et la distribution en taille des ne-Si. L'autre limitation assez importante est liée au transport des porteurs de charge entre les ne-Si. Ce concept reste, d'un point de vue technologique, difficilement réalisable.Band engineering using the phenomenon of quantum confinement in silicon nanocrystals (ne-Si) has been proposed by M. Green. The use of " artificial " material based on ne-Si in a dielectric matrix, having a bandgap greater than that of silicon will allow, on the one hand to collect much more effectively the incident radiation of high energy, and secondly to decrease the limit of photon energy required for the creation of multiple carriers per photon. However, the quantum confinement effect in ne-Si implies a very strict constraint on size and size distribution of ne-Si. The other rather important limitation is related to the transport of charge carriers between ne-Si. This concept remains, from a technological point of view, difficult to achieve.
L'utilisation de matériau à base de ne-Si ne résoudra pas le problème lié aux pertes de photons infrarouges dont le taux dans le spectre solaire est beaucoup plus important que celui d'UV (Figure 2). A ce jour, il n'existe aucune technique de transformation de silicium en semi-conducteur avec une largeur de bande interdite inférieure à celle du silicium.The use of ne-Si-based material will not solve the problem related to infrared photon losses whose rate in the solar spectrum is much higher than that of UV (Figure 2). To date, there is no silicon semiconductor processing technique with a lower bandgap than silicon.
Certaines tentatives ont été effectuées pour réaliser des cellules solaires en utilisant un alliage Sii_xGex comme matériau ayant un gap inférieur à celui du silicium.Some attempts have been made to make solar cells using an Sii x Ge x alloy as a material having a gap smaller than that of silicon.
Toutefois, l'utilisation de l'hétéro-épitaxie comme moyen de fabrication des couches Sii_xGex ne permet pas de réaliser des couches suffisamment épaisses pour une bonne absorption des photons de grande longueur d'ondes. Par ailleurs, le nombre de défauts dans ce matériau reste assez élevé, ce qui réduit de manière importante la durée de vie des porteurs photo-générés.However, the use of hetero-epitaxy as a means of manufacturing the Sii x Ge x layers does not make it possible to produce sufficiently thick layers for good absorption of long wavelength photons. Moreover, the number of defects in this material remains quite high, which significantly reduces the lifespan of the photo-generated carriers.
D'après l'analyse des inconvénients des techniques citées, il apparaît donc le besoin de pouvoir disposer d'une technique permettant de diminuer la largeur de la bande interdite d'un substrat semi-conducteur, notamment pour une application dans le domaine des cellules photovoltaïques.According to the analysis of the disadvantages of the techniques mentioned, it thus appears the need to be able to have a technique making it possible to reduce the width of the forbidden band of a semiconductor substrate, in particular for an application in the field of cells PV.
Brève description de l'inventionBrief description of the invention
Les déposants ont exprimé le besoin de pouvoir disposer d'une technique permettant de modifier la largeur de la bande interdite d'un substrat semi-conducteur.Applicants have expressed the need to have a technique for modifying the width of the forbidden band of a semiconductor substrate.
Pour satisfaire ce besoin, les déposants proposent notamment une technique permettant de modifier la largeur de la bande interdite d'une couche massive, mais également diverses autres propriétés d'une couche massive pouvant être utilisée dans le domaine de la technologie photovoltaïque ou dans le domaine des micro/nanotechnologies au sens général.
Un but de la présente invention est de fournir un tel substrat semi-conducteur.To meet this need, the applicants propose a technique for modifying the width of the band gap of a massive layer, but also various other properties of a massive layer that can be used in the field of photovoltaic technology or in the field micro / nanotechnologies in the general sense. An object of the present invention is to provide such a semiconductor substrate.
A cet effet, on prévoit un substrat comportant une couche semi-conductrice comprenant au moins une région semi-conductrice de silicium, le substrat comprenant en outre au moins une zone de silicium poreux traitée, dans ladite couche, la zone de silicium poreux traitée étant apte à contraindre mécaniquement la région semi- conductrice de silicium pour déformer le paramètre de maille du silicium d'au moins 0,5% dans un plan perpendiculaire à l'interface entre la région de silicium et la zone de silicium poreux traitée.For this purpose, there is provided a substrate comprising a semiconductor layer comprising at least one silicon semiconductor region, the substrate further comprising at least one treated porous silicon zone, in said layer, the treated porous silicon zone being capable of mechanically constraining the semiconductor region of silicon to deform the silicon mesh parameter by at least 0.5% in a plane perpendicular to the interface between the silicon region and the treated porous silicon zone.
La contrainte exercée par la zone de silicium poreux traitée est perpendiculaire à l'interface entre ladite zone et la région semi-conductrice de silicium.The stress exerted by the treated porous silicon zone is perpendicular to the interface between said zone and the silicon semiconductor region.
On entend, dans le cadre de la présente invention par « contrainte mécanique », une contrainte en tension ou en compression.In the context of the present invention, the term "mechanical stress" means a tension or compression stress.
Le fait que la structure selon l'invention comprenne au moins une zone de silicium poreux traitée apte à contraindre mécaniquement la région semi-conductrice de silicium, permet de modifier les propriétés physiques de cette région semi-conductrice de silicium, et en particulier de modifier la largeur de sa bande interdite.The fact that the structure according to the invention comprises at least one treated porous silicon zone able to mechanically constrain the semiconductor region of silicon makes it possible to modify the physical properties of this semiconductor region of silicon, and in particular to modify the width of its forbidden band.
Ce substrat semi-conducteur peut être utilisé notamment pour la fabrication de cellules photovoltaïques. En effet, l'incorporation des structures contraintes selon l'invention dans la technologie de fabrication de cellules photovoltaïques permet d'élargir leur spectre d'absorption vers des longueurs d'ondes plus élevées que celles des cellules photovoltaïques de l'art antérieur.This semiconductor substrate can be used in particular for the manufacture of photovoltaic cells. Indeed, the incorporation of the constrained structures according to the invention in the technology for manufacturing photovoltaic cells makes it possible to widen their absorption spectrum towards wavelengths higher than those of the photovoltaic cells of the prior art.
Des aspects préférés mais non limitatifs du substrat selon l'invention sont les suivants : les moyens aptes à contraindre mécaniquement la région semi-conductrice comprennent au moins une zone de matériau nanostructuré ; au moins une région semi-conductrice peut être enrobée dans le matériau nanostructuré ; au moins une zone de matériau nanostructuré peut être enfouie dans la couche de semi-conductrice ; - au moins une zone de matériau nanostructuré peut s'étendre depuis la face supérieure jusqu'à la face inférieure de la couche semi-conductrice ; au moins une région semi-conductrice peut être un pilier ; au moins une zone de matériau nanostructuré peut être une tranche ;
au moins une zone de matériau nanostructuré peut avoir une épaisseur comprise entre un nanomètre et 1 centimètre ; les moyens aptes à contraindre mécaniquement la région semi-conductrice peuvent comprendre une pluralité de zones nanostructurées, les zones étant espacées d'un pas compris entre 1 nanomètre et 1 centimètre ; au moins une zone de matériau nanostructuré peut être modifiée par voie chimique pour générer des contraintes internes à cette zone entraînant une déformation correspondant à une dilatation ou à une contraction de ladite zone ; la zone de matériau nanostructuré peut être modifiée par oxydation ou nitruration ; la région semi- conductrice peut être en silicium et les zones de matériau nanostructuré peuvent être en silicium poreux ;Preferred but non-limiting aspects of the substrate according to the invention are the following: the means able to mechanically constrain the semiconductor region comprise at least one zone of nanostructured material; at least one semiconductor region may be embedded in the nanostructured material; at least one zone of nanostructured material can be buried in the semiconductor layer; at least one zone of nanostructured material may extend from the upper face to the lower face of the semiconductor layer; at least one semiconductor region may be a pillar; at least one zone of nanostructured material may be a wafer; at least one zone of nanostructured material may have a thickness of between one nanometer and 1 centimeter; the means able to mechanically constrain the semiconductor region may comprise a plurality of nanostructured zones, the zones being spaced apart by a step of between 1 nanometer and 1 centimeter; at least one zone of nanostructured material may be chemically modified to generate stresses internal to this zone causing a deformation corresponding to an expansion or contraction of said zone; the zone of nanostructured material can be modified by oxidation or nitriding; the semiconductor region may be silicon and the areas of nanostructured material may be porous silicon;
L'invention concerne également une cellule photovoltaïque comportant une couche semi-conductrice comprenant au moins une région semi-conductrice de silicium, remarquable en ce qu'elle comprend en outre au moins une zone de silicium poreux traitée, dans ladite couche, la zone de silicium poreux traitée étant apte à contraindre mécaniquement la région semi-conductrice de silicium pour déformer le paramètre de maille du silicium d'au moins 0,5% dans un plan perpendiculaire à l'interface entre la région de silicium et la zone de silicium poreux traitée. Ce qui n'est pas possible d'obtenir avec des nanofîls ( brevet US2003/0057451) vue que le confinement quantique augmente le gap. Cette déformation peut être vérifiée notamment par diffraction des rayons X et diffusion des rayons X aux petits angles, ou microscopie à transmission (ou TEM).The invention also relates to a photovoltaic cell comprising a semiconductor layer comprising at least one silicon semiconductor region, characterized in that it furthermore comprises at least one porous silicon zone treated, in said layer, the zone of treated porous silicon being adapted to mechanically constrain the silicon semiconductor region to deform the silicon mesh parameter by at least 0.5% in a plane perpendicular to the interface between the silicon region and the porous silicon zone treated. What is not possible to obtain with nanowires (patent US2003 / 0057451) seen that the quantum confinement increases the gap. This deformation can be verified in particular by X-ray diffraction and X-ray scattering at small angles, or transmission microscopy (or TEM).
Des aspects préférés mais non limitatifs de la cellule photovoltaïque selon l'invention sont les suivants : la cellule photovoltaïque comprend en outre une couche de silicium sur la couche semi-conductrice,Preferred but non-limiting aspects of the photovoltaic cell according to the invention are as follows: the photovoltaic cell further comprises a layer of silicon on the semiconductor layer,
Ceci permet d'augmenter le rendement de conversion photovoltaïque par rapport à une cellule photovoltaïque comprenant uniquement un substrat selon l'invention ou une couche de silicium massif tel que proposé dans l'art antérieur.
la largeur minimale d'une région semi-conductrice de silicium est au moins 20 nm. L'effet du confinement quantique est négligeable ou inexistant pour ces tailles de structures, avantageusement : o la région semi-conductrice peut être enrobée dans la zone de silicium poreux traitée, ou o la zone de silicium poreux traitée peut être enfouie dans la couche de semi-conductrice, ou o la zone de silicium poreux traitée peut s'étendre depuis la face supérieure jusqu'à la face inférieure de la couche semi-conductrice, ou o la région semi-conductrice de silicium peut être un pilier, ou o la zone de silicium poreux traitée peut être une tranche ; la zone de silicium poreux traitée peut avoir une épaisseur comprise entre un nanomètre et 1 centimètre ; la couche semi-conductrice peut comprendre une pluralité de zones de silicium poreux traitées, les zones étant espacées d'un pas compris entre 1 nanomètre et 1 centimètre ; la zone de silicium poreux traitée peut être traitée par oxydation ou nitruration, ou par tout autre traitement permettant une variation de l'expansion ou de la rétraction volumique de la dite zone.This makes it possible to increase the photovoltaic conversion efficiency with respect to a photovoltaic cell comprising only a substrate according to the invention or a solid silicon layer as proposed in the prior art. the minimum width of a semiconductor region of silicon is at least 20 nm. The effect of the quantum confinement is negligible or non-existent for these size structures, advantageously: the semiconductor region can be embedded in the treated porous silicon zone, or the treated porous silicon zone can be buried in the semiconductor, or where the treated porous silicon zone can extend from the upper face to the lower face of the semiconductor layer, or where the silicon semiconductor region can be a pillar, or where the treated porous silicon zone may be a slice; the treated porous silicon zone may have a thickness of between one nanometer and one centimeter; the semiconductor layer may comprise a plurality of porous silicon zones treated, the zones being spaced apart by a step of between 1 nanometer and 1 centimeter; the treated porous silicon zone may be treated by oxidation or nitriding, or by any other treatment allowing a variation of the expansion or the volume shrinkage of said zone.
L'invention concerne également un procédé de fabrication d'une cellule photovoltaïque comportant une couche semi- conductrice comprenant au moins une région semi-conductrice de silicium, le procédé comprenant une étape consistant à former au moins une zone de silicium poreux traitée dans la couche semi-conductrice de silicium, la zone de silicium poreux traitée étant apte à contraindre mécaniquement la région semi-conductrice de silicium pour déformer le paramètre de maille du silicium d'au moins 0,5% dans un plan perpendiculaire à l'interface entre la région de silicium et la zone de silicium poreux traitée.. Avantageusement, la zone de silicium poreux peut être obtenue par gravure électrochimique. Par ailleurs, l'étape consistant à former une zone de silicium poreux traitée peut comprendre : o le dépôt d'un masque sur la couche semi-conductrice,
o la formation d'au moins une ouverture dans le masque, o l'attaque électrochimique de la couche semi- conductrice au niveau de l'ouverture de sorte à graver ladite couche semi-conductrice de manière isotrope pour former la zone de silicium poreux, o le retrait du masque, et o le traitement de la zone de silicium poreux pour générer des contraintes mécaniques dans la couche semi-conductrice. Le traitement de la zone de silicium poreux peut comprendre l'oxydation ou nitruration de celle-ci, ou tout autre traitement permettant une variation de l'expansion ou de la rétraction volumique de la dite zone de silicium poreux.The invention also relates to a method of manufacturing a photovoltaic cell comprising a semiconductor layer comprising at least one silicon semiconductor region, the method comprising a step of forming at least one porous silicon zone treated in the layer. silicon semiconductor, the treated porous silicon zone being able to mechanically constrain the silicon semiconductor region to deform the silicon mesh parameter by at least 0.5% in a plane perpendicular to the interface between the Silicon region and the treated porous silicon zone. Advantageously, the porous silicon zone can be obtained by electrochemical etching. Furthermore, the step of forming a treated porous silicon zone may comprise: depositing a mask on the semiconductor layer, the formation of at least one opening in the mask, the electrochemical etching of the semiconductor layer at the opening so as to etch said semiconductor layer isotropically to form the porous silicon zone, removing the mask, and treating the porous silicon zone to generate mechanical stresses in the semiconductor layer. The treatment of the porous silicon zone may comprise the oxidation or nitriding thereof, or any other treatment allowing a variation of the expansion or the volume shrinkage of the said porous silicon zone.
Brève description des dessinsBrief description of the drawings
D'autres caractéristiques, buts et avantages de la présente invention ressortiront encore de la description qui suit, laquelle est purement illustrative et non limitative et doit être lue en regard des dessins annexés sur lesquels :Other features, objects and advantages of the present invention will become apparent from the description which follows, which is purely illustrative and nonlimiting and should be read with reference to the accompanying drawings in which:
- la figure 1 est une représentation graphique de l'irradiance en fonction de la longueur d'onde illustrant les principales pertes intrinsèques pour une cellule photovoltaïque en silicium ; - la figure 2 représente le nombre de photons dans le spectre solaire en fonction de la longueur d'onde ;FIG. 1 is a graphical representation of the irradiance as a function of the wavelength illustrating the main intrinsic losses for a silicon photovoltaic cell; FIG. 2 represents the number of photons in the solar spectrum as a function of the wavelength;
- les figures 3 à 5 illustrent différents modes de réalisation d'un substrat selon l'invention ;FIGS. 3 to 5 illustrate various embodiments of a substrate according to the invention;
- la figure 6 illustre une conception de diffuseurs de la lumière issue de l'oxydation complète du silicium poreuxFIG. 6 illustrates a design of light diffusers resulting from the complete oxidation of porous silicon
- la figure 7 illustre un procédé de fabrication d'un substrat selon l'invention,FIG. 7 illustrates a method of manufacturing a substrate according to the invention,
- la figure 8 illustre un mode de réalisation d'une cellule photovoltaïque utilisant un substrat contraint selon l'invention.FIG. 8 illustrates an embodiment of a photovoltaic cell using a constrained substrate according to the invention.
Description de l'inventionDescription of the invention
En référence à la figure 3, on a illustré un premier mode de réalisation d'un substrat semi-conducteur selon l'invention.
Le substrat semi-conducteur comprend une couche semi-conductrice 20. La couche semi- conductrice 20 comprend au moins une région semi-conductrice 22a, 22b, 22c.With reference to FIG. 3, a first embodiment of a semiconductor substrate according to the invention is illustrated. The semiconductor substrate comprises a semiconductor layer 20. The semiconductor layer 20 comprises at least one semiconductor region 22a, 22b, 22c.
Dans le mode de réalisation illustré à la figure 3, la couche semi- conductrice 20 comprend une pluralité de régions semi-conductrices 22a, 22b, 22c. Ces régions semi- conductrices 22a, 22b, 22c sont en silicium. Bien entendu, ces régions semi- conductrices 22a, 22b, 22c peuvent être dans un autre matériau semi-conducteur.In the embodiment illustrated in FIG. 3, the semiconductor layer 20 comprises a plurality of semiconductor regions 22a, 22b, 22c. These semiconductor regions 22a, 22b, 22c are made of silicon. Of course, these semiconductor regions 22a, 22b, 22c may be in another semiconductor material.
Le substrat comprend également des moyens 21 aptes à contraindre mécaniquement la (ou les) région(s) semi-conductrice(s) 22a, 22b, 22c. Ces moyens sont disposés dans la couche semi-conductrice 20, comme illustré aux figures 3 à 6.The substrate also comprises means 21 capable of mechanically constraining the semiconductor region (s) 22a, 22b, 22c. These means are arranged in the semiconductor layer 20, as illustrated in FIGS. 3 to 6.
Les moyens 21 aptes à contraindre mécaniquement la (ou les) région(s) semi- conductrice^) présentent une surface spécifique élevée, c'est-à-dire qu'ils contiennent au moins une zone de matériau nanostructuré constituée de nanocristallites et/ou de nanoparticules de diverses formes géométriques interconnectées entre elles et dont : - au moins une dimension est inférieure ou égale à 1000 nm et la somme des surfaces de chaque nanocristallite et/ou nanoparticule est plus grande que la surface planaire occupée par ladite zone de matériau nanostructuré.The means 21 capable of mechanically constraining the semiconducting region (s) have a high specific surface area, that is to say that they contain at least one zone of nanostructured material consisting of nanocrystallites and / or or nanoparticles of various geometrical shapes interconnected with each other and of which: at least one dimension is less than or equal to 1000 nm and the sum of the surfaces of each nanocrystallite and / or nanoparticle is greater than the planar surface occupied by said zone of material nanostructured.
Par « matériau nanostructuré », on entend un matériau dont la structure est contrôlée à l'échelle nanométrique. Cette structure peut être vérifiée notamment par diffraction des rayons X et diffusion des rayons X aux petits angles, microscopie à transmission (ou TEM) ou microscopie à force atomique (ou AFM).By "nanostructured material" is meant a material whose structure is controlled at the nanoscale. This structure can be verified in particular by X-ray diffraction and small-angle X-ray scattering, transmission microscopy (or TEM) or atomic force microscopy (AFM).
Divers matériaux semi-conducteurs nanostructurés à surface spécifique élevée peuvent être utilisés pour constituer les moyens 21, à savoir par exemple - le silicium poreux ; d'autres semi-conducteurs nanostructurés de type IV, IV-IV, III-V, II- VI, etc.Various nanostructured semiconductor materials with high specific surface area can be used to constitute the means 21, namely for example - porous silicon; other nanostructured semiconductors of type IV, IV-IV, III-V, II-VI, etc.
Les moyens 21 aptes à contraindre mécaniquement la (ou les) région(s) semi- conductrice^) 22a, 22b, 22c comprennent au moins une zone de matériau nanostructuré 21a.The means 21 capable of mechanically constraining the semiconductor region (s) 22a, 22b, 22c comprise at least one zone of nanostructured material 21a.
Dans le mode de réalisation illustré à la figure 3, les moyens 21 aptes à contraindre mécaniquement les régions semi-conductrices 22a, 22b, 22c comprennent une unique zone de matériau nanostructuré 21a. Les régions semi-conductrices 22a,
22b, 22c de la couche semi-conductrice sont enrobées dans la zone de matériau nano structuré 21a.In the embodiment illustrated in FIG. 3, the means 21 able to mechanically constrain the semiconductor regions 22a, 22b, 22c comprise a single zone of nanostructured material 21a. The semiconductor regions 22a, 22b, 22c of the semiconductor layer are embedded in the zone of nano-structured material 21a.
Chaque zone de matériau nanostructuré 21a est traitée pour générer des contraintes internes dans cette zone entraînant sa déformation au moins dans le plan perpendiculaire à l'interface entre la zone de matériau nanostructuré et la (ou les) région(s) semi-conductrice(s). Plus particulièrement, la zone de matériau nanostructuré 21a est traitée de manière à changer son volume, c'est-à-dire à la dilater ou à la contracter de manière que la (ou les) région(s) semi-conductrice(s) 22a, 22b, 22c subisse(nt), à l'interface avec la zone de matériau nanostructuré, la même déformation que les zones nanostructurées 21. La (ou les) région(s) semi-conductrice(s) de la couche semi-conductrice se retrouve(nt) alors contrainte(nt) en tension ou en compression.Each zone of nanostructured material 21a is treated to generate internal stresses in this zone causing its deformation at least in the plane perpendicular to the interface between the nanostructured material zone and the semiconductor region (s) (s). ). More particularly, the zone of nanostructured material 21a is treated so as to change its volume, that is to say to expand or contract it so that the semiconductor region (s) 22a, 22b, 22c undergoes, at the interface with the zone of nanostructured material, the same deformation as the nanostructured zones 21. The semiconductor region (s) of the semiconductor layer conductive is then (nt) constrained (nt) in tension or compression.
Dans la variante illustrée à la figure 3, la zone de matériau nanostructuré traité 21a s'étend depuis la face supérieure 23 jusqu'à la face inférieure 24 de la couche semi- conductrice 20. En variante, la zone de matériau nanostructuré traité 21a peut déboucher uniquement sur l'une ou l'autre des faces supérieure 23 et inférieure 24 de la couche semi-conductrice 20.In the variant illustrated in FIG. 3, the zone of processed nanostructured material 21a extends from the upper face 23 to the lower face 24 of the semiconductor layer 20. In a variant, the zone 21 of nanostructured material treated can to emerge only on one or the other of the upper 23 and lower 24 faces of the semiconductor layer 20.
On notera que les contraintes internes engendrées dans la zone de matériau nanostructuré 21 par le traitement se relaxent ensuite, partiellement ou complètement, par la déformation des nanocristallites et/ou nanoparticules à échelle nanométrique entraînant la déformation macroscopique de la zone de matériau nanostructuré 21a.It will be noted that the internal stresses generated in the zone of nanostructured material 21 by the treatment then relax, partially or completely, by the deformation of the nanocrystallites and / or nanoparticles at nanometric scale resulting in the macroscopic deformation of the zone of nanostructured material 21a.
Les solutions utilisables pour générer les contraintes internes dans la zone de matériau nanostructuré 21a sont multiples et peuvent être utilisées soit séparément soit conjointement. L'une de ces solutions consiste à modifier la physico-chimie des nanocristallites et/ou nanoparticules. A titre d'exemple, une modification de la chimie des nanocristallites entraîne des variations des distances interatomiques moyennes des atomes formant les nanocristallites. Ces modifications de nature chimique se traduisent par des contraintes internes apparaissant à l'échelle nanométrique qui se relaxent par une déformation des nanocristallites tout en entraînant une déformation macroscopique des zones de matériau nanostructuré. Une autre solution consiste à combler le vide présent entre les nanocristallites par insertion de matière (par exemple, en utilisant la technologie « sol-gel »). Cet ajout de matière contraint mécaniquement les nanocristallites qui se déforment. L'opération de traitement des zones contraintes qui
vise à assurer leur déformation est réalisée par toute solution appropriée telle que chimique par exemple.The solutions that can be used to generate the internal stresses in the area of nanostructured material 21a are multiple and can be used either separately or jointly. One of these solutions is to modify the physico-chemistry of the nanocrystals and / or nanoparticles. By way of example, a modification of the chemistry of the nanocrystallites causes variations in the average interatomic distances of the atoms forming the nanocrystals. These chemical changes result in internal stresses appearing at the nanoscale that relax by a deformation of the nanocrystallites while causing a macroscopic deformation of the nanostructured material zones. Another solution is to fill the void present between nanocrystallites by inserting material (for example, using the "sol-gel" technology). This addition of material mechanically forces the nanocrystallites that deform. The operation of treatment of the constrained zones which aims to ensure their deformation is achieved by any appropriate solution such as chemical for example.
L'invention propose donc de faire varier le volume des zones de matériau nanostructuré 21a, par un effet de dilatation ou de contraction, afin d'assurer la déformation correspondante, à savoir une dilatation ou une contraction de la (ou des) région(s) semi-conductrice(s) 22a, 22b, 22c de la couche semi-conductrice 20. Ceci permet de modifier les propriétés de cette (ou de ces) région(s) semi-conductrice(s) 22a, 22b, 22c, telles que physiques (variation du paramètre de maille, largeur...), optiques (modification de la structure de bandes, modification de l'énergie d'absorption des photons, d'indice de réfraction...) ou électriques (modification des propriétés de transport électrique, changement de constante diélectrique...). Par exemple, la réduction de la largeur de bande interdite de cette (ou ces) région(s) semi-conductrice(s) 22a, 22b, 22c (induite par la contrainte mécanique) permet d'élargir leur spectre d'absorption vers le domaine des fortes longueurs d'ondes. A titre indicatif, la réduction de la bande interdite du silicium monocristallin sur les substrats SOI induite par une contrainte biaxiale en compression de l'ordre de 1,8 GPa (ce qui correspond à une déformation de 1 %) est d'environ 115 meV. Sous l'effet d'une contrainte mécanique de l'ordre de 2,7 GPa, on obtient une diminution de la bande interdite du silicium de 170 meV. Avantageusement, la modification de la bande interdite de la (ou des) région(s) semi-conductrice(s) 22a, 22b, 22c est ajustable en fonction de la nature et du degré du traitement de la (ou des) zone(s) de matériau nanostructuré 21a. Par exemple, plus on augmente le degré d'oxydation de la (ou des) zone(s) de matériau nanostructuré 21a, plus la contrainte mécanique générée dans cette (ou ces) zone(s) de matériau nanostructuré 21a et transmise vers la (ou les) région(s) semi-conductrice(s) 22a, 22b, 22c est importante, et donc plus la bande interdite de cette (ou ces) région(s) semi- conductrice^) 22a, 22b, 22c diminue (et vice versa).The invention therefore proposes to vary the volume of the zones of nanostructured material 21a, by an effect of expansion or contraction, in order to ensure the corresponding deformation, namely a dilation or a contraction of the (or) region (s). semiconductor layer (s) 22a, 22b, 22c of the semiconductor layer 20. This makes it possible to modify the properties of this (or these) semiconductor region (s) 22a, 22b, 22c, such as that physical (variation of the parameter of mesh, width ...), optical (modification of the structure of bands, modification of the absorption energy of the photons, of index of refraction ...) or electrical (modification of the properties electric transport, change of dielectric constant ...). For example, reducing the bandgap of this (or these) semiconductor region (s) 22a, 22b, 22c (induced by the mechanical stress) makes it possible to widen their absorption spectrum towards the high wavelength domain. As an indication, the reduction of the forbidden band of monocrystalline silicon on SOI substrates induced by a biaxial compressive stress of the order of 1.8 GPa (which corresponds to a deformation of 1%) is about 115 meV . Under the effect of a mechanical stress of the order of 2.7 GPa, a decrease in the forbidden silicon band of 170 meV is obtained. Advantageously, the modification of the bandgap of the semiconductor region (s) 22a, 22b, 22c is adjustable depending on the nature and degree of treatment of the zone (s) (s). ) of nanostructured material 21a. For example, the greater the degree of oxidation of the zone (s) of nanostructured material 21a, the greater the mechanical stress generated in this (these) zone (s) of nanostructured material 21a and transmitted to ( or the semiconductor region (s) 22a, 22b, 22c is large, and therefore the band gap of this (or these) semiconductor region (s) 22a, 22b, 22c decreases (and vice versa).
En référence à la figure 4, on a illustré un autre mode de réalisation du substrat selon l'invention. Ce substrat comprend une région semi-conductrice 22a et une pluralité de zones de matériau nanostructuré traité 21a, 21b, 21c. Les zones nanostructurées traitées 21a, 21b, 21c sont incluses au sein de la région semi- conductrice 22a.
Comme illustré à la figure 5, les zones de matériau nanostructuré traitée 21a, 21b, 21c peuvent également présenter la forme de tranches, c'est-à-dire qu'elles débouchent sur les faces latérales et les faces supérieure et inférieure 23, 24 de la couche semi-conductrice 20. Plus précisément, dans le mode de réalisation illustré à la figure 5, le substrat comprend une pluralité de régions semi-conductrices 22a, 22b, 22c et une pluralité de zones de matériau nanostructuré 21a, 21b, 21c, chaque région semi- conductrice 22a, 22b, 22c étant située entre deux zones de matériau nanostructuré 21a, 21b, 21c.Referring to Figure 4, there is illustrated another embodiment of the substrate according to the invention. This substrate comprises a semiconductor region 22a and a plurality of zones of treated nanostructured material 21a, 21b, 21c. The treated nanostructured zones 21a, 21b, 21c are included within the semiconductor region 22a. As illustrated in FIG. 5, the zones of treated nanostructured material 21a, 21b, 21c can also have the form of slices, that is to say that they open on the lateral faces and the upper and lower faces 23, 24 of the semiconductor layer 20. More specifically, in the embodiment illustrated in FIG. 5, the substrate comprises a plurality of semiconductor regions 22a, 22b, 22c and a plurality of zones of nanostructured material 21a, 21b, 21c each semiconductor region 22a, 22b, 22c being located between two zones of nanostructured material 21a, 21b, 21c.
Ainsi, et en référence aux figures 3 et 5, on propose d'utiliser le matériau nanostructuré comme « générateurs » de fortes contraintes mécaniques 25 lorsqu'il est soumis à différents traitement physico-chimiques (notamment oxydation ou nitruration).Thus, and with reference to FIGS. 3 and 5, it is proposed to use the nanostructured material as "generators" of high mechanical stresses when it is subjected to various physico-chemical treatments (in particular oxidation or nitriding).
Ces contraintes 25 sont ensuite transmises vers les régions semi-conductricesThese stresses are then transmitted to the semiconductor regions
22a, 22b, 22c. Ceci permet entre autre de modifier la largeur de leur bande interdite, notamment dans le cadre d'une application dans le domaine de la technologie photovoltaïque.22a, 22b, 22c. This makes it possible, among other things, to modify the width of their bandgap, notably in the context of an application in the field of photovoltaic technology.
Le lecteur aura compris que les régions semi-conductrices 22a, 22b, 22c peuvent présenter différentes formes (cylindrique, sphérique, parallélépipédique, elliptiques, etc.) et leur distribution peut varier.The reader will have understood that the semiconductor regions 22a, 22b, 22c may have different shapes (cylindrical, spherical, parallelepipedal, elliptical, etc.) and their distribution may vary.
Bien entendu, l'homme du métier saura choisir la forme et la distribution dans la couche semi-conductrice 20 desdits régions semi-conductrice 22a, 22b, 22c. Il saura également déterminer le rapport volumique entre les régions semi-conductrices 22a, 22b, 22c et les zones de matériau nanostructuré 21a, 21b, 21c.Of course, those skilled in the art will be able to choose the shape and distribution in the semiconductor layer 20 of said semiconductor regions 22a, 22b, 22c. It will also be able to determine the volume ratio between the semiconductor regions 22a, 22b, 22c and the areas of nanostructured material 21a, 21b, 21c.
Dès lors, l'homme du métier pourra déterminer non seulement le rapport volumique optimal entre les régions semi-conductrices 22a, 22b, 22c et les zones de matériau nanostructuré 21a, 21b, 21c, mais également le nombre, le volume et l'épaisseur de chaque zone et de chaque région pour obtenir une contrainte optimale.Therefore, a person skilled in the art will be able to determine not only the optimal volume ratio between the semiconductor regions 22a, 22b, 22c and the areas of nanostructured material 21a, 21b, 21c, but also the number, the volume and the thickness. of each zone and each region to obtain an optimal constraint.
A titre indicatif, pour une couche semi-conductrice 20 de 250 μm en épaisseur chaque région semi-conductrice présente un rapport optimal hauteur sur largeur compris entre trois et cinq et préférentiellement égal à deux et demi. En outre le rapport optimal entre largeur d'une zone de Silicium poreux traité 23 et largeur d'une zone de semi- conductrice 22 compris entre un et trois et préférentiellement égal à un. Ceci permet d'améliorer le rendement de conversion photovoltaïque d'une cellule photovoltaïque comprenant un substrat contraint selon l'invention.
On entend, dans le cadre de la présente invention, par « largeur », la plus petite dimension de la région selon le plan dans lequel s'étend le substrat (i.e. le plan perpendiculaire à l'interface entre une région et une zone de matériau nanostructuré).As an indication, for a semiconductor layer 20 of thickness 250 μm each semiconductor region has an optimum ratio height to width of between three and five and preferably equal to two and a half. In addition, the optimum ratio between the width of a treated porous silicon zone 23 and the width of a semiconductor zone 22 of between one and three and preferably equal to one. This makes it possible to improve the photovoltaic conversion efficiency of a photovoltaic cell comprising a constrained substrate according to the invention. In the context of the present invention, the term "width" is intended to mean the smallest dimension of the region depending on the plane in which the substrate extends (ie the plane perpendicular to the interface between a region and a zone of material nanostructured).
On entend, dans le cadre de la présente invention, par « hauteur », la dimension de la région perpendiculairement au plan dans lequel s'étend le substrat.In the context of the present invention, the term "height" refers to the dimension of the region perpendicular to the plane in which the substrate extends.
Par ailleurs, pour améliorer encore le rendement de conversion photovoltaïque, la largeur de chaque région semi-conductrice est de préférence comprise entre au moins 15 et 30 nanomètres, et encore plus préférentiellement égale au moins 20 nanomètres.Furthermore, to further improve the photovoltaic conversion efficiency, the width of each semiconductor region is preferably between at least 15 and 30 nanometers, and even more preferably equal to at least 20 nanometers.
On va maintenant décrire plus en détail un procédé de fabrication d'une structure contrainte 20 selon l'invention.A method of manufacturing a constrained structure 20 according to the invention will now be described in more detail.
Le procédé selon l'invention permet d'obtenir un substrat contraint 20 ne présentant pas de limite en taille, tout en étant compatible avec la technologie de fabrication des cellules photovoltaïques. Cette solution présente l'avantage d'un coût réduit de réalisation. La (ou les) zone(s) de matériau nanostructuré peut être fabriquée de manière à entourer une (ou des) région(s) semi-conductrice(s), comme illustré à la figure 3. Le traitement consécutive de cette zone de matériau nanostructuré induit l'apparition de contrainte 25 biaxiale en compression (ou en tension) au niveau de la région semi- conductrice. L'autre variante de cette approche est présentée sur la figure 5. La fabrication des zones de matériau nanostructuré uniquement sur les côtés de la région semi- conductrice permet de créer une contrainte 25 uniaxiale dans cette région tout en laissant le rapport « volume des zones de matériau nanostructuré / volume des régions semi-conductrices » maximal. Le substrat semi- conducteur massif ainsi déformé (par la contrainte mécanique appliquée par des zones de matériau nanostructuré traité) a une largeur de bande interdite inférieure à celle du substrat semi-conducteur massif non déformé.The method according to the invention makes it possible to obtain a constrained substrate having no limit in size, while being compatible with the technology for manufacturing photovoltaic cells. This solution has the advantage of a reduced cost of implementation. The zone (s) of nanostructured material may be manufactured so as to surround one (or more) semiconducting region (s), as illustrated in FIG. 3. The subsequent treatment of this zone of material The nanostructured induces the appearance of biaxial stress in compression (or in tension) at the semiconductor region. The other variant of this approach is shown in FIG. 5. The fabrication of the zones of nanostructured material only on the sides of the semiconducting region makes it possible to create a uniaxial stress in this region while leaving the ratio "volume of the zones of nanostructured material / volume of the semiconductor regions' maximum. The solid semiconductor substrate thus deformed (by the mechanical stress applied by zones of processed nanostructured material) has a bandgap width that is smaller than that of the undeformed solid semiconductor substrate.
A titre indicatif, l'oxydation d'une couche de silicium poreux peut entraîner une variation de son paramètre de mailles allant jusqu'à 7 %. La transmission de cette contrainte gigantesque (environ 16 GPa) dans la zone de silicium monocristallin non poreuse permet de diminuer fortement la largeur de bande interdite du silicium monocristallin.
L'oxydation complète des zones de silicium poreux permet d'obtenir des zones de silice qui jouent également le rôle de « diffuseurs » de lumière dans la couche non poreuse de silicium tout en restant des générateurs de forte contrainte mécanique. Un exemple de la structure comprenant des zones de silice (zones de silicium poreux complètement oxydées) est illustré à la figure 7. La lumière L incidente sur les zones de silice 21a, 21b, 21c est diffusée par les zones de silice dans la couche semi-conductrice 20, ce qui permet de ne pas perdre l'énergie incidente sur les zones de silice.As an indication, the oxidation of a porous silicon layer can cause a variation of its mesh parameter of up to 7%. The transmission of this gigantic constraint (about 16 GPa) in the non-porous monocrystalline silicon zone makes it possible to greatly reduce the forbidden bandwidth of monocrystalline silicon. The complete oxidation of the porous silicon zones makes it possible to obtain silica zones that also act as "diffusers" of light in the non-porous layer of silicon while remaining generators of high mechanical stress. An example of the structure comprising silica zones (completely oxidized porous silicon zones) is illustrated in FIG. 7. The light L incident on the silica zones 21a, 21b, 21c is diffused by the silica zones in the semi-layer. -conductor 20, which allows not to lose the energy incident on the silica areas.
En référence à la figure 7, on a illustré un mode de réalisation du procédé permettant la fabrication d'un substrat semi-conducteur selon l'invention. Ce procédé comprend les étapes suivantes.Referring to Figure 7, there is illustrated an embodiment of the method for the manufacture of a semiconductor substrate according to the invention. This method comprises the following steps.
Le matériau de départ est un wafer de silicium semi- conducteur du commerce, sur lequel on dépose (étape A) un masque 50.The starting material is a semiconductor wafer of commercial semiconductor, on which is deposited (step A) a mask 50.
On réalise (étape B) ensuite des ouvertures 51 en forme d'anneau ou autre sur le masque 50 en utilisant des moyens photo-lithographiques. Cette structure subit ensuite une attaque électrochimique (étape C) qui grave le semi-conducteur de manière isotrope. La gravure électrochimique peut être réalisée sur la totalité du substrat semi- conducteur 20 ou sur une partie de celui-ci.Ring-shaped or other openings 51 on the mask 50 are then made (step B) using photolithographic means. This structure then undergoes an electrochemical attack (step C) which isotropically etching the semiconductor. The electrochemical etching may be performed on the entire semiconductor substrate 20 or a portion thereof.
Cette étape permet l'obtention de zones de matériau nanostructuré.This step makes it possible to obtain areas of nanostructured material.
Le masque est retiré (étape D). Une étape de traitement des zones de matériau nanostructuré est réalisée. Ce traitement induit l'apparition de contraintes biaxiales en compression (ou en tension) au niveau des régions semi-conductrices.The mask is removed (step D). A step of treatment of the zones of nanostructured material is carried out. This treatment induces the appearance of biaxial stresses in compression (or in tension) at the level of the semiconductor regions.
En variante, on peut fabriquer des couches de matériau nanostructuré uniquement sur les deux côtés de la région semi-conductrice de sorte à créer une contrainte uniaxiale des régions semi-conductrices.Alternatively, layers of nanostructured material can be made only on both sides of the semiconductor region so as to create a uniaxial stress of the semiconductor regions.
Le procédé selon l'invention permet ainsi d'obtenir un substrat contraint, notamment utilisable dans le domaine de la technologie photovoltaïque et/ou dans le domaine des micro-nanotechnologies au sens général.The method according to the invention thus makes it possible to obtain a constrained substrate, in particular that can be used in the field of photovoltaic technology and / or in the field of micro-nanotechnologies in the general sense.
A titre indicatif, pour un substrat de silicium 20 de type p (100) ayant une résistivité de 0.1 Ωcm et une épaisseur de 200 μm, des zones de Silicium poreux ont été fabriquées de manière à entourer une des régions semi-conductrices. La largeur des zones de Silicium poreux est de 100 μm et la largeur des régions semi-conductrices est de 100 μm. L'oxydation des zones de Silicium poreux à 600° pendant une heure à
provoquée la déformation des régions semi-conductrices de 0.85% ce qui correspond à une diminution de la bande interdite de Silicium d'autour de 100 meV.As an indication, for a p-type silicon substrate (100) having a resistivity of 0.1 Ωcm and a thickness of 200 μm, porous silicon areas have been fabricated so as to surround one of the semiconductor regions. The width of the porous silicon zones is 100 μm and the width of the semiconductor regions is 100 μm. The oxidation of the porous silicon zones at 600 ° for one hour at caused the deformation of the semiconductor regions by 0.85%, which corresponds to a decrease in the silicon band gap of around 100 meV.
Par ailleurs, un avantage d'utilisation des substrats contraints selon l'invention dans la technologie de cellules photovoltaïques est que le matériau utilisé pour réaliser la couche semi-conductrice 20 de conversion photovoltaïque et les techniques employées permettent d'assurer une production de cellules photovoltaïques à haut rendement à faible coût.Furthermore, an advantage of using the substrates constrained according to the invention in photovoltaic cell technology is that the material used to produce the photovoltaic conversion semiconductor layer 20 and the techniques employed make it possible to ensure the production of photovoltaic cells. high efficiency at low cost.
On a illustré à la figure 8 un mode de réalisation d'une cellule photovoltaïque comprenant un substrat contraint selon l'invention. La cellule photovoltaïque comprend un empilement de deux cellules élémentaires PVl, PV2 empilées et connectées en parallèle.FIG. 8 illustrates an embodiment of a photovoltaic cell comprising a constrained substrate according to the invention. The photovoltaic cell comprises a stack of two elementary cells PV1, PV2 stacked and connected in parallel.
La première cellule élémentaire PVl comprend une couche de silicium massif qui peut être amorphe, monocristallin ou multicristallin. Cette première cellule élémentaire est disposée sur la deuxième cellule élémentaire PV2. La deuxième cellule élémentaire PV2 comprend un substrat contraint selon l'invention. Les première et deuxième cellules élémentaires PVl, PV2 peuvent être connectées en série ou en parallèle. La cellule photovoltaïque comprend deux bornes de connexion électrique disposées de part et d'autres de l'empilement de cellules élémentaires PVl, PV2 et une borne de connexion électrique disposée entre les cellules élémentaires PVl, PV2.The first elementary cell PV1 comprises a solid silicon layer which can be amorphous, monocrystalline or multicrystalline. This first elementary cell is disposed on the second elementary cell PV2. The second elementary cell PV2 comprises a constrained substrate according to the invention. The first and second elementary cells PV1, PV2 may be connected in series or in parallel. The photovoltaic cell comprises two electrical connection terminals arranged on either side of the stack of elementary cells PV1, PV2 and an electrical connection terminal arranged between the elementary cells PV1, PV2.
En combinant une cellule élémentaire PVl composée d'une couche de silicium massif à une cellule élémentaire PV2 composée d'un substrat contraint selon l'invention, on améliore le rendement théorique de la cellule photovoltaïque.By combining an elementary cell PV1 composed of a solid silicon layer with an elementary cell PV2 composed of a constrained substrate according to the invention, the theoretical yield of the photovoltaic cell is improved.
Le lecteur aura compris que de nombreuses modifications peuvent être apportées au procédé de fabrication décrit précédemment sans sortir matériellement des nouveaux enseignements et des avantages décrits ici. Par exemple, dans les différents exemples de réalisation du substrat selon l'invention, les zones de matériau nanostructuré sont toutes identiques. Il est bien évident que dans d'autres modes de réalisation, certaines zones de matériau nanostructuré peuvent être différentes (en terme de forme, de dimension, de traitement, etc.) les unes des autres. Il en va de même des régions semi- conductrices.The reader will have understood that many modifications can be made to the manufacturing method described above without materially going out of the new teachings and advantages described herein. For example, in the various embodiments of the substrate according to the invention, the zones of nanostructured material are all identical. It is obvious that in other embodiments, certain areas of nanostructured material may be different (in terms of shape, size, processing, etc.) from each other. The same is true of semi-conducting regions.
Par conséquent, toutes les modifications de ce type sont destinées à être incorporées à l'intérieur de la portée du procédé de fabrication tel que défini dans les revendications jointes.
Therefore, any modifications of this type are intended to be incorporated within the scope of the manufacturing process as defined in the appended claims.
Claims
1. Cellule photovoltaïque comportant une couche semi-conductrice (20) comprenant au moins une région semi-conductrice de silicium (22a, 22b, 22c), caractérisé en ce qu'elle comprend en outre au moins une zone de silicium poreux traitée (21a, 21b, 21c), dans ladite couche, la zone de silicium poreux traitée étant apte à contraindre mécaniquement la région semi-conductrice de silicium (22a, 22b, 22c) pour déformer le paramètre de maille du silicium d'au moins 0,5% dans un plan perpendiculaire à l'interface entre la région de silicium et la zone de silicium poreux traitée.Photovoltaic cell comprising a semiconductor layer (20) comprising at least one silicon semiconductor region (22a, 22b, 22c), characterized in that it further comprises at least one treated porous silicon zone (21a). , 21b, 21c), in said layer, the treated porous silicon zone being able to mechanically constrain the semiconductor silicon region (22a, 22b, 22c) to deform the silicon mesh parameter by at least 0.5 % in a plane perpendicular to the interface between the silicon region and the treated porous silicon zone.
2. Cellule photovoltaïque selon la revendication 1, caractérisée en ce qu'elle comprend un empilement de cellules élémentaires (PVl, PV2), la première cellule élémentaire (PVl) incluant une couche de silicium, et la deuxième cellule élémentaire (PV2) incluant la couche semi-conductrice (20) comprenant la zone de silicium poreux traitée (21a, 21b, 21c).Photovoltaic cell according to claim 1, characterized in that it comprises a stack of elementary cells (PV1, PV2), the first elementary cell (PV1) including a silicon layer, and the second elementary cell (PV2) including the semiconductor layer (20) comprising the treated porous silicon area (21a, 21b, 21c).
3. Cellule photovoltaïque selon l'une des revendications 1 ou 2, caractérisée en ce que la largeur minimale d'une région semi-conductrice de silicium est de 20 nm.3. Photovoltaic cell according to one of claims 1 or 2, characterized in that the minimum width of a semiconductor region of silicon is 20 nm.
4. Cellule photovoltaïque selon l'une des revendications 1 à 3, caractérisée en ce que la région semi-conductrice (22a, 22b, 22c) est enrobée dans la zone de silicium poreux traitée (21a, 21b, 21c).4. Photovoltaic cell according to one of claims 1 to 3, characterized in that the semiconductor region (22a, 22b, 22c) is embedded in the treated porous silicon area (21a, 21b, 21c).
5. Cellule photovoltaïque selon l'une des revendications 1 à 3, caractérisée en ce que la zone de silicium poreux traitée (21a, 21b, 21c) est enfouie dans la couche de semi-conductrice (20).5. Photovoltaic cell according to one of claims 1 to 3, characterized in that the treated porous silicon zone (21a, 21b, 21c) is buried in the semiconductor layer (20).
6. Cellule photovoltaïque selon l'une des revendications 1 à 3, caractérisée en ce que la zone de silicium poreux traitée (21a, 21b, 21c) s'étend depuis la face supérieure (23) jusqu'à la face inférieure (24) de la couche semi-conductrice (20). 6. Photovoltaic cell according to one of claims 1 to 3, characterized in that the treated porous silicon zone (21a, 21b, 21c) extends from the upper face (23) to the lower face (24) of the semiconductor layer (20).
7. Cellule photo voltaïque selon l'une des revendications 1 à 3, caractérisée en ce que la région semi-conductrice de silicium (22a, 22b, 22c) est un pilier.7. Photo voltaic cell according to one of claims 1 to 3, characterized in that the semiconductor region of silicon (22a, 22b, 22c) is a pillar.
8. Cellule photo voltaïque selon l'une des revendications 1 à 3, caractérisée en ce que la zone de silicium poreux traitée (21a, 21b, 21c) est une tranche.8. Photo voltaic cell according to one of claims 1 to 3, characterized in that the treated porous silicon area (21a, 21b, 21c) is a slice.
9. Cellule photo voltaïque selon l'une des revendications 1 à 8, caractérisée en ce que la zone de silicium poreux traitée (21a, 21b, 21c) a une épaisseur comprise entre un nanomètre et 1 centimètre.9. Photo voltaic cell according to one of claims 1 to 8, characterized in that the treated porous silicon zone (21a, 21b, 21c) has a thickness between one nanometer and 1 centimeter.
10. Cellule photovoltaïque selon l'une des revendications 1 à 9, caractérisée en ce que la couche semi- conductrice (20) comprend une pluralité de zones de silicium poreux traitées (21a, 21b, 21c), les zones étant espacées d'un pas compris entre 1 nanomètre et 1 centimètre.Photovoltaic cell according to one of claims 1 to 9, characterized in that the semiconductor layer (20) comprises a plurality of treated porous silicon zones (21a, 21b, 21c), the zones being spaced apart from one another. not between 1 nanometer and 1 centimeter.
11. Cellule photovoltaïque semi-conducteur selon l'une des revendications 1 à 10, caractérisé en ce que la zone de silicium poreux traitée est traitée par oxydation ou nitruration.11. Photovoltaic semiconductor cell according to one of claims 1 to 10, characterized in that the treated porous silicon zone is treated by oxidation or nitriding.
12. Procédé de fabrication d'une cellule photovoltaïque comportant une couche semi-conductrice (20) comprenant au moins une région semi-conductrice de silicium (22a, 22b, 22c), caractérisé en ce que le procédé comprend une étape consistant à former au moins une zone de silicium poreux traitée (21a, 21b, 21c) dans la couche semi- conductrice de silicium (20), la zone de silicium poreux traitée étant apte à contraindre mécaniquement la région semi-conductrice de silicium (22a, 22b, 22c) pour déformer le paramètre de maille du silicium d'au moins 0,5% dans un plan perpendiculaire à l'interface entre la région de silicium et la zone de silicium poreux traitée.A method of manufacturing a photovoltaic cell having a semiconductor layer (20) comprising at least one silicon semiconductor region (22a, 22b, 22c), characterized in that the method comprises a step of forming at least one least one treated porous silicon zone (21a, 21b, 21c) in the silicon semiconductor layer (20), the treated porous silicon zone being able to mechanically constrain the silicon semiconductor region (22a, 22b, 22c ) to deform the silicon mesh parameter by at least 0.5% in a plane perpendicular to the interface between the silicon region and the treated porous silicon area.
13. Procédé selon la revendication 16, caractérisé en ce que la zone de silicium poreux est obtenue par gravure électrochimique.13. The method of claim 16, characterized in that the porous silicon zone is obtained by electrochemical etching.
14. Procédé selon l'une des revendications 14 à 16, caractérisé en ce que l'étape consistant à former au moins une zone de silicium poreux traitée (21a, 21b, 21c) comprend : le dépôt d'un masque sur la couche semi-conductrice, la formation d'au moins une ouverture dans le masque, l'attaque électrochimique de la couche semi- conductrice au niveau de l'ouverture de sorte à graver ladite couche semi-conductrice de manière isotrope pour former la zone de silicium poreux, le retrait du masque, et le traitement de la zone de silicium poreux pour générer des contraintes mécaniques dans la couche semi-conductrice.14. Method according to one of claims 14 to 16, characterized in that the step of forming at least one treated porous silicon zone (21a, 21b, 21c) comprises: depositing a mask on the semiconductor layer, forming at least one aperture in the mask, electrochemically etching the semiconductor layer at the aperture so as to etch said semiconductor layer isotropically to form the porous silicon area, shrinkage of the mask, and treatment of the porous silicon area to generate mechanical stresses in the semiconductor layer.
15. Procédé selon la revendication 14, caractérisé en ce que le traitement de la zone de silicium poreux comprend l'oxydation ou nitruration de celle-ci. 15. The method of claim 14, characterized in that the treatment of the porous silicon zone comprises the oxidation or nitriding thereof.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0855095A FR2934416B1 (en) | 2008-07-24 | 2008-07-24 | CONSTRAINED SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME |
| FR0855095 | 2008-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| WO2010010195A2 true WO2010010195A2 (en) | 2010-01-28 |
| WO2010010195A3 WO2010010195A3 (en) | 2010-10-14 |
Family
ID=40622045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/EP2009/059613 WO2010010195A2 (en) | 2008-07-24 | 2009-07-24 | Stressed semiconductor substrate and related production method |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR2934416B1 (en) |
| WO (1) | WO2010010195A2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2966285A1 (en) * | 2010-10-14 | 2012-04-20 | St Microelectronics Crolles 2 | METHOD FOR FORMING INTEGRATED CIRCUITS ON CONDUCTED SEMICONDUCTOR SUBSTRATE |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745846A (en) * | 1993-07-28 | 1995-02-14 | Oki Electric Ind Co Ltd | Manufacture of solar battery |
| US20030228727A1 (en) * | 2002-05-07 | 2003-12-11 | Guerra John Michael | Stress-induced bandgap-shifted semiconductor photoelectrolytic/photocatalytic/photovoltaic surface and method for making same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734451B2 (en) * | 1993-11-02 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Aggregate of semiconductor micro-needles and method of manufacturing the same, and semiconductor apparatus and method of manufacturing the same |
| US7129126B2 (en) * | 2003-11-05 | 2006-10-31 | International Business Machines Corporation | Method and structure for forming strained Si for CMOS devices |
| DE602005020051D1 (en) * | 2004-10-27 | 2010-04-29 | Koninkl Philips Electronics Nv | SEMICONDUCTOR ELEMENT WITH VOTABLE DISTANCE BETWEEN ENERGY BELTS |
-
2008
- 2008-07-24 FR FR0855095A patent/FR2934416B1/en not_active Expired - Fee Related
-
2009
- 2009-07-24 WO PCT/EP2009/059613 patent/WO2010010195A2/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745846A (en) * | 1993-07-28 | 1995-02-14 | Oki Electric Ind Co Ltd | Manufacture of solar battery |
| US20030228727A1 (en) * | 2002-05-07 | 2003-12-11 | Guerra John Michael | Stress-induced bandgap-shifted semiconductor photoelectrolytic/photocatalytic/photovoltaic surface and method for making same |
Non-Patent Citations (2)
| Title |
|---|
| MARTY O ET AL: "Straining of monocrystalline silicon thin films with the use of porous silicon as stress generating nanomaterial" APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 88, no. 10, 8 mars 2006 (2006-03-08), pages 101909-101909, XP012080465 ISSN: 0003-6951 * |
| PALSULE C ET AL: "Electrical and optical characterization of crystalline silicon/porous silicon heterojunctions" SOLAR ENERGY MATERIALS AND SOLAR CELLS, ELSEVIER SCIENCE PUBLISHERS, AMSTERDAM, NL LNKD- DOI:10.1016/S0927-0248(97)00004-4, vol. 46, no. 4, 1 juillet 1997 (1997-07-01), pages 261-269, XP004122889 ISSN: 0927-0248 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2966285A1 (en) * | 2010-10-14 | 2012-04-20 | St Microelectronics Crolles 2 | METHOD FOR FORMING INTEGRATED CIRCUITS ON CONDUCTED SEMICONDUCTOR SUBSTRATE |
| US8906776B2 (en) | 2010-10-14 | 2014-12-09 | Stmicroelectronics (Crolles 2) Sas | Method for forming integrated circuits on a strained semiconductor substrate |
| US9525067B2 (en) | 2010-10-14 | 2016-12-20 | Stmicroelectronics (Crolles 2) Sas | Method for forming integrated circuits on a strained semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2934416B1 (en) | 2011-09-02 |
| FR2934416A1 (en) | 2010-01-29 |
| WO2010010195A3 (en) | 2010-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang et al. | Fabrication of silicon hierarchical structures for solar cell applications | |
| US8778781B2 (en) | Method of growing a thin film, a method of forming a structure and a device | |
| WO2011125101A1 (en) | Photoelectric converter element and method of manufacturing same | |
| FR2949276A1 (en) | METHOD FOR TEXTURING THE SURFACE OF A SILICON SUBSTRATE AND SILICON TEXTURE SUBSTRATE FOR A SOLAR CELL | |
| EP2332182A1 (en) | Method for limiting epitaxial growth in a photoelectric device with heterojunctions, and photoelectric device | |
| TW200952194A (en) | Photovoltaic devices with enhanced efficiencies using high-aspect-ratio nanostructures | |
| US20130014814A1 (en) | Nanostructured arrays for radiation capture structures | |
| US20090200539A1 (en) | Composite Nanorod-Based Structures for Generating Electricity | |
| WO2010010195A2 (en) | Stressed semiconductor substrate and related production method | |
| Yao et al. | Design and fabrication of wafer-scale highly uniform silicon nanowire arrays by metal-assisted chemical etching for antireflection films | |
| EP2842170B1 (en) | Method for producing a textured reflector for a thin-film photovoltaic cell, and resulting textured reflector | |
| FR3053838A1 (en) | METHOD FOR MANUFACTURING A PHOTODETECTOR COMPRISING A STACK OF SUPERIMPOSED LAYERS | |
| FR2985368A1 (en) | METHOD FOR THE LOW TEMPERATURE PRODUCTION OF RADIAL JUNCTION SEMICONDUCTOR NANOSTRUCTURES, RADIAL JUNCTION DEVICE AND SOLAR CELL COMPRISING RADIAL JUNCTION NANOSTRUCTURES | |
| FR3008828A1 (en) | ARCHITECTURE SYSTEM AND ASSOCIATED AND INTEGRATED NANOMEMBRANES FOR A LIGHT-ELECTRICITY SILICON-CONVERTING EMITTER TRANSMITTER FOR GIANT PHOTOCONVERSION AND METHOD FOR MANUFACTURING THE SAME | |
| Eisenlohr et al. | Integrating diffractive rear side structures for light trapping into crystalline silicon solar cells | |
| EP2795677B1 (en) | Process for texturing the surface of a silicon substrate, structured substrate and photovoltaic device comprising such a structured substrate | |
| KR101575854B1 (en) | Wafer structure for solar cell and method for fabricating the same | |
| Yamada et al. | Fabrication of Si/SiO 2 Superlattice Microwire Array Solar Cells Using Microsphere Lithography | |
| Sabuktagin et al. | Long Wavelength Plasmonic Absorption Enhancement in Silicon Using Optical Lithography Compatible Core-Shell-Type Nanowires | |
| Cao et al. | Nanocrystalline Silicon-Based Multilayers and Solar Cells | |
| Al-Menabawy | Efficient light trapping via nanostructures integration in thin film organic and inorganic solar cells | |
| Kim | The Study of the Fabrication Process for Surface Nanotexturing with Modification of Al 2 O 3 Passivation | |
| Lin et al. | Less Reflective Sub-Wavelength Structure Formed on Textured Surface Using Nanosphere Mask | |
| Sadeghimakki | Fabrication and Characterization of Nanowires and Quantum Dots for Advanced Solar Cell Architectures | |
| Gómez-Rivas et al. | Tailoring light scattering of nanowires for photovoltaic applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09781079 Country of ref document: EP Kind code of ref document: A2 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 09781079 Country of ref document: EP Kind code of ref document: A2 |