KR101575854B1 - Wafer structure for solar cell and method for fabricating the same - Google Patents

Wafer structure for solar cell and method for fabricating the same Download PDF

Info

Publication number
KR101575854B1
KR101575854B1 KR1020140085341A KR20140085341A KR101575854B1 KR 101575854 B1 KR101575854 B1 KR 101575854B1 KR 1020140085341 A KR1020140085341 A KR 1020140085341A KR 20140085341 A KR20140085341 A KR 20140085341A KR 101575854 B1 KR101575854 B1 KR 101575854B1
Authority
KR
South Korea
Prior art keywords
wafer
nanostructure
ultra
nanostructures
less
Prior art date
Application number
KR1020140085341A
Other languages
Korean (ko)
Inventor
김인호
김원목
김준곤
송종한
이경석
이욱성
이택성
정두석
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020140085341A priority Critical patent/KR101575854B1/en
Application granted granted Critical
Publication of KR101575854B1 publication Critical patent/KR101575854B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/40Optical elements or arrangements
    • H10F77/42Optical elements or arrangements directly associated or integrated with photovoltaic cells, e.g. light-reflecting means or light-concentrating means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양전지용 웨이퍼 구조체는 초박형 웨이퍼; 및 광 흡수를 증가시키기 위해 상기 초박형 웨이퍼의 표면에 주기적으로 배치된 복수의 나노구조체를 포함하되, 상기 나노구조체는 디스크의 형상을 가진다. 또한, 태양전지용 웨이퍼 구조체의 제조 방법은 초박형 웨이퍼의 표면에 에치(etch) 마스크 또는 금속 촉매 박막을 형성하는 단계; 상기 마스크 또는 금속 촉매 박막이 형성된 상기 초박형 웨이퍼를 에칭하는 단계; 및 상기 에치 마스크 또는 금속 촉매 박막을 제거함으로써, 상기 초박형 웨이퍼의 표면에 주기적으로 배치된 복수의 나노구조체를 형성하는 단계;를 포함하되, 나노리소그라피(nanolithography)를 이용하며, 상기 나노구조체는 디스크의 형상을 가진다.The wafer structure for a solar cell is an ultra thin wafer; And a plurality of nanostructures periodically disposed on the surface of the ultra-thin wafer to increase light absorption, wherein the nanostructure has a disk shape. Also, a method of manufacturing a solar cell wafer structure includes forming an etch mask or a metal catalyst thin film on a surface of an ultra-thin wafer; Etching the ultra thin wafer having the mask or the metal catalyst thin film formed thereon; And forming a plurality of nanostructures periodically disposed on the surface of the ultra thin wafer by removing the etch mask or the metal catalyst thin film using nanolithography, Shape.

Description

태양전지용 웨이퍼 구조체 및 이의 제조 방법{WAFER STRUCTURE FOR SOLAR CELL AND METHOD FOR FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a wafer structure for a solar cell,

실시예들은 태양전지용 웨이퍼 구조체 및 이의 제조 방법에 관한 것이다. 구체적으로는, 초박형 웨이퍼 및 나노구조체를 포함하는 태양전지용 웨이퍼 구조체 및 이의 제조 방법에 관한 것이다. Embodiments relate to a wafer structure for a solar cell and a method of manufacturing the same. More particularly, the present invention relates to a wafer structure for a solar cell including an ultra-thin wafer and a nanostructure, and a method of manufacturing the same.

현재 상용화 되어 있는 실리콘 태양전지의 경우, 웨이퍼(wafer)의 두께가 180 마이크론(μm) 내지 200 마이크론이나, 발전단가의 저감을 목적으로 웨이퍼의 두께를 줄이려는 시도가 진행 중이다. 일반적으로, 웨이퍼는 와이어 쏘(wire saw)를 이용하여 실리콘 잉곳(ingot)을 제작하는데, 이러한 방법으로 웨이퍼를 제작할 경우, 대략 100 마이크론 두께의 웨이퍼 손실이 발생하게 된다. 따라서, 50 마이크론 이하의 두께를 갖는 초박형 웨이퍼 제작 시에는 종래의 방법을 이용하기 어렵다. In the currently commercialized silicon solar cell, the thickness of the wafer is 180 to 200 microns. However, an attempt is being made to reduce the thickness of the wafer in order to reduce the power generation cost. Generally, a wafer uses a wire saw to produce a silicon ingot, which results in a wafer loss of about 100 microns in thickness when the wafer is fabricated. Therefore, it is difficult to use a conventional method when manufacturing an ultra-thin wafer having a thickness of 50 microns or less.

초박형 웨이퍼 제작시 웨이퍼 손실을 최소화하면서 50 마이크론 이하의 웨이퍼를 제작하는 방법으로서, 양성자를 주입한 후 박리하는 방법(Proton Induced Exfoliation), 다공성 실리콘(porous Si) 위에 단결정 실리콘을 에피 성장(epitaxy) 후 박리하는 방법 및 후막의 금속층을 진공 증착 후 열처리를 통해 기계적 스트레스를 유발하여 초박형 웨이퍼를 박리하여 제작하는 방법 등이 대표적이다. 그러나, 이러한 방법을 이용하여 초박형 웨이퍼 기반의 태양전지를 제작하는 경우, 얇아진 웨이퍼 두께로 인해 웨이퍼에 흡수되는 광량이 감소하게 된다. A method of fabricating wafers of 50 microns or less while minimizing wafer loss in the manufacture of ultra-thin wafers is a method of proton-induced exfoliation by implanting protons, epitaxy of monocrystalline silicon on porous silicon And a method of peeling and forming an ultra-thin wafer by inducing mechanical stress through heat treatment after vacuum deposition of a metal layer of a thick film. However, when an ultra-thin wafer-based solar cell is manufactured using such a method, the amount of light absorbed into the wafer is reduced due to the thinned wafer thickness.

이와 같은 문제점 때문에, 초박형 웨이퍼 기반의 태양전지 제작 시 중요한 기술 중 하나는 감소한 광흡수를 보상하는 광포집 기술이다. 벌크(bulk) 웨이퍼의 경우, 표면 반사를 낮추고 광흡수를 높이는 대표적인 방법으로서, 수산화칼륨(KOH)과 같은 알칼리 용액을 이용한 화학적 에칭(etching)법을 통해 웨이퍼의 표면을 피라미드 형태로 텍스쳐링(texturing)한다. 이러한 화학적 에칭법을 통해 표면을 텍스쳐링하는 경우, 보통 피라미드의 높이는 수 마이크론에서 수십 마이크론이 된다. 따라서, 두께가 50 마이크론 이하인 초박형 웨이퍼에 기존의 화학적 에칭법을 통한 표면 텍스쳐링 방법을 이용할 경우, 사용하는 웨이퍼의 양 대비 에칭으로 인한 웨이퍼 손실이 커져 문제가 발생한다. 따라서, 표면 텍스쳐링 후의 표면 구조체의 높이를 마이크론 또는 그 이하의 나노 단위로 유지하는 기술이 필요하다. Because of these problems, one of the important technologies in the fabrication of ultra-thin wafer-based solar cells is the photomask collection technology which compensates for the reduced light absorption. As a representative method of lowering the surface reflection and increasing the light absorption in the case of a bulk wafer, the surface of the wafer is textured in a pyramid shape by a chemical etching method using an alkali solution such as potassium hydroxide (KOH) do. When texturing the surface through such a chemical etching process, the height of the pyramid usually becomes several tens of microns to several microns. Therefore, when a surface texturing method using an existing chemical etching method is used for an ultra-thin wafer having a thickness of 50 microns or less, there is a problem that wafer loss due to etching is increased compared to the amount of wafers to be used. Thus, there is a need for techniques to maintain the height of the surface structure after surface texturing in microns or less.

이를 위해 통상적으로 많이 이용하는 방법은 웨이퍼의 표면을 나노크기의 콘(cone), 와이어(wire) 등의 형태로 텍스쳐링하는 것이다. 실리콘으로 이루어진 이러한 형상의 나노구조를 웨이퍼의 표면에 형성하게 되면, 광학상수가 웨이퍼 표면에서 점진적으로 감소하여, 결과적으로 표면 반사율을 크게 저감할 수 있게 된다. To this end, a commonly used method is to texture the surface of the wafer in the form of nano-sized cones, wires, and the like. When the nanostructure of this shape of silicon is formed on the surface of the wafer, the optical constant gradually decreases from the surface of the wafer, and as a result, the surface reflectance can be greatly reduced.

한편, 50 마이크론 이하의 두께를 갖는 초박형 웨이퍼에서는 700 nm 내지 1100 nm 파장의 광자의 흡수율이 충분치 않다. 이러한 파장대역에서의 광자의 흡수를 높이기 위한 효과적인 방법 중 하나로서, 주기적인 나노구조체의 회절효과를 이용하는 방법이 있다. 실리콘의 굴절률을 고려하면, 나노구조체의 주기가 300 nm 내지 1000 nm 인 경우, 실리콘의 밴드갭(band gap) 근처의 파장대역의 입사광을 효과적으로 회절시킴으로써 광경로를 증가시키게 되고, 결과적으로 광흡수를 높일 수 있다. 이러한 이유로, 보통 높은 종횡비(high aspect ratio)의 나노구조체를 마이크론(서브-마이크론(sub-micron)) 내지 수 마이크론 주기로 제작하여 초박형 실리콘 태양전지의 광흡수를 높이기 위하여 노력하고 있으며, 효율적인 구조 설계에 대한 연구가 현재에도 진행되고 있다. On the other hand, in the ultra-thin wafer having a thickness of 50 microns or less, the absorption rate of photons with a wavelength of 700 nm to 1100 nm is not sufficient. As an effective method for increasing the absorption of the photons in such a wavelength band, there is a method using the diffraction effect of the periodic nanostructure. Considering the refractive index of silicon, when the period of the nanostructure is 300 nm to 1000 nm, by effectively diffracting the incident light in the wavelength band near the band gap of silicon, the optical path is increased, and as a result, . For this reason, efforts have been made to increase the light absorption of an ultra-thin silicon solar cell by fabricating a nanostructure with a high aspect ratio in a micron (sub-micron) to several micron period. Research on this is still going on.

나노콘 또는 나노와이어 형상의 구조체는 광학적으로 표면 반사율을 수 % 이하로 저감할 수 있는 매우 효과적인 방법이나, 평판형 실리콘에 비해서 표면적이 크게 증가하는 문제점이 있다. 표면적이 증가할 경우, 자유 전하의 재결합 또한 증가하여 태양전지의 성능이 저하된다. 또 다른 문제점으로, 높은 종횡비의 나노콘이나 나노와이어를 이용할 경우, 그 높이에 비례하여 에칭에 의한 실리콘 재료의 손실이 발생한다. 따라서, 표면적의 증가와 에칭으로 인한 재료손실을 최소화하면서, 광학적으로 표면 반사율을 낮추고 동시에 광포집 효과가 뛰어난 구조체의 설계가 필요하다.The nanocon or nanowire-shaped structure is a very effective method of optically reducing the surface reflectance to several percent or less, but has a problem that the surface area is greatly increased as compared with the planar silicon. When the surface area is increased, the recombination of the free charges is also increased and the performance of the solar cell is deteriorated. As another problem, when a nanocon or nanowire having a high aspect ratio is used, loss of silicon material due to etching occurs in proportion to the height. Therefore, it is necessary to design a structure having a low optical reflectance and at the same time having a large photocathode effect while minimizing material loss due to an increase in surface area and etching.

한편, 나노스케일(nanoscale)의 구조체를 제조하기 위한 방법으로서 다양한 방법의 나노리소그라피(nanolithography) 기술이 활용되고 있다. 이 중, 기존의 자외선을 이용한 노광기술은 회절한계로 인해 마이크론 이하의 구조체 제작에 용이하지 않다. 서브-마이크론 스케일의 구조체 제작을 위해 활용되는 방법은 전자빔 리소그라피, 나노임프린팅(nanoimprinting), 나노크기의 구상입자의 자기조립기법(self-assembly)을 이용한 나노스피어 리소그라피(nanosphere lithography), 블록 공중합체 리소그라피(Block-copolymer lithography) 등이 있다. 이러한 방법들 중, 나노스피어 조립기법은 대면적의 웨이퍼 스케일에서 저비용 및 높은 균일도로 나노 구조체를 만들 수 있는 효과적인 방법 중 하나이다. 따라서, 이러한 저비용 대면적 나노리소그라피 방법을 이용하여, 표면적 증가를 최소화하면서 동시에 광포집 효과가 뛰어난 표면 텍스쳐링 구조가 요구된다.On the other hand, various methods of nanolithography techniques have been utilized as a method for manufacturing a nanoscale structure. Among them, conventional exposure techniques using ultraviolet rays are not easy to fabricate structures below micron due to diffraction limit. Methods used to fabricate sub-micron scale structures include electron beam lithography, nanoimprinting, nanosphere lithography using self-assembly of nano-sized spherical particles, Lithography (block-copolymer lithography), and the like. Of these methods, the nanosphere assembly technique is one of the effective methods for fabricating nanostructures at a low cost and high uniformity on a large wafer scale. Therefore, there is a need for a surface texturing structure that minimizes surface area increase and at the same time has excellent photon collection effect, by using such a low-cost large-area nanolithography method.

K. X. Wang et al., "Absorption Enhancement in Ultrathin Crystalline Silicon Solar Cells with Antireflection and Light-Trapping Nanocone Gratings", Nano Lett. 2012, 12, 1616-1619K. X. Wang et al., "Absorption Enhancement in Ultrathin Crystalline Silicon Solar Cells with Antireflection and Light-Trapping Nanocone Gratings ", Nano Lett. 2012, 12, 1616-1619

본 발명의 일 측면에 의하면, 표면적 증가를 최소화하면서 광포집 효과가 뛰어난 태양전지용 웨이퍼 구조체를 제공할 수 있다. According to one aspect of the present invention, there can be provided a solar cell wafer structure having an excellent photomultiplier effect while minimizing a surface area increase.

일 실시예에 따른 태양전지용 웨이퍼 구조체는, 초박형 웨이퍼; 및 광 흡수를 증가시키기 위해 상기 초박형 웨이퍼의 표면에 주기적으로 배치된 복수의 나노구조체를 포함하되, 상기 나노구조체는 디스크의 형상을 가진다.A wafer structure for a solar cell according to an embodiment includes: an ultra-thin wafer; And a plurality of nanostructures periodically disposed on the surface of the ultra-thin wafer to increase light absorption, wherein the nanostructure has a disk shape.

일 실시예에 따른 태양전지용 웨이퍼 구조체의 제조 방법은, 초박형 웨이퍼의 표면에 에치(etch) 마스크 또는 금속 촉매 박막을 형성하는 단계; 상기 에치 마스크 또는 금속 촉매 박막이 형성된 상기 초박형 웨이퍼를 에칭함으로써, 상기 초박형 웨이퍼의 표면에 주기적으로 배치된 복수의 나노구조체를 형성하는 단계; 및 상기 에치 마스크 또는 금속 촉매 박막을 제거하는 단계;를 포함하되, 나노리소그라피(nanolithography)를 이용하며, 상기 나노구조체는 디스크의 형상을 가진다.A method of fabricating a wafer structure for a solar cell according to an embodiment includes: forming an etch mask or a metal catalyst thin film on a surface of an ultra-thin wafer; Forming a plurality of nanostructures periodically arranged on a surface of the ultra-thin wafer by etching the ultra-thin wafer having the etch mask or the metal catalyst thin film formed thereon; And removing the etch mask or the metal catalyst thin film using nanolithography, wherein the nanostructure has a disk shape.

본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체는, 좁은 표면적으로 인해 전자-정공 쌍의 재결합을 감소시키며, 산란으로 인한 광경로를 증가시켜 결정질 실리콘의 밴드갭(band gap) 근처의 광자들의 광흡수를 증폭시킴으로써, 초박형 웨이퍼 기반 태양전지의 효율을 향상시킬 수 있다. The wafer structure for a solar cell according to an embodiment of the present invention reduces the recombination of electron-hole pairs due to a narrow surface area and increases the light path due to scattering, so that light of photons near the band gap of crystalline silicon By amplifying the absorption, the efficiency of an ultra-thin wafer-based solar cell can be improved.

또한, 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 제조 방법은 웨이퍼 재료의 손실을 최소화할 수 있다.In addition, the method of manufacturing a wafer structure for a solar cell according to an embodiment of the present invention can minimize loss of wafer material.

도 1a 및 도 1b는 각각 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 일측면도 및 단면도이다.
도 2는 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 최대 광전류를 나노구조체의 충전율 및 높이에 따라 나타내는 그래프이다.
도 3은 무한한 두께의 실리콘 웨이퍼의 표면 반사도를 나노구조체의 주기 및 높이에 따라 나타내는 그래프이다.
도 4는 무반사 코팅된, 무한한 두께의 실리콘 웨이퍼의 표면 반사도를 나노구조체의 주기 및 높이에 따라 나타내는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 최대 광흡수량을 광전류로 전환한 값을 나노구조체의 주기 및 높이에 따라 나타내는 그래프이다.
도 6은 평판형 실리콘의 표면적과 비교하여 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 표면적 비율을 나노구조체의 주기 및 높이에 따라 나타내는 그래프이다.
도 7a 및 도 7b는 각각 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 일측면도 및 단면도이다.
도 8는 텍스처링 방법 및 무반사 코팅 여부를 달리하는 태양전지용 웨이퍼 구조체들의 최대 광전류를 실리콘 웨이퍼의 유효 두께에 따라 나타내는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 제조 방법의 흐름도이다.
도 10a 내지 도 10h는 본 발명의 실시예들에 따른 태양전지용 웨이퍼 구조체의 제조 방법의 각 단계를 나타내는 개략도이다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 주사전자현미경 사진이다.
1A and 1B are respectively a side view and a cross-sectional view of a wafer structure for a solar cell according to an embodiment of the present invention.
FIG. 2 is a graph showing the maximum photocurrent of a wafer structure for a solar cell according to an embodiment of the present invention, according to the filling rate and height of the nanostructure.
3 is a graph showing surface reflectivity of an infinitely thick silicon wafer according to the period and height of the nanostructure.
FIG. 4 is a graph showing the surface reflectivity of a silicon wafer having an infinite thickness coated with an anti-reflection coating, according to the period and height of the nanostructure.
FIG. 5 is a graph showing a value obtained by converting the maximum amount of light absorption of a wafer structure for a solar cell according to an embodiment of the present invention into photocurrent, according to the period and height of the nanostructure.
6 is a graph showing the ratio of the surface area of the wafer structure for a solar cell according to the period and height of the nanostructure according to an embodiment of the present invention, in comparison with the surface area of the planar silicon.
7A and 7B are a side view and a cross-sectional view of a wafer structure for a solar cell according to an embodiment of the present invention, respectively.
8 is a graph showing the maximum photocurrent of wafer structures for solar cells having different texturing methods and anti-reflective coatings according to the effective thickness of a silicon wafer.
9 is a flowchart of a method of manufacturing a wafer structure for a solar cell according to an embodiment of the present invention.
10A to 10H are schematic views showing respective steps of a method of manufacturing a wafer structure for a solar cell according to embodiments of the present invention.
11A and 11B are scanning electron micrographs of a wafer structure for a solar cell according to an embodiment of the present invention.

이하, 본 발명의 구성 및 특성을 실시예를 이용하여 설명하나, 이들 실시예는 본 발명을 예시하는 것일 뿐 한정하는 것은 아니다. 유사한 참조부호가 복수의 도면에서 사용되는 경우, 유사한 참조부호는 여러 실시 예들에 대해서 동일하거나 유사한 기능을 지칭한다.Hereinafter, the structure and characteristics of the present invention will be described with reference to examples, but the present invention is not limited to these examples. Where similar reference numerals are used in the several figures, like reference numerals refer to the same or similar functions for various embodiments.

도 1a 및 도 1b는 각각 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 일측면도 및 단면도이다. 도 1a 및 도 1b를 참조하면, 태양전지용 웨이퍼 구조체(100)는 웨이퍼(110) 및 웨이퍼(110)의 표면(130)에 주기적으로 배치된 복수의 나노구조체(120)를 포함할 수 있으며, 나노구조체(120)는 웨이퍼 구조체(110)의 광 흡수를 증가시킨다. 웨이퍼(110)는 두께가 50 마이크론 이하인 초박형 웨이퍼일 수 있고, 나노구조체(120)는 도 1에 도시된 바와 같이 디스크의 형상을 가질 수 있다. 디스크란 밑면의 직경에 대한 높이(HF)의 비율로 정의되는 종횡비가 1 이하인 원기둥의 형상을 의미한다. 또한, 나노구조체(120)는 2차원 단순입방구조 또는 2차원 육방조밀구조로 배치될 수 있다. 1A and 1B are respectively a side view and a cross-sectional view of a wafer structure for a solar cell according to an embodiment of the present invention. 1A and 1B, a solar cell wafer structure 100 may include a plurality of nanostructures 120 periodically disposed on a wafer 110 and a surface 130 of the wafer 110, The structure 120 increases the light absorption of the wafer structure 110. The wafer 110 may be an ultra-thin wafer having a thickness of 50 microns or less, and the nanostructure 120 may have the shape of a disk as shown in FIG. The disk means a cylindrical shape having an aspect ratio of 1 or less defined as a ratio of the height (H F ) to the diameter of the bottom surface. Also, the nanostructure 120 may be arranged in a two-dimensional simple cubic structure or a two-dimensional hexagonal close-pack structure.

이하, 나노구조체의 충전율(Filling Factor)이란 나노구조체(120)가 형성된 웨이퍼(110)의 일면의 전체 면적에 대한 나노구조체(120)가 차지하는 일면의 면적의 비율로 정의된다. 즉, 충전율이란 나노구조체(120)가 형성된 웨이퍼(110)의 표면(130)의 나노구조체(120)가 없는 경우의 면적에 대한 나노구조체(120)가 차지하는 웨이퍼(110) 표면의 면적이다. 한편, 나노구조체의 주기(PF; 도 1b)란 2차원 단순입방구조로 배치된 경우, 인접하는 두 나노구조체의 밑면의 중심사이의 거리로 정의되며, 2차원 육방조밀구조로 배치된 경우, 하나의 구조체와 인접한 4 개의 구조체 중 가장 가깝게 위치한 두 구조체의 밑면의 중심 사이의 거리로 정의된다. 즉, 2차원 육방조밀구조의 경우, 주기란 도 1a에 도시된 주기(PF)로 나타낼 수 있다. 또, 웨이퍼의 유효 두께란 웨이퍼 구조체와 동일한 체적(volume)을 갖는 평판형 웨이퍼의 두께로 정의된다. The filling factor of the nanostructure is defined as a ratio of the area of one surface of the nanostructure 120 to the total area of one surface of the wafer 110 on which the nanostructure 120 is formed. That is, the filling rate is the area of the surface of the wafer 110 occupied by the nanostructure 120 with respect to the area of the surface 130 of the wafer 110 on which the nanostructure 120 is formed without the nanostructure 120. The period of the nanostructure (P F ; FIG. 1B) is defined as the distance between the centers of the bottom surfaces of two neighboring nanostructures when arranged in a two-dimensional simple cubic structure. When the nanostructures are arranged in a two- It is defined as the distance between the center of the bottom of two structures that are closest to one structure and the four closest structures. That is, in the case of the two-dimensional hexagonal compact structure, the period can be represented by the period (P F ) shown in FIG. 1A. The effective thickness of a wafer is defined as the thickness of a flat wafer having the same volume as the wafer structure.

일 실시예에서, 나노구조체(120)는 30 % 이상 70 % 이하의 충전율로 배치될 수 있다. 도 2는 800 nm 의 주기로 육방조밀구조로 배치된 디스크 형상의 나노구조체를 포함하는 실리콘 웨이퍼의 이론적 최대 광전류의 계산 결과를 나타내며, 상기 실리콘 웨이퍼는 2 마이크론의 유효 두께를 갖는다. 이론적 최대 광전류는 광량 100 mW/cm2, 표준 스펙트럼(AM 1.5G)의 빛이 입사되고, 350 nm 내지 1100 nm 의 파장 대역에서 웨이퍼에 흡수된 광자가 100 % 전류로 전환된다는 가정하에 계산된 값이다. 웨이퍼의 광흡수는 RCWA (Rigorous Coupled Wave Analysis) 소프트웨어를 이용하여 계산하였다.In one embodiment, the nanostructure 120 may be disposed at a fill rate of 30% or more and 70% or less. 2 shows a theoretical maximum photocurrent calculation result of a silicon wafer including a disk-shaped nanostructure arranged in a hexagonal structure at a period of 800 nm, and the silicon wafer has an effective thickness of 2 microns. The theoretical maximum photocurrent is a value calculated based on the assumption that a light having a light intensity of 100 mW / cm 2 , a standard spectrum (AM 1.5G) is incident, and a photon absorbed in the wafer in a wavelength band of 350 nm to 1100 nm is converted to a 100% to be. The optical absorption of the wafer was calculated using RCWA (Rigorous Coupled Wave Analysis) software.

도 2를 참조하면, 나노구조체의 충전율이 30 % 내지 70 % 이하인 경우, 나노구조체의 높이에 영향을 적게 받으면서 높은 광전류 값을 가짐을 확인할 수 있다. 나노구조체의 충전율이 30 % 이하인 경우, 나노구조체의 직경이 감소하게 되고, 이에 따라 나노구조체가 입사광을 충분히 산란시키지 못하게 되며, 충전율이 70 % 이상인 경우에도 입사광의 산란이 충분히 이루어지지 않는다. Referring to FIG. 2, when the filling rate of the nanostructure is 30% to 70% or less, it is confirmed that the nanostructure has a high photocurrent value while being less influenced by the height of the nanostructure. When the filling rate of the nanostructure is 30% or less, the diameter of the nanostructure is reduced. Accordingly, the nanostructure does not sufficiently scatter the incident light, and even when the filling rate is 70% or more, scattering of the incident light is not sufficiently performed.

도 3은 실리콘 웨이퍼의 두께가 무한하다고 가정한 경우의 웨이퍼의 표면 반사도를 나노구조체의 주기 및 높이에 따라 나타내는 시뮬레이션 결과이다. 시뮬레이션은 RCWA 소프트웨어를 이용하였으며, 실리콘의 표면에 2차원 육방 조밀 구조로 주기적으로 디스크 형상의 나노구조체를 배치하되, 충전율은 50 % 로 고정하였다. 반사도(Rw)는 입사광의 세기에 대한 반사광의 세기로 정의되며, 350 nm 내지 1100 nm 의 파장 대역에서, 태양광 표준 스펙트럼(AM 1.5G)을 가중치로 평균하여 계산하였다. 도 3을 참조하면, 나노구조체의 높이가 100 nm 이상 200 nm 이하이며, 주기가 500 nm 이하인 경우 반사도가 가장 낮음을 확인할 수 있다. 나노구조체의 높이가 200 nm 이하로 낮은 경우, 웨이퍼 표면에서 입사매질 방향으로의 후방 산란광이 전방에 위치한 굴절율이 높은 실리콘 때문에 크게 억제되기 때문이다.3 is a simulation result showing the surface reflectivity of the wafer when the thickness of the silicon wafer is assumed to be infinite according to the period and height of the nanostructure. Simulation was performed using RCWA software. The disk-shaped nanostructures were periodically arranged with a two-dimensional hexagonal structure on the surface of silicon, and the filling rate was fixed at 50%. The reflectivity Rw is defined as the intensity of the reflected light with respect to the intensity of incident light and is calculated by weighting the photovoltaic standard spectrum (AM 1.5G) in a wavelength band of 350 nm to 1100 nm. Referring to FIG. 3, when the height of the nanostructure is 100 nm or more and 200 nm or less and the period is 500 nm or less, the reflectivity is the lowest. When the height of the nanostructure is as low as 200 nm or less, the back scattering light from the wafer surface in the direction of the incident medium is greatly suppressed by the high refractive index silicon located forward.

도 4는 도 3의 시뮬레이션에서 사용된 실리콘 웨이퍼에, 나노구조체가 형성된 표면에 SiNx 로 이루어지는 무반사 코팅층을 70 nm 의 두께로 증착한 웨이퍼의 평균 표면 반사도를, 나노구조체의 주기 및 높이에 따라 나타낸 그래프이다. 도 4를 참조하면, 나노구조체의 높이 및 주기와 무관하게 도 4의 전 범위에서 6 % 이하의 반사도를 갖는 것을 확인할 수 있으며, 특히, 나노구조체의 높이가 100 nm 이상 200 nm 이하인 경우에는 나노구조체의 주기가 600 nm 이하일 때 반사율이 4 % 이하로 감소됨을 확인할 수 있다. 4 is a graph showing the average surface reflectance of wafers obtained by depositing an anti-reflection coating layer made of SiN x at a thickness of 70 nm on the surface of the silicon wafer used in the simulation of Fig. 3, according to the period and height of the nano structure Graph. Referring to FIG. 4, regardless of the height and period of the nanostructure, the reflectivity of the nanostructure is 6% or less in the entire range of FIG. 4. In particular, when the height of the nanostructure is 100 nm or more and 200 nm or less, The reflectance is reduced to 4% or less when the period of the period is 600 nm or less.

본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 나노구조체는 500 nm 이상의 주기로 배치될 수 있다. 도 5는 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 최대 광흡수량을 광전류로 전환한 값을 나노구조체의 주기 및 높이에 따라 나타내는 시뮬레이션 결과이다. 웨이퍼는 실리콘으로 이루어지며, 2 마이크론의 유효 두께를 갖도록 설정하였으며, 입사광은 표준 태양광 스펙트럼으로 가정하였다. 충전율은 50 % 로 고정하였으며, 나노구조체가 형성된 웨이퍼의 표면의 반대쪽 표면에 이상적인 반사체를 배치하였다. 도 5를 참고하면, 광전류는 나노구조체의 높이보다 주기에 더욱 민감하게 변화하는 것을 알 수 있으며, 주기가 500 nm 이상인 경우, 광포집 효과가 증가하여 높은 광전류를 얻을 수 있음을 확인할 수 있다. 또한, 일 실시예에서, 나노구조체는 500 nm 이상 1000 nm 이하의 주기로 배치될 수 있다. The nanostructure of the wafer structure for a solar cell according to an embodiment of the present invention may be arranged at a period of 500 nm or more. 5 is a simulation result showing a value obtained by converting the maximum amount of light absorption of a wafer structure for a solar cell according to an embodiment of the present invention into a photocurrent according to the period and height of the nanostructure. The wafer was made of silicon, set to have an effective thickness of 2 microns, and the incident light was assumed to be a standard solar spectrum. The filling rate was fixed at 50% and an ideal reflector was placed on the opposite side of the surface of the wafer on which the nanostructure was formed. Referring to FIG. 5, it can be seen that the photocurrent is more sensitive to the period than the height of the nanostructure, and when the period is 500 nm or more, the photocathode effect is increased and a high photocurrent can be obtained. Further, in one embodiment, the nanostructure can be arranged at a period of 500 nm or more and 1000 nm or less.

일 실시예에서, 나노구조체는 0 초과 200 nm 이하의 높이를 가질 수 있다. 나노구조체를 형성함으로써 웨이퍼의 표면적이 증가할 경우, 표면에서의 전자-정공 쌍의 재결합으로 인해 태양전지의 성능이 저하된다. 따라서, 이를 최대한 방지하기 위해 텍스처링으로 인한 웨이퍼의 표면적 증가를 최소화할 필요가 있다. 도 6은 도 5의 시뮬레이션에서 사용된 태양전지용 웨이퍼 구조체가 나노구조체를 포함하지 않는 경우, 즉, 평판형 웨이퍼의 표면적(A0)에 대한 도 5의 시뮬레이션에서 사용된 태양전지용 웨이퍼 구조체의 표면적(Aeff)의 비율을 나노구조체의 주기 및 높이에 따라 나타내는 그래프이다. 도 6을 참조하면, 나노구조체의 높이가 200 nm 이하인 경우, 웨이퍼의 표면적 증가비가 낮게 유지되며, 나노구조체의 주기가 600 nm 이상이며 높이가 100 nm 이상 200 nm 이하인 경우, 표면적 증가비가 1.5 이하로 유지되는 것을 확인할 수 있다. 일 실시예에서, 나노구조체는 100 nm 이상 200 nm 이하의 높이를 가질 수 있다. In one embodiment, the nanostructure may have a height of greater than 0 and less than or equal to 200 nm. When the surface area of the wafer is increased by forming the nanostructure, the performance of the solar cell deteriorates due to recombination of electron-hole pairs on the surface. Therefore, in order to prevent this as much as possible, there is a need to minimize the increase of the surface area of the wafer due to the texturing. Figure 6 shows the surface area of the wafer structure for a solar cell used in the simulation of Figure 5 versus the surface area (A o ) of the planar wafer when the wafer structure for the solar cell used in the simulation of Figure 5 does not include the nanostructure A eff ) according to the period and height of the nanostructure. Referring to FIG. 6, when the height of the nanostructure is 200 nm or less, the increase rate of the surface area of the wafer is kept low. When the period of the nanostructure is 600 nm or more and the height is 100 nm or more and 200 nm or less, It can be confirmed that it is maintained. In one embodiment, the nanostructure can have a height of 100 nm or more and 200 nm or less.

도 5에 도시된 나노구조체로 인한 입사광의 회절 효과로 인한 광포집 효과와도 6에 도시된 웨이퍼의 표면적 증가 비율을 고려할 때, 일 실시예에서, 나노구조체는 200 nm 이하의 높이를 가지며, 500 nm 이상의 주기로 배치될 수 있으며, 이 경우, 낮은 표면 반사율 및 높은 광포집 효과를 갖는 태양전지용 웨이퍼 구조체를 제공할 수 있다.Considering the photocathode effect due to the diffraction effect of the incident light due to the nanostructure shown in FIG. 5 and the increase rate of the surface area of the wafer shown in FIG. 6, in one embodiment, the nanostructure has a height of 200 nm or less, nm. In this case, it is possible to provide a wafer structure for a solar cell having a low surface reflectance and a high photon concentration effect.

또한, 일 실시예에서, 나노구조체는 100 nm 이상 200 nm 이하의 높이를 가지며, 500 nm 이상 1000 nm 이하의 주기로 배치될 수 있다. 이 경우, 상기한 효과와 함께 표면적 증가를 최소화하고 에칭으로 인한 실리콘 재료의 손실을 최소화할 수 있는 태양전지용 웨이퍼를 설계할 수 있다.Further, in one embodiment, the nanostructure has a height of 100 nm or more and 200 nm or less, and may be arranged at a period of 500 nm or more and 1000 nm or less. In this case, it is possible to design a solar cell wafer capable of minimizing the surface area increase and minimizing the loss of the silicon material due to the etching, together with the above effects.

도 5 및 도 6의 경우에서와 같이, 나노구조체의 충전율을 30 % 내지 70 % 의 값으로 고정하고, 500 nm 이상의 주기로 나노구조체를 배치할 경우, 나노구조체의 밑면의 직경은 1 마이크론 이하로 결정된다. 따라서, 일 실시예에서, 나노구조체는 1 마이크론 이하의 직경과 200 nm 이하의 높이를 가질 수 있으며, 이 경우, 나노구조체의 낮은 종횡비로 인해 웨이퍼의 표면적 증가비를 낮출 수 있게 된다. 동시에, 나노구조체가 30 % 내지 70 % 의 충전율 및 500 nm 이상의 주기로 배치됨으로써 광흡수 또한 높게 유지할 수 있다. 5 and 6, when the filling rate of the nanostructure is fixed at a value of 30% to 70% and the nanostructure is arranged at a period of 500 nm or more, the diameter of the bottom surface of the nanostructure is determined to be 1 micron or less do. Thus, in one embodiment, the nanostructure may have a diameter of less than 1 micron and a height of less than 200 nm, in which case the surface aspect ratio of the wafer may be lowered due to the lower aspect ratio of the nanostructure. At the same time, the nanostructure can be arranged at a filling rate of 30% to 70% and a period of at least 500 nm, so that the light absorption can be kept high.

도 7a 및 도 7b는 각각 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 일측면도 및 단면도이다. 일 실시예에서, 태양전지용 웨이퍼 구조체는 웨이퍼의 제1 면에 주기적으로 배치된 복수의 제1 나노구조체(710) 및 웨이퍼의 제1 면과 상이한 제2 면에 주기적으로 배치된 복수의 제2 나노구조체(720)를 포함할 수 있으며, 웨이퍼의 양면을 텍스처링함으로써 광포집 효과를 극대화할 수 있다.7A and 7B are a side view and a cross-sectional view of a wafer structure for a solar cell according to an embodiment of the present invention, respectively. In one embodiment, a wafer structure for a solar cell comprises a plurality of first nanostructures 710 periodically disposed on a first side of a wafer and a plurality of second nano structures 730 periodically disposed on a second side different from the first side of the wafer Structure 720. By texturing both sides of the wafer, it is possible to maximize the photomask concentration effect.

넓은 파장 범위에서 광포집 효과를 얻기 위해, 일 실시예에서, 제2 나노구조체(720)의 주기(HB)는 제1 나노구조체(710)의 주기(HF)보다 길 수 있다. 또한, 광포집 효과 및 표면적의 증가를 고려하여, 일 실시예에서, 제2 나노구조체(720)의 주기(HB)는 500 nm 이상 1600 nm 이하일 수 있다. In one embodiment, the period (H B ) of the second nanostructure 720 may be longer than the period (H F ) of the first nanostructure 710, in order to obtain a bougie aggregation effect over a broad wavelength range. In addition, in consideration of the increase of the bubble collector effect and the surface area, in one embodiment, the period (H B ) of the second nanostructure 720 may be 500 nm or more and 1600 nm or less.

일 실시예에서, 태양전지용 웨이퍼 구조체는 나노구조체가 형성된 웨이퍼의 표면 상에 무반사 코팅층을 더 포함할 수 있으며, 무반사 코팅층은 SiNx 또는 SiO2로 이루어질 수 있다. 웨이퍼 구조체가 무반사 코팅층을 더 포함할 경우, 표면 반사율을 더욱 저감할 수 있다. In one embodiment, the wafer structure for a solar cell may further include an anti-reflective coating layer on the surface of the wafer on which the nanostructure is formed, and the anti-reflective coating layer may be made of SiN x or SiO 2 . When the wafer structure further includes an anti-reflective coating layer, the surface reflectance can be further reduced.

도 8는 태양전지용 웨이퍼 구조체들의 텍스처링 및 무반사 코팅에 따른 최대 광흡수를 계산한 후, 전류로 환산한 값을 웨이퍼의 유효 두께의 함수로 나타내는 그래프이며, RCWA 소프트웨어를 이용하여 계산하였다. 표면 반사율이 0 % 이면서 이상적인 람버시안 산란(Lambertian limit)이 일어나도록 일면이 텍스처링된 웨이퍼 구조체의 경우(a), 유효 광경로가 4n2 (n 은 실리콘의 굴절률)로 증가하는 것으로 알려져 있고, 도달 가능한 최대값으로 볼 수 있다. (b) 내지 (d)는 각각 70 nm 두께의 SiNx 무반사 코팅층이 형성된 평판형 웨이퍼(b), 두 면이 나노구조체를 갖도록 텍스처링된 웨이퍼 구조체(c) 및 일면에만 나노구조체를 갖도록 텍스처링된 웨이퍼 구조체(d)를 나타낸다. (a) 내지 (d)에 걸쳐서, 웨이퍼는 실리콘으로 이루어지며, 광이 입사하는 웨이퍼 표면의 반대쪽 면에는 이상적인 반사체가 배치되었다. 일면에만 텍스처링된 경우(d), 나노구조체는 높이 140 nm 의 디스크 형상으로 50 % 의 충전율 및 800 nm 의 주기로 배치되었다. 또한, 양면에 텍스처링된 경우(c), 상대적으로 주기가 짧은 나노구조체는 일면에만 텍스처링된 경우(d)의 나노구조체와 동일한 조건을 가지며, 상대적으로 주기가 긴 나노구조체는 높이 100 nm 의 디스크 형상으로 50 % 의 충전율 및 1600 nm 의 주기로 배치되었다. 도 8을 참조하면, 양면 텍스처링된 웨이퍼 구조체의 경우 가장 이상적인 값에 가까운 광전류를 나타내며, 단순히 평판형 실리콘에 무반사 코팅을 한 경우에 비하여, 디스크 형상의 나노구조체를 갖도록 텍스처링된 경우 광전류가 크게 증가되는 것을 확인할 수 있다.FIG. 8 is a graph showing the maximum light absorption according to texturing and anti-reflection coatings of solar cell wafer structures, and then calculating a current converted value as a function of the effective thickness of the wafer, which was calculated using RCWA software. It is known that (a) in the case of a wafer structure textured on one side such that the surface reflectance is 0% and an ideal Lambertian limit occurs, the effective light path is increased to 4n 2 (n is the refractive index of silicon) It can be seen as the maximum possible value. (b) to (d) show planar wafers (b) each having a 70 nm thick SiN x anti-reflection coating layer, a wafer structure (c) textured so as to have two faces of a nanostructure, and wafers Structure (d). (a) to (d), the wafer is made of silicon, and an ideal reflector is disposed on the opposite side of the wafer surface where light is incident. (D), the nanostructures were arranged in a disc shape having a height of 140 nm at a filling rate of 50% and a period of 800 nm. Also, when textured on both sides (c), a nanostructure having a relatively short cycle is textured only on one side, and the nanostructure having the same condition as that of the nanostructure of (d) At a filling rate of 50% and a period of 1600 nm. Referring to FIG. 8, in the case of the double-side textured wafer structure, the photocurrent is close to the ideal value, and when compared with the case where the anti-reflection coating is simply applied to the planar silicon, the photocurrent greatly increases when textured to have the disk- .

도 9는 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 제조 방법의 흐름도이다. 태양전지용 웨이퍼 구조체의 제조 방법(900)은 웨이퍼의 표면에 에치 마스크 또는 금속 촉매 박막을 형성하는 단계(910), 에치 마스크 또는 금속 촉매 박막이 형성된 웨이퍼를 에칭함으로써, 상기 웨이퍼의 표면에 주기적으로 배치된 복수의 나노구조체를 형성하는 단계(920) 및 에치 마스크 또는 금속 촉매 박막을 제거하는 단계(930)를 포함할 수 있다. 금속 촉매 박막은 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd), 백금(Pt) 등의 귀금속 또는 이들의 합금으로 이루어질 수 있다. 일 실시예에서, 웨이퍼는 두께가 50 마이크론 이하인 초박형 웨이퍼일 수 있다.9 is a flowchart of a method of manufacturing a wafer structure for a solar cell according to an embodiment of the present invention. A method 900 for manufacturing a solar cell wafer structure includes the steps of forming an etch mask or a metal catalyst thin film on a surface of a wafer (910), etching the wafer on which an etch mask or a metal catalyst thin film is formed, A step 920 of forming a plurality of nanostructures, and a step 930 of removing an etch mask or a metal catalyst thin film. The metal catalyst thin film may be made of a noble metal such as gold (Au), silver (Ag), copper (Cu), palladium (Pd), platinum (Pt) In one embodiment, the wafer may be an ultra-thin wafer having a thickness of 50 microns or less.

본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 제조 방법(900)은 금속 촉매 에칭법, 나노임프린팅(nanoimprinting), 나노스피어 리소그라피(nanosphere lithography) 또는 레이저 간섭 리소그라피 등의 나노리소그라피(nanolithography)를 이용할 수 있으며, 형성된 나노구조체는 디스크의 형상을 가질 수 있다. 또한, 일 실시예에서 형성된 나노구조체는 30 % 내지 70 % 의 충전율, 500 nm 이상의 주기 또는 200 nm 이하의 높이를 가질 수 있다. A method 900 for fabricating a wafer structure for a solar cell according to an embodiment of the present invention may include nanolithography such as metal catalytic etching, nanoimprinting, nanosphere lithography, or laser interferometric lithography And the formed nanostructure may have the shape of a disk. In addition, the nanostructure formed in one embodiment may have a filling rate of 30% to 70%, a period of at least 500 nm, or a height of 200 nm or less.

도 10a 내지 도 10h는 본 발명의 실시예들에 따른 태양전지용 웨이퍼 구조체의 제조 방법의 각 단계를 나타내는 개략도이다. 10A to 10H are schematic views showing respective steps of a method of manufacturing a wafer structure for a solar cell according to embodiments of the present invention.

일 실시예에서, 태양전지용 웨이퍼 구조체의 제조 방법의 웨이퍼의 표면에 에치 마스크 또는 금속 촉매 박막을 형성하는 단계(910; 도 9)는 도 10a에 도시된 웨이퍼(1010) 상에 복수의 비드(1020)를 위치시키는 단계, 도 10c에 도시된 상기 비드를 섀도우 마스크로 하여 웨이퍼 상에 금속 촉매 박막(1030)을 증착하는 단계 및 도 10d에 도시된 용매를 이용하여 비드를 제거함으로써, 금속 촉매 박막(1030)에 나노홀 어레이(1040)를 형성하는 단계를 포함할 수 있다. In one embodiment, the step 910 (FIG. 9) of forming an etch mask or a metal catalyst thin film on the surface of the wafer in the method of manufacturing a wafer structure for a solar cell includes forming a plurality of beads 1020 ), Depositing the metal catalyst thin film 1030 on the wafer using the bead shown in Fig. 10C as a shadow mask, and removing the beads using the solvent shown in Fig. 10 (d) 1030 to form a nano-hole array 1040. [

일 실시예에서, 웨이퍼의 표면에 에치 마스크 또는 금속 촉매 박막을 형성하는 단계(910; 도 9)는 도 10b에 도시된 웨이퍼(1010) 상에 위치된 비드(1020)의 크기를 감소시키는 단계를 포함할 수 있으며, 이 때, 반응성 이온 에칭(Reactive Ion Etching; RIE)을 이용할 수 있다. In one embodiment, the step 910 (FIG. 9) of forming an etch mask or a metal catalyst thin film on the surface of the wafer reduces the size of the bead 1020 located on the wafer 1010 shown in FIG. 10B In this case, reactive ion etching (RIE) may be used.

또한, 일 실시예에서, 도 10a에 도시된 웨이퍼(1010) 상에 복수의 비드(1020)를 위치시키는 단계는 실리카 또는 폴리스티렌 비드를 자기조립방식으로 웨이퍼 상에 증착할 수 있다. 자기조립방식은 스핀코팅, 랭뮤어-블로드젯(Langmuir-Blodgett) 또는 대류 조립법(Convective self-assembly) 등을 포함한다. 또, 일 실시예에서, 도 10c에 도시된 비드(1020)를 섀도우(shadow) 마스크로 하여 웨이퍼 상에 금속 촉매 박막(1030)을 증착하는 단계는 진공 증착법을 이용하여 금속 촉매 박막(1030)을 증착할 수 있고, 도 10d에 도시된 단계에서 비드를 제거하기 위한 용매는 불산(HF) 또는 유기용매일 수 있다.In addition, in one embodiment, positioning the plurality of beads 1020 on the wafer 1010 shown in FIG. 10A can deposit silica or polystyrene beads on the wafer in a self-assembled manner. Self-assembly methods include spin coating, Langmuir-Blodgett or convective self-assembly. In addition, in one embodiment, the step of depositing the metal catalyst thin film 1030 on the wafer using the bead 1020 shown in FIG. 10C as a shadow mask may be performed by using a vacuum deposition method to form the metal catalyst thin film 1030 And the solvent for removing the beads in the step shown in Fig. 10D can be hydrofluoric acid (HF) or organic solvent.

또한, 일 실시예에서, 에치 마스크 또는 금속 촉매 박막이 형성된 웨이퍼를 에칭함으로써, 상기 초박형 웨이퍼의 표면에 주기적으로 배치된 복수의 나노구조체를 형성하는 단계(920; 도 9 및 도 10e)는 불산과 과산화수소(H2O2) 또는 질산(HNO3)의 혼합 용액을 이용하여 시간을 조절해 가며 에칭하여 나노구조체(1050; 도 10e)를 형성할 수 있다. 이후, 에치 마스크 또는 금속 촉매 박막을 제거함으로써(930; 도 9) 도 10f에 도시된 바와 같이 웨이퍼의 표면에 복수의 나노구조체(1050)를 형성할 수 있다. Further, in one embodiment, the step 920 of forming a plurality of nanostructures, which are periodically arranged on the surface of the ultra-thin wafer, by etching a wafer on which an etch mask or a metal catalyst thin film is formed (FIG. 9 and FIG. 10E) The nanostructure 1050 (FIG. 10E) can be formed by etching using a mixed solution of hydrogen peroxide (H 2 O 2 ) or nitric acid (HNO 3 ) while adjusting the time. Thereafter, a plurality of nanostructures 1050 can be formed on the surface of the wafer as shown in FIG. 10F by removing the etch mask or the metal catalyst thin film 930 (FIG. 9).

또한, 일 실시예에서, 웨이퍼의 표면에 주기적으로 배치된 복수의 나노구조체를 형성하는 단계(920)는 도 10g에 도시된 바와 같이 웨이퍼의 제1 면에 주기적으로 배치된 복수의 제1 나노구조체(1050a)를 형성하는 단계 및 상기 제1 면과 상이한 웨이퍼의 제2 면에 주기적으로 배치된 복수의 제2 나노구조체(1050b)를 형성하는 단계를 포함할 수 있다. In addition, in one embodiment, step 920 of forming a plurality of nanostructures periodically disposed on the surface of the wafer includes forming a plurality of first nanostructures (e.g., nanostructures) periodically disposed on the first surface of the wafer, Forming a plurality of second nanostructures 1050a that are periodically disposed on a second surface of the wafer different from the first surface, and forming a plurality of second nanostructures 1050b periodically disposed on the second surface of the wafer different from the first surface.

또한, 일 실시예에서, 태양전지용 웨이퍼 구조체의 제조 방법은, 도 10h에 도시된 복수의 나노구조체(1050)가 형성된 웨이퍼의 표면에 무반사 코팅층(1060)을 형성하는 단계를 더 포함할 수 있다. In addition, in one embodiment, the method of manufacturing a wafer structure for a solar cell may further include forming an anti-reflective coating layer 1060 on the surface of a wafer on which a plurality of nanostructures 1050 shown in FIG. 10H are formed.

도 11a 및 도 11b는 본 발명의 일 실시예에 따른 태양전지용 웨이퍼 구조체의 주사전자현미경 사진으로서, 도 11a는 일측면도, 도 11b는 단면도를 나타낸다. 도 11a 및 도 11b를 참조하면, 웨이퍼의 표면에 나노구조체가 형성된 웨이퍼 구조체를 확인할 수 있으며, 형성된 나노구조체는 1 이하의 종횡비를 갖는 디스크의 형상을 가짐을 확인할 수 있다.FIGS. 11A and 11B are scanning electron micrographs of a wafer structure for a solar cell according to an embodiment of the present invention, wherein FIG. 11A is a side view and FIG. Referring to FIGS. 11A and 11B, it can be seen that a wafer structure having a nanostructure formed on the surface of the wafer can be identified, and that the formed nanostructure has a shape of a disk having an aspect ratio of 1 or less.

양면에 나노구조체가 형성된 웨이퍼 구조체의 경우, 태양전지의 제조를 위해, 상대적으로 나노구조체가 형성된 웨이퍼의 일면에 고온 열처리 공정을 통해 베이스 도핑이 p형 또는 n형인 경우, 각각 n형 또는 p형 도펀트(dopant)를 확산시켜 p-n 접합을 형성하고, SiO2 또는 SiNx를 이용하여 상대적으로 주기가 짧은 나노구조체가 형성된 웨이퍼의 표면에 대한 패시베이션 공정을 거친 후, 웨이퍼의 양면에 전극을 형성하여 태양전지를 제조할 수 있다. In the case of a wafer structure in which a nano structure is formed on both sides, in the case where base doping is p-type or n-type through a high-temperature heat treatment process on one surface of a wafer having a relatively nanostructure formed, a dopant is diffused to form a pn junction, a passivation process is performed on the surface of a wafer on which a relatively short periodic structure is formed using SiO 2 or SiN x , and electrodes are formed on both surfaces of the wafer, Can be produced.

상기 설명한 바와 같이, 디스크 형상의 텍스처링을 통해 표면적 증가가 최소화되고 표면 반사율이 저감된 웨이퍼 구조체를 포함하는 태양전지는 실리콘의 밴드갭 근처의 700 nm 내지 1100 nm 의 장파장 대역에서의 광포집 효과를 증가시킬 수 있다. As described above, a solar cell including a wafer structure with minimized surface area increase and reduced surface reflectivity through disk-shaped texturing has been shown to increase the photon collection effect in the long wavelength band of 700 nm to 1100 nm near the bandgap of silicon .

본 발명은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 변경 및 변형이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것은 아니다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100 : 웨이퍼 구조체
110 : 웨이퍼
120 : 나노구조체
PF : 주기
HF : 높이
100: Wafer structure
110: wafer
120: nanostructure
P F : cycle
H F : Height

Claims (19)

태양전지용 웨이퍼 구조체로서,
초박형 웨이퍼; 및
광 흡수를 증가시키기 위해 상기 초박형 웨이퍼의 표면에 주기적으로 배치된 복수의 나노구조체를 포함하되,
상기 나노구조체는 디스크의 형상을 가지며,
상기 디스크는 종횡비가 1 이하인 원기둥 형상인 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
1. A wafer structure for a solar cell,
Ultra thin wafer; And
A plurality of nanostructures periodically disposed on a surface of the ultra-thin wafer for increasing light absorption,
The nanostructure has a disk shape,
Wherein the disk has a cylindrical shape with an aspect ratio of 1 or less.
제 1 항에 있어서,
상기 나노구조체는 30 % 이상 70 % 이하의 충전율로 배치되는 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
The method according to claim 1,
Wherein the nanostructure is disposed at a filling rate of 30% or more and 70% or less.
제 1 항 또는 제 2 항에 있어서,
상기 나노구조체는 500 nm 이상의 주기로 배치되는 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
3. The method according to claim 1 or 2,
Wherein the nanostructure is disposed at a period of 500 nm or more.
제 3 항에 있어서,
상기 나노구조체는 500 nm 이상 1000 nm 이하의 주기로 배치되는 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
The method of claim 3,
Wherein the nanostructure is disposed at a period of 500 nm or more and 1000 nm or less.
제 1 항 또는 제 2 항에 있어서,
상기 나노구조체의 높이는 0 초과 200 nm 이하인 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
3. The method according to claim 1 or 2,
Wherein the height of the nanostructure is greater than 0 and less than or equal to 200 nm.
제 5 항에 있어서,
상기 나노구조체의 높이는 100 nm 이상 200 nm 이하인 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
6. The method of claim 5,
Wherein the height of the nanostructure is 100 nm or more and 200 nm or less.
제 1 항에 있어서,
상기 복수의 나노구조체는,
상기 초박형 웨이퍼의 제1 면에 주기적으로 배치된 복수의 제1 나노구조체; 및
상기 초박형 웨이퍼에서 상기 제1 면과 상이한 제2 면에 주기적으로 배치된 복수의 제2 나노구조체를 포함하는 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
The method according to claim 1,
Wherein the plurality of nanostructures comprise:
A plurality of first nanostructures periodically disposed on a first surface of the ultra-thin wafer; And
And a plurality of second nanostructures periodically arranged on a second surface different from the first surface of the ultra-thin wafer.
제 7 항에 있어서,
상기 제2 나노구조체의 주기는 상기 제1 나노구조체의 주기보다 긴 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
8. The method of claim 7,
Wherein the period of the second nanostructure is longer than the period of the first nanostructure.
제 8 항에 있어서,
상기 제2 나노구조체는 500 nm 이상 1600 nm 이하의 주기로 배치되는 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
9. The method of claim 8,
And the second nanostructures are arranged at a period of 500 nm or more and 1600 nm or less.
제 1 항에 있어서,
상기 나노구조체가 배치된 상기 초박형 웨이퍼의 표면 상에 위치하는 무반사 코팅층을 더 포함하는 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
The method according to claim 1,
Further comprising an anti-reflective coating layer disposed on a surface of the ultra-thin wafer on which the nanostructure is disposed.
제 10 항에 있어서,
상기 무반사 코팅층은 SiNx 또는 SiO2로 이루어지는 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
11. The method of claim 10,
Wherein the anti-reflective coating layer is made of SiN x or SiO 2 .
제 1 항에 있어서,
상기 나노구조체는 2차원 단순입방구조 또는 2차원 육방조밀구조로 배치되는 것을 특징으로 하는 태양전지용 웨이퍼 구조체.
The method according to claim 1,
Wherein the nanostructure is disposed in a two-dimensional simple cubic structure or a two-dimensional hexagonal close-packed structure.
초박형 웨이퍼의 표면에 에치 마스크 또는 금속 촉매 박막을 형성하는 단계;
상기 에치 마스크 또는 금속 촉매 박막이 형성된 상기 초박형 웨이퍼를 에칭함으로써, 상기 초박형 웨이퍼의 표면에 주기적으로 배치된 복수의 나노구조체를 형성하는 단계; 및
상기 에치 마스크 또는 금속 촉매 박막을 제거하는 단계;를 포함하되,
나노리소그라피(nanolithography)를 이용하며,
상기 나노구조체는 디스크의 형상을 가지며,
상기 디스크는 종횡비가 1 이하인 원기둥 형상인 것을 특징으로 하는 태양전지용 웨이퍼 구조체의 제조 방법.
Forming an etch mask or a metal catalyst thin film on the surface of the ultra thin wafer;
Forming a plurality of nanostructures periodically arranged on a surface of the ultra-thin wafer by etching the ultra-thin wafer having the etch mask or the metal catalyst thin film formed thereon; And
Removing the etch mask or the metal catalyst thin film,
Using nanolithography,
The nanostructure has a disk shape,
Wherein the disk has a cylindrical shape with an aspect ratio of 1 or less.
제 13 항에 있어서,
상기 초박형 웨이퍼의 표면에 에치 마스크 또는 금속 촉매 박막을 형성하는 단계는 나노임프린팅(nanoimprinting), 나노스피어 리소그라피(nanosphere lithography) 또는 레이저 간섭 리소그라피를 이용하여 상기 에치 마스크 또는 금속 촉매 박막을 제작하는 단계를 포함하는 것을 특징으로 하는 태양전지용 웨이퍼 구조체의 제조 방법.
14. The method of claim 13,
The step of forming the etch mask or the metal catalyst thin film on the surface of the ultra-thin wafer may include the steps of fabricating the etch mask or the metal catalyst thin film using nanoimprinting, nanosphere lithography or laser interference lithography Wherein the method comprises the steps of:
제 13 항에 있어서,
상기 초박형 웨이퍼의 표면에 주기적으로 배치된 복수의 나노구조체를 형성하는 단계는,
상기 초박형 웨이퍼의 제1 면에 주기적으로 배치된 복수의 제1 나노구조체를 형성하는 단계; 및
상기 초박형 웨이퍼에서 상기 제1 면과 상이한 제2 면에 주기적으로 배치된 복수의 제2 나노구조체를 형성하는 단계;를 포함하는 것을 특징으로 하는 태양전지용 웨이퍼 구조체의 제조 방법.
14. The method of claim 13,
The step of forming a plurality of nanostructures, which are periodically arranged on the surface of the ultra-thin wafer,
Forming a plurality of first nanostructures periodically disposed on a first surface of the ultra-thin wafer; And
And forming a plurality of second nanostructures periodically disposed on a second surface different from the first surface of the ultra-thin wafer.
제 13 항에 있어서,
상기 복수의 나노구조체가 형성된 초박형 웨이퍼의 표면에 무반사 코팅층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 태양전지용 웨이퍼 구조체의 제조 방법.
14. The method of claim 13,
Further comprising the step of forming an anti-reflective coating layer on the surface of the ultra-thin wafer having the plurality of nanostructures formed thereon.
제 13 항에 있어서,
상기 복수의 나노구조체는 30 % 이상 70 % 이하의 충전율로 배치되는 것을 특징으로 하는 태양전지용 웨이퍼 구조체의 제조 방법.
14. The method of claim 13,
Wherein the plurality of nanostructures are disposed at a filling rate of 30% or more and 70% or less.
제 13 항 또는 제 17 항에 있어서,
상기 복수의 나노구조체는 500 nm 이상의 주기로 배치되는 것을 특징으로 하는 태양전지용 웨이퍼 구조체의 제조 방법.
The method according to claim 13 or 17,
Wherein the plurality of nanostructures are arranged at intervals of 500 nm or more.
제 13 항 또는 제 17 항에 있어서,
상기 복수의 나노구조체는 0 초과 200 nm 이하의 높이를 가지는 것을 특징으로 하는 태양전지용 웨이퍼 구조체의 제조 방법.
The method according to claim 13 or 17,
Wherein the plurality of nanostructures have a height of more than 0 to 200 nm.
KR1020140085341A 2014-07-08 2014-07-08 Wafer structure for solar cell and method for fabricating the same KR101575854B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140085341A KR101575854B1 (en) 2014-07-08 2014-07-08 Wafer structure for solar cell and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140085341A KR101575854B1 (en) 2014-07-08 2014-07-08 Wafer structure for solar cell and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR101575854B1 true KR101575854B1 (en) 2015-12-10

Family

ID=54979181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140085341A KR101575854B1 (en) 2014-07-08 2014-07-08 Wafer structure for solar cell and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101575854B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210067386A (en) * 2019-11-29 2021-06-08 한국과학기술연구원 Silicon wafer structures textured with quasi-hexagonal nano-pyramids and method for manufacturing the silicon wafer, and a solar cell comprising the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210067386A (en) * 2019-11-29 2021-06-08 한국과학기술연구원 Silicon wafer structures textured with quasi-hexagonal nano-pyramids and method for manufacturing the silicon wafer, and a solar cell comprising the same
KR102307936B1 (en) 2019-11-29 2021-10-05 한국과학기술연구원 Silicon wafer structures textured with quasi-hexagonal nano-pyramids and method for manufacturing the silicon wafer, and a solar cell comprising the same

Similar Documents

Publication Publication Date Title
Zhu et al. Nanostructured photon management for high performance solar cells
CN101958347B (en) Nanostructured functional coatings and device
Wang et al. Realizing high-efficiency omnidirectional n-type Si solar cells via the hierarchical architecture concept with radial junctions
US8808933B2 (en) Semiconductor wire array structures, and solar cells and photodetectors based on such structures
TWI605265B (en) Optical anti-reflection structure and solar cell and optical anti-reflection structure therewith
US20140069496A1 (en) Planar Plasmonic Device for Light Reflection, Diffusion and Guiding
JPS59104185A (en) Photovoltaic semiconductor device spaced with reflector
US20130014814A1 (en) Nanostructured arrays for radiation capture structures
CN102097497A (en) Solar cell with high conversion efficiency
WO2013171286A1 (en) Solar cells having a nanostructured antireflection layer
Liu et al. Micro/nanostructures for light trapping in monocrystalline silicon solar cells
Omar et al. Surface morphological and optical properties of flexible black silicon fabricated by metal-assisted chemical etching
KR101190197B1 (en) Solar cells using substrate integrated with antireflection nano structure and method for fabricating the same
KR20120010919A (en) Thin film solar cell
KR101575854B1 (en) Wafer structure for solar cell and method for fabricating the same
CN103597603A (en) Photoelectric conversion element
CN102610665B (en) Silicon nanoporous array structured concentrator solar cell and preparation method thereof
KR20120010920A (en) Thin film solar cell and manufacturing method thereof
KR20120060185A (en) Solar cells using substrate integrated with antireflection nano structure and method for fabricating the same
US20150179843A1 (en) Photovoltaic device
CN103035752B (en) Crystal silicon solar energy battery comprising nanometer structure antireflection film and preparation method thereof
CN107134499B (en) Compound curved light trapping structure and preparation method thereof
Pylypova et al. Influence of Si Nanowires Parameters and Ag Nanoparticles on Light Trapping in Solar Cells
CN104350605A (en) Method for producing textured reflector for thin-film photovoltaic cell, and resulting textured reflector
US20230231066A1 (en) Photovoltaic cells with wavelength-selective light trapping

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140708

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150519

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20151127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20181203

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20191203

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20191203

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201201

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220110

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20221031

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20231116

Start annual number: 9

End annual number: 9