EP2097999A1 - Verfahren zur handhabe von daten - Google Patents

Verfahren zur handhabe von daten

Info

Publication number
EP2097999A1
EP2097999A1 EP07822790A EP07822790A EP2097999A1 EP 2097999 A1 EP2097999 A1 EP 2097999A1 EP 07822790 A EP07822790 A EP 07822790A EP 07822790 A EP07822790 A EP 07822790A EP 2097999 A1 EP2097999 A1 EP 2097999A1
Authority
EP
European Patent Office
Prior art keywords
data
receiver
protocol
blocks
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP07822790A
Other languages
English (en)
French (fr)
Inventor
Andreas Rupp
Rainer Baumgaertner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP2097999A1 publication Critical patent/EP2097999A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
    • G08C15/06—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0614—Systems characterised by the synchronising information used the synchronising signal being characterised by the amplitude, duration or polarity

Definitions

  • the invention relates to a method for handling data, a device for handling data, a computer program and a computer program product.
  • PWM signals pulse width modulation signals
  • serial interfaces with so-called handshake, clock and sync lines are usually used.
  • Serial protocols requiring additional handshake, clock and sync lines are designed for longer transmission paths.
  • such protocols only exploit some of the possibilities offered by short path transmissions, such as those described in US Pat. between a computer and a Ventilendme, are given.
  • these synchronization protocols require a quiet phase on the line, which is why they are not currently used in controllers.
  • a method for controlling an actuating element is described in the publication DE 199 50 027 A1.
  • the control element with a pulse-shaped drive signal is controlled, wherein a first pulse duration is predetermined with a first period and a size is determined with a second period, which determines the pulse duration of the drive signal.
  • a pulse of the drive signal is triggered and the first pulse train is restarted.
  • the document DE 100 05 154 A1 relates to a method for establishing a communication between two subscribers of a bus system and for loading data via the bus system.
  • the data is loaded into a memory of a first party and the data is sent by a second party.
  • the bus system has a predeterminable transfer rate that is valid for all subscribers and with which all subscribers communicate during operation.
  • the transmission of the data is carried out in the form of frames containing an identifier.
  • each participant in the bus can send frames on an equal basis and each participant can identify and receive frames for them via the identifier. It is provided that the first subscriber receives frames from the second subscriber when the second subscriber transmits at least one frame which differs from the predetermined transmission rate.
  • the invention relates to a method for handling data.
  • a serial data stream with which several data are transmitted simultaneously per line, is transmitted with a serial protocol, which is formed by data blocks and synchronization blocks.
  • a synchronization of the data blocks is performed with the synchronization blocks.
  • the protocol can be generated in a possible execution of the method by a timer unit, for example. A high-end timer.
  • the method it may also be possible to transmit the data time synchronously or simultaneously and / or continuously.
  • the data can also be transmitted with a time delay and discontinuously.
  • the data from a transmitter, for example.
  • a computing unit to a receiver, eg. A power amplifier or valve output stage, transferred.
  • the receiver is controlled by the transmitter by means of the serial protocol.
  • the data can be transmitted between the transmitter and the receiver, taking into account, in particular, synchronicity or simultaneity.
  • the receiver is re-synchronized after one cycle.
  • a respective data block is shorter than a low phase of a synchronization block embodied as a master sync block.
  • at least one synchronization block is used by the receiver for consistency check.
  • the invention further relates to an arrangement for handling data, which is designed to transmit a serial data stream with which several data are to be transmitted simultaneously per line, with a serial protocol, which is formed from data blocks and synchronization blocks.
  • the arrangement may comprise a transmitter, for example a control unit, in particular with a computing unit, and a receiver, for example an external module such as an output stage, in particular a valve stage, or a sensor and / or actuator.
  • a transmitter for example a control unit, in particular with a computing unit
  • a receiver for example an external module such as an output stage, in particular a valve stage, or a sensor and / or actuator.
  • the computer program with program code means according to the invention is designed to perform all steps of a method according to the invention when the computer program is executed on a computer or a corresponding computing unit, in particular in an arrangement according to the invention.
  • the invention further relates to a computer program product with program code memories which are stored on a computer-readable data carrier in order to carry out all the steps of a method according to the invention when the computer program is executed on a computer or a corresponding computing unit, in particular in an arrangement according to the invention.
  • the invention provides a serial control protocol for transmitting different signals or data.
  • the serial protocol to be provided via the method is, for example, suitable for controlling so-called Gen9 valve output stages in internal combustion engines of motor vehicles and / or brake control units for motor vehicles.
  • a data stream can be sent from the arithmetic unit to the final stage or valve output stage, wherein a minimum number of Lines, especially only one line is needed.
  • synchronization blocks such as, for example, re-sync blocks and master sync blocks
  • rapid resynchronization and resynchronization between the data blocks is possible.
  • the synchronicity of transmitter and receiver can be used over a basic clock for cost-effective implementation of the receiver.
  • a timer unit designed as a high-end timer is used to generate the protocol.
  • HET high-end timer
  • an efficient use of resources of the arithmetic unit or a computer is possible, for example, to control the power amplifier only a minimum amount of computing time is needed.
  • certain subtasks can be taken over by the timer unit or possibly a coprocessor.
  • the fast cyclic transmission through a coprocessor relieves the computer as long as partial functionalities are needed.
  • the same driver output stage as in the high-end range is used in the low-end range, so that only a portion of the functionalities must be provided or displayed.
  • the protocol for the control is not limited to valve output stages, it can be applied to any type of functional modules, for example. Actuators and sensors that usually interact with a control unit. So it is also possible to use the protocol for a valve control, in which over a serial data stream per line more information is transmitted.
  • a time-synchronized continuous transmission of the signals, payload information or data is feasible, which is usually done waiving additional sync, handshake and clock signals. It also results in an improved security concept, if a response is made via another serial interface protocol. This is possible because the number of necessary lines can be kept low in a realization of the method.
  • the arrangement typically results in a simple structure of the receiver or receiving part and in particular a simple synchronization or synchronization. Synchronities between senders and receivers can now be used as desired.
  • the data provided in the exemplary embodiment for valve control data are output in the serial data stream from the transmitter, in this case the computer.
  • the data stream is constructed in such a way that no explicit sync, clock or handshake lines are necessary between the transmitter and the receiver designed here as a valve output stage.
  • the protocol for activation usually consists of data and synchronization blocks.
  • a data block consists of a number of bits of equal length.
  • Sync blocks also consist of a number of bits of equal length.
  • re-sync blocks and master-sync blocks also to be provided may have lengths that are not integer-divisible by a respective bit length.
  • Re-sync blocks are at least larger than one bit and contain a low-to-high or a high-to-low transition. In this case, a low phase of master sync blocks is generally larger than the largest data block in the protocol.
  • the transmission may be cyclic, e.g. However, it can also take place acyclically; during a time between the transmission phases, a high level is present on a line, for example a signal line, so that the master sync block can be recognized unambiguously by the receiver. If receiver and transmitter the same
  • the receiver With a low-to-high edge in the master sync block, a bit center of the protocol bits can be synchronized. If no common base clock between transmitter and receiver receiver, the receiver can determine the size of the protocol bits by measuring the master sync block. The size of the master-sync block is determined in design by a maximum low-time. With the low-to-high edge in the master sync block, the receiver can synchronize to the bit center of the protocol bits just as in the synchronous case. The edges of the re-sync blocks can be used by the receiver for re-synchronization between the master-sync blocks. The sync bits are used to limit the number of low phases occurring in the protocol. In one possible embodiment, the described edges can be designed as start or stop bits as well as synchronization bits.
  • FIG. 1 schematically shows a first embodiment of a serial protocol.
  • Figure 2 shows a schematic representation of an example of a valve driver according to the prior art.
  • FIG. 3 shows a schematic representation of a first embodiment of a valve output stage in a first embodiment of the arrangement according to the invention.
  • FIG. 4 shows a schematic illustration of a second embodiment of a valve end stage in a second embodiment of the arrangement according to the invention.
  • FIG. 5 shows a schematic illustration of a third embodiment of the arrangement according to the invention with a plurality of valve output stages.
  • FIG. 6 shows a schematic representation of a second embodiment of the serial protocol.
  • a first data block 4 is for a "Ventilan Kunststoffparameterwert 1"
  • a second data block 6 for a "Ventilan Kunststoffparameterwert 2”
  • a third data block 8 for a "Ventilan Kunststoffpa- parameter value 3”
  • a fourth data block 10 for a "Ventilan Tavernparameterwert 4"
  • a fifth Data block 12 for "aux”, in which additional information for various functions are housed provided. This additional information is provided, for example, for data synchronization, for controlling monitoring and test operations or for switching on and off valves and other functions.
  • the present protocol 2 further comprises a re-sync block 14 and a master sync block 16 and thus two sync blocks.
  • the individual data blocks 4, 6, 8, 10, 12 for the four Ventilan Kunststoffparameterhong and for "aux" are all shorter than a low phase of the master sync block 16. This ensures that the Ventilendlace at the latest after one cycle 18 of the protocol 2, which takes 250 ⁇ S here, re-synchronized.
  • the serial protocol 2 is suitable in the present embodiment for the handling of data transmitted from a transmitter to a receiver.
  • the protocol consisting of the data blocks 4, 6, 8, 10, 12 and the synchronization blocks 2 transmits a serial data stream with which several data are transmitted simultaneously per line.
  • the valve output stage as a receiver may resynchronize to the bit positions in the serial protocol 2 for transmission of the data stream prior to the occurrence of the next master sync block 18.
  • Sync bits (synchronization bits) of the re-sync block 14 and the master sync block 16 can be used by the receiver for consistency checking of the protocol 2.
  • FIG. 2 shows a schematic representation of an example of a valve driver 20 known from the prior art which is connected to a multiply buffered serial peripheral interface 22 (MIBSPI or multiplexed-serial peripheral inter face).
  • MIBSPI multiply buffered serial peripheral interface 22
  • This valve driver 20 has a minimum number of connections, in the present case only one connection.
  • a function of this valve driver depends greatly on fluctuations in the tasks or tasks to be mastered.
  • a functionality for supporting a valve must be implemented in terms of hardware. This in turn means that high hardware costs are incurred if many applications are to be provided.
  • There are also two concepts for valve driver 20 is needed, namely a concept for the so-called low-end area and a concept for the so-called high-end area, which brings a low flexibility of this valve driver 20 with it.
  • FIG. 3 shows a schematic representation of a first embodiment of a valve output stage 24 within a first embodiment of an arrangement 26 according to the invention.
  • the arrangement 26 has an arithmetic unit, not shown, of a control unit.
  • the arithmetic unit is provided as a transmitter and the valve output stage 24 as a receiver.
  • the arrangement 26 is designed to transmit a serial data stream, with which several data are transmitted simultaneously per line, with a serial protocol, which is formed by data blocks and synchronization blocks, from the computing unit to the valve output stage 24.
  • This valve output stage 24 and thus a corresponding valve driver is connected via a first connection to a multi-buffered serial peripheral interface 28. Between the Ventilendch 24 and the interface 28 are data and thus also exchanged signals. In the present embodiment, the interface 28 is provided primarily for monitoring. With twelve second terminals in this embodiment, the valve output stage 24 is connected by means of a pulse width modulation with a timer unit 30 designed as a high-end timer.
  • a delay depends on a complexity of the valve to be acted upon and is suitably scalable.
  • a functionality for the synchronization of the valve can also be realized with software. Particularly in the high-end range, high flexibility is available in the present valve output stage 24.
  • FIG. 1 A second embodiment of a valve output stage 32 within a second embodiment of an arrangement 34 according to the invention is shown schematically in FIG.
  • An unillustrated arithmetic unit of a controller is provided as a further module of the assembly 34.
  • the arithmetic unit is defined here as transmitter and the valve output stage 32 as receiver.
  • a serial data stream is transmitted from the arithmetic unit to the valve output stage 32 with a serial protocol formed by data blocks and synchronization blocks.
  • This valve output stage 32 and thus a corresponding valve driver is connected via a first connection with a multi-buffered serial peripheral interface 36, which is designed for monitoring. Between the Ventilendch 32 and the interface 36 data and thus signals are exchanged.
  • four to six second connections are provided, via which the valve output stage 32 is connected via pulse width modulation to a timer unit 38 designed as a high-end timer.
  • a running time is determined by a design and thus a complexity of the valve to be acted upon, requirements are correspondingly scalable.
  • a functionality for the synchronization of the valve is also realized by software.
  • this arrangement 34 is in the low-end as well as in the high-end Given a high flexibility range.
  • a number of the second connections to the timer unit 38 are smaller than in the case of the arrangement 26 presented in FIG.
  • the third embodiment of an arrangement 40 shown in FIG. 5 has in each case an embodiment of a first valve output stage 42, a second valve output stage 44 and a third valve output stage 46.
  • the first valve output stage 42 has a "valve output stage No. 1" 48, a “valve output stage No. 2" 50, a “valve output stage No. 3" 52 and a “valve output stage No. 4" 54.
  • the "valve output stage # 1" 48 and the “valve output stage # 2" 50 are connected via an X-oriented high-end timer 56.
  • the "valve final stage # 3" 52 and the "valve final stage # 4" 54 are connected to a Y-oriented high-end timer 58.
  • the second valve output stage 44 has a "valve output stage No.
  • the third valve output stage 46 has a "valve output stage # 9" 72, a “valve stage # 10" 74, a “valve stage # 11" 76 and a “valve stage # 12" 78, all with an X-oriented high End timer 80 are connected.
  • FIG. 6 shows a schematic representation in different resolutions of a second embodiment of a serial protocol 82.
  • the protocol 82 is reduced in an upper area of FIG. 6 and shown in a lower area of FIG. 6 in greater detail and thus enlarged.
  • first data block 84 for a "first valve drive value”
  • second data block 86 for a "second valve drive value”
  • third data block 28 for a "third valve drive value”
  • fourth data block 90 for a "fourth valve control value”
  • first sync block 92 which is also provided here for additional information "Aux”
  • second synchronization block 94 shown.
  • One cycle 96 of this protocol 82 has a length of 250 ⁇ S.
  • this data stream with the serial protocol 82 that the data blocks 84, 86, 88, 90 and sync. Blocks 92, 94.
  • a summary 98 of the first four data blocks 84, 86, 88, 90 for the four valve control values is depicted.
  • This summary 98 is intended for two channels, one cycle having a length of 4 ⁇ S for each bit.
  • the additional data bits from the first synchronization block 92 are used in this embodiment for various data.
  • a stop bit 100 and a start bit 102 of the second synchronization block 94 are also shown.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Verfahren zur Handhabe von Daten, bei dem ein serieller Datenstrom, mit dem pro Leitung gleichzeitig mehrere Daten übertragen werden, mit einem seriellen Protokoll (2), das aus Datenblöcken (4, 6, 8, 10, 12) und Synchronisationsblöcken gebildet ist, übertragen wird.

Description

Beschreibung
Titel
Verfahren zur Handhabe von Daten
Die Erfindung betrifft ein Verfahren zur Handhabe von Daten, eine Einrichtung zur Handhabe von Daten, ein Computerprogramm und ein Computerprogrammprodukt.
Stand der Technik
Zur Ansteuerung von Ventilendstufen werden üblicherweise Pulsweitenmodulationssig- nale (PWM-Signale) oder serielle Schnittstellen mit sog. Handshake-, Takt- und Sync- Leitungen verwendet. Serielle Protokolle, die zusätzlichen Handshake-, Takt- und Sync- Leitungen benötigen, sind für längere Übertragungswege ausgelegt. Derartige Protokolle nutzen jedoch nur einen Teil der Möglichkeiten, die bei Kurzwegübertragun- gen, wie z.B. zwischen einem Rechner und einer Ventilendstufe, gegeben sind. Ebenso wenig nutzen sie eine eventuell vorhandene Synchronität von Sender und Empfänger. Außerdem benötigen diese Protokolle zur Synchronisierung eine Ruhephase auf der Leitung, weshalb sie derzeit in Steuergeräten nicht eingesetzt werden.
Ein Verfahren zur Steuerung eines Stellelements ist in der Druckschrift DE 199 50 027 Al beschrieben. Dabei ist das Stellelement mit einem impulsförmigen Ansteuersignal ansteuerbar, wobei mit einer ersten Periodendauer eine erste Impulsfolge vorgegeben ist und mit einer zweiten Periodendauer eine Größe bestimmt wird, die die Pulsdauer des Ansteuersignals festlegt. Nach jeder Bestimmung der Größe, die die Pulsdauer des Ansteuersignals festlegt, wird ein Impuls des Ansteuersignals ausgelöst und die erste Impulsfolge neu gestartet.
Die Druckschrift DE 100 05 154 Al betrifft ein Verfahren zum Aufbau einer Kommunikation zwischen zwei Teilnehmern eines Bussystems und zum Laden von Daten über das Bussystem. Hier werden die Daten in einen Speicher eines ersten Teilnehmers geladen und die Daten von einem zweiten Teilnehmer gesendet. Das Bussystem weist eine vorgebbare und für alle Teilnehmer gültige Übertragungsrate auf, mit der alle Teilnehmer im Betrieb kommunizieren. Die Übertragung der Daten wird in Form von Rah- men durchgeführt, die eine Kennung enthalten. Dabei kann jeder Busteilnehmer gleichberechtigt Rahmen senden und jeder Teilnehmer über die Kennung für ihn bestimmte Rahmen ermitteln und empfangen. Es ist vorgesehen, dass der erste Teilnehmer von dem zweiten Teilnehmer Rahmen empfängt, wenn der zweite Teilnehmer wenigstens einen Rahmen sendet, der sich von der vorgegebenen Übertragungsrate unterscheidet.
Aus der Druckschrift DE 196 21 902 Al ist ein System zur Überlagerung von Informationen bekannt. Dabei werden Informationen mit einem analogen Signal, das periodisch zwei vorgebbare Niveaus aufweist, durch die Periodendauer des analogen Signals repräsentiert. Dies erfolgt mit einem gebildeten digitalen Signal, das Informationen in Form eines digitalen Datenworts repräsentiert. Zur Bildung eines Überlagerungssignals wird das digitale Signal dem analogen Signal überlagert.
Offenbarung der Erfindung
Die Erfindung betrifft ein Verfahren zur Handhabe von Daten. Dabei wird ein serieller Datenstrom, mit dem pro Leitung gleichzeitig mehrere Daten übertragen werden, mit einem seriellen Protokoll, das aus Datenblöcken und Synchronisationsblöcken gebildet ist, übertragen.
In Ausgestaltung wird mit den Synchronisationsblöcken eine Synchronisation der Datenblöcke durchgeführt. Das Protokoll kann bei einer möglichen Ausführung des Verfahrens durch eine Timereinheit, bspw. einen High-End-Timer, generiert werden.
Bei dem Verfahren kann es zudem möglich sein, die Daten zeitsynchron bzw. zeitgleich und/oder kontinuierlich zu übertragen. Selbstverständlich können die Daten auch zeitversetzt sowie diskontinuierlich übertragen werden.
Üblicherweise werden die Daten von einem Sender, bspw. einer Recheneinheit, zu einen Empfänger, bspw. einer Endstufe oder Ventilendstufe, übertragen. Dabei ist re- gelmäßig vorgesehen, dass der Empfänger mittels des seriellen Protokolls von dem Sender angesteuert wird.
Des weiteren können die Daten insbesondere unter Berücksichtigung einer Synchroni- tat bzw. Gleichzeitigkeit zwischen dem Sender und dem Empfänger übertragen werden. In einer Ausgestaltung wird der Empfänger nach einem Zyklus neu synchronisiert.
In weiterer Ausgestaltung ist jeweils ein Datenblock kürzer als eine Lowphase eines als Master-sync- Block ausgebildeten Synchronisationsblocks. Zudem ist es denkbar, dass mindestens ein Synchronisationsblock von dem Empfänger zur Konsistenzprüfung herangezogen wird.
Die Erfindung betrifft des weiteren eine Anordnung zur Handhabe von Daten, die dazu ausgebildet ist, einen seriellen Datenstrom, mit dem pro Leitung gleichzeitig mehrere Daten zu übertragen sind, mit einem seriellen Protokoll, das aus Datenblöcken und Synchronisationsblöcken gebildet ist, zu übertragen.
Mit dieser Anordnung oder einzelnen Komponente dieser Anordnung sind einzelne oder alle Schritte des erfindungsgemäßen Verfahrens durchführbar. Die Anordnung kann einen Sender, bspw. ein Steuergerät, insbesondere mit einer Recheneinheit, sowie einen Empfänger, bspw. ein externes Modul wie eine Endstufe, insbesondere eine Ventilstufe, oder einen Sensor und/ oder Aktuator umfassen.
Das erfindungsgemäße Computerprogramm mit Programmcodemitteln ist dazu ausge- bildet, alle Schritte eines erfindungsgemäßen Verfahrens durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit, insbesondere in einer erfindungsgemäßen Anordnung, ausgeführt wird.
Die Erfindung betrifft des weiteren ein Computerprogrammprodukt mit Programmcode- mittein, die auf einem computerlesbaren Datenträger gespeichert sind, um alle Schritte eines erfindungsgemäßen Verfahrens durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit, insbesondere in einer erfindungsgemäßen Anordnung, ausgeführt wird. - A -
Mit der Erfindung wird insbesondere ein serielles Ansteuerprotokoll zur Übertragung von unterschiedlichen Signalen oder Daten bereitgestellt. Das über das Verfahren bereitzustellende serielle Protokoll ist bspw. zur Ansteuerung von sog. Gen9- Ventilendstufen in Verbrennungsmotoren von Kraftfahrzeugen und/oder von Brems- Steuergeräten für Kraftfahrzeuge geeignet.
Mit der Erfindung können Anforderung bzgl. einer Geräuschoptimierung und von unterschiedlichen Ansteuerprofilen erfüllt werden, da nunmehr auch eine Übertragung großer Datenmengen möglich ist. Auf die kostenintensive und unflexible Realisierung der be- nötigten Funktionalitäten in der Hardware kann verzichtet werden. Mit der Erfindung ist es bspw. bei einer Übertragung durch PWM-Signale möglich, mehr als zwei unterschiedliche Informationen über eine Leitung zu übermitteln. Das Einlesen der PWM- Signale auf einer Seite des Empfängers ist üblicherweise gegenüber Basisfrequenzschwankungen zwischen dem Sender und dem Empfänger unempfindlich. Zudem wer- den bei der serieller Übertragung in der Regel keine zusätzlichen Handshake-, Takt- und/oder Sync- Leitungen benötigt.
Durch Einführen des neuen Protokolls zur Ansteuerung, das typischerweise auch ohne zusätzliche Handshake-, Takt- und Sync-Signale auskommt, kann innerhalb der Anord- nung bspw. ein Datenstrom von der Recheneinheit zur Endstufe bzw. Ventilendstufe gesendet werden, wobei eine minimale Anzahl von Leitungen, insbesondere nur eine Leitung, benötigt wird.
Durch Bestandteile des Protokolls, die als Synchronisationsblöcke, wie bspw. Re-sync- Blöcke und Master-sync- Blöcke, ausgebildet sind, ist die schnelle Neusynchronisation und die Resynchronisation zwischen den Datenblöcken möglich. Weiterhin kann die Synchronität von Sender und Empfänger über einen Basistakt zur kosteneffizienten Realisierung des Empfängers genutzt werden.
Durch Standardisierung des verwendeten Protokolls ist es typischerweise möglich, mit demselben Protokoll mehrere gleich funktionierende Vorrichtungen, insbesondere Endstufen, und dergleichen zusammenzuschalten, ohne dabei für jede Kombination von Vorrichtungen ein eigenes Protokoll anpassen zu müssen. Man kann dabei eine Skalierbarkeit wie bei PWM- Endstufen erreichen, wodurch, wie bspw. bei einer seriellen Schnittstelle üblich, zusätzlich unterschiedliche Dateninhalte auf einer Leitung transportiert werden können.
In einer Ausgestaltung wird zur Generierung des Protokolls eine als High-End-Timer (HET) ausgebildete Timereinheit verwendet. Somit ist eine effiziente Nutzung von Ressourcen der Recheneinheit bzw. eines Rechners möglich, wobei bspw. zur Ansteuerung der Endstufe nur eine minimale Rechenzeit benötigt wird. Zudem können auch bestimmte Teilaufgaben von der Timereinheit oder ggf. einem Koprozessor übernommen werden. Die schnelle zyklische Übertragung durch einen Koprozessor entlastet den Rechner solange Teilfunktionalitäten benötigt werden. Hierzu ist in Ausgestaltung vorgesehen, dass im Low- End- Bereich die gleiche Treiberendstufe wie im High-End- Bereich verwendet wird, so dass dabei nur ein Teil der Funktionalitäten bereitgestellt oder dargestellt werden muss.
Das Protokoll zur Ansteuerung ist nicht auf Ventilendstufen beschränkt, es kann auf jegliche Art funktioneller Module, bspw. von Aktuatoren und auch Sensoren, die in der Regel mit einem Steuergerät zusammenwirken, angewendet werden. So ist es auch möglich, das Protokoll für eine Ventilansteuerung, bei der über einen seriellen Datenstrom pro Leitung mehrere Informationen übertragen werden, zu verwenden.
Mit der Erfindung ergibt sich u. a. eine Reduzierung der benötigten Übertragungsleitungen im Vergleich zur PWM-Ansteuerung. Außerdem ist eine Verteilung der zu übertragenden Informationen oder Nutzdaten auf mehrere relativ niederfrequente und störungsarme Leitungen möglich. Somit können im Vergleich zur PWM-Übertragung meh- rere Nutzdaten und somit Informationen auf einer Datenleitung übertragen werden.
Im Vergleich zu seriellen Schnittstellen ist bei einer Ausführung der Erfindung ein zeitsynchrones kontinuierliches Übertragen der Signale, Nutzinformationen oder -daten durchführbar, was in der Regel unter Verzicht auf zusätzliche Sync-, Handshake- und Takt-Signale erfolgt. Es ergibt sich des weiteren ein verbessertes Sicherheitskonzept, falls eine Rückmeldung über ein anderes serielles Schnittstellenprotokoll erfolgt. Dies ist deshalb möglich, da die Anzahl der notwendigen Leitungen bei einer Realisierung des Verfahrens gering gehalten werden kann. Bei einer Ausführungsform der Anordnung ergibt sich typischerweise eine einfache Struktur des Empfängers bzw. Empfangsteils sowie insbesondere eine einfache Synchronisation bzw. Synchronisierung. Synchronitäten zwischen Sendern und Empfängern können nunmehr beliebig genutzt werden.
Es sei darauf hingewiesen, dass die Begriffe "Low" und "High" in der folgenden Beschreibung eines weiteren Ausführungsbeispiels der Erfindung gegeneinander ausgetauscht werden können. Ein durch Austausch entstehendes Protokoll ist lediglich invertiert aber funktional gleichwertig.
Die in dem Ausführungsbeispiel zur Ventilansteuerung vorgesehenen Daten werden in dem seriellen Datenstrom vom Sender, hier dem Rechner, ausgegeben. Der Datenstrom ist derart aufgebaut ist, dass keine expliziten Sync-, Takt- oder Handshake- Leitungen zwischen dem Sender und dem hier als Ventilendstufe ausgebildeten Emp- fänger notwendig sind.
Das Protokoll zur Ansteuerung besteht üblicherweise aus Daten- und Synchronisationsblöcken. Ein Datenblock besteht aus einer Anzahl von Bits gleicher Länge. Synchronisationsblöcke bestehen ebenfalls aus einer Anzahl von Bits gleicher Länge. Um bestimmte Timinganforderungen zu erfüllen, können ebenfalls vorzusehende Re-sync- Blöcke und Master-sync- Blöcke Längen aufweisen, die nicht ganzzahlig durch eine jeweilige Bitlänge teilbar sind. Re-sync- Blöcke sind mindestens größer als ein Bit und enthalten einen Low-nach-High- bzw. einen High-nach-Low Übergang. Dabei ist eine Lowphase von Master-sync- Blöcken in der Regel größer als der größte Datenblock im Protokoll.
Die Übertragung kann zyklisch, z.B. alle 250 μs, erfolgen, sie kann jedoch auch azyklisch erfolgen, dabei liegt während einer Zeit zwischen den Übertragungsphasen ein High-Pegel auf einer Leitung bspw. Signalleitung, damit der Master-sync- Block eindeu- tig vom Empfänger erkannt werden kann. Wenn Empfänger und Sender denselben
Basistakt benutzen, ist es ausreichend, wenn der Empfänger lediglich auf das Eintreffen eines Master-sync- Blocks wartet, was an der sog. Low-Zeit zu erkennen ist. Mit einer Low-nach-High Flanke im Master-sync- Block kann ein Bitmittelpunkt der Protokollbits synchronisiert werden. Falls kein gemeinsamer Basistakt zwischen Sender und Emp- fänger vorhanden ist, kann der Empfänger durch Ausmessen des Master-sync- Blocks die Größe der Protokollbits bestimmen. Die Größe des Master-sync- Blocks ist in Ausgestaltung durch eine maximale Low-Zeit bestimmt. Mit der Low-nach-High Flanke im Master-sync- Block kann sich der Empfänger, genau wie im synchronen Fall, auf den Bitmittelpunkt der Protokollbits synchronisieren. Die Flanken der Re-sync-Blöcke können vom Empfänger zur Re-Synchronisation zwischen den Master-sync- Blöcken verwendet werden. Die sync-Bits dienen zur Begrenzung der Anzahl der im Protokoll auftretenden Low-Phasen. In einer möglichen Ausgestaltung können die beschriebenen Flanken als Start- oder Stop-Bits sowie als Synchronisationsbits ausgebildet sein.
Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und den beiliegenden Zeichnungen.
Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläu- ternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
Kurze Beschreibung der Zeichnungen
Figur 1 zeigt schematisch eine erste Ausführungsform eines seriellen Protokolls.
Figur 2 zeigt in schematischer Darstellung ein Beispiel eines Ventiltreibers nach dem Stand der Technik.
Figur 3 zeigt in schematischer Darstellung eine erste Ausführungsform einer Ventilendstufe in einer ersten Ausführungsform der erfindungsgemäßen Anordnung.
Figur 4 zeigt in schematischer Darstellung eine zweite Ausführungsform einer Ventil- endstufe in einer zweiten Ausführungsform der erfindungsgemäßen Anordnung.
Figur 5 zeigt in schematischer Darstellung eine dritte Ausführungsform der erfindungsgemäßen Anordnung mit mehreren Ventilendstufen. Figur 6 zeigt in schematischer Darstellung eine zweite Ausführungsform des seriellen Protokolls.
Ausführungsformen der Erfindung
Die Erfindung ist anhand von Ausführungsformen in den Zeichnungen schematisch dargestellt und wird im folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben.
Figur 1 zeigt eine erste Ausführungsform eines seriellen Protokolls 2 zur Ventilansteuerung von zwei Ventilen mit jeweils einem Datenblock 4, 6, 8, 10, 12 für jeweils eine Aufgabe und einer Frequenz bzw. Periodendauer pro Ventil. Dabei ist ein erster Datenblock 4 für einen "Ventilansteuerparameterwert 1", ein zweiter Datenblock 6 für einen "Ventilansteuerparameterwert 2", ein dritter Datenblock 8 für einen "Ventilansteuerpa- rameterwert 3", ein vierter Datenblock 10 für einen "Ventilansteuerparameterwert 4" und ein fünfter Datenblock 12 für "aux", in dem Zusatzinformationen für verschiedene Funktionen untergebracht werden, vorgesehen. Diese Zusatzinformationen sind bspw. zur Datensynchronisation, zur Steuerung von Überwachungs- und Testvorgängen oder zum An- und Abschalten von Ventilen und anderen Funktionen vorgesehen. Das vor- liegende Protokoll 2 umfasst des weiteren einen Re-sync-Block 14 und einen Master- sync-Block 16 und somit zwei Synchronisationsblöcke. Die einzelnen Datenblöcke 4, 6, 8, 10, 12 für die vier Ventilansteuerparameterwerte und für "aux" sind allesamt kürzer als eine Lowphase des Master-sync- Blocks 16. Dadurch wird erreicht, dass die Ventilendstufe sich spätestens nach einem Zyklus 18 des Protokolls 2, der hier 250 μS dau- ert, neu synchronisiert.
Das serielle Protokoll 2 ist in vorliegender Ausführung zur Handhabe von Daten, die von einem Sender zu einem Empfänger übertragen werden, geeignet. Dabei wird mit dem aus den Datenblöcken 4, 6, 8, 10, 12 und den Synchronisationsblöcken bestehen- den Protokoll 2 ein serieller Datenstrom, mit dem pro Leitung gleichzeitig mehrere Daten übertragen werden, übertragen.
Mit den beiden Synchronisationsblöcken, also dem Re-sync-Block 14 und dem Master- sync-Block 16, wird zwischen dem ersten Datenblock 4 und dem zweiten Datenblock 6 sowie dem zweiten Datenblock 4 und dem dritten Datenblock 8 jeweils eine Synchronisation 19 dieser Datenblöcke 4, 6, 8 durchgeführt.
An einer Flanke des Re-sync- Blocks 14 kann sich die Ventilendstufe als Empfänger vor dem Auftreten des nächsten Master-sync- Blocks 18 auf die Bitpositionen in dem seriellen Protokoll 2 zur Übertragung des Datenstroms neu aufsynchronisieren. Sync-Bits (Synchronisationsbits) des Re-sync- Block 14 und des Master-sync- Blocks 16 können von dem Empfänger zur Konsistenzprüfung des Protokolls 2 herangezogen werden.
Figur 2 zeigt in schematischer Darstellung ein Beispiel eines aus dem Stand der Technik bekannten Ventiltreibers 20, der mit einer mehrfach gepufferten seriellen peripheren Schnittstelle 22 (MIBSPI bzw. multi- puffered- serial peripheral inter face) verbunden ist. Dieser Ventiltreiber 20 weist eine minimale Anzahl von Anschlüssen, im vorliegenden Fall lediglich einen Anschluss, auf. Allerdings hängt eine Funktion dieses Ventiltreibers stark von Schwankungen der zu bewältigender Tasks bzw. Aufgaben ab. Weiterhin muss eine Funktionalität zur Unterstützung eines Ventils hardwaretechnisch realisiert werden. Dies bedeutet wiederum, dass hohe Hardwarekosten anfallen, falls viele Anwendungen bereitzustellen sind. Es werden hier ebenfalls zwei Konzepte für Ventiltreiber 20 benötigt, nämlich ein Konzept für den sogenannten Low- End- Bereich und ein Konzept für den sogenannten High-End-Bereich, was eine geringe Flexibilität dieses Ventiltreibers 20 mit sich bringt.
Figur 3 zeigt in schematischer Darstellung eine erste Ausführungsform einer Ventilendstufe 24 innerhalb einer ersten Ausführungsform einer erfindungsgemäßen Anordnung 26. Die Anordnung 26 weist zudem eine nicht dargestellte Recheneinheit eines Steuergeräts auf. Dabei ist die Recheneinheit als Sender und die Ventilendstufe 24 als Empfänger vorgesehen. Die Anordnung 26 ist dazu ausgebildet, einen seriellen Datenstrom, mit dem pro Leitung gleichzeitig mehrere Daten übertragen werden, mit eine seriellen Protokoll, das aus Datenblöcken und Synchronisationsblöcken gebildet ist, von der Re- cheneinheit an die Ventilendstufe 24 zu übertragen.
Diese Ventilendstufe 24 und somit ein entsprechender Ventiltreiber ist über einen ersten Anschluss mit einer mehrfach gepufferten seriellen peripheren Schnittstelle 28 verbunden. Zwischen der Ventilendstufe 24 und der Schnittstelle 28 werden Daten und somit auch Signale ausgetauscht. In der vorliegenden Ausführungsform ist die Schnittstelle 28 vorrangig zur Überwachung vorgesehen. Mit in dieser Ausführung zwölf zweiten Anschlüssen ist die Ventilendstufe 24 mittels einer Pulsweitenmodulation mit einer als High-End-Timer ausgebildeten Timereinheit 30 verbunden.
Bei dieser Ausführungsform hängt eine Laufzeit von einer Komplexität des zu beaufschlagenden Ventils ab und ist in geeigneter Weise skalierbar. Außerdem ist bei der Beaufschlagung des Ventils eine hohe Performance und somit Leistungsfähigkeit gegeben. Eine Funktionalität zur Synchronisierung des Ventils ist ebenfalls mit Software zu realisieren. Insbesondere im High-End-Bereich steht bei der vorliegenden Ventilendstufe 24 eine hohe Flexibilität zur Verfügung.
Eine zweite Ausführungsform einer Ventilendstufe 32 innerhalb einer zweiten Ausführungsform einer erfindungsgemäßen Anordnung 34 ist in Figur 4 schematisch darge- stellt. Eine nicht dargestellte Recheneinheit eines Steuergeräts ist als weiteres Modul der Anordnung 34 vorgesehen. Die Recheneinheit ist hier als Sender und die Ventilendstufe 32 als Empfänger definiert. Bei einer Ausführung des erfindungsgemäßen Verfahrens ist vorgesehen, dass ein serieller Datenstrom, mit dem pro Leitung gleichzeitig mehrere Daten übertragen werden, mit einem seriellen Protokoll, dass aus Da- tenblöcken und Synchronisationsblöcken gebildet ist, von der Recheneinheit an die Ventilendstufe 32 übertragen wird.
Auch diese Ventilendstufe 32 und somit ein entsprechender Ventiltreiber ist über einen ersten Anschluss mit einer mehrfach gepufferten seriellen peripheren Schnittstelle 36, die zur Überwachung ausgebildet ist, verbunden. Zwischen der Ventilendstufe 32 und der Schnittstelle 36 werden Daten und somit auch Signale ausgetauscht. Zudem sind hier je nach Anforderung vier bis sechs zweite Anschlüsse vorgesehen, über die die Ventilendstufe 32 über Pulsweitenmodulation mit einer als High-End-Timer ausgebildeten Timereinheit 38 verbunden ist. Bei dieser Ausführungsform ist eine Laufzeit durch eine Ausbildung und somit eine Komplexität des zu beaufschlagenden Ventils bestimmt, Anforderungen sind entsprechend skalierbar. Bei einer Beaufschlagung des Ventils durch die Ventilendstufe 32 ist eine hohe Performance und somit Leistungsfähigkeit gegeben. Eine Funktionalität zur Synchronisierung des Ventils ist zudem über Software realisierbar. Bei dieser Anordnung 34 ist im Low-End- sowie im High-End- Bereich eine hohe Flexibilität gegeben. Eine Anzahl der zweiten Anschlüsse zu der Timereinheit 38 ist geringer als bei der in Figur 3 vorgestellten Anordnung 26.
Die in Figur 5 gezeigte dritte Ausführungsform einer Anordnung 40 weist jeweils eine Ausführungsform einer ersten Ventilendstufe 42, einer zweiten Ventilendstufe 44 sowie einer dritten Ventilendstufe 46 auf. Dabei weist die erste Ventilendstufe 42 eine "Ventilendstufe Nr. 1" 48, eine "Ventilendstufe Nr. 2" 50, eine "Ventilendstufe Nr. 3" 52 und eine "Ventilendstufe Nr. 4" 54 auf. Die "Ventilendstufe Nr. 1" 48 und die "Ventilendstufe Nr. 2" 50 sind über einen X-orientierten High-End-Timer 56 verbunden. Die "Ventilend- stufe Nr. 3" 52 und die "Ventilendstufe Nr. 4" 54 sind mit einem Y-orientierten High- End-Timer 58 verbunden. Die zweite Ventilendstufe 44 weist eine "Ventilendstufe Nr. 5" 60, eine "Ventilendstufe Nr. 6" 62, eine "Ventilendstufe Nr. 7" 64 und eine "Ventilendstufe Nr. 8" 66 auf. Es ist in dieser Ausführungsform vorgesehen, dass die "Ventilendstufe Nr. 5" 60 und die "Ventilendstufe Nr. 6" 62 mit einem X-orientierten High-End- Timer 68 verbunden sind. Die "Ventilendstufe Nr. 7" 64 und die "Ventilendstufe Nr. 8" 66 sind mit einem Y-orientierten High-End-Timer 70 verbunden. Die dritte Ventilendstufe 46 weist eine "Ventilendstufe Nr. 9" 72, eine "Ventilendstufe Nr. 10" 74, eine "Ventilendstufe Nr. 11" 76 und eine "Ventilendstufe Nr. 12" 78 auf, die alle mit einen X- orientierten High-End-Timer 80 verbunden sind.
Figur 6 zeigt in schematischer Darstellung in unterschiedlichen Auflösungen eine zweite Ausführungsform eines seriellen Protokolls 82. Dabei ist das Protokoll 82 in einem oberen Bereich von Figur 6 verkleinert und in einem unteren Bereich von Figur 6 detaillierter und somit vergrößert dargestellt.
Für dieses Protokoll 82 sind in dem oberen Bereich ein erster Datenblock 84 für einen "ersten Ventilansteuerungswert", ein zweiter Datenblock 86 für einen "zweiten Ventilan- steuerungswert", ein dritter Datenblock 28 für einen "dritten Ventilansteuerungswert", ein vierter Datenblock 90 für einen "vierten Ventilansteuerungswert", ein erster Syn- chronisationsblock 92, der hier auch für Zusatzinformationen "Aux" vorgesehen ist, und ein zweiter Synchronisationsblock 94 dargestellt. Ein Zyklus 96 dieses Protokolls 82 weist eine Länge von 250 μS auf. Bei einer Anwendung des Protokolls 82 zur Handhabe von Daten, wobei vorgesehen ist, dass mit einem seriellen Datenstrom in einer Leitung gleichzeitig mehrere Daten von einem Sender zu einem Empfänger übertragen werden, wird dieser Datenstrom mit dem seriellen Protokoll 82 das die Datenblöcke 84, 86, 88, 90 und Synchronisations- blocke 92, 94 umfasst, übertragen.
Im unteren Bereich von Figur 6 ist bei der vergrößerten Darstellung des Protokolls 82 eine Zusammenfassung 98 der ersten vier Datenblöcke 84, 86, 88, 90 für die vier Ven- tilansteuerungswerte abgebildet. Diese Zusammenfassung 98 ist für zwei Kanäle vor- gesehen, dabei weist ein Zyklus für jedes Bit eine Länge von 4 μS auf. Die zusätzlichen Datenbits aus dem ersten Synchronisationsblock 92 werden in dieser Ausführungsform für verschiedene Daten genutzt. Bei der vergrößerten Darstellung des Datenstroms 82 im unteren Bereich der Figur 6 sind zudem ein Stop-Bit 100 sowie ein Start-Bit 102 des zweiten Synchronisationsblocks 94 dargestellt.

Claims

Ansprüche
1. Verfahren zur Handhabe von Daten, bei dem ein serieller Datenstrom (2, 82), mit dem pro Leitung gleichzeitig mehrere Daten übertragen werden, mit einem seriellen Protokoll, das aus Datenblöcken (4, 6, 8, 10, 12, 84, 86, 88, 90) und Synchro- nisationsblöcken (92, 94) gebildet ist, übertragen wird.
2. Verfahren nach Anspruch 1, bei dem mit den Synchronisationsblöcken (92, 94) eine Synchronisation (19) der Datenblöcke (4, 6, 8, 10, 12, 84, 86, 88, 90) durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem das Protokoll durch eine Timereinheit (30, 38, 56, 58, 68, 70, 80) generiert wird.
4. Verfahren nach einem der voranstehenden Ansprüche, bei dem ein Empfänger mittels des seriellen Protokolls von einem Sender angesteuert wird.
5. Verfahren nach Anspruch 4, bei dem die Daten unter Berücksichtigung einer Synchronizitäten zwischen dem Sender und dem Empfänger übertragen werden.
6. Verfahren nach Anspruch 4 oder 5, bei dem der Empfänger nach einem Zyklus (18, 96) neu synchronisiert wird.
7. Verfahren nach einem der voranstehenden Ansprüche, bei dem jeweils ein Datenblock (4, 6, 8, 10, 12, 84, 86, 88, 90) kürzer als eine Lowphase eines als Mas- ter-sync- Block (16) ausgebildeten Synchronisationsblocks (92, 94) ist.
8. Verfahren nach einem der voranstehenden Ansprüche, bei dem mindestens ein Synchronisationsblock (92, 94) von dem Empfänger zur Konsistenzprüfung herangezogen wird.
9. Verfahren nach einen der Ansprüche 4 bis 8, bei dem ein als Ventilendstufe (24, 32, 42, 44, 46) ausgebildeter Empfänger angesteuert wird.
10. Anordnung zur Handhabe von Daten, die dazu ausgebildet ist, einen seriellen
Datenstrom, mit dem pro Leitung gleichzeitig mehrere Daten zu übertragen sind, mit einem seriellen Protokoll (2, 82), das aus Datenblöcken (4, 6, 8, 10, 12, 84, 86, 88, 90) und Synchronisationsblöcken (92, 94) gebildet ist, zu übertragen.
11. Computerprogramm mit Programmcodemitteln, um alle Schritte eines Verfahrens nach einem der Ansprüche 1 bis 9 durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit, insbesondere in einer Anordnung (26, 34, 40) nach Anspruch 10, ausgeführt wird.
12. Computerprogrammprodukt mit Programmcodemitteln, die auf einem computerlesbaren Datenträger gespeichert sind, um alle Schritte eines Verfahrens nach einem der Ansprüche 1 bis 9 durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit, insbesondere in einer Anordnung (26, 34, 40) nach Anspruch 10, ausgeführt wird.
EP07822790A 2006-11-21 2007-11-21 Verfahren zur handhabe von daten Ceased EP2097999A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006054704A DE102006054704A1 (de) 2006-11-21 2006-11-21 Verfahren zur Handhabe von Daten
PCT/EP2007/062655 WO2008062022A1 (de) 2006-11-21 2007-11-21 Verfahren zur handhabe von daten

Publications (1)

Publication Number Publication Date
EP2097999A1 true EP2097999A1 (de) 2009-09-09

Family

ID=39027242

Family Applications (1)

Application Number Title Priority Date Filing Date
EP07822790A Ceased EP2097999A1 (de) 2006-11-21 2007-11-21 Verfahren zur handhabe von daten

Country Status (6)

Country Link
US (1) US20100023795A1 (de)
EP (1) EP2097999A1 (de)
JP (1) JP2009541889A (de)
CN (1) CN101542949A (de)
DE (1) DE102006054704A1 (de)
WO (1) WO2008062022A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009029663A1 (de) 2009-09-22 2011-03-24 Robert Bosch Gmbh Verfahren zur Kommunikation zwischen einem Mikrokontroller und einem Endstufenbaustein sowie Endstufenbaustein
DE102009045023A1 (de) * 2009-09-25 2011-03-31 Robert Bosch Gmbh Verfahren zur Kommunikation zwischen einem Microcontroller und einem Endstufenbaustein sowie Endstufenbaustein
US20250085994A1 (en) * 2023-09-13 2025-03-13 Dell Products L.P. Management of service meshes established between virtual computing instances and external devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1589443A (en) * 1977-10-12 1981-05-13 Ford Motor Co Electrical communication system
ATE1438T1 (de) * 1978-08-16 1982-08-15 Ward & Goldstone Limited Multiplexsystem zur informationsverarbeitung.
JPS55123258A (en) * 1979-02-01 1980-09-22 Ward Goldstone Ltd Multiple information processor
US4573114A (en) * 1983-10-21 1986-02-25 Cherry-Burrell Valve control unit and system for use therewith
JPS6184138A (ja) * 1984-10-01 1986-04-28 Nissan Motor Co Ltd ネツトワ−クシステム
US5373534A (en) * 1992-01-14 1994-12-13 Matsushita Electric Industrial Co., Ltd. Serial data receiving apparatus
DE19621902A1 (de) * 1996-05-31 1997-12-04 Bosch Gmbh Robert System zur Überlagerung von Informationen
DE19822146A1 (de) * 1997-05-26 1998-12-03 Volkswagen Ag Vorrichtung zur Kommunikation zwischen einer Vielzahl von elektrischen Komponenten
JP2000059420A (ja) * 1998-04-24 2000-02-25 Sony Corp 情報処理装置
DE19950027A1 (de) * 1999-10-09 2001-04-12 Bosch Gmbh Robert Verfahren und Vorrichtung zur Steuerung eines Stellelements
ATE310341T1 (de) * 2001-08-09 2005-12-15 Cit Alcatel Empfänger, sender, verfahren und ein burstsignal
EP1288786A1 (de) * 2001-08-24 2003-03-05 Thomson Licensing S.A. Verfahren zur seriellen Datenübertragung zwischen zwei elektronischen Busstationen und Übertagungssystem zur Verwendung in demselben Verfahren
FR2835126B1 (fr) * 2002-01-22 2004-11-05 Thales Sa Recepteur et procede de reception peu sensible au phenomene de fading
US7457389B2 (en) * 2002-12-16 2008-11-25 Intel Corporation Data block synchronization device, system and method
DE102004050393B4 (de) * 2004-10-15 2010-09-16 Infineon Technologies Ag Kommunikations-Einrichtung, Steuer-Einrichtung und Kommunikations-System

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2008062022A1 *

Also Published As

Publication number Publication date
US20100023795A1 (en) 2010-01-28
DE102006054704A1 (de) 2008-05-29
WO2008062022A1 (de) 2008-05-29
CN101542949A (zh) 2009-09-23
JP2009541889A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
EP1370956B1 (de) Bussystem aus wenigstens zwei datenbussen
DE102008018633A1 (de) Verfahren, Buskomponenten und Steuerungssystem zur Ethernet-basierten Steuerung eines Automatisierungssystems
EP2087646A1 (de) Vorrichtung und verfahren zur manipulation von kommunikations-botschaften
DE10131307B4 (de) Verfahren und Bussystem zum Synchronisieren eines Datenaustausches zwischen einer Datenquelle und einer Steuereinrichtung
EP1368728A2 (de) Synchrones, getaktetes kommunikationssystem mit relativuhr und verfahren zum aufbau eines solchen systems
EP2087647B1 (de) Vorrichtung und verfahren zur manipulation von kommunikations-botschaften
EP1211070B2 (de) Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufenden Prozessen
DE102007003126A1 (de) Verfahren zum Starten eines Kommunikationssystems, Kommunikationssystem mit einem Kommunikationsmedium und mehreren daran angeschlossenen Teilnehmern und Teilnehmer eines solchen Kommunikationssystems
EP2843486B1 (de) Verfahren und Vorrichtung zum Synchronisieren einer Steuereinheit und mindestens einer zugeordneten Peripherieeinheit
EP2097999A1 (de) Verfahren zur handhabe von daten
EP1763768B1 (de) Verfahren und vorrichtung zur steuerung eines bussystems sowie entsprechendes busysstem
WO2012110541A1 (de) Verfahren zum übertragen von daten über einen synchronen seriellen datenbus
EP2345209B1 (de) Verfahren und Vorrichtung zum Übertragen von Daten über Netzwerk-Knoten eines Netzwerkes
EP1248987B1 (de) Multi-master-bus-system
DE102009000581A1 (de) Synchronisierung zweier Kommunikationsnetzwerke eines elektronischen Datenverarbeitungssystems
EP2203991B1 (de) Funkkommunikationssystem, koordinatorgerät und kommunikationsendgerät
DE29809721U1 (de) Anordnung zur Steuerung und Regelung technischer Prozesse
EP4000226B1 (de) Verfahren zur zeitsynchronisation in einem ethernet-basierten netzwerk
DE102009000585B4 (de) Synchronisierung zweier Kommunikationsnetzwerke eines elektronischen Datenverarbeitungssystems
DE102006047142A1 (de) Schaltung und Verfahren zur Signalisierung an einer SPI-Schnittstelle
DE102023203210A1 (de) Verfahren zur Synchronisation von Netzwerken
DE102006012275A1 (de) Datenübertragungs- und verarbeitungssystem mit sicherem Erfassen von kritischen Zuständen
DE102013212016A1 (de) Verfahren zum Betreiben einer Kommunikationsanordnung
DE102013212008A1 (de) Verfahren zum Betreiben einer Kommunikationsanordnung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20090622

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC MT NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20100823

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20110217