EP2020005A1 - Speichervorrichtung - Google Patents

Speichervorrichtung

Info

Publication number
EP2020005A1
EP2020005A1 EP07728171A EP07728171A EP2020005A1 EP 2020005 A1 EP2020005 A1 EP 2020005A1 EP 07728171 A EP07728171 A EP 07728171A EP 07728171 A EP07728171 A EP 07728171A EP 2020005 A1 EP2020005 A1 EP 2020005A1
Authority
EP
European Patent Office
Prior art keywords
memory module
data
microprocessor
memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP07728171A
Other languages
English (en)
French (fr)
Inventor
Jost Brachert
Uwe Heller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP2020005A1 publication Critical patent/EP2020005A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Definitions

  • the invention relates to a memory device according to the preamble of claim 1 and a microprocessor device, in particular a control device of a motor vehicle, according to claim 9.
  • Control units often need to store data that should be retained when the controller is shut down.
  • the invention relates to the manner of storing the data in a separate memory device.
  • a memory device according to the preamble of claim 1 is known from
  • EP 1 252 627 B1 shows an arrangement for supplying voltage to a volatile semiconductor memory. From DE 100 03 006 Al an arrangement and method for signal processing and storage is known in which filter coefficients are stored in a separate memory area from a microprocessor RAM.
  • non-volatile data to be stored in a separate module (eg EEPROM).
  • EEPROM electrically erasable programmable read-only memory
  • the data is transmitted via a communication line, for example a bus, to this block.
  • a communication line for example a bus
  • Both this transfer and the nonvolatile storage process take a certain amount of time. If the supply voltage of the controller is interrupted during this period, the storage process is interrupted and the data in the memory module are incomplete and inconsistent.
  • sophisticated measures have hitherto been taken by software in the microprocessor on which the applications are running (application microprocessor) (eg multiple filing in the EEPROM, temporary data storage in the application microprocessor) to improve consistency and performance to ensure the completeness of the data. Nevertheless, it is currently in The rule does not rule out that it comes to data loss. This can lead to field recalls and extensive error investigations.
  • Saving data that includes at least one non-volatile memory device and an electrical buffer for buffering a supply voltage for the at least one non-volatile memory device.
  • this object is achieved by an intelligent memory module with voltage buffering.
  • An essential point of the invention is to provide an electrical buffer for buffering a supply voltage for the at least one non-volatile memory module.
  • the nonvolatile memory module is referred to below as "memory module”.
  • the invention has the advantage that, due to the guarantee of data security and data consistency in the nonvolatile memory module, the complex software backup measures in the application microprocessor can be dispensed with. This provides more memory and runtime for the applications in the microprocessor. Both the development effort for ECUs and troubleshooting in series production are significantly lower.
  • the at least one memory module receives its own power supply with its own buffering.
  • This buffering is considerably cheaper compared to a buffering of the supply of the application microprocessor, since the energy requirement of the memory module or the memory modules is substantially lower than that of the application microprocessor.
  • the memory module independently assumes the data storage and presentation of the data relative to the application microprocessor. He independently assumes the data security and consistency in case of an interruption of the storage process.
  • Figure 1 shows an embodiment of a memory device according to the invention in a microprocessor device
  • FIG. 2 shows a further embodiment of a memory device according to the invention
  • FIG. 3 shows yet another embodiment of a memory device according to the invention in a microprocessor device
  • Figure 4 shows an embodiment of a microprocessor device according to the invention.
  • FIGS. 1 to 4 each show a nonvolatile memory device 2 for storing nonvolatile data, comprising a nonvolatile memory module 4 and an electrical buffer 6 for buffering a supply voltage for the at least one nonvolatile memory module 4.
  • supplied energy source 8 represented in the drawings by a supply connection.
  • the nonvolatile memory module 4 contains a nonvolatile data memory 10.
  • the nonvolatile data memory 10 may be formed, for example, by an EEPROM (Electrically Erasable Programmable Read Only Memory) or by a plurality of EEPROMs.
  • the electrical buffer 6 exclusively buffers the supply voltage of the nonvolatile memory module 4.
  • the electrical buffer 6 contains a voltage regulation component 12 (FIG. 1).
  • the electrical buffer 6 consists of a voltage regulation component 12.
  • the electrical buffer 6 consists of a capacitor 14 and a series resistor 16.
  • the capacitor 14 may be formed, for example, by a capacitor.
  • the capacitance 14 is connected in parallel with the nonvolatile memory structure.
  • the capacitance 14 can be connected in parallel to the nonvolatile memory module to ground.
  • the series resistor 16 is connected in series with the memory device 4 and the capacitor 14, as shown in FIG.
  • the capacitance 14 is charged via the series resistor 16. Now breaks the supply voltage together, the memory module 4 is powered by the capacitor 14, whereby a possibly still running memory operation can be completed.
  • the electrical buffer 6 can be arranged inside the memory module 4, as shown in FIG. Furthermore, the electrical buffer 6 outside the memory module
  • the memory module 4 may have a communication port 20.
  • the communication port 20 may be a serial communication port 22, to the serial data transmission connection 24 of the memory module 4 with a corresponding communication port 26 of a periphery, for example a microprocessor 27, in particular an application microprocessor 27 on which application programs run. This is shown by way of example in FIG.
  • the memory module 4 may have a parallel communication connection 28 for establishing a parallel data transmission connection 30 with a corresponding parallel communication connection 32 of the periphery.
  • the memory module 4 may include a voltage monitoring device 34.
  • the voltage monitoring device 34 may be connected via a measurement line 36 for voltage monitoring to a power supply line 38 between a power source 8 and the electrical buffer 6, as shown in Figure 1.
  • the nonvolatile memory module 4 contains a control logic 40 for maintaining the data and ensuring data consistency in the data memory 10.
  • the memory module 4 has a driver 42 for representing the data memory at the communication port 20 in structure and behavior in the form of a RAM module (random access memory module).
  • a RAM module random access memory module
  • the memory module 4 according to the invention therefore represents itself as a RAM module.
  • the driver 42 may be formed by the control logic 40 for the memory module 4.
  • the invention further relates to a microprocessor device 44, in particular a control device 46 of a motor vehicle, comprising a microprocessor 27 and at least one of the nonvolatile memory devices 2 described above.
  • the nonvolatile memory module 4 forms part of the microprocessor 27 (FIG. 4). This can be done for example in the form of an ASIC (Application Specific Integrated Circuit).
  • the nonvolatile memory module 4 in this embodiment communicates with a processor core 48 of the microprocessor 27, for example via a serial data transmission connection 24 (FIG. 4) or via a parallel data transmission connection 30.
  • a memory device 2 may also contain two or more nonvolatile memory modules 4.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

Eine nichtflüchtige Speichervorrichtung (2) enthält mindestens einen nichtflüchtigen Speicherbaustein (4) und einen elektrischen Puffer (6) zum Puffern einer Vorsorgungsspannung für den mindestens einen nichtflüchtigen Speicherbaustein (4). Ein Mikroprozessor (27) kann mit der Speichervorrichtung (2) parallel oder seriell verbunden sein, oder kann die Speichervorrichtung (2) enthalten.

Description

Beschreibung
Titel Speichervorrichtung
Die Erfindung betrifft eine Speichervorrichtung nach dem Oberbegriff von Anspruch 1 und eine Mikroprozessorvorrichtung, insbesondere ein Steuergerät eines Kraftfahrzeugs, nach Anspruch 9.
In Steuergeräten müssen oft Daten abgelegt werden, die erhalten bleiben sollen, wenn das Steuergerät abgeschaltet wird. Die Erfindung betrifft insbesondere die Art der Speicherung der Daten in einem separaten Speicherbaustein.
Stand der Technik
Eine Speichervorrichtung nach Art des Oberbegriffs von Anspruch 1 ist aus der
DE 43 17 175 Al bekannt. Die EP 1 252 627 Bl zeigt eine Anordnung zur Spannungsversorgung eines flüchtigen Halbleiterspeichers. Aus der DE 100 03 006 Al ist eine Anordnung und Verfahren zur Signalverarbeitung und Speicherung bekannt, bei welchem Filterkoeffizienten in einem von einem Mikroprozessor separaten RAM-Speicherbereich abgelegt werden.
Aus der Praxis ist es ferner bekannt, zu speichernde nicht-flüchtige Daten in einem separaten Baustein (z. B. EEPROM) abzulegen. Hierzu werden die Daten über eine Kommunikationsleitung, beispielsweise einen Bus, zu diesem Baustein übertragen. Sowohl diese Übertragung als auch der Vorgang der nichtflüchtigen Speicherung benötigt eine bestimmte Zeitdauer. Wenn während dieser Zeitdauer die Versorgungsspannung des Steuergeräts unterbrochen wird, so wird auch der Speichervorgang unterbrochen und die Daten im Speicherbaustein sind unvollständig und inkonsistent. Um dies zu verhindern, werden bisher gesteuert durch Software im Mikroprozessor, auf dem die Anwendungen lau- fen (Anwendungs-Mikroprozessor), aufwändige Maßnahmen ergriffen (z. B. Mehrfachablage im EEPROM, temporäre Datenhaltung im Anwendungs-Mikroprozessor), um die Konsistenz und die Vollständigkeit der Daten zu gewährleisten. Trotzdem ist es derzeit in der Regel nicht ausgeschlossen, dass es zu Datenverlusten kommt. Dies kann zu Feldrückläufen und aufwändigen Fehleruntersuchungen führen.
Offenbarung der Erfindung
Technische Aufgabe
Es ist Aufgabe der vorliegenden Erfindung, eine nichtflüchtige Speichervorrichtung bereitzustellen, welche eine sichere und konsistente Speicherung von Daten ohne aufwändige Steu- ersoftware in einem mit der Speichervorrichtung kommunizierenden Mikroprozessor (Anwendungs-Mikroprozessor) erlaubt.
Technische Lösung
Diese Aufgabe wird durch eine nichtflüchtige Speichervorrichtung zum nichtflüchtigen
Speichern von Daten gelöst, welche mindestens einen nichtflüchtigen Speicherbaustein und einen elektrischen Puffer zum Puffern einer Vorsorgungsspannung für den mindestens einen nichtflüchtigen Speicherbaustein enthält. Insbesondere wird diese Aufgabe durch einen intelligenten Speicherbaustein mit Spannungspufferung gelöst.
Ein wesentlicher Punkt der Erfindung besteht dabei darin, einen elektrischen Puffer zum Puffern einer Vorsorgungsspannung für den mindestens einen nichtflüchtigen Speicherbaustein vorzusehen.
Der nichtflüchtige Speicherbaustein wird nachfolgend kurz mit „Speicherbaustein" bezeichnet.
Vorteilhafte Wirkungen
Vorteilhafte Weiterbildungen der Vorrichtung sind in den Unteransprüchen 2 bis 10 angegeben.
Die Erfindung hat den Vorteil, dass, bedingt durch die Gewährleistung der Datensicherheit und Datenkonsistenz in dem nichtflüchtigen Speicherbaustein, die aufwändigen Software- Datensicherungsmaßnahmen im Anwendungs-Mikroprozessor entfallen können. Damit steht mehr Speicher und Laufzeit für die Anwendungen im Mikroprozessor zur Verfügung. Sowohl der Entwicklungsaufwand für Steuergeräte als auch die Fehlersuche in der Serienbetreuung sind deutlich geringer.
Gemäß einer Ausführungsform der Erfindung erhält der mindestens eine Speicherbau- stein eine eigene Spannungsversorgung mit eigener Pufferung. Diese Pufferung ist gegenüber einer Pufferung der Versorgung des Anwendungs-Mikroprozessors erheblich billiger, da der Energiebedarf des Speicherbausteins bzw. der Speicherbausteine wesentlich geringer als der des Anwendungs-Mikroprozessors ist.
Gemäß einer Ausführungsform der Erfindung übernimmt der Speicherbaustein eigenständig die Datenspeicherung und Präsentation der Daten gegenüber dem Anwendungs- Mikroprozessor. Dabei übernimmt er selbstständig die Datensicherheit und Konsistenz im Fall einer Unterbrechung des Speichervorgangs.
Kurze Beschreibung der Zeichnungen
Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen näher erläutert. Es zeigen:
Figur 1 eine Ausführungsform einer Speichervorrichtung nach der Erfindung in einer Mikroprozessorvorrichtung;
Figur 2 eine weitere Ausführungsform einer Speichervorrichtung nach der Erfindung;
Figur 3 eine nochmals weitere Ausführungsform einer Speichervorrichtung nach der Erfindung in einer Mikroprozessorvorrichtung;
Figur 4 eine Ausführungsform einer Mikroprozessorvorrichtung nach der Erfindung.
Ausführungsformen der Erfindung
Die Figuren 1 bis 4 zeigen jeweils eine nichtflüchtige Speichervorrichtung 2 zum Speichern von nichtflüchtigen Daten, enthaltend einen nichtflüchtigen Speicherbaustein 4 und einen elektrischen Puffer 6 zum Puffern einer Vorsorgungsspannung für den mindestens einen nichtflüchtigen Speicherbaustein 4. Die Versorgungsspannung wird durch eine ge- eignete Energiequelle 8 geliefert, in den Zeichnungen repräsentiert durch einen Versor- gungsanschluss.
Der nichtflüchtige Speicherbaustein 4 enthält einen nichtflüchtigen Datenspeicher 10. Der nichtflüchtige Datenspeicher 10 kann beispielsweise durch ein EEPROM (Electrically Erasable Programmable Read-Only Memory) oder durch mehrere EEPROMs gebildet sein.
Vorzugsweise puffert der elektrische Puffer 6 ausschließlich die Versorgungsspannung des nichtflüchtigen Speicherbausteins 4.
Gemäß einer Ausführungsform einer nichtflüchtigen Speichervorrichtung 2 enthält der e- lektrische Puffer 6 einen Spannungsregelbaustein 12 (Figur 1). Insbesondere kann vorgesehen sein, dass der elektrische Puffer 6 aus einem Spannungsregelbaustein 12 besteht.
Gemäß einer weiteren Ausführungsform einer nichtflüchtigen Speichervorrichtung 2 besteht der elektrische Puffer 6 aus einer Kapazität 14 und einem Reihenwiderstand 16. Die Kapazität 14 kann beispielsweise durch einen Kondensator gebildet sein. Vorzugsweise ist die Kapazität 14 parallel zu dem nichtflüchtigen Speicherbausein geschaltet. Insbeson- dere kann die Kapazität 14 parallel zu dem nichtflüchtigen Speicherbaustein gegen Masse geschaltet sein. Der Reihenwiderstand 16 ist zu dem Speicherbaustein 4 und der Kapazität 14 in Reihe geschaltet, wie in Figur 3 dargestellt.
In einem normalen Betrieb wird die Kapazität 14 über den Reihenwiderstand 16 aufgela- den. Bricht nun die Versorgungsspannung zusammen, wird der Speicherbaustein 4 von der Kapazität 14 gespeist, wodurch ein möglicherweise noch laufender Speichervorgang abgeschlossen werden kann.
Der elektrische Puffer 6 kann innerhalb des Speicherbausteins 4 angeordnet sein, wie in Figur 2 dargestellt. Ferner kann der elektrische Puffer 6 außerhalb des Speicherbausteins
4 angeordnet sein, wie in Figur 1 und Figur 3 dargestellt.
Zur Datenübertragung kann der Speicherbaustein 4 einen Kommunikationsanschluss 20 aufweisen. Der Kommunikationsanschluss 20 kann ein serieller Kommunikationsan- Schluss 22 sein, zur seriellen Datenübertragungsverbindung 24 des Speicherbausteins 4 mit einem entsprechenden Kommunikationsanschluss 26 einer Peripherie, beispielsweise einem Mikroprozessor 27, insbesondere einem Anwendungs-Mikroprozessor 27 auf welchem Anwendungsprogramme laufen. Dies ist beispielhaft in Figur 1 dargestellt.
Alternativ kann der Speicherbaustein 4 an Stelle des seriellen Kommunikationsanschlus- ses 22 einen parallelen Kommunikationsanschluss 28 zur Herstellung einer parallelen Datenübertragungsverbindung 30 mit einem entsprechenden parallelen Kommunikationsanschluss 32 der Peripherie aufweisen.
Der Speicherbaustein 4 kann eine Spannungsüberwachungsvorrichtung 34 aufweisen. Die Spannungsüberwachungsvorrichtung 34 kann über eine Messleitung 36 zur Spannungsüberwachung an eine Spannungsversorgungsleitung 38 zwischen einer Energiequelle 8 und dem elektrischen Puffer 6 angeschlossen sein, wie in Figur 1 dargestellt.
Gemäß einer Ausführungsform der Erfindung enthält der nichtflüchtige Speicherbaustein 4 eine Steuerlogik 40 zur Erhaltung der Daten und Sicherstellung der Datenkonsistenz in dem Datenspeicher 10.
Gemäß einer Ausführungsform der Erfindung weist der Speicherbaustein 4 einen Treiber 42 zum Darstellen des Datenspeichers an dem Kommunikationsanschluss 20 in Struktur und Verhalten in Form eines RAM-Bausteins (Random-Access- Memory- Baustein) auf. Für einen an den Kommunikationsanschluss 20 angeschlossenen Mikroprozessor 27 stellt sich der erfindungsgemäße Speicherbaustein 4 daher als RAM-Baustein dar. Der Treiber 42 kann von der Steuerlogik 40 für den Speicherbaustein 4 gebildet sein.
Die Erfindung betrifft ferner eine Mikroprozessorvorrichtung 44, insbesondere ein Steuergerät 46 eines Kraftfahrzeugs, enthaltend einen Mikroprozessor 27 und mindestens eine der vorstehend beschriebenen nichtflüchtigen Speichervorrichtungen 2.
Gemäß einer Ausführungsform einer Mikroprozessorvorrichtung 44 bildet der nichtflüchti- ge Speicherbaustein 4 einen Teil des Mikroprozessors 27 (Figur 4). Dies kann beispielsweise in Form eines ASIC (Application Specific Integrated Circuit) erfolgen. Der nichtflüchtige Speicherbaustein 4 kommuniziert in dieser Ausführungsform mit einem Prozessorkern 48 des Mikroprozessors 27 beispielsweise über eine serielle Datenübertragungsverbindung 24 (Figur 4) oder über eine parallele Datenübertragungsverbindung 30.
Die Erfindung ist nicht auf die in den Zeichnungen dargestellten Ausführungsformen beschränkt. Sie ergibt sich vielmehr aus einer fachmännischen Gesamtbetrachtung der Be- Schreibung, der Zeichnungen, der Patentansprüche und der nachfolgend erwähnten Varianten, ohne jedoch auf diese beschränkt zu sein.
Abweichend von den in den Zeichnungen dargestellten Ausführungsformen kann eine Speichervorrichtung 2 auch zwei oder mehr nichtflüchtige Speicherbausteine 4 enthalten.

Claims

Patentansprüche
1. Nichtflüchtige Speichervorrichtung (2) zum nichtflüchtigen Speichern von Daten, enthaltend mindestens einen nichtflüchtigen Speicherbaustein (4), dadurch gekenn- zeichnet, dass die nichtflüchtige Speichervorrichtung (2) einen elektrischen Puffer
(6) zum Puffern einer Vorsorgungsspannung für den mindestens einen nichtflüchtigen Speicherbaustein (4) aufweist.
2. Speichervorrichtung (2) nach Anspruch 1, dadurch gekennzeichnet, dass der elekt- rische Puffer (6) die Versorgungsspannung ausschließlich für den nichtflüchtigen
Speicherbaustein (4) puffert.
3. Speichervorrichtung (2) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der elektrische Puffer (6) aus einer Kapazität (14) und einem Reihenwiderstand (16) be- steht, wobei die Kapazität zu dem nichtflüchtigen Speicherbausein parallel geschaltet ist und der Reihenwiderstand (16) zu dem Speicherbaustein (4) und der Kapazität (14) in Reihe geschaltet ist.
4. Speichervorrichtung (2) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der elektrische Puffer (6) aus einem Spannungsregelbaustein (12) besteht.
5. Speichervorrichtung (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der elektrische Puffer (6) innerhalb des Speicherbausteins (4) angeordnet ist.
6. Speichervorrichtung (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Speicherbaustein (4) ausgebildet ist, um an dem Kommuni- kationsanschluss (20) Daten in Struktur und Verhalten in Form von Daten eines externen RAM- Bausteins darzustellen.
7. Speichervorrichtung (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Speicherbaustein (4) eine Spannungsüberwachungsvorrich- tung (34) aufweist.
8. Speichervorrichtung (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der nichtflüchtige Speicherbaustein (4) eine Steuerlogik (40) zur Erhaltung der Daten und Sicherstellung der Datenkonsistenz in dem Datenspeicher (10) enthält.
9. Mikroprozessorvorrichtung (44) enthaltend einen Mikroprozessor (27) und eine Speichervorrichtung (2) nach einem der vorhergehenden Ansprüche.
10. Mikroprozessorvorrichtung (44) nach Anspruch 9, dadurch gekennzeichnet, dass der nichtflüchtige Speicherbaustein (4) in den Mikroprozessor (27) integriert ist.
EP07728171A 2006-05-10 2007-04-17 Speichervorrichtung Withdrawn EP2020005A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006021746A DE102006021746A1 (de) 2006-05-10 2006-05-10 Speichervorrichtung
PCT/EP2007/053706 WO2007128653A1 (de) 2006-05-10 2007-04-17 Speichervorrichtung

Publications (1)

Publication Number Publication Date
EP2020005A1 true EP2020005A1 (de) 2009-02-04

Family

ID=38212197

Family Applications (1)

Application Number Title Priority Date Filing Date
EP07728171A Withdrawn EP2020005A1 (de) 2006-05-10 2007-04-17 Speichervorrichtung

Country Status (7)

Country Link
US (1) US7898874B2 (de)
EP (1) EP2020005A1 (de)
JP (1) JP4891395B2 (de)
KR (2) KR20110099337A (de)
CN (1) CN101438350B (de)
DE (1) DE102006021746A1 (de)
WO (1) WO2007128653A1 (de)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4317175A1 (de) 1993-05-22 1994-11-24 Bosch Gmbh Robert Selbsttesteinrichtung für Speicheranordnungen, Decoder od. dgl.
JPH10512081A (ja) * 1994-10-19 1998-11-17 インテル・コーポレーション フラッシュ・メモリ用電圧源
DE19964018A1 (de) 1999-12-30 2001-07-12 Bosch Gmbh Robert Anordnung zur Spannungsversorgung eines flüchtigen Halbleiterspeichers
DE10003006A1 (de) 2000-01-25 2001-07-26 Bosch Gmbh Robert Anordnung und Verfahren zur Signalverarbeitung und Speicherung
US6791893B2 (en) * 2002-06-12 2004-09-14 Micron Technology, Inc. Regulating voltages in semiconductor devices
US6771200B2 (en) * 2003-04-03 2004-08-03 Atmel Corporation DAC-based voltage regulator for flash memory array
ITTO20020790A1 (it) * 2002-09-11 2004-03-12 Atmel Corp Regolatore di tensione basato su un convertitore
US6753722B1 (en) * 2003-01-30 2004-06-22 Xilinx, Inc. Method and apparatus for voltage regulation within an integrated circuit
US7395452B2 (en) * 2004-09-24 2008-07-01 Microsoft Corporation Method and system for improved reliability in storage devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007128653A1 *

Also Published As

Publication number Publication date
CN101438350A (zh) 2009-05-20
CN101438350B (zh) 2011-11-16
KR20110099337A (ko) 2011-09-07
JP4891395B2 (ja) 2012-03-07
KR20090033832A (ko) 2009-04-06
DE102006021746A1 (de) 2007-11-15
JP2009536382A (ja) 2009-10-08
US7898874B2 (en) 2011-03-01
US20090213676A1 (en) 2009-08-27
WO2007128653A1 (de) 2007-11-15

Similar Documents

Publication Publication Date Title
DE19819265C1 (de) Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
DE69209538T2 (de) Automatische Konfiguration einer Einheit für koppelbare Rechner
EP0195885B1 (de) Verfahren und Anordnung zum nichtflüchtigen Speichern des Zählerstandes einer elektronischen Zählschaltung
WO1998012747A1 (de) Integrierte schaltung mit einem diese in sich aufnehmenden gehäuse
DE20009207U1 (de) Einrichtung zur Signalübertragung
EP0748485A1 (de) Chipkarte mit mehreren mikrokontrollern
EP1008993B1 (de) Schreib/Lesespeicher mit Selbsttestvorrichtung und zugehöriges Testverfahren
DE10147138B4 (de) Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen
DE69202338T2 (de) Verfahren zum programmieren eines integrierten speichers, besonders für speicherkarten.
EP0691655A1 (de) Modulkarte
EP0437551B1 (de) Verfahren und vorrichtung zum abfragen von steuergeräte-daten
DE29907909U1 (de) Einsteckkarte und integriertes Überwachungssystem für Prozesse
WO2007028771A1 (de) Steuergerät mit rechengerät und peripheriebaustein, die über einen seriellen mehrdrahtbus miteinander in verbindung stehen
EP1163634A1 (de) Vorrichtung zum laden einer chipkarte mit personalisierungsdaten
DE19525149A1 (de) Verfahren zum selbsttätigen Erkennen und Korrigieren eines ungültigen Datensatzes und System zu seiner Durchführung
EP2020005A1 (de) Speichervorrichtung
DE3620225C2 (de)
DE4417434B4 (de) Parametrier- und Diagnosebaugruppe für eine modulare speicherprogrammierbare Steuerung und speicherprogrammierbare Steuerung
DE4429633C2 (de) Verfahren und Vorrichtung zur Überwachung von Speicherzellen eines Speichers
DE10223167B4 (de) Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung
WO2007128632A1 (de) Nichtflüchtiger speicherbaustein
EP0715313B1 (de) Verfahren zur Programmierung eines elektrisch löschbaren, nichtflüchtigen Speichers in einem elektronischen Rechengerät sowie Steuergerät zur Verwendung bei dem Verfahren
DE10331543B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit und Schaltungsanordnung zur Durchführung des Verfahrens
DE19722015B4 (de) Verfahren und Vorrichtung zur Steuerung einer Brennkraftmaschine
EP0424657B1 (de) Elektronische Einrichtung mit einer Mehrzahl von Mikroprozessoranordnungen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20081210

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC MT NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK RS

17Q First examination report despatched

Effective date: 20090323

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE ES FR GB HU IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20131031